JP2002290171A - 差動増幅装置、ギルバートセル型ダブルバランスミキサ、およびエミッタフォロワ回路装置 - Google Patents
差動増幅装置、ギルバートセル型ダブルバランスミキサ、およびエミッタフォロワ回路装置Info
- Publication number
- JP2002290171A JP2002290171A JP2001087008A JP2001087008A JP2002290171A JP 2002290171 A JP2002290171 A JP 2002290171A JP 2001087008 A JP2001087008 A JP 2001087008A JP 2001087008 A JP2001087008 A JP 2001087008A JP 2002290171 A JP2002290171 A JP 2002290171A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- electrode
- emitter
- collector electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 241000282376 Panthera tigris Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0813—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波においても特性劣化が小さい差動アン
プ、ダブルバランスミキサ、エミッタフォロワ−半導体
集積回路が実現する。 【解決手段】 ２個のトランジスタ１，２を左右対称に
配置し、トランジスタ電極の長辺方向が中心軸に対して
垂直になるように配置し、トランジスタ１とトランジス
タ２の各コレクタ端子を中心軸方向により他の端子と交
差することなく引き出し、各トランジスタ１，２のベー
ス電極とエミッタを反中心軸方向に引き出し、エミッタ
電極端子を最も離れた位置になる様に形成されてなる半
導体集積回路。
プ、ダブルバランスミキサ、エミッタフォロワ−半導体
集積回路が実現する。 【解決手段】 ２個のトランジスタ１，２を左右対称に
配置し、トランジスタ電極の長辺方向が中心軸に対して
垂直になるように配置し、トランジスタ１とトランジス
タ２の各コレクタ端子を中心軸方向により他の端子と交
差することなく引き出し、各トランジスタ１，２のベー
ス電極とエミッタを反中心軸方向に引き出し、エミッタ
電極端子を最も離れた位置になる様に形成されてなる半
導体集積回路。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路、
特に、ギルバートセル型ダブルバランスミキサ、差動増
幅回路装置、エミッタフォロワ回路装置に関するもので
ある。
特に、ギルバートセル型ダブルバランスミキサ、差動増
幅回路装置、エミッタフォロワ回路装置に関するもので
ある。
【０００２】
【従来の技術】高性能高周波回路としてギルバートセル
型ダブルバランスミキサ回路が使用されている。このダ
ブルバランスミキサの回路図は、図２に示されるように
局部発信信号（以下LO信号と呼ぶ）を入力する４個のト
ランジスタ45〜48とミキシングする信号（一般にダウン
ミキサの場合RF信号：以下RF信号と呼ぶ）を入力する２
個のトランジスタ41,42とが縦型に接続されることによ
って形成されている。トランジスタ41,42はエミッタ端
子E1,E2を直接接続するか、抵抗49b,49cを介して接続
し、さらに定電流源49aに接続される。トランジスタ41
と42はギルバートセル型ダブルバランスミキサの構成要
素であるが基本はエミッタに所定の素子を介して接続す
る形式の差動アンプと同じである。
型ダブルバランスミキサ回路が使用されている。このダ
ブルバランスミキサの回路図は、図２に示されるように
局部発信信号（以下LO信号と呼ぶ）を入力する４個のト
ランジスタ45〜48とミキシングする信号（一般にダウン
ミキサの場合RF信号：以下RF信号と呼ぶ）を入力する２
個のトランジスタ41,42とが縦型に接続されることによ
って形成されている。トランジスタ41,42はエミッタ端
子E1,E2を直接接続するか、抵抗49b,49cを介して接続
し、さらに定電流源49aに接続される。トランジスタ41
と42はギルバートセル型ダブルバランスミキサの構成要
素であるが基本はエミッタに所定の素子を介して接続す
る形式の差動アンプと同じである。
【０００３】図３には、図２のダブルバランスミキサの
トランジスタ41,42の半導体基板上に形成された電極配
線の平面配置の一例が示されている。この例によると、
トランジスタ41,42はそれぞれのエミッタ電極41e,42e、
ベース電極41b,42b、コレクタ電極41c,42cが平行になる
ように形成され、コレクタ電極からは配線43a,44aを介
してC1,C2端子とされ、ベース電極からは配線43c,44cを
介してB1端子とされ、エミッタ電極からは配線43d,44d
を介してE1,E2端子とされ、他のブロック配線と接続さ
れている。
トランジスタ41,42の半導体基板上に形成された電極配
線の平面配置の一例が示されている。この例によると、
トランジスタ41,42はそれぞれのエミッタ電極41e,42e、
ベース電極41b,42b、コレクタ電極41c,42cが平行になる
ように形成され、コレクタ電極からは配線43a,44aを介
してC1,C2端子とされ、ベース電極からは配線43c,44cを
介してB1端子とされ、エミッタ電極からは配線43d,44d
を介してE1,E2端子とされ、他のブロック配線と接続さ
れている。
【０００４】次に従来の差動アンプとエミッタフォロワ
回路が接続された回路について図４と図６を使用して説
明する。図４は、一般的なエミッタフォロワ回路に接続
された差動アンプの回路図を示したものである。トラン
ジスタ61,62が差動アンプであり、それぞれトランジス
タ63,64に接続されている。トランジスタ65が差動アン
プの定電流源、トランジスタ66,67がエミッタフォロワ
回路の定電流源である。それぞれの回路の動作電流は抵
抗69c,69d,69eの値とバイアス1の電位によって決定され
る。図６には、図４の回路の半導体基板上に形成された
電極配線の平面配置の一例が示されている。この例によ
るとVccラインとGNDラインの間に立て積みされたトラン
ジスタがそれぞれ配線されており、IN1,2から入力され
た信号はトランジスタ61のベース61b、トランジスタ62
のベース62ｂに入力されそれぞれのコレクタ端子61c,62
cより配線68b,68cを介してトランジスタ63のベース63
b、トランジスタ64のベース64bに入力される。そしてエ
ミッタ63e,64eより配線68e,68fを介して出力される。
回路が接続された回路について図４と図６を使用して説
明する。図４は、一般的なエミッタフォロワ回路に接続
された差動アンプの回路図を示したものである。トラン
ジスタ61,62が差動アンプであり、それぞれトランジス
タ63,64に接続されている。トランジスタ65が差動アン
プの定電流源、トランジスタ66,67がエミッタフォロワ
回路の定電流源である。それぞれの回路の動作電流は抵
抗69c,69d,69eの値とバイアス1の電位によって決定され
る。図６には、図４の回路の半導体基板上に形成された
電極配線の平面配置の一例が示されている。この例によ
るとVccラインとGNDラインの間に立て積みされたトラン
ジスタがそれぞれ配線されており、IN1,2から入力され
た信号はトランジスタ61のベース61b、トランジスタ62
のベース62ｂに入力されそれぞれのコレクタ端子61c,62
cより配線68b,68cを介してトランジスタ63のベース63
b、トランジスタ64のベース64bに入力される。そしてエ
ミッタ63e,64eより配線68e,68fを介して出力される。
【０００５】
【発明が解決しようとする課題】差動増幅回路装置、エ
ミッタフォロワ回路装置、ダブルバランスミキサを高周
波で動作させる場合にはトランジスタのレイアウトを考
慮しなければそれぞれのトランジスタ間での対称性、寄
生容量の増加、アンバランス差が生じ、特性の劣化が起
こる。
ミッタフォロワ回路装置、ダブルバランスミキサを高周
波で動作させる場合にはトランジスタのレイアウトを考
慮しなければそれぞれのトランジスタ間での対称性、寄
生容量の増加、アンバランス差が生じ、特性の劣化が起
こる。
【０００６】図３の差動増幅回路装置で一般に用いられ
ているトランジスタのレイアウトを例にして説明する。
まず１点目の問題点はトランジスタサイズを大きくする
場合に現れる。一般にサイズを大きくする場合は電極の
長辺方向を長くする方法とフィンガー数を増やす方法が
あるが、図７に示したように電極の長辺方向を長くする
とトランジスタの高周波性能が劣化するためにある程度
の長さ以上は長くできない（一例では30μ程度）。そこ
で、フィンガー数を増やす必要になるが図３のレイアウ
トの場合、２つのトランジスタの間（中心）から離れる
方向になり、左右の各トランジスタにおける対称性が変
わってきてしまう。また半導体基板上でトランジスタを
形成する場合に発生するトランジスタの特性ばらつきは
トランジスタ間の距離が離れるほど大きくなることか
ら、トランジスタを増やすほどバランスが崩れることに
なる。
ているトランジスタのレイアウトを例にして説明する。
まず１点目の問題点はトランジスタサイズを大きくする
場合に現れる。一般にサイズを大きくする場合は電極の
長辺方向を長くする方法とフィンガー数を増やす方法が
あるが、図７に示したように電極の長辺方向を長くする
とトランジスタの高周波性能が劣化するためにある程度
の長さ以上は長くできない（一例では30μ程度）。そこ
で、フィンガー数を増やす必要になるが図３のレイアウ
トの場合、２つのトランジスタの間（中心）から離れる
方向になり、左右の各トランジスタにおける対称性が変
わってきてしまう。また半導体基板上でトランジスタを
形成する場合に発生するトランジスタの特性ばらつきは
トランジスタ間の距離が離れるほど大きくなることか
ら、トランジスタを増やすほどバランスが崩れることに
なる。
【０００７】差動アンプでは左右のトランジスタのエミ
ッタに抵抗などの利得を調整する素子を介して接続して
いる。図２の抵抗49b,49cが利得を調整し入力ダイナミ
ックレンジを上げるために使われる。しかしながら実際
にはトランジスタのエミッタ間には寄生の容量がついて
いる。図２におけるコンデンサ49dがこの寄生容量の等
価回路である。そして前記図３の従来のレイアウトにお
いてはエミッタ間の寄生容量49dが高周波になると無視
できなくなり、所定の抵抗よりも仮想の寄生コンデンサ
値49dが支配的になってしまいゲインの調整ができなく
なる。これが２点目の問題点である。
ッタに抵抗などの利得を調整する素子を介して接続して
いる。図２の抵抗49b,49cが利得を調整し入力ダイナミ
ックレンジを上げるために使われる。しかしながら実際
にはトランジスタのエミッタ間には寄生の容量がついて
いる。図２におけるコンデンサ49dがこの寄生容量の等
価回路である。そして前記図３の従来のレイアウトにお
いてはエミッタ間の寄生容量49dが高周波になると無視
できなくなり、所定の抵抗よりも仮想の寄生コンデンサ
値49dが支配的になってしまいゲインの調整ができなく
なる。これが２点目の問題点である。
【０００８】次に、一般的なエミッタフォロワ−レイア
ウトと差動増幅回路装置のレイアウトの問題点について
図６を使って説明する。
ウトと差動増幅回路装置のレイアウトの問題点について
図６を使って説明する。
【０００９】図６において第１の問題点は入出力線路が
色々な場所でクロスしてしまうことである。図６におい
ては71a,71b,71c,71d,71eにおいて配線が交差しバラン
ス回路においてアンバランス、ゲイン劣化を発生する。
また図３で説明した様にレイアウトの対称性がほとんど
ない。
色々な場所でクロスしてしまうことである。図６におい
ては71a,71b,71c,71d,71eにおいて配線が交差しバラン
ス回路においてアンバランス、ゲイン劣化を発生する。
また図３で説明した様にレイアウトの対称性がほとんど
ない。
【００１０】
【課題を解決するための手段】本発明の差動増幅装置
は、基板上に隣り合う第１の領域および第２の領域を有
し、前記第１の領域に第１のバイポーラトランジスタを
有し、前記第２の領域に第２のバイポーラトランジスタ
を有し、前記第１のバイポーラトランジスタは、前記第
１の領域に形成されたベース電極端子、エミッタ電極端
子、コレクタ電極端子にそれぞれ接続され、前記第２の
バイポーラトランジスタは、前記第２の領域に形成され
たベース電極端子、エミッタ電極端子、コレクタ電極端
子にそれぞれ接続され、前記第１のバイポーラトランジ
スタおよび前記第２のバイポーラトランジスタは、前記
第１のバイポーラトランジスタに接続されたエミッタ電
極端子および前記第２のバイポーラトランジスタに接続
されたエミッタ電極端子との間に挟まれているものであ
る。
は、基板上に隣り合う第１の領域および第２の領域を有
し、前記第１の領域に第１のバイポーラトランジスタを
有し、前記第２の領域に第２のバイポーラトランジスタ
を有し、前記第１のバイポーラトランジスタは、前記第
１の領域に形成されたベース電極端子、エミッタ電極端
子、コレクタ電極端子にそれぞれ接続され、前記第２の
バイポーラトランジスタは、前記第２の領域に形成され
たベース電極端子、エミッタ電極端子、コレクタ電極端
子にそれぞれ接続され、前記第１のバイポーラトランジ
スタおよび前記第２のバイポーラトランジスタは、前記
第１のバイポーラトランジスタに接続されたエミッタ電
極端子および前記第２のバイポーラトランジスタに接続
されたエミッタ電極端子との間に挟まれているものであ
る。
【００１１】本発明により、第１のエミッタ電極端子と
第２のエミッタ電極端子との間の寄生容量が低減され
る。
第２のエミッタ電極端子との間の寄生容量が低減され
る。
【００１２】本発明のギルバートセル型ダブルバランス
ミキサは、請求項１記載の差動増幅装置を有するもので
ある。
ミキサは、請求項１記載の差動増幅装置を有するもので
ある。
【００１３】本発明のエミッタフォロワ回路装置は、基
板上に形成され、定電位電源配線と、前記基板上に形成
され、前記電源配線を挟むように形成された第１のバイ
ポーラトランジスタおよび第２のバイポーラトランジス
タとを有し、前記第１のバイポーラトランジスタのエミ
ッタ電極に第３のバイポーラトランジスタのコレクタ電
極が接続され、前記第２のバイポーラトランジスタのエ
ミッタ電極に第４のバイポーラトランジスタのコレクタ
電極が接続されているものである。
板上に形成され、定電位電源配線と、前記基板上に形成
され、前記電源配線を挟むように形成された第１のバイ
ポーラトランジスタおよび第２のバイポーラトランジス
タとを有し、前記第１のバイポーラトランジスタのエミ
ッタ電極に第３のバイポーラトランジスタのコレクタ電
極が接続され、前記第２のバイポーラトランジスタのエ
ミッタ電極に第４のバイポーラトランジスタのコレクタ
電極が接続されているものである。
【００１４】本発明により、各バイポーラトランジスタ
間の配線を交差させずに済むので、配線同士が電磁的に
干渉し合うことがない。したがって、ゲイン劣化等の問
題が少なくなる。
間の配線を交差させずに済むので、配線同士が電磁的に
干渉し合うことがない。したがって、ゲイン劣化等の問
題が少なくなる。
【００１５】
【発明の実施の形態】本発明の請求項１から８にかかる
発明は、実施の形態１において説明し、本発明の請求項
９から１２にかかる発明は、実施の形態２において説明
する。
発明は、実施の形態１において説明し、本発明の請求項
９から１２にかかる発明は、実施の形態２において説明
する。
【００１６】（実施の形態１）以下本発明の実施の形態
１について、図面を参照しながら説明する。
１について、図面を参照しながら説明する。
【００１７】図１は、本発明の実施の形態１における差
動増幅装置の回路レイアウトを示すものである。図１に
示すように、基板上の仮想の境界線５ａに対して図面左
側の第１の領域５ｂおよび右側の第２の領域５ｃが存在
し、第１の領域５ｂに第１のバイポーラトランジスタ１
が形成され、第１の領域５ｃに第２のバイポーラトラン
ジスタ２が形成され、第１のバイポーラトランジスタ
は、第１の領域５ｂに形成されたベース電極端子Ｂ１、
エミッタ電極端子Ｅ１、コレクタ電極端子Ｃ１にそれぞ
れ接続され、第２のバイポーラトランジスタ２は、第２
の領域５ｃに形成されたベース電極端子Ｂ２、エミッタ
電極端子Ｅ２、コレクタ電極端子Ｃ２にそれぞれ接続さ
れ、第１のバイポーラトランジスタ１および第２のバイ
ポーラトランジスタ２は、エミッタ電極端子Ｅ１とエミ
ッタ電極端子Ｅ２との間に挟まれている。また、境界線
５ａに対して垂直方向に第１のバイポーラトランジスタ
１と第２のバイポーラトランジスタ２のベース電極、コ
レクタ電極、エミッタ電極の各電極の長辺方向を配置し
ている。
動増幅装置の回路レイアウトを示すものである。図１に
示すように、基板上の仮想の境界線５ａに対して図面左
側の第１の領域５ｂおよび右側の第２の領域５ｃが存在
し、第１の領域５ｂに第１のバイポーラトランジスタ１
が形成され、第１の領域５ｃに第２のバイポーラトラン
ジスタ２が形成され、第１のバイポーラトランジスタ
は、第１の領域５ｂに形成されたベース電極端子Ｂ１、
エミッタ電極端子Ｅ１、コレクタ電極端子Ｃ１にそれぞ
れ接続され、第２のバイポーラトランジスタ２は、第２
の領域５ｃに形成されたベース電極端子Ｂ２、エミッタ
電極端子Ｅ２、コレクタ電極端子Ｃ２にそれぞれ接続さ
れ、第１のバイポーラトランジスタ１および第２のバイ
ポーラトランジスタ２は、エミッタ電極端子Ｅ１とエミ
ッタ電極端子Ｅ２との間に挟まれている。また、境界線
５ａに対して垂直方向に第１のバイポーラトランジスタ
１と第２のバイポーラトランジスタ２のベース電極、コ
レクタ電極、エミッタ電極の各電極の長辺方向を配置し
ている。
【００１８】このように配置することによって全てのト
ランジスタの電極が左右対称になる。またトランジスタ
のフィンガーを増やすことによってトランジスタサイズ
を大きくする場合においても境界線５ａと平行に並べて
いくことが可能であり、またその場合においても左右の
トランジスタの対称性が失われることはない。さらに、
第１のバイポーラトランジスタ１および第２のバイポー
ラトランジスタ２は、エミッタ電極端子Ｅ１とエミッタ
電極端子Ｅ２との間に挟まれているため、エミッタ電極
端子Ｅ１とエミッタ電極端子Ｅ２とは互いに離れて形成
されていることになり、エミッタ電極端子間の容量結合
を小さくできる。
ランジスタの電極が左右対称になる。またトランジスタ
のフィンガーを増やすことによってトランジスタサイズ
を大きくする場合においても境界線５ａと平行に並べて
いくことが可能であり、またその場合においても左右の
トランジスタの対称性が失われることはない。さらに、
第１のバイポーラトランジスタ１および第２のバイポー
ラトランジスタ２は、エミッタ電極端子Ｅ１とエミッタ
電極端子Ｅ２との間に挟まれているため、エミッタ電極
端子Ｅ１とエミッタ電極端子Ｅ２とは互いに離れて形成
されていることになり、エミッタ電極端子間の容量結合
を小さくできる。
【００１９】図２は、本発明のダブルバランスミキサの
回路図を示すものである。図２に示すように、基板上
に、第３のバイポーラトランジスタ45、第４のバイポー
ラトランジスタ46、第５のバイポーラトランジスタ47、
第６のバイポーラトランジスタ48とを有し、第３のバイ
ポーラトランジスタ45、第４のバイポーラトランジスタ
46のコレクタ側に第１のバイポーラトランジスタ41が接
続され、第５のバイポーラトランジスタ47、第６のバイ
ポーラトランジスタ48のコレクタ側に第２のバイポーラ
トランジスタ42が接続されている。
回路図を示すものである。図２に示すように、基板上
に、第３のバイポーラトランジスタ45、第４のバイポー
ラトランジスタ46、第５のバイポーラトランジスタ47、
第６のバイポーラトランジスタ48とを有し、第３のバイ
ポーラトランジスタ45、第４のバイポーラトランジスタ
46のコレクタ側に第１のバイポーラトランジスタ41が接
続され、第５のバイポーラトランジスタ47、第６のバイ
ポーラトランジスタ48のコレクタ側に第２のバイポーラ
トランジスタ42が接続されている。
【００２０】第１のバイポーラトランジスタ41、第２の
バイポーラトランジスタ42は、それぞれ、図１に示した
第１のバイポーラトランジスタ1、第２のバイポーラト
ランジスタ2にそれぞれ相当する。
バイポーラトランジスタ42は、それぞれ、図１に示した
第１のバイポーラトランジスタ1、第２のバイポーラト
ランジスタ2にそれぞれ相当する。
【００２１】つまり、図２に示したダブルバランスミキ
サ回路において第１のバイポーラトランジスタ1と第２
のバイポーラトランジスタ2を図２のC1を図１のC1、図
２のC2を図１のC2と接続するように構成することによっ
て前記記述の特徴を持ったギルバートセル型ダブルバラ
ンスミキサを形成することが可能である。
サ回路において第１のバイポーラトランジスタ1と第２
のバイポーラトランジスタ2を図２のC1を図１のC1、図
２のC2を図１のC2と接続するように構成することによっ
て前記記述の特徴を持ったギルバートセル型ダブルバラ
ンスミキサを形成することが可能である。
【００２２】ここで、本実施の形態における回路のレイ
アウトに似たレイアウトを有する回路装置（公開特許公
報:平4-125941号）との違いについて図８を参照して説
明する。
アウトに似たレイアウトを有する回路装置（公開特許公
報:平4-125941号）との違いについて図８を参照して説
明する。
【００２３】図８は高周波特性を考慮した従来の単体ト
ランジスタのレイアウトを示したものであり、図８中の
13aのソースを本発明の図１中のエミッタ端子であるE1
ならびにE2、図８中の11aのゲートを本発明の図１中の
ベース端子であるB1ならびにB2、図８中の12aのドレイ
ンを本発明の図１中のコレクタ端子であるC1ならびにC2
に対応させ、さらに図８のコレクタ端子およびコレクタ
配線を中央で分割することによって本発明と同じレイア
ウトになる。しかしながら参考文献の目的であるトラン
ジスタの高性能化と本発明の目的である差動アンプの高
性能化とは大きく異なる。従来の単体トランジスタの場
合、ドレイン（コレクタ）−ゲート（ベース）間の寄生
容量が最小になるように設計する必要があるが、一方、
本発明の差動アンプにおける目的は単体トランジスタの
高周波特性の改善と同時に２対のトランジスタの対称
性、トランジスタ間の寄生容量の問題などが存在してい
ることから目的と手段が異なっている。
ランジスタのレイアウトを示したものであり、図８中の
13aのソースを本発明の図１中のエミッタ端子であるE1
ならびにE2、図８中の11aのゲートを本発明の図１中の
ベース端子であるB1ならびにB2、図８中の12aのドレイ
ンを本発明の図１中のコレクタ端子であるC1ならびにC2
に対応させ、さらに図８のコレクタ端子およびコレクタ
配線を中央で分割することによって本発明と同じレイア
ウトになる。しかしながら参考文献の目的であるトラン
ジスタの高性能化と本発明の目的である差動アンプの高
性能化とは大きく異なる。従来の単体トランジスタの場
合、ドレイン（コレクタ）−ゲート（ベース）間の寄生
容量が最小になるように設計する必要があるが、一方、
本発明の差動アンプにおける目的は単体トランジスタの
高周波特性の改善と同時に２対のトランジスタの対称
性、トランジスタ間の寄生容量の問題などが存在してい
ることから目的と手段が異なっている。
【００２４】（実施の形態２）次に、本発明の実施の形
態２について図面を参照しながら説明する。図５は本発
明における実施の形態２におけるエミッタフォロワ回路
を示すものであり、図４は、先に述べたとおり、一般的
なエミッタフォロワ回路装置の平面図であり、図５の回
路に対応する等価回路図になる。図４、図５の図面上の
記号は一対一に対応している。例えば、図５においてト
ランジスタ63およびトランジスタ64が本発明のエミッタ
フォロワ回路であり、図４におけるトランジスタ63、と
トランジスタ64に相当する。なお、請求項９〜１２にお
ける第１〜第７のバイポーラトランジスタは、それぞれ
順に、図５におけるバイポーラトランジスタ63,64,66,6
7,61,62,65によってそれぞれ説明される。
態２について図面を参照しながら説明する。図５は本発
明における実施の形態２におけるエミッタフォロワ回路
を示すものであり、図４は、先に述べたとおり、一般的
なエミッタフォロワ回路装置の平面図であり、図５の回
路に対応する等価回路図になる。図４、図５の図面上の
記号は一対一に対応している。例えば、図５においてト
ランジスタ63およびトランジスタ64が本発明のエミッタ
フォロワ回路であり、図４におけるトランジスタ63、と
トランジスタ64に相当する。なお、請求項９〜１２にお
ける第１〜第７のバイポーラトランジスタは、それぞれ
順に、図５におけるバイポーラトランジスタ63,64,66,6
7,61,62,65によってそれぞれ説明される。
【００２５】すなわち、このエミッタフォロワ回路は、
基板（図示せず）上に形成され、定電位電源配線である
電源電極端子Ｖｃｃと、基板上に形成され、電源電極端
子Ｖｃｃを挟むように形成されたバイポーラトランジス
タ63,64を有し、バイポーラトランジスタ63のエミッタ
電極にバイポーラトランジスタ66のコレクタ電極が接続
され、バイポーラトランジスタ64のエミッタ電極にバイ
ポーラトランジスタ67のコレクタ電極が接続されてい
る。
基板（図示せず）上に形成され、定電位電源配線である
電源電極端子Ｖｃｃと、基板上に形成され、電源電極端
子Ｖｃｃを挟むように形成されたバイポーラトランジス
タ63,64を有し、バイポーラトランジスタ63のエミッタ
電極にバイポーラトランジスタ66のコレクタ電極が接続
され、バイポーラトランジスタ64のエミッタ電極にバイ
ポーラトランジスタ67のコレクタ電極が接続されてい
る。
【００２６】また、バイポーラトランジスタ63のベース
電極がバイポーラトランジスタ61のコレクタ電極に接続
され、バイポーラトランジスタ64のベース電極がバイポ
ーラトランジスタ62のコレクタ電極に接続され、バイポ
ーラトランジスタ61のコレクタ電極とバイポーラトラン
ジスタ62のコレクタ電極とは、電源電極端子Ｖｃｃに接
続され、バイポーラトランジスタ61のエミッタ電極とバ
イポーラトランジスタ62のエミッタ電極とは、バイポー
ラトランジスタ65のコレクタ電極に接続されている。
電極がバイポーラトランジスタ61のコレクタ電極に接続
され、バイポーラトランジスタ64のベース電極がバイポ
ーラトランジスタ62のコレクタ電極に接続され、バイポ
ーラトランジスタ61のコレクタ電極とバイポーラトラン
ジスタ62のコレクタ電極とは、電源電極端子Ｖｃｃに接
続され、バイポーラトランジスタ61のエミッタ電極とバ
イポーラトランジスタ62のエミッタ電極とは、バイポー
ラトランジスタ65のコレクタ電極に接続されている。
【００２７】本実施の形態における回路の特徴は電源電
極端子Ｖｃｃを中心として左右対称にエミッタフォロワ
用のバイポーラトラトランジスタ63,64を配置している
ことであり、さらにバイポーラトラトランジスタ63,64
のコレクタ電極の長手方向を定電位電源配線と平行に配
置している。本発明の配置にすることによりエミッタフ
ォロワ回路装置の入力端子であるバイポーラトラトラン
ジスタ63,64のベース電極と出力端子になるバイポーラ
トラトランジスタ63,64のエミッタ電極が交差すること
なく前段および後段に接続することが可能となってい
る。
極端子Ｖｃｃを中心として左右対称にエミッタフォロワ
用のバイポーラトラトランジスタ63,64を配置している
ことであり、さらにバイポーラトラトランジスタ63,64
のコレクタ電極の長手方向を定電位電源配線と平行に配
置している。本発明の配置にすることによりエミッタフ
ォロワ回路装置の入力端子であるバイポーラトラトラン
ジスタ63,64のベース電極と出力端子になるバイポーラ
トラトランジスタ63,64のエミッタ電極が交差すること
なく前段および後段に接続することが可能となってい
る。
【００２８】さらに、エミッタフォロワ回路装置の前段
側に組み合わせて差動増幅器を配置した場合の本発明の
レイアウトについて説明する。図４において差動増幅回
路装置を形成するトランジスタ61とトランジスタ62を図
５に示したトランジスタ61、トランジスタ62のように配
置する。すなわちバイポーラトランジスタ61,62を電源
電極端子Ｖｃｃを中心とした左右対称に配置し、さらに
バイポーラトランジスタ61,62のコレクタ電極の長辺方
向をVcc配線と平行にして配置している。またバイポー
ラトランジスタ61,62のコレクタ電極とバイポーラトラ
ンジスタ63,64のベース電極とを中心とした場合の同じ
距離に配置すればバイポーラトランジスタ61のコレクタ
とトランジスタ63のベース電極を同一ラインにすること
ができ、バイポーラトランジスタ61の出力端子からバイ
ポーラトランジスタ63の入力端子までの距離を最短距離
にすることができる。その結果、従来のレイアウトに比
べて大幅に接続配線距離が短いレイアウトが可能とな
り、回路の性能向上が可能となる。
側に組み合わせて差動増幅器を配置した場合の本発明の
レイアウトについて説明する。図４において差動増幅回
路装置を形成するトランジスタ61とトランジスタ62を図
５に示したトランジスタ61、トランジスタ62のように配
置する。すなわちバイポーラトランジスタ61,62を電源
電極端子Ｖｃｃを中心とした左右対称に配置し、さらに
バイポーラトランジスタ61,62のコレクタ電極の長辺方
向をVcc配線と平行にして配置している。またバイポー
ラトランジスタ61,62のコレクタ電極とバイポーラトラ
ンジスタ63,64のベース電極とを中心とした場合の同じ
距離に配置すればバイポーラトランジスタ61のコレクタ
とトランジスタ63のベース電極を同一ラインにすること
ができ、バイポーラトランジスタ61の出力端子からバイ
ポーラトランジスタ63の入力端子までの距離を最短距離
にすることができる。その結果、従来のレイアウトに比
べて大幅に接続配線距離が短いレイアウトが可能とな
り、回路の性能向上が可能となる。
【００２９】なお、実施の形態１および２においては、
使用するトランジスタを全てバイポーラトランジスタと
して説明したが、これらのバイポーラトランジスタの一
部または全てを電界効果トランジスタによって構成して
も、本発明の効果が得られる。なお、この場合におい
て、実施の形態における「バイポーラトランジスタ」
は、「電界効果トランジスタ」と、「エミッタ」は、
「ソース」と、「コレクタ」は、「ドレイン」とそれぞ
れ読み替えて説明されるものとする。
使用するトランジスタを全てバイポーラトランジスタと
して説明したが、これらのバイポーラトランジスタの一
部または全てを電界効果トランジスタによって構成して
も、本発明の効果が得られる。なお、この場合におい
て、実施の形態における「バイポーラトランジスタ」
は、「電界効果トランジスタ」と、「エミッタ」は、
「ソース」と、「コレクタ」は、「ドレイン」とそれぞ
れ読み替えて説明されるものとする。
【００３０】
【発明の効果】本発明は上記した方法によって、レイア
ウトを高周波回路に適したように配置することにより、
高周波においても特性劣化が小さい差動アンプ、ダブル
バランスミキサ、エミッタフォロワ−半導体集積回路が
実現できる。
ウトを高周波回路に適したように配置することにより、
高周波においても特性劣化が小さい差動アンプ、ダブル
バランスミキサ、エミッタフォロワ−半導体集積回路が
実現できる。
【図１】本発明の実施の形態１におけるギルバートセル
型ダブルバランスミキサの差動増幅回路部分の平面図
型ダブルバランスミキサの差動増幅回路部分の平面図
【図２】従来または本発明の実施の形態１におけるギル
バートセル型ダブルバランスミキサの等価回路図
バートセル型ダブルバランスミキサの等価回路図
【図３】従来のギルバートセル型ダブルバランスミキサ
の差動増幅回路部分の平面図
の差動増幅回路部分の平面図
【図４】従来または本発明の実施の形態２における差動
増幅回路とギルバートセル型エミッタフォロワ回路とを
示す等価回路図
増幅回路とギルバートセル型エミッタフォロワ回路とを
示す等価回路図
【図５】本発明の実施の形態２における差動増幅回路と
ギルバートセル型エミッタフォロワ回路の平面図
ギルバートセル型エミッタフォロワ回路の平面図
【図６】従来の差動増幅回路とギルバートセル型エミッ
タフォロワ回路の平面図
タフォロワ回路の平面図
【図７】バイポーラトランジスタのエミッタ電極幅に対
するFtmax（トランジスタの遮断周波数の最大値）の関
係を示すグラフ
するFtmax（トランジスタの遮断周波数の最大値）の関
係を示すグラフ
【図８】従来の単体トランジスタのレイアウトを示す図
1,2,41,42,45,46,47,48 バイポーラトランジスタ 1a,1g,2a,2g,41c,42c コレクタ電極 1b,1d,1f,2b,2d,2f,41b,42b ベース電極 1c,1e,2c,2e,41e,42e エミッタ電極 3a,3d,4a,4d,43a,43d,44a,44d 第１層接続配線 3c,4c,43c,44c 第２層接続配線 E1,E2 エミッタ電極端子 B1,B2 ベース電極端子 C1,C2 コレクタ電極端子 71a,71b,71c,71d,71e 配線クロス部分
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F082 AA21 AA25 AA36 BC03 BC15 DA06 FA03 FA11 GA02 GA04 5J066 AA01 AA12 CA35 FA16 HA02 HA25 HA29 KA05 MA01 MA21 ND01 ND11 ND22 ND23 ND25 PD02 QA04 TA02
Claims (12)
- 【請求項１】 基板上に隣り合う第１の領域および第２
の領域を有し、前記第１の領域に第１のバイポーラトラ
ンジスタを有し、前記第２の領域に第２のバイポーラト
ランジスタを有し、前記第１のバイポーラトランジスタ
は、前記第１の領域に形成されたベース電極端子、エミ
ッタ電極端子、コレクタ電極端子にそれぞれ接続され、
前記第２のバイポーラトランジスタは、前記第２の領域
に形成されたベース電極端子、エミッタ電極端子、コレ
クタ電極端子にそれぞれ接続され、前記第１のバイポー
ラトランジスタおよび前記第２のバイポーラトランジス
タは、前記第１のバイポーラトランジスタに接続された
エミッタ電極端子および前記第２のバイポーラトランジ
スタに接続されたエミッタ電極端子との間に挟まれてい
ることを特徴とする差動増幅装置。 - 【請求項２】 前記第１のバイポーラトランジスタのベ
ース電極、エミッタ電極、コレクタ電極の長手方向およ
び前記第２のバイポーラトランジスタのベース電極、エ
ミッタ電極、コレクタ電極の長手方向が前記第１の領域
と前記第２の領域との境界線に対して垂直であることを
特徴とする請求項１記載の差動増幅装置。 - 【請求項３】 前記第１のバイポーラトランジスタのベ
ース電極と、前記第１のバイポーラトランジスタに接続
されたベース電極端子とは、前記境界線に平行な配線に
よって接続されていることを特徴とする請求項１記載の
差動増幅装置。 - 【請求項４】 前記第１のバイポーラトランジスタのコ
レクタ電極と、前記第１のバイポーラトランジスタに接
続されたコレクタ電極端子とは、前記境界線に平行な配
線によって接続されていることを特徴とする請求項１記
載の差動増幅装置。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載の差動増幅装置における前記第１のバイポーラトラン
ジスタおよび前記第２のバイポーラトランジスタのいず
れか一方または両方を電界効果トランジスタに置き換え
て構成される差動増幅装置。 - 【請求項６】 請求項１記載の差動増幅装置を有するギ
ルバートセル型ダブルバランスミキサ。 - 【請求項７】 基板上に隣り合う第１の領域および第２
の領域を有し、前記第１の領域に第１のバイポーラトラ
ンジスタを有し、前記第２の領域に第２のバイポーラト
ランジスタを有し、前記第１のバイポーラトランジスタ
は、前記第１の領域に形成された第１のベース電極端
子、第１のエミッタ電極端子、第１のコレクタ電極端子
にそれぞれ接続され、前記第２のバイポーラトランジス
タは、前記第２の領域に形成された第２のベース電極端
子、第２のエミッタ電極端子、第２のコレクタ電極端子
にそれぞれ接続され、前記第１のバイポーラトランジス
タおよび前記第２のバイポーラトランジスタは、前記第
１のコレクタ電極端子および第２のコレクタ電極端子と
の間に挟まれており、 さらに前記基板上に、第３のバイポーラトランジスタ、
第４のバイポーラトランジスタ、第５のバイポーラトラ
ンジスタ、第６のバイポーラトランジスタとを有し、 前記第３のバイポーラトランジスタおよび第４のバイポ
ーラトランジスタのエミッタ電極は、前記第１のバイポ
ーラトランジスタのコレクタ電極に接続され、 前記第５のバイポーラトランジスタおよび第６のバイポ
ーラトランジスタのエミッタ電極は、前記第２のバイポ
ーラトランジスタのコレクタ電極に接続され、 前記第４のバイポーラトランジスタのベース電極と前記
第５のバイポーラトランジスタのベース電極とが接続さ
れ、前記第３のバイポーラトランジスタのコレクタ電極
と前記第５のバイポーラトランジスタのコレクタ電極と
が接続され、前記第４のバイポーラトランジスタのコレ
クタ電極と前記第６のバイポーラトランジスタのコレク
タ電極とが接続されていることを特徴とするギルバート
セル型ダブルバランスミキサ。 - 【請求項８】 請求項６または請求項７に記載のギルバ
ートセル型ダブルバランスミキサにおける前記第１ない
し第６のバイポーラトランジスタのうちの一部のバイポ
ーラトランジスタ、あるいは全てのバイポーラトランジ
スタを電界効果トランジスタに置き換えて構成されるギ
ルバートセル型ダブルバランスミキサ。 - 【請求項９】 基板上に形成され、定電位電源配線と、
前記基板上に形成され、前記電源配線を挟むように形成
された第１のバイポーラトランジスタおよび第２のバイ
ポーラトランジスタとを有し、前記第１のバイポーラト
ランジスタのエミッタ電極に第３のバイポーラトランジ
スタのコレクタ電極が接続され、前記第２のバイポーラ
トランジスタのエミッタ電極に第４のバイポーラトラン
ジスタのコレクタ電極が接続されていることを特徴とす
るエミッタフォロワ回路装置。 - 【請求項１０】 前記第１のバイポーラトランジスタの
ベース電極、エミッタ電極、コレクタ電極の長手方向お
よび前記第２のバイポーラトランジスタのベース電極、
エミッタ電極、コレクタ電極の長手方向が前記電源配線
の方向に平行であることを特徴とする請求項９記載のエ
ミッタフォロワ回路装置。 - 【請求項１１】 前記第１のバイポーラトランジスタの
ベース電極が第５のバイポーラトランジスタのコレクタ
電極に接続され、前記第２のバイポーラトランジスタの
ベース電極が第６のバイポーラトランジスタのコレクタ
電極に接続され、前記第５のバイポーラトランジスタの
コレクタ電極と前記第６のバイポーラトランジスタのコ
レクタ電極とは、前記電源配線に接続され、前記第５の
バイポーラトランジスタのエミッタ電極と前記第６のバ
イポーラトランジスタのエミッタ電極とは、第７のバイ
ポーラトランジスタのコレクタ電極に接続されているこ
とを特徴とする請求項９記載のエミッタフォロワ回路装
置。 - 【請求項１２】 請求項９ないし請求項１１のいずれか
に記載のエミッタフォロワ回路装置における前記第１な
いし第７のバイポーラトランジスタのうちの一部のバイ
ポーラトランジスタ、あるいは全てのバイポーラトラン
ジスタを電界効果トランジスタに置き換えて構成される
エミッタフォロワ回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087008A JP4569022B2 (ja) | 2001-03-26 | 2001-03-26 | 差動増幅装置 |
| US10/103,044 US6664609B2 (en) | 2001-03-26 | 2002-03-21 | High frequency differential amplification circuit with reduced parasitic capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087008A JP4569022B2 (ja) | 2001-03-26 | 2001-03-26 | 差動増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290171A true JP2002290171A (ja) | 2002-10-04 |
| JP4569022B2 JP4569022B2 (ja) | 2010-10-27 |
Family
ID=18942304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001087008A Expired - Fee Related JP4569022B2 (ja) | 2001-03-26 | 2001-03-26 | 差動増幅装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6664609B2 (ja) |
| JP (1) | JP4569022B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030040085A (ko) * | 2001-11-12 | 2003-05-22 | 산요 덴키 가부시키가이샤 | 반도체 집적 회로 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3095241U (ja) * | 2003-01-14 | 2003-07-25 | アルプス電気株式会社 | テレビジョンチューナ |
| US7856209B1 (en) | 2003-12-08 | 2010-12-21 | Airtight Networks, Inc. | Method and system for location estimation in wireless networks |
| US6937071B1 (en) | 2004-03-16 | 2005-08-30 | Micrel, Incorporated | High frequency differential power amplifier |
| DE102004023193B4 (de) * | 2004-05-11 | 2009-11-19 | Infineon Technologies Ag | Transistoranordnung und Herstellungsverfahren derselben |
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| WO2020220326A1 (zh) * | 2019-04-30 | 2020-11-05 | 华为技术有限公司 | 开关电路、混频器及电子设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979486A (ja) * | 1972-12-06 | 1974-07-31 | ||
| JPS5244142A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Differential amplifier |
| JPS62154910A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 差動増幅素子 |
| JPH0964191A (ja) * | 1995-06-15 | 1997-03-07 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09148573A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体集積回路 |
| JPH09214264A (ja) * | 1996-02-02 | 1997-08-15 | Toshiba Corp | 出力回路装置 |
| JPH10173040A (ja) * | 1996-12-10 | 1998-06-26 | Hitachi Ltd | 半導体集積回路装置 |
| JP2000022448A (ja) * | 1998-07-03 | 2000-01-21 | Nec Corp | バイアス発生回路およびミキサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250940A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 半導体装置 |
| US5670417A (en) * | 1996-03-25 | 1997-09-23 | Motorola, Inc. | Method for fabricating self-aligned semiconductor component |
-
2001
- 2001-03-26 JP JP2001087008A patent/JP4569022B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-21 US US10/103,044 patent/US6664609B2/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979486A (ja) * | 1972-12-06 | 1974-07-31 | ||
| JPS5244142A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Differential amplifier |
| JPS62154910A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 差動増幅素子 |
| JPH0964191A (ja) * | 1995-06-15 | 1997-03-07 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09148573A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体集積回路 |
| JPH09214264A (ja) * | 1996-02-02 | 1997-08-15 | Toshiba Corp | 出力回路装置 |
| JPH10173040A (ja) * | 1996-12-10 | 1998-06-26 | Hitachi Ltd | 半導体集積回路装置 |
| JP2000022448A (ja) * | 1998-07-03 | 2000-01-21 | Nec Corp | バイアス発生回路およびミキサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030040085A (ko) * | 2001-11-12 | 2003-05-22 | 산요 덴키 가부시키가이샤 | 반도체 집적 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6664609B2 (en) | 2003-12-16 |
| US20020135045A1 (en) | 2002-09-26 |
| JP4569022B2 (ja) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525407B2 (en) | Integrated circuit having integrated inductors | |
| JP4129697B2 (ja) | フリップ取り付けされた素子のマトリックスを有する回路構造 | |
| US5365192A (en) | AC-coupled single-ended or differential-input radio frequency amplifier integrated circuit | |
| JPH033402B2 (ja) | ||
| JP2000223663A (ja) | 半導体装置 | |
| JP2002290171A (ja) | 差動増幅装置、ギルバートセル型ダブルバランスミキサ、およびエミッタフォロワ回路装置 | |
| JPH0578204B2 (ja) | ||
| JP2000036582A (ja) | Ｍｏｓトランジスタ対装置 | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| KR20230130539A (ko) | Rf 회로를 위한 레이아웃 설계 | |
| US20120133441A1 (en) | Electronic circuit | |
| US5627495A (en) | Topography for integrated circuit operational amplifier | |
| JP2008263432A (ja) | 分布型電力増幅器 | |
| JPH11283994A (ja) | マルチフィンガー型電界効果トランジスタ | |
| JP3517048B2 (ja) | 出力回路装置 | |
| JP4719412B2 (ja) | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 | |
| JPH06151734A (ja) | 半導体装置 | |
| WO2021240784A1 (ja) | 増幅回路 | |
| KR20030040563A (ko) | 반도체장치 및 그 제조방법 | |
| JPH04298052A (ja) | 半導体装置 | |
| US6967406B2 (en) | Semiconductor integrated circuit | |
| JPH11340751A (ja) | 演算増幅器 | |
| Kaya et al. | Widely tunable low-power high-linearity current-mode integrator built using DG-MOSFETs | |
| JP2006148190A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |