JPS62154910A - 差動増幅素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、増幅技術さらには差動増幅素子に適用して
特に有効な技術に関するもので、例えば高周波電力増幅
器に利用して有効な技術に関するものである。

〔背景技術〕 差動増幅器の１つに、コロナ社発行［集積回路工学（２
）Ｊ１９７９年６月２０日発行、Ｐ１４０に記載されて
いる如き、ＭＯＳ（金属−酸化物一半導体）型電界効果
トランジスタで（以下ＭＯＳＦＥＴとも称す）構成され
た差動増幅器がある。この差動増幅器は演算増幅器の入
力段を構成するもので、第１．第２のＭＯＳＦＥＴのそ
れぞれのソースは共通接続されることＫよって互いに差
動対をなす。この共通ソースにそのドレインが接続され
た第３の能動素子としての定電流源用のＭＯＳＦＥＴを
有し、差動対をなす２つのＭＯＳＦＥＴのそれぞれに流
れる電流の和を制御する。上記差動対をなす２つのＭＯ
ＳＦＥＴと定電流源用のＭＯＳＦＥＴを以下差動増幅素
子という。上記差動対をなす２つのＭＯＳＦＥＴの各々
のドレインには負荷となるＭＯＳＦＥＴのソースが接続
され、差動対を構成するＭＯＳＦＥＴのドレインと負荷
用ＭＯＳＦＥＴのソースの間から差動の出力が取り出さ
れる。

ＭＯＳＦＥＴで構成された差動増幅器は入力インピーダ
ンスが高く、電圧駆動であるため、オン・オフの状態を
維持するために直流電流は不要であり制御性は良い。デ
バイス的には各ＭＯＳＦＥＴのアイソレーションが不要
であり高集積化に有利である。

上記した差動増幅器は演算増幅器の如き小信号用途に使
用されている。しかし、近年では高耐圧。

高出力高周波電力用で構成された差動増幅器が必要とな
ってきていることがわかった。高耐圧、高出力、高周波
電力用の差動増幅器はたとえば車載用の無線通信器にお
ける高周波信号増幅器に利用される。

この高耐圧、高出力、高周波電力用の差動増幅器を構成
するためにはディスクリート素子を組合せることにより
達成できるものの、素子間の特性バラツキにより、差動
増幅器としての良好な平衡特性が得にくいことが本発明
者の検討によりわがった。

本発明は上記に鑑みてなされたもので、同一の半導体基
板上に形成できかつ、良好な平衡特性と！ 動作安定性の良い高耐圧、高出力、高周波用の差動増幅
器を得る技術を検討する中で生まれたものである。

〔発明の目的〕

本発明の目的は、良好な平衡特性と安定な動作特性を有
する高耐圧、高出力、高周波差動増幅素子技術を提供す
るものである。

本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記述からあきらかになるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものを簡単
に説明する。

差動増幅素子は同一の半導体基板上に形成された複数の
能動素子としての高耐圧、高周波用のＭＯＳ型電界効果
トランジスタで差動対をなすトランジスタが構成されて
、特性バラツキを低減する。

この高耐圧、高周波用のＭＯＳ型電界効果トランジスタ
はドレイン電流が半導体基板表面を流れる横型ハワーＭ
ＯＳ素子からなり、そのドレイン領域は高濃度不純物導
入層と、この高濃度不純物導入層とゲート電極下のチャ
ネル領域との間に設けられかつ、この高濃度不純物導入
層に連らなる低濃度不純物導入層と、からなる。高出力
化を達成するために同一の半導体基板上に１ユニツトの
差動増幅素子が多数配設される。

これら多数の差動増幅素子は、有機樹脂膜たとえば高耐
圧特性を有するポリイミド系樹脂膜から成る層間絶縁膜
を用いた多層配線構造により等測的に並列接続され、共
通制御されることにより、動作安定性が確保される。

さらに具体的なものを下記に示す。

差動対をなす第１．第２のＭＯＳ型電界効果トランジス
タは交互に配設するのが、良好な平衡特性を得るために
有利である。

さらに、第３のＭＯＳ型電界効果トランジスタは、上記
交互に配設された第１．第２のＭＯＳ型電界効果トラン
ジスタの間に設ける。これにより第１のＭＯＳ型電界効
果トランジスタのソース領域と第３のＭＯＳ型電界効果
トランジスタのドレイン領域および第２のＭＯＳ型電界
効果トランジスタのソース領域と第３のＭＯＳ型電界効
果トランジスタのドレイン領域とは同一の半導体領域で
共通化でき、チップ面積の低減をも考慮する。

さらにまた、第１．第２．第３のＭＯＳ型電界効果トラ
ンジスタをデコアルゲ・−ト構造として、さらに良好な
平衡特性と安定な動作特性を得る。

以下図面を用いて本発明の実施例について述べる。

〔実施例〕

まず、本発明前に本発明者により検討された事項につい
て述べ、その後、具体的に実施例について述べる。

高周波信号増幅器に使用される差動増幅素子として高耐
圧、高出力用のバイポーラ・トランジスタを用いて第７
図に示されるように構成しても良〜＼。

第７図は本発明者らによって検討された差動増幅素子を
示す。

同図に示す差動増幅素子１００は３つのバイポーラ・ト
ランジスタＱＬ　、ＱＲ，ＱＣによって構成されている
。バイポーラ・トランジスタＱＬとＱＲは、そのエミッ
タが共通接続されることによって互いに差動対をなす。

また、バイポーラ・トランジスタＱＣは、そのコレクタ
がＱＬとＱＲの共通エミッタに接続されることによって
、バイポーラ・トランジスタＱＬとＱＲにそれぞれに流
れる動作電流の和を制御する。

上述した３つのバイポーラ・トランジスタＱＬ。

ＱＲ，ＱＣは同一の半導体基板内に集積形成されている
。したがって、外部には、バイポーラ・トランジスタＱ
Ｌ　、ＱＲのコレクタとベース、およびバイポーラ・ト
ランジスタＱＣのベースとエミッタがそれぞれに端子Ｃ
Ｌ　＊　ＣＲ＋　ｔ　ｎ　Ｌ　ｇ　ｓ　ｎ　Ｒｒｉｎｌ
、Ｅとして引き出されている。第７図に示した差動増幅
素子１００では、ｉｎＬ、ｉｎＲ，ｉｎｌが入力端子、
ＣＬ　、ＣＲが出力端子、Ｅが共通接地端子として、そ
れぞれに利用されるようになっている。

しかしながら、下記の如き問題を有している。

（１）バイポーラ・トランジスタは、ベースの入力イン
ピーダンスが低く、かつ、電流駆動であるため、制御が
複雑になってしまう。

（２）各バイポーラ・トランジスタＱＬ、ＱＲ，ＱＣを
同一半導体基板内に集積形成するためには、各バイポー
ラ・トランジスタを互いに電気的に独立するための複雑
な分離構造が必要であり、チップ面積が大きくなってし
まう。

（３）上記（２）を回避するために、先に述べたごとく
各バイポーラ・トランジスタをディスクリート素子で形
成すると、素子間の特性バラツキが大きく良好な平衡特
性が得られない。

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第１図から第３図までは、この発明による差動増幅素子
の一実施例を示す。

第１図〜第３図に示す差動増幅素子１００は、互いに差
動対を構成する第１．第２の２つの能動素子と、この２
つの能動素子にそれぞれに流れる動作電流の和を制御す
る第３の能動素子とが同一の半導体基体に集積形成され
てなる差動増幅素子である。

先ず、第１図（ａ）（ｂ）に示すように、差動増幅素子
は上記第１．第２．第３の能動素子としてｎチャンネル
ＭＯＳ電界効果トランジスタＭＬ　、　ＭＲ。

ＭＣによってそれぞれ形成されている。同図（ａ）はそ
の部分的なデバイス断面状態を、同図（ｂ）はその等何
回路をそれぞれ示す。

同図から明らかなように、上記した（１）の問題点に対
して高入力インピーダンスであり、電圧制御であり制御
が簡単なＭＯＳ型電界効果トランジスタＭＬ、ＭＲ，Ｍ
Ｃで差動増幅素子を構成する。

差動対をなすＭＯＳ型電界効果トランジスタＭＬ。

ＭＲは高耐圧、高周波用の横型パワーＭＯＳ素子で構成
される。そのドレイン領域２Ｌ、２Ｒは高濃度不純物導
入層となるｎ＋型型数散層２０、このｎ＋型型数散層２
０ゲート電極ＧＬ　、ＧＲ下のチャネル領域との間に設
けられ、かつ、このｎ＋型型数散層２０連らなる低濃度
不純物導入層のｎ−型拡散層２１からなる。このｎ−型
拡散層２１はチャネル領域とｎ＋型型数散層２００間電
界を平均化し、ＭＯＳ素子の高耐圧化に有利である。さ
らに、ゲート電極ＧＬ　（ＧＲ）とドレイン領域２Ｌ（
２Ｒ）との電極間容量を低減し高周波化も計られている
。

上記の如＜ＭＯＳ型電界効果トランジスタで差動増幅素
子を構成するため、上記した（２）の問題点は回避され
、チップ面積の縮小化が達成される。

また、同一半導体基板上に形成するため上記した（３）
の問題点は回避できる。

さらに、後述するように半導体基板上には第１図（ａ）
に示したＭＯＳ型電界効果トランジスタからなる１ユニ
ッｌ−Ａ差動増幅素子が多数配設されることにより高出
力化が計られ高耐圧、高山カ、高周波用となる。

これらの多数の差動増幅素子は、後述する如くに層間絶
縁膜として有機樹脂膜たとえば高耐圧特性を有するポリ
イミド系樹脂膜６を用いた多層配線構造を利用して等価
的に第２層目のアルミニウムからなる配線４′で並列接
続される。その−例が同図（ａ）に配線Ｓｃとして示さ
れている。アルミニウム配線により並列接続された多数
の差動増幅素子は等価的な部分が共通の配線により制御
されるため、動作安定性が確保される。

さらに詳しく述べる。

第１図（ａ）（ｂ）において、第１のＭＯＳ型電界効果
トランジスタＭＬのソース領域と第３のＭＯＳ型電界効
果トランジスタＭＣのドレイン領域、Ｍ　−の半導体領
域すなわち同一のｎ＋型型数散層２ａ共通化され、第２
のＭＯＳ型電界効果トランジスタＭＲのソース領域と第
３のＭＯＳ型電界効果トランジスタＭＣのドレイン領域
は、同一の半導体領域すなわち同一のｎ＋型型数散層２
ｂよって互いに共通化させられチップ面積が低減される
。

さらに、その共通化された半導体領域をなすそれぞれの
ｎ＋型型数散層２ａ、２ｂは、同図ら）に示される共通
ソースとするため、層間絶縁膜としての有機樹脂膜たと
えば高耐圧特性を有するポリイミド系樹脂膜６上に形成
されたアルミニウムよりなる配線Ｓｃによって互いに同
電位になるべく共通接続されている。

各ＭＯＳ電界効果トランジスタＭＬ、ＭＲ，ＭＣは、第
１図（ａ）に示すように、半導体基体であるｐ型半導体
基板１に多数並べて形成されたｎ十型拡散層と、隣り合
うｎ＋型型数散層間にそれぞれ跨がって形成された多数
の多結晶シリコンゲート電極３によって形成される。各
ｎ十型拡散層２゜２ａ　、２ｂ　、２Ｌ、２Ｒは、３つ
のＭｏｓ型電界効果トランジスタＭＬ、ＭＲ，ＭＣのい
ずれかのドレイン領域あるいはソース領域をなす。これ
により、それぞれにゲート電極３を２つずつ有する動作
特性の良いプーアルゲート型のＭＯＳ型電界効果トラン
ジスタＭＬ、ＭＲ，ＭＣが、複数な分離構造に依らずに
、その一部の素子領域を同一の半導体領域によって互い
に共通化させた簡単な素子構造で、差動増幅素子の機能
を同一の半導体基板１内に集積形成されている。

なお、第１図（ａ）において、４′は蒸着アルミニウム
などによる１層目配線、４は蒸着アルミニウムからなる
２層目配線、５は表面の酸化絶縁膜をそれぞれ示す。７
は保睡膜としてのポリイミド系樹脂膜であり、差動増幅
素子の信頼性を高める。

第２図（ａ）は上記差動増幅素子１００のやや広い範囲
における断面状態を、同図［有］）はそのデバイス平面
レイアウト状態をそれぞれ示す。

同図（ａ）（ｂ）から理解されるように同一機能のＭＯ
Ｓ型電界効果トランジスタ２個を１つと見たとき、差動
対をなす第１．第２のＭＯＳ型電界効果トランジスタＭ
Ｌ、ＭＲは交互に配設されて、高出力化及び特性均一化
と熱的バランスの均一化とが計られており、良好な平衡
特性が得られる工夫がほどこされる。

さらに、交互に配設された差動対をなす第１゜第２のＭ
ＯＳ型電界効果トランジスタＭＬ、ＭＲの間に第３のＭ
ＯＳ型電界効果トランジスタＭＣが配され、前記した如
くにその一部の素子領域を同一の半導体領域によって互
いに共通化されて集積形成されている。この第１．第２
．第３のＭＯＳ型電界効果トランジスタＭＬ、ＭＲ，Ｍ
Ｃの配役は図中で示される１つのユニツ）Ａが一点鎖線
Ｂ、Ｂで線対称となるような１つのユニットＡ’ＩＡ′
とが反復して半導体基板上に複数形成されており、アル
ミニウムからなる配線４で並列接続されて、共通配線Ｄ
Ｌ、ＧＬ、ＤＲ，ＧＲ，Ｇｉ　、Ｓ。

Ｓｃを構成する。これら共通配線は第１図（ａ）に示し
たごときポリイミド系樹脂膜６を層間絶縁膜とした多層
配線技術を用いて等何曲な差動増幅素子の電極に共通接
続され、これら多数の差動増幅素子は共通制御されるよ
うになっており、特性均一化、熱的バランスの均一化と
あいまって良好な平衡特性が得られる。特に、高周波の
高出力増幅および低雑音増幅の各特性は極めてすぐれて
いる。

なお、第２図（ａ）はＭＯＳ型電界効果トランジスタＭ
Ｌ、ＭＲ，ＭＣの配列状態を示すために、それらの第１
図に示されるソース・ドレイン領域２゜２ａ　、２ｂ　
、２Ｒ，２Ｌは簡岸化されて記載しである。また、第３
図（ｈ）の鎖線領域内Ｃには各ＭＯＳ型電界効果トラン
ジスタＭＬ、ＭＲ，ＭＣのソース・ドレイン領域２．２
ａ、２ｂ、２Ｒ，２Ｌが形成されている。

上記第２図（ａ）（＋））に示した差動増幅素子のより
具体的な平面レイアウトが第３図に示されている。

同図に示されるように各差動増幅素子は多層配線構造と
してのアルミニウム配線４により周辺の各パラ）”６　
（Ｇｌ　、ＤＬ　、ＤＲ、ＧＬ、ＧＲ，Ｓ）にスルーホ
ールＴＨを介して引き出されることにより各差動増幅素
子は共通制御される。尚第１図は図中Ｉ−Ｉ’断面を示
したものである。

第４図はこの発明の別の実施例を示す。

前述した実施例では、差動対をなすＭＯＳ型電界効果ト
ランジスタＭＬとＭＲのゲート電極ＧＬ。

ＧＲを互いに平行に並ぶように配列していたが、同図に
示すように互いに向かい合わせになるように配列し、そ
れらの両側にＭＯＳ型電界効果トランジスタＭＣのゲー
ト電極Ｇ１を形成しても、本発明と同様な効果が得られ
ることはいうまでもない。

次に、本発明の高耐圧、高出力、高周波差動増幅素子の
適用例について示す。

第５図（ａ）は上述した差動増幅素子１００の好適な応
用例を示す。

同図に示すようＫ、上述した差動増幅素子は、高耐圧、
高出力、高周波差動増幅回路に使用することができる。

同図においてＲＦは高周波信号、Ｖｏは直流電圧源、Ｒ
Ｌ　＋　ＲＲは負荷抵抗、Ｖｄｄは電源、Ｖｏｕｔ　１
　、　Ｖｏｕｔ　２は出力を得るための出力端子をそれ
ぞれ示す。

同図において、ＭＯＳ型電界効果トランジスタＭＬ　、
ＭＲの各ゲート電極ＧＬ　、ＧＲが相補的に変化される
と、これに応じで差動対のＭＯＳ型電界効果トランジス
タＭＬ、ＭＲに流れる動作電流の配分比が変化し、差動
出力がＶｏｕｔ　１　、　Ｖｏｕｔ　２から取り出され
る。

この回路構成においては定電流源としての第３のＭＯＳ
型電界効果トランジスタＭＣは一定の動作抵抗（ＯＮ抵
抗）を有するため、共通のソースＳｃの電位は固定され
差動対０ＭＯＳ型電界効果トランジスタＭＬ、ＭＲのし
きい値電圧は変化せず良好な平衡特性の高耐圧、高出力
、高周波の差動増幅器が得られる。

第５図（ｂ）は上述した差動増幅素子１００の好適な適
用例を示す。

同図に示すように、上述した差動増幅素子１００は、利
得可変範囲の広い可変利得型の高周波電力増幅回路に使
用することができる。同図において、ＲＦｉｎは高周波
増幅入力、ＲＦｏｕｔは高周波増幅出力、■１と■２は
利得制御電圧をそれぞれ示す。

また、Ｌｌ　、ＣＩ　、Ｃ２は入力同調回路を構成する
インダクタンスと容量、Ｒ２は高周波チョークコイル、
Ｒ３はダミー負荷抵抗、Ｃ３，Ｃ４゜Ｒ３は出力同調回
路を構成する容量とインダクタンス、Ｖｄｄは電源、Ｃ
７はデカップリング抵抗をそれぞれ示す。

ここで、利得制御電圧■１と■２を互いに相補的に変化
させると、これに応じて差動対のＭＯＳ型電界効果トラ
ンジスタＭＬとＭＲに流れる動作電流の配分比が変化し
て増幅利得が可変制御される。この場合の利得制御電圧
Ｖｌ、Ｖ２はそれぞれ直流電圧であって、抵抗Ｒ１，Ｒ
２と容量Ｃ５゜Ｃ６による高周波バイパス回路を経て差
動対のトランジスタＭＬ　、ＭＲの各ゲートＧＩ、、Ｇ
Ｒに入力されるようになっている。

尚、同図に示される回路においては、ＲＦｉｎが入力さ
れるトランジスタＭＣをドレイン電圧とドレイン電流の
電流・電圧特性において定電流特性領域で使用すると、
第１図（ａ）に示される如き素子分離構造のない構成で
十分な特性が得られる。このとき、共通ソースＳｃの電
位は多少変動するものの、両差動対トランジスタＭＬ、
ＭＲのしきい値電圧は同様に同相でふれるため特性的に
は十分である。また位相変調であるため、信号の歪も問
題とならない。このことは第６図に示される適用例にも
同様に言えることである。

第６図は上述した差動増幅素子１００の別の好適な適用
例を示す。

同図に示すように、上述した差動増幅素子１００は、そ
の差動対トランジスタＭＬとＭＲの特性バランスが良好
なことから、特性の良い平衡変調器を構成するのにも利
用することができる。同図において、１０１は高周波信
号入力源、１０２は局部発信器をそれぞれ示す。この場
合、差動トランジスタの片側のドレインＤＲから平衡変
調出力Ｍｉｘｏｕｔが取り出される。

次に本発明の効果を述べる。

〔効果〕

（１）同一の半導体基体内に集積形成された複数の高耐
圧、高出力、高周波電界効果トランジスタによって差動
増幅素子を形成するとともに、その複数の電界効果トラ
ンジスタを等価的に並列接続するため多層配線構造を採
用して共通接続することにより、複雑な分離構造に依ら
ずに、簡単な素子構造でもって差動増幅素子の機能を同
一の半導体基体内に集積形成することができるとともに
、動作が安定で良好な差動特性が再現性良く得られるよ
うになる、という効果が得られる。

（２）差動対をなすトランジスタＭＬ、ＭＲを交互に配
設することにより、２つのトランジスタの特性均一化、
熱的バランスの均一化が達成でき、良好な平衡特性を有
する差動増幅器が形成できる。

（３）差動対をなすトランジスタＭＬ　、ＭＲの間に、
このトランジスタＭＬ、ＭＲの共通ソースに接続される
トランジスタＭＣを配設することにより、一部の素子領
域が共通化できチップ面積を低減できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記ＭＯ５型
電界効果トランジスタＭＬ、ＭＲ，ＭＣは接合型の電界
効果トランジスタあるいはＭＯＳ型以外のＭＩＳ（金属
−絶縁物−半導体〕型電界効果トランジスタであっても
よい。また、ｐチャンネルＭＯＳ電界効果トランジスタ
であってもよい。さらに、上記半導体基板１が例えばガ
リウムーヒ累のような化合物半導体基板であってもよい
。

〔利用分野〕

以上、本発明者によってなされた発明をその背景となっ
た利用分野である高周波増幅の技術に適用した場合につ
いて説明したが、それに限定されるものではなく、例え
ば低周波増幅あるいは演算増幅の技術などにも適用でき
る。

【図面の簡単な説明】

第１図（ａ）（ｂ）はこの発明による技術が適用された
差動増幅素子の要部における断面状態および等何回路を
示す図、 第２図（ａ）（ｂ）は第１図に示した差動増幅素子の断
面状態および平面レイアウト状態をやや広い範囲から示
す図、 第３図は第１図および第２図に示した差動増幅素子全体
の平面レイアウト構成の一例を示す図、第４図はこの発
明による差動増幅素子のゲート電極の配列状態について
別の実施例を示す図、第５図（ａ）（ｂ）はこの発明に
よる差動増幅素子の適用例を示す回路図、 第６図はこの発明による差動増幅素子の別の適用例を示
す回路図、 第７図は従来の差動増幅素子の構成を示す回路図である
。 １・・・半導体基体（ｐ型半導体基板）、２・・・ソー
ス領域あるいはドレイン領域をなすｎ＋型型数散層３・
・・多結晶シリコンゲート電極、４・・・アルミニウム
配線、６・・・層間絶縁膜としての有機樹脂膜（たとえ
ばポリイミド系樹脂膜）　、　ＭＬ　、ＭＲ，、ＭＣ・
・・能動素子としてのＭＯＳ型電界効果トランジスタ、
２０・・・高濃度不純物導入層としてのｎ＋型型数散層
２１・・・低濃度不純物導入層としてのｎ−型拡散層、
１００・・・差動増幅素子。

Claims (1)

1. 【特許請求の範囲】 １、互いに差動対を構成する第１、第２の２つの能動素
   子と、この２つの能動素子にそれぞれ流れる動作電流の
   和を制御する第３の能動素子とが同一の半導体基体に複
   数集積形成されてなる差動増幅素子であって、上記第１
   、第２、第３の能動素子がそれぞれ電界効果トランジス
   タによって構成されるとともに、上記第１、第２の能動
   素子を構成する電界効果トランジスタは高耐圧・高周波
   電界効果トランジスタからなり、上記、複数の第１、第
   ２、第３の能動素子は層間絶縁膜を介して延在する配線
   により等価的に並列接続されてなることを特徴とする差
   動増幅素子。 ２、上記第１、第２の能動素子となる電界効果トランジ
   スタのドレイン領域は、高濃度不純物導入領域と、それ
   に連らなり、かつ、上記各電界効果トランジスタのチャ
   ネル領域までの半導体基体に存在する低濃度不純物導入
   領域と、からなることを特徴とする特許請求の範囲第１
   項記載の差動増幅素子。 ３、上記第１、第２の電界効果トランジスタは交互に配
   置されていることを特徴とする特許請求の範囲第１項、
   または第２項記載の差動増幅素子。 ４、上記第１、第２の電界効果トランジスタは交互に配
   置されているとともに、これら第１、第２の電界効果ト
   ランジスタの間に上記第３の電界効果トランジスタが配
   設されていることを特徴とする特許請求の範囲第１項ま
   たは第２項記載の差動増幅素子。 ５、第１の能動素子を構成する電界効果トランジスタの
   ソース領域と第３の能動素子を構成する電界効果トラン
   ジスタのドレイン領域、および第２の能動素子を構成す
   る電界効果トランジスタのソース領域と第３の能動素子
   を構成する電界効果トランジスタのドレイン領域が、そ
   れぞれ互いに同一の半導体領域によって共通化させられ
   ていることを特徴とする特許請求の範囲第１項、または
   第２項記載の差動増幅素子。 ６、上記層間絶縁膜は有機樹脂膜よりなることを特徴と
   する特許請求の範囲第１項から第５項までのいずれかに
   記載の差動増幅素子。 ７、上記層間絶縁膜はポリイミド系樹脂膜よりなること
   を特徴とする特許請求の範囲第１項から第５項までのい
   ずれかに記載の差動増幅素子。 ８、上記電界効果トランジスタがそれぞれデュアルゲー
   ト型のＭＯＳ電界効果トランジスタよりなることを特徴
   とする特許請求の範囲第１項から第７項までのいずれか
   に記載の差動増幅素子。