JP2002198509A - 固体撮像装置及び固体撮像装置におけるラインセンサ - Google Patents

Abstract

(57)【要約】 【課題】 全画素が同一ピッチで欠落がないこととデー
タレートを大きくすることを両立する。 【解決手段】 ＣＣＤブロック１８においてＣＣＤ１５
の初段部及び終段部の電極ピッチｐ２を中央部の電極ピ
ッチｐ３より小さくする。ＣＣＤブロック１８を縦列配
置したとき、隣接するＣＣＤ１５，１６の間にできたス
ペースに出力アンプ１０を配設する。このようにＣＣＤ
ブロック１８を縦列配置することでデータレートを大き
くする。一方、全画素１は欠落なく同一ピッチで配設さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一次元配置された
画素を有し、高速読み出しを行うことのできる固体撮像
装置及びその固体撮像装置に搭載されるラインセンサに
関する。

【０００２】

【従来の技術】一次元固体撮像装置の従来例について説
明する。図２は、従来の一次元固体撮像装置を示した概
略構成図である。図２には、入射光を電荷に変換する画
素１、画素１に蓄積された信号電荷を読み出すためのト
ランスファゲート２、画素１から読み出された信号電荷
を転送する電荷結合素子（以降、「ＣＣＤ」と呼ぶ）３
〜６及び各ＣＣＤ３〜６に対応付けして配設され、各Ｃ
ＣＤ３〜６から転送された信号電荷を電圧に変換し外部
に出力する出力アンプ７〜１０が示されている。

【０００３】次に、従来の一次元固体撮像装置の動作に
ついて説明する。画素１は、千鳥配列され、トランスフ
ァゲート２にオン信号が印加されたとき画素１に蓄積さ
れていた電荷は４本のＣＣＤ３〜６に一斉に読み出され
る。ＣＣＤ３，４は、出力アンプ７，８が配設されてい
る右方向に、ＣＣＤ５，６は出力アンプ９，１０が配設
されている左方向に電荷を転送する。ＣＣＤ３〜６で転
送された電荷は出力アンプ７〜１０により電圧に変換さ
れ外部に出力される。

【０００４】例えば、総画素数が１００００、読み出し
時間が１ｍｓｅｃとするとデータレートは１０ＭＨｚと
なる。この例においては、４本のＣＣＤ３〜６で読み出
すためＣＣＤ３〜６の転送周波数は２．５ＭＨｚとな
る。出力アンプ７〜１０を左右に配置することで、中央
部、すなわちＣＣＤ３，５、ＣＣＤ４，６間の継ぎ目部
分における画素ピッチを一定に保持するレイアウトがで
きる。更に、許容される読み出し時間が短くなると、デ
ータレートは大きくなる。例えば、読み出し時間が０．
１ｍｓｅｃになると、他の条件が同じである場合、ＣＣ
Ｄ３〜６の駆動周波数は２５ＭＨｚとなり、駆動するこ
とが困難となる。

【０００５】図３（ａ）は、従来においてＣＣＤの駆動
周波数を低減した一次元固体撮像装置の概略構成図であ
る。図３には、半導体基板１１に４本のＣＣＤから構成
される４本読出しＣＣＤブロック１２が３組搭載されて
いる例が示されている。つまり、図２に示した構成をＣ
ＣＤブロックとし、これを３組縦列配置することで構成
することができる。領域１３は、隣接する４本読出しＣ
ＣＤブロック１２の継ぎ目を示しており、この領域１３
の拡大図を図３（ｂ）に示す。図３（ｂ）には、図２に
示した画素１、トランスファゲート２、ＣＣＤ４，６、
出力アンプ８，１０及びＣＣＤ電極１４が示されてい
る。また、ｐ１は画素ピッチ、ｐ４はＣＣＤ４，６の電
極ピッチであり、画素ピッチｐ１とＣＣＤの電極ピッチ
ｐ４とは等しい。

【０００６】図３に示した従来例においては、１２本の
ＣＣＤで読み出すため、４本のＣＣＤで読み出す図２に
示した例よりＣＣＤの転送速度を１／３に低減できる。
総画素数１００００、読出し時間０．１ｍｓｅｃの場合
ＣＣＤの駆動周波数は８．３ＭＨｚとなるので容易に駆
動できる。従来においては、このようにしてデータレー
トを大きくすることができる。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
一次元固体撮像装置においてデータレートを大きくする
ために図３に示したように構成したのでは、読出しＣＣ
Ｄブロックの継ぎ目部分に各ブロックに含まれる各出力
アンプが配置されてしまうため各ブロック間の画素の欠
落が避けられない。すなわち、従来においては、全画素
が同一ピッチで欠落がないことと、データレートを大き
くすることを両立することができなかった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、全画素が同一ピッチで欠落がな
いこととデータレートを大きくすることを両立できる固
体撮像装置及び固体撮像装置におけるラインセンサを得
ることを目的としている。

【０００９】

【課題を解決するための手段】以上のような目的を達成
するために、本発明に係る固体撮像装置におけるライン
センサは、欠落なく同一ピッチで一次元配置された複数
の画素と、前記画素に蓄積された信号電荷を読み出すた
めのトランスファゲートと、前記トランスファゲートに
より前記各画素から読み出された信号電荷を転送する電
荷結合素子と、前記電荷結合素子の端部側に配設され、
前記電荷結合素子から転送されてくる信号電荷を電圧に
変換して外部に出力する出力アンプとを有する固体撮像
装置におけるラインセンサにおいて、前記電荷結合素子
の少なくとも一方の端部近傍の電極ピッチを、画素ピッ
チと同一ピッチである前記電荷結合素子の中央部の電極
ピッチより小さくしたものである。

【００１０】また、本発明に係る固体撮像装置は、上記
発明の複数のラインセンサが縦列配置され、かつ隣接し
た前記各ラインセンサの前記画素が欠落なく同一ピッチ
で一次元配置されているものである。

【００１１】

【発明の実施の形態】以下、図面に基づいて、本発明の
好適な実施の形態について説明する。なお、従来例と同
じ構成要素には、同じ符号を付ける。

【００１２】図１は、本発明に係るラインセンサを搭載
した固体撮像装置の一実施の形態を示した概略構成図で
ある。このうち、図１（ａ）は、ＣＣＤの駆動周波数を
低減した一次元固体撮像装置の概略構成図であり、半導
体基板１１とＣＣＤ１５，１６の継ぎ目を含む領域１７
とＣＣＤブロック１８が示されている。なお、ＣＣＤブ
ロック１８には、１本のＣＣＤのみが含まれるため特に
ブロック化する必要はないが、従来例において示した４
本読出しＣＣＤブロック１２との対応関係を明瞭にする
ためにブロックと称している。半導体基板１１に縦列配
置される各ＣＣＤブロック１８は、全て同じ構成であ
る。

【００１３】図１（ｂ）は、図１（ａ）に示した領域１
７の拡大図である。図１（ｂ）には、各ＣＣＤブロック
１８において欠落なく同一ピッチで一次元配置された複
数の画素１と、画素１に蓄積された信号電荷を読み出す
ためのトランスファゲート２と、トランスファゲート２
により各画素１から読み出された信号電荷を転送する電
荷結合素子であるＣＣＤ１５と、ＣＣＤ１５から転送さ
れてくる信号電荷を電圧に変換して外部に出力する出力
アンプ１０とが示されている。本実施の形態における出
力アンプ１０は、隣接するＣＣＤ１６側のＣＣＤ１５の
端部（終段部）に配設されている。また、ＣＣＤ電極１
９はＣＣＤ初段付近の、ＣＣＤ電極２０はＣＣＤ終段付
近の、ＣＣＤ電極２１はＣＣＤ中央部における各電極で
あり、各ＣＣＤ電極１９〜２１は、当然ながら各画素１
と１対１に対応づけられている。なお、本実施の形態に
おける各ＣＣＤブロックは、同じ構成を有しているの
で、図示されていないＣＣＤ１５の初段付近の構成は、
ＣＣＤ１６の初段付近の構成と同じである。更に、図１
（ｂ）において、ｐ１は画素ピッチ、ｐ２は初段付近あ
るいは終段付近のＣＣＤ電極ピッチ、ｐ３はＣＣＤ中央
部のＣＣＤ電極ピッチである。

【００１４】ところで、本実施の形態では、複数のＣＣ
Ｄ電極１９〜２１から構成される要素をＣＣＤと称して
いるが、一般に、画素１やトランスファゲート２等を含
めた構成要素、すなわちＣＣＤブロック１８をＣＣＤと
称する場合もある。そこで、本実施の形態では、一次元
固体撮像装置に搭載されることからＣＣＤブロック１８
に含まれる画素１、トランスファゲート２、ＣＣＤ１５
及び出力アンプ１０を含めた構成を「ラインセンサ」と
称することでＣＣＤ１５との相違を明確にする。

【００１５】図１（ｂ）に示したように、ＣＣＤ中央部
のＣＣＤ電極ピッチｐ３は、従来例と同様に画素ピッチ
ｐ１と同じであるが、本実施の形態においては、ＣＣＤ
１５の両端部の電極ピッチｐ２をＣＣＤ中央部のＣＣＤ
電極ピッチｐ３より小さくしたことを特徴としている。
そして、各画素１が欠落なく同一ピッチで一次元配置さ
れるようにＣＣＤ１５，１６を縦列配置したときでも、
電極ピッチｐ２，ｐ３が上述した関係となるようにする
ことで、ＣＣＤ１５の終段部とＣＣＤ１６の初段部との
間にスペースができ、ここに出力アンプ１０の配置する
ことができる。これにより、複数のＣＣＤ１５，１６を
縦列配置することで固体撮像装置におけるデータレート
を大きくしたときでも一次元配置される全ての画素１を
欠落なく同一ピッチで配置することができる。

【００１６】なお、ＣＣＤのうちどこまでを初段、終
段、中央部とするかは、ＣＣＤ電極、画素等各構成要素
のサイズ、画素ピッチ等によって適宜決めることができ
る。

【００１７】また、本実施の形態では、ＣＣＤ１５の終
段部と、ＣＣＤ１５に隣接するＣＣＤ１６の初段部の双
方の電極ピッチを中央部より小さくしたが、最終的にＣ
ＣＤ１５，１６の間に出力アンプが配設できればよいの
で、一方の電極のみを中央部の電極ピッチより小さくす
るようにしてもよい。また、ＣＣＤの初段部及び終段部
双方の電極ピッチを必ずしも同じ値ｐ２とする必要はな
い。この値は、ラインセンサを実装する半導体基板１１
の設計時に適宜決めることができる。

【００１８】また、図１（ａ）には、１２本のＣＣＤブ
ロック１８を配置した例を示したが、何ブロックでも縦
列配置することができる。その数に関係なく上述した効
果を得られることは言うまでもない。

【００１９】また、本実施の形態では、ラインセンサを
一次元固体撮像装置に採用した場合を例にしたが、ＣＣ
Ｄの端部の電極ピッチを中央部より小さくするという技
術的思想は、電荷結合素子を搭載する他の装置にも応用
することができる。

【００２０】

【発明の効果】本発明によれば、ラインセンサにおける
電荷結合素子の少なくとも一方の端部近傍の電極ピッチ
を、画素ピッチと同一ピッチである当該電荷結合素子の
中央部の電極ピッチより小さくするようにしたので、固
体撮像装置におけるデータレートを大きくするためにラ
インセンサを縦列配置したときでもラインセンサの各電
荷結合素子間にスペースを形成することができる。この
スペースに出力アンプを配設すれば、複数のラインセン
サの全ての画素を欠落なく同一ピッチで配設することが
できる。すなわち、本発明においては、データレートの
向上と一次元配置される全画素を欠落なく同一ピッチで
配設することの双方を両立することができる。

【図面の簡単な説明】

【図１】 本発明に係るラインセンサを搭載した固体撮
像装置の一実施の形態を示した概略構成図である。

【図２】 従来の一次元固体撮像装置を示した概略構成
図である。

【図３】 図２に示した一次元固体撮像装置を構成する
４本読出しＣＣＤブロックのつなぎ目の拡大図である。

【符号の説明】

１ 画素、２ トランスファゲート、１０ 出力アン
プ、１１ 半導体基板、１５，１６ ＣＣＤ、１７ 領
域、１８ ＣＣＤブロック、１９ （ＣＣＤ初段付近
の）ＣＣＤ電極、２０ ＣＣＤ終段付近のＣＣＤ電極、
２１ ＣＤＤ中央部におけるＣＣＤ電極、ｐ１ 画素ピ
ッチ、ｐ２ ＣＤＤ初段付近あるいは終段付近のＣＣＤ
電極ピッチ、ｐ３ ＣＣＤ中央部のＣＣＤ電極ピッチ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 欠落なく同一ピッチで一次元配置された
   複数の画素と、 前記画素に蓄積された信号電荷を読み出すためのトラン
   スファゲートと、 前記トランスファゲートにより前記各画素から読み出さ
   れた信号電荷を転送する電荷結合素子と、 前記電荷結合素子の端部側に配設され、前記電荷結合素
   子から転送されてくる信号電荷を電圧に変換して外部に
   出力する出力アンプと、 を有する固体撮像装置におけるラインセンサにおいて、 前記電荷結合素子の少なくとも一方の端部近傍の電極ピ
   ッチを、画素ピッチと同一ピッチである前記電荷結合素
   子の中央部の電極ピッチより小さくしたことを特徴とす
   る固体撮像装置におけるラインセンサ。
2. 【請求項２】 請求項１記載の複数のラインセンサが縦
   列配置され、かつ隣接した前記各ラインセンサの前記画
   素が欠落なく同一ピッチで一次元配置されていることを
   特徴とする固体撮像装置。