JP3241828B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3241828B2 JP3241828B2 JP30887692A JP30887692A JP3241828B2 JP 3241828 B2 JP3241828 B2 JP 3241828B2 JP 30887692 A JP30887692 A JP 30887692A JP 30887692 A JP30887692 A JP 30887692A JP 3241828 B2 JP3241828 B2 JP 3241828B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- transfer shift
- horizontal transfer
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤイメージセンサ
などの固体撮像素子に関する。
などの固体撮像素子に関する。
【０００２】
【従来の技術】図５に従来のＦＦＴ方式ｎチャネルＣＣ
Ｄイメージセンサ１００の構成を示す。ＣＣＤイメージ
センサ１００の上部には、光電変換を行う受光領域がマ
トリックス状に配置されており、各受光領域で発生した
信号電荷を直列に転送する垂直転送シフトレジスタ１０
１を有している。また、垂直転送シフトレジスタ１０１
から出力された信号電荷を並列に入力して直列に転送す
る水平転送シフトレジスタ１０２と、水平転送シフトレ
ジスタ１０２から出力された信号電荷を電圧に変換する
電荷電圧変換アンプとして例えばＦＤＡ（フローティン
グディフュージョン増幅器）１０３を備えている。
Ｄイメージセンサ１００の構成を示す。ＣＣＤイメージ
センサ１００の上部には、光電変換を行う受光領域がマ
トリックス状に配置されており、各受光領域で発生した
信号電荷を直列に転送する垂直転送シフトレジスタ１０
１を有している。また、垂直転送シフトレジスタ１０１
から出力された信号電荷を並列に入力して直列に転送す
る水平転送シフトレジスタ１０２と、水平転送シフトレ
ジスタ１０２から出力された信号電荷を電圧に変換する
電荷電圧変換アンプとして例えばＦＤＡ（フローティン
グディフュージョン増幅器）１０３を備えている。
【０００３】ＣＣＤイメージセンサ１００を改良したパ
ラレル出力型のＣＣＤイメージセンサが特開平３−２２
４３７１に開示されている。
ラレル出力型のＣＣＤイメージセンサが特開平３−２２
４３７１に開示されている。
【０００４】図６にこのパラレル出力ＣＣＤイメージセ
ンサ１１０の構成図を示す。ＣＣＤイメージセンサ１０
０と基本構成は同じであるが、パラレル出力ＣＣＤイメ
ージセンサ１１０は複数の出力部１２０〜１５０を備え
ているので、全画素信号を出力部の数だけ分割して出力
することが可能である。この例では、各出力部から全画
素の１／４を出力すればよい。このため、パラレル出力
ＣＣＤイメージセンサ１１０は、ＣＣＤイメージセンサ
１００に比べて高速撮像ができる。例えば１０万画素の
イメージセンサにおいてデータレート１０ＭＨｚで読み
出しを行う場合、ＣＣＤイメージセンサ１００では１秒
間に１００フレーム（１００フレーム／秒）の撮像が限
界である。しかし４つの出力部１２０〜１５０を備えた
パラレル出力ＣＣＤイメージセンサ１１０では各出力部
で２万５０００画素の読み出しを行えばよいから、４０
０フレーム／秒の高速撮像が可能となる。出力部の数を
増加すれば、更に高速撮像を行うことも可能である。
ンサ１１０の構成図を示す。ＣＣＤイメージセンサ１０
０と基本構成は同じであるが、パラレル出力ＣＣＤイメ
ージセンサ１１０は複数の出力部１２０〜１５０を備え
ているので、全画素信号を出力部の数だけ分割して出力
することが可能である。この例では、各出力部から全画
素の１／４を出力すればよい。このため、パラレル出力
ＣＣＤイメージセンサ１１０は、ＣＣＤイメージセンサ
１００に比べて高速撮像ができる。例えば１０万画素の
イメージセンサにおいてデータレート１０ＭＨｚで読み
出しを行う場合、ＣＣＤイメージセンサ１００では１秒
間に１００フレーム（１００フレーム／秒）の撮像が限
界である。しかし４つの出力部１２０〜１５０を備えた
パラレル出力ＣＣＤイメージセンサ１１０では各出力部
で２万５０００画素の読み出しを行えばよいから、４０
０フレーム／秒の高速撮像が可能となる。出力部の数を
増加すれば、更に高速撮像を行うことも可能である。
【０００５】図７にパラレル出力ＣＣＤイメージセンサ
１１０の出力部１２０の上面構造図を、図８にＣ−Ｃ´
面の断面構造図を、図９に動作タイミング図を、図１０
にＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図を示す。Ｃ
ＣＤイメージセンサ１１０は、垂直転送シフトレジスタ
１２１および水平転送シフトレジスタ１２２を備えてい
る。各レジスタには複数の転送電極１２１ａ、１２１
ｂ、…、１２２ａ、１２２ｂ、…が並設されており、隣
接した２つの転送電極で１ビットが構成されている。水
平転送シフトレジスタ１２２の出力端にはＦＤＡ１２３
が配置されている。
１１０の出力部１２０の上面構造図を、図８にＣ−Ｃ´
面の断面構造図を、図９に動作タイミング図を、図１０
にＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図を示す。Ｃ
ＣＤイメージセンサ１１０は、垂直転送シフトレジスタ
１２１および水平転送シフトレジスタ１２２を備えてい
る。各レジスタには複数の転送電極１２１ａ、１２１
ｂ、…、１２２ａ、１２２ｂ、…が並設されており、隣
接した２つの転送電極で１ビットが構成されている。水
平転送シフトレジスタ１２２の出力端にはＦＤＡ１２３
が配置されている。
【０００６】図８の断面構造図に示すように、ＦＤＡ１
２３は、適正バイアスが印加されたＯＧ（出力ゲート）
１２３ａと、電位的には浮いた状態であるが信号電荷が
流入することにより電位が変化するＦＤ（フローティン
グディフュージョン）１２３ｂと、ＲＤ（リセットドレ
イン）１２３ｃの電位にＦＤ１２３ｂをリセットするた
めのＲＧ（リセットゲート）１２３ｄから構成されてい
る。ＦＤ１２３ｂの電位変化はソースフォロワＭＯＳＦ
ＥＴ１２４でインピーダンス変換されて出力される。点
線部１２５は、断面図上では表示できないが実際にはア
ルミで配線されていることを示している。
２３は、適正バイアスが印加されたＯＧ（出力ゲート）
１２３ａと、電位的には浮いた状態であるが信号電荷が
流入することにより電位が変化するＦＤ（フローティン
グディフュージョン）１２３ｂと、ＲＤ（リセットドレ
イン）１２３ｃの電位にＦＤ１２３ｂをリセットするた
めのＲＧ（リセットゲート）１２３ｄから構成されてい
る。ＦＤ１２３ｂの電位変化はソースフォロワＭＯＳＦ
ＥＴ１２４でインピーダンス変換されて出力される。点
線部１２５は、断面図上では表示できないが実際にはア
ルミで配線されていることを示している。
【０００７】次に図９の動作タイミング図および図１０
のポテンシャル図を用いて、ＣＣＤイメージセンサ１１
０の動作を説明する。
のポテンシャル図を用いて、ＣＣＤイメージセンサ１１
０の動作を説明する。
【０００８】時刻ｔ１では、水平転送シフトレジスタ１
２２の転送電極１２２ａ下に蓄えられた信号電荷ＤＬ２
がＦＤＡ１２３に転送され電圧に変換される。
２２の転送電極１２２ａ下に蓄えられた信号電荷ＤＬ２
がＦＤＡ１２３に転送され電圧に変換される。
【０００９】時刻ｔ２になると、ＲＧ１２３ｄにハイレ
ベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセットされ
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ｂ下に蓄えられた信号電荷ＤＦ２が転送電極１２１ａ
下に移動し、水平転送シフトレジスタ１２２の転送電極
１２２ｂ下に蓄えられた信号電荷ＤＬ１が転送電極１２
２ａ下に移動する。
ベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセットされ
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ｂ下に蓄えられた信号電荷ＤＦ２が転送電極１２１ａ
下に移動し、水平転送シフトレジスタ１２２の転送電極
１２２ｂ下に蓄えられた信号電荷ＤＬ１が転送電極１２
２ａ下に移動する。
【００１０】時刻ｔ３では、ＲＧ１２３ｄにローレベル
（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティング状
態になる。
（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティング状
態になる。
【００１１】時刻ｔ４になると、水平転送シフトレジス
タ１２２の転送電極１２２ａ下に蓄えられた信号電荷Ｄ
Ｌ１がＦＤＡ１２３に転送され電圧信号として出力され
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ａ下に蓄えられた信号電荷ＤＦ２が水平転送シフトレ
ジスタ１２２の転送電極１２２ｄ下に移動し、垂直転送
シフトレジスタ１２１の転送電極１２１ｃ下に蓄えられ
た信号電荷ＤＦ３が転送電極１２１ｂ下に移動する。
タ１２２の転送電極１２２ａ下に蓄えられた信号電荷Ｄ
Ｌ１がＦＤＡ１２３に転送され電圧信号として出力され
る。また垂直転送シフトレジスタ１２１の転送電極１２
１ａ下に蓄えられた信号電荷ＤＦ２が水平転送シフトレ
ジスタ１２２の転送電極１２２ｄ下に移動し、垂直転送
シフトレジスタ１２１の転送電極１２１ｃ下に蓄えられ
た信号電荷ＤＦ３が転送電極１２１ｂ下に移動する。
【００１２】時刻ｔ５になると、再びＲＧ１２３ｄにハ
イレベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセット
される。また水平転送シフトレジスタ１２２の各転送電
極下に蓄えられた信号電荷がシフトされる。
イレベル（Ｈ）の電圧が掛かりＦＤＡ１２３がリセット
される。また水平転送シフトレジスタ１２２の各転送電
極下に蓄えられた信号電荷がシフトされる。
【００１３】時刻ｔ６になると、ＲＧ１２３ｄにローレ
ベル（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティン
グ状態になる。
ベル（Ｌ）の電圧が掛かりＦＤＡ１２３がフローティン
グ状態になる。
【００１４】時刻ｔ７になると、水平転送シフトレジス
タの各転送電極下に蓄えられた信号電荷がシフトされ、
信号電荷ＤＦ１がＦＤＡ１２３に転送され電圧信号とし
て出力される。
タの各転送電極下に蓄えられた信号電荷がシフトされ、
信号電荷ＤＦ１がＦＤＡ１２３に転送され電圧信号とし
て出力される。
【００１５】以上の動作を水平転送シフトレジスタの転
送段数繰り返すことにより、画素の１ライン分の信号電
荷をＦＤＡ１２３から読み出すことができる。更にこれ
を垂直画素数だけ繰り返すことにより、全画素の信号を
読み出すことができる。
送段数繰り返すことにより、画素の１ライン分の信号電
荷をＦＤＡ１２３から読み出すことができる。更にこれ
を垂直画素数だけ繰り返すことにより、全画素の信号を
読み出すことができる。
【００１６】
【発明が解決しようとする課題】上述したようにパラレ
ル出力イメージセンサ１１０の撮像を高速化するために
は、パラレル出力イメージセンサ１１０の水平転送シフ
トレジスタを分割して多数の出力部を設ければよい。し
かし、画素の横方向のピッチと水平転送シフトレジスタ
のピッチとは同じであることが望ましいため、出力部に
フローティングディフュージョン増幅器を形成するため
のスペースが十分に確保できなかった。
ル出力イメージセンサ１１０の撮像を高速化するために
は、パラレル出力イメージセンサ１１０の水平転送シフ
トレジスタを分割して多数の出力部を設ければよい。し
かし、画素の横方向のピッチと水平転送シフトレジスタ
のピッチとは同じであることが望ましいため、出力部に
フローティングディフュージョン増幅器を形成するため
のスペースが十分に確保できなかった。
【００１７】本発明は、このような問題を解決し、高速
撮像に適した固体撮像装置を提供することを目的とす
る。
撮像に適した固体撮像装置を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に本発明の固体撮像装置は、光入射量に応じて生成され
た電荷を直列に転送する複数の垂直転送シフトレジスタ
と、複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備え、水平転送シフトレジスタは複数の部分シフ
トレジスタから構成され、これらの複数の部分シフトレ
ジスタの出力部にはそれぞれ電荷電圧変換アンプが設け
られており、各部分シフトレジスタの最終ビットは第１
の電極１つで、最終ビット以外のビットは隣接する２つ
の電極で構成され、電荷電圧変換アンプのリセットタイ
ミングは、垂直転送シフトレジスタから出力された電荷
が部分シフトレジスタの各ビットの第１の電極下に入力
されるタイミングと同時であることを特徴とする。
に本発明の固体撮像装置は、光入射量に応じて生成され
た電荷を直列に転送する複数の垂直転送シフトレジスタ
と、複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備え、水平転送シフトレジスタは複数の部分シフ
トレジスタから構成され、これらの複数の部分シフトレ
ジスタの出力部にはそれぞれ電荷電圧変換アンプが設け
られており、各部分シフトレジスタの最終ビットは第１
の電極１つで、最終ビット以外のビットは隣接する２つ
の電極で構成され、電荷電圧変換アンプのリセットタイ
ミングは、垂直転送シフトレジスタから出力された電荷
が部分シフトレジスタの各ビットの第１の電極下に入力
されるタイミングと同時であることを特徴とする。
【００１９】
【作用】本発明の構成によれば、垂直転送シフトレジス
タから出力された電荷が水平転送シフトレジスタの各ビ
ットの第１の電極に入力されると同時に、電荷電圧変換
アンプがリセットされる。そして、次のクロックで水平
転送シフトレジスタの各ビットの第１の電極から第２の
電極に電荷が転送される。この場合、最終ビットの電荷
は電荷電圧変換アンプに転送され電圧に変換される。
タから出力された電荷が水平転送シフトレジスタの各ビ
ットの第１の電極に入力されると同時に、電荷電圧変換
アンプがリセットされる。そして、次のクロックで水平
転送シフトレジスタの各ビットの第１の電極から第２の
電極に電荷が転送される。この場合、最終ビットの電荷
は電荷電圧変換アンプに転送され電圧に変換される。
【００２０】本発明では、従来必要としていた水平転送
シフトレジスタの最終ビットの第２の電極が不要にな
る。このため、複数の部分シフトレジスタから水平転送
シフトレジスタが構成されている場合に、各部分シフト
レジスタの最終ビットの第２の電極の部分に電荷電圧変
換アンプを配設することが可能となる。
シフトレジスタの最終ビットの第２の電極が不要にな
る。このため、複数の部分シフトレジスタから水平転送
シフトレジスタが構成されている場合に、各部分シフト
レジスタの最終ビットの第２の電極の部分に電荷電圧変
換アンプを配設することが可能となる。
【００２１】
【実施例】以下、本発明に係る固体撮像装置の一実施例
について、添付図面を参照して説明する。図１は、本実
施例に係るパラレル出力ＣＣＤイメージセンサ１０を示
す構成図である。パラレル出力ＣＣＤイメージセンサ１
０の上部には、光電変換を行う受光領域がマトリックス
状に配置されており、各受光領域で発生した信号電荷を
直列に転送する複数の垂直転送シフトレジスタ２０を有
している。また、これらの垂直転送シフトレジスタ２０
を複数組に分割して、各組の垂直転送シフトレジスタ２
０から出力された信号電荷を並列に入力して直列に転送
する複数組の水平転送シフトレジスタ３０〜３２と、水
平転送シフトレジスタ３０〜３２から出力された信号電
荷を電圧に変換するＦＤＡ（フローティングディフュー
ジョン増幅器）４０〜４２を備えている。
について、添付図面を参照して説明する。図１は、本実
施例に係るパラレル出力ＣＣＤイメージセンサ１０を示
す構成図である。パラレル出力ＣＣＤイメージセンサ１
０の上部には、光電変換を行う受光領域がマトリックス
状に配置されており、各受光領域で発生した信号電荷を
直列に転送する複数の垂直転送シフトレジスタ２０を有
している。また、これらの垂直転送シフトレジスタ２０
を複数組に分割して、各組の垂直転送シフトレジスタ２
０から出力された信号電荷を並列に入力して直列に転送
する複数組の水平転送シフトレジスタ３０〜３２と、水
平転送シフトレジスタ３０〜３２から出力された信号電
荷を電圧に変換するＦＤＡ（フローティングディフュー
ジョン増幅器）４０〜４２を備えている。
【００２２】画素の構成でＣＣＤイメージセンサを分類
すると、受光部と転送部とが隣り合わせにレイアウトさ
れ、一度に転送部へ信号電荷を移した後に順次転送して
読み出すＩＴ（インタライントランスファ）方式、転送
部がそのままＭＯＳキャパシタ形の受光部として利用さ
れ、垂直ブランキング期間に蓄積部に転送して、この蓄
積部から順次読み出すＦＴ（フレームトランスファ）方
式、ＦＴ方式の蓄積領域を有しないＦＦＴ（フルフレー
ムトランスファ）方式などが知られているが、本実施例
ではＦＦＴ方式のＣＣＤイメージセンサが用いられてい
る。
すると、受光部と転送部とが隣り合わせにレイアウトさ
れ、一度に転送部へ信号電荷を移した後に順次転送して
読み出すＩＴ（インタライントランスファ）方式、転送
部がそのままＭＯＳキャパシタ形の受光部として利用さ
れ、垂直ブランキング期間に蓄積部に転送して、この蓄
積部から順次読み出すＦＴ（フレームトランスファ）方
式、ＦＴ方式の蓄積領域を有しないＦＦＴ（フルフレー
ムトランスファ）方式などが知られているが、本実施例
ではＦＦＴ方式のＣＣＤイメージセンサが用いられてい
る。
【００２３】各受光領域で発生した信号電荷は垂直転送
シフトレジスタ２０に蓄積され、直列シフトによって水
平転送シフトレジスタ３０〜３２に転送される。水平転
送シフトレジスタ３０〜３２に転送された信号電荷は、
直列シフトによってＦＤＡ４０〜４２に与えられ、電圧
信号として出力される。
シフトレジスタ２０に蓄積され、直列シフトによって水
平転送シフトレジスタ３０〜３２に転送される。水平転
送シフトレジスタ３０〜３２に転送された信号電荷は、
直列シフトによってＦＤＡ４０〜４２に与えられ、電圧
信号として出力される。
【００２４】次に、本実施例に係るパラレル出力ＣＣＤ
イメージセンサ１０の出力部の上面構造を図２を用いて
説明する。各垂直転送シフトレジスタ２０の出力端には
水平転送シフトレジスタ３０、３１が設けられており、
各垂直転送シフトレジスタ２０から直列シフトによって
出力された信号電荷を、水平転送シフトレジスタ３０、
３１の転送電極３０ａ、３０ｅ、３１ａ、…下に蓄え
る。水平転送シフトレジスタ３０、３１の出力端にはＦ
ＤＡ４０、４１が設けられている。ＦＤＡ４０は、適正
バイアスが印加されたＯＧ（出力ゲート）４０ａと、電
位的には浮いた状態であるが信号電荷が流入することに
より電位が変化するＦＤ（フローティング・ディフュー
ジョン）４０ｂと、ＲＤ（リセットドレイン）４０ｃの
電位にＦＤ４０ｂをリセットするためのＲＧ（リセット
ゲート）４０ｄから構成されている。水平転送シフトレ
ジスタ３０、３１から直列シフトによって出力された信
号電荷は、ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂに与
えられる。ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂには
ソースフォロワＭＯＳＦＥＴ５０、５１のゲート電極が
接続されており、ＦＤ４０ｂ、４１ｂへの信号電荷の流
入による電位変化をインピーダンス変換して出力する。
イメージセンサ１０の出力部の上面構造を図２を用いて
説明する。各垂直転送シフトレジスタ２０の出力端には
水平転送シフトレジスタ３０、３１が設けられており、
各垂直転送シフトレジスタ２０から直列シフトによって
出力された信号電荷を、水平転送シフトレジスタ３０、
３１の転送電極３０ａ、３０ｅ、３１ａ、…下に蓄え
る。水平転送シフトレジスタ３０、３１の出力端にはＦ
ＤＡ４０、４１が設けられている。ＦＤＡ４０は、適正
バイアスが印加されたＯＧ（出力ゲート）４０ａと、電
位的には浮いた状態であるが信号電荷が流入することに
より電位が変化するＦＤ（フローティング・ディフュー
ジョン）４０ｂと、ＲＤ（リセットドレイン）４０ｃの
電位にＦＤ４０ｂをリセットするためのＲＧ（リセット
ゲート）４０ｄから構成されている。水平転送シフトレ
ジスタ３０、３１から直列シフトによって出力された信
号電荷は、ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂに与
えられる。ＦＤＡ４０、４１のＦＤ４０ｂ、４１ｂには
ソースフォロワＭＯＳＦＥＴ５０、５１のゲート電極が
接続されており、ＦＤ４０ｂ、４１ｂへの信号電荷の流
入による電位変化をインピーダンス変換して出力する。
【００２５】垂直転送シフトレジスタ２０および水平転
送シフトレジスタ３０、３１は共に２相駆動で動作して
おり、２つの転送電極２０ａ、２０ｂ、３０ｂ〜３０
ｅ、３１ｂ…で１ビットが構成されている。但し、水平
転送シフトレジスタ３０、３１の最終ビットは、１つの
転送電極３０ａ、３１ａで構成されている。従来例で
は、水平転送シフトレジスタの最終ビットも２つの転送
電極で構成されていたが、ＦＤＡ４０、４１のＦＤ４０
ｂ、４１ｂのリセットタイミングを変えることにより、
本実施例では水平転送シフトレジスタ３０、３１の最終
ビットを１つの転送電極３０ａ、３１ａで構成できるよ
うになった。この結果、最終ビットの２つ目の転送電極
を配置する位置にＦＤＡ４０、４１を形成することが可
能となった。
送シフトレジスタ３０、３１は共に２相駆動で動作して
おり、２つの転送電極２０ａ、２０ｂ、３０ｂ〜３０
ｅ、３１ｂ…で１ビットが構成されている。但し、水平
転送シフトレジスタ３０、３１の最終ビットは、１つの
転送電極３０ａ、３１ａで構成されている。従来例で
は、水平転送シフトレジスタの最終ビットも２つの転送
電極で構成されていたが、ＦＤＡ４０、４１のＦＤ４０
ｂ、４１ｂのリセットタイミングを変えることにより、
本実施例では水平転送シフトレジスタ３０、３１の最終
ビットを１つの転送電極３０ａ、３１ａで構成できるよ
うになった。この結果、最終ビットの２つ目の転送電極
を配置する位置にＦＤＡ４０、４１を形成することが可
能となった。
【００２６】図３に本実施例に係るパラレル出力ＣＣＤ
イメージセンサ１０の動作タイミング図を、図４に図２
の上面構造図に示したＡ−Ａ´面、Ｂ−Ｂ´面のポテン
シャル図をそれぞれ示す。
イメージセンサ１０の動作タイミング図を、図４に図２
の上面構造図に示したＡ−Ａ´面、Ｂ−Ｂ´面のポテン
シャル図をそれぞれ示す。
【００２７】図３および図４を用いて、本実施例に係る
ＣＣＤイメージセンサ１０の動作を説明する。
ＣＣＤイメージセンサ１０の動作を説明する。
【００２８】まず時刻ｔ１では、ＲＧ４０ｄにローレベ
ル（Ｌ）の電圧が掛かっておりＦＤＡ４０はフローティ
ング状態を保持している。またＰ１Ｈ端子にはハイレベ
ル（Ｈ）の電圧が掛っているので、最終ビットを構成す
る転送電極３０ａ下に１水平ラインの最後の信号電荷Ｄ
Ｌ１が蓄積されている。さらに垂直転送シフトレジスタ
２０のＰ２Ｖ端子にはローレベル（Ｌ）の電圧が掛って
いるので、垂直転送シフトレジスタ２０は水平転送シフ
トレジスタ３０と分離されている。
ル（Ｌ）の電圧が掛かっておりＦＤＡ４０はフローティ
ング状態を保持している。またＰ１Ｈ端子にはハイレベ
ル（Ｈ）の電圧が掛っているので、最終ビットを構成す
る転送電極３０ａ下に１水平ラインの最後の信号電荷Ｄ
Ｌ１が蓄積されている。さらに垂直転送シフトレジスタ
２０のＰ２Ｖ端子にはローレベル（Ｌ）の電圧が掛って
いるので、垂直転送シフトレジスタ２０は水平転送シフ
トレジスタ３０と分離されている。
【００２９】次に時刻ｔ２になると、Ｐ２Ｈ端子に掛る
電圧がローレベル（Ｌ）からハイレベル（Ｈ）となり、
Ｐ１Ｈ端子に掛る電圧がハイレベル（Ｈ）からローレベ
ル（Ｌ）となる。このため、１水平ラインの最後の信号
電荷ＤＬ１が出力される。またＰ２Ｖ端子に掛る電圧が
ローレベル（Ｌ）からハイレベル（Ｈ）となり、Ｐ１Ｖ
端子に掛る電圧がハイレベル（Ｈ）からローレベル
（Ｌ）となる。このため、垂直転送シフトレジスタ２０
の転送電極２０ａ下に蓄えられた信号電荷ＤＦ２が、水
平転送シフトレジスタ３０の転送電極３０ｄ下に転送さ
れる。
電圧がローレベル（Ｌ）からハイレベル（Ｈ）となり、
Ｐ１Ｈ端子に掛る電圧がハイレベル（Ｈ）からローレベ
ル（Ｌ）となる。このため、１水平ラインの最後の信号
電荷ＤＬ１が出力される。またＰ２Ｖ端子に掛る電圧が
ローレベル（Ｌ）からハイレベル（Ｈ）となり、Ｐ１Ｖ
端子に掛る電圧がハイレベル（Ｈ）からローレベル
（Ｌ）となる。このため、垂直転送シフトレジスタ２０
の転送電極２０ａ下に蓄えられた信号電荷ＤＦ２が、水
平転送シフトレジスタ３０の転送電極３０ｄ下に転送さ
れる。
【００３０】次に時刻ｔ３になると、ＲＧ４０ｄがロー
レベル（Ｌ）からハイレベル（Ｈ）になるため、ＦＤ４
０ｂがＲＤ４０ｃの電位にリセットされる。またＰ２Ｖ
端子に掛る電圧がハイレベル（Ｈ）からローレベル
（Ｌ）となるため、各垂直転送シフトレジスタ２０の転
送電極２０ｄ下に蓄えられた信号電荷ＤＦ１、ＤＦ２、
ＤＦ３、…が水平転送シフトレジスタ３０の転送電極３
０ａ、３０ｃ、３０ｅ、…下に転送される。
レベル（Ｌ）からハイレベル（Ｈ）になるため、ＦＤ４
０ｂがＲＤ４０ｃの電位にリセットされる。またＰ２Ｖ
端子に掛る電圧がハイレベル（Ｈ）からローレベル
（Ｌ）となるため、各垂直転送シフトレジスタ２０の転
送電極２０ｄ下に蓄えられた信号電荷ＤＦ１、ＤＦ２、
ＤＦ３、…が水平転送シフトレジスタ３０の転送電極３
０ａ、３０ｃ、３０ｅ、…下に転送される。
【００３１】次に時刻ｔ４になると、ＲＧ４０ｄにロー
レベル（Ｌ）の電圧が掛かりＦＤＡ４０がフローティン
グ状態になる。
レベル（Ｌ）の電圧が掛かりＦＤＡ４０がフローティン
グ状態になる。
【００３２】次に時刻ｔ５になると、Ｐ１Ｈ端子に掛る
電圧がハイレベル（Ｈ）からローレベル（Ｌ）となり、
水平転送シフトレジスタ３０の転送電極３０ａ下に蓄え
られた信号電荷ＤＦ１が出力される。
電圧がハイレベル（Ｈ）からローレベル（Ｌ）となり、
水平転送シフトレジスタ３０の転送電極３０ａ下に蓄え
られた信号電荷ＤＦ１が出力される。
【００３３】次に時刻ｔ６になると、再びＲＧ４０ｄに
ハイレベル（Ｈ）の電圧が掛り、ＦＤ４０ｂがＲＤ４０
ｃの電位にリセットされる。
ハイレベル（Ｈ）の電圧が掛り、ＦＤ４０ｂがＲＤ４０
ｃの電位にリセットされる。
【００３４】さらに時刻ｔ７になると、ＲＧ４０ｄにロ
ーレベル（Ｌ）の電圧が掛かりＦＤＡ４０がフローティ
ング状態になる。
ーレベル（Ｌ）の電圧が掛かりＦＤＡ４０がフローティ
ング状態になる。
【００３５】以上の動作を水平転送シフトレジスタ３０
の転送段数繰り返すことにより、画素の１ラインの信号
電荷を読み出すことができる。更に、これを垂直画素数
だけ繰り返すことにより、全画素の信号を読み出すこと
ができる。
の転送段数繰り返すことにより、画素の１ラインの信号
電荷を読み出すことができる。更に、これを垂直画素数
だけ繰り返すことにより、全画素の信号を読み出すこと
ができる。
【００３６】なお、本実施例は、水平転送シフトレジス
タ３０〜３２の各ビットの内、ＦＤＡ４０〜４２に隣接
する数ビットについての転送ゲート長を、転送電荷量、
その他の諸特性に影響を与えない範囲で短くして、ＦＤ
Ａ４０〜４２を組み込むスペースを確保するといった対
策などと組み合わせて使用すると更に効果的である。
タ３０〜３２の各ビットの内、ＦＤＡ４０〜４２に隣接
する数ビットについての転送ゲート長を、転送電荷量、
その他の諸特性に影響を与えない範囲で短くして、ＦＤ
Ａ４０〜４２を組み込むスペースを確保するといった対
策などと組み合わせて使用すると更に効果的である。
【００３７】また、本実施例は、ＦＦＴ方式ｎチャネル
ＣＣＤを想定しているがこのＣＣＤに限定されることな
く、ＩＴ方式、ＦＴ方式ＣＣＤでも、ｐチャネルＣＣＤ
でも同様の効果が得られる。
ＣＣＤを想定しているがこのＣＣＤに限定されることな
く、ＩＴ方式、ＦＴ方式ＣＣＤでも、ｐチャネルＣＣＤ
でも同様の効果が得られる。
【００３８】さらに、本実施例は水平転送シフトレジス
タ３０〜３２が２相駆動の場合について説明したが、３
相駆動、４相駆動などであっても同様の効果が得られ
る。
タ３０〜３２が２相駆動の場合について説明したが、３
相駆動、４相駆動などであっても同様の効果が得られ
る。
【００３９】
【発明の効果】本発明の固体撮像装置であれば、従来必
要としていた水平転送シフトレジスタの最終ビットの第
２の電極が不要になる。このため、複数の部分シフトレ
ジスタから水平転送シフトレジスタが構成されている場
合に、各部分シフトレジスタの最終ビットの第２の電極
の部分に電荷電圧変換アンプを配設することができる。
このように電荷電圧変換アンプのためのスペースが十分
に確保されるため、固体撮像装置の高速化の要請に合わ
せて、水平転送シフトレジスタを多くの部分シフトレジ
スタに分けることが可能となる。
要としていた水平転送シフトレジスタの最終ビットの第
２の電極が不要になる。このため、複数の部分シフトレ
ジスタから水平転送シフトレジスタが構成されている場
合に、各部分シフトレジスタの最終ビットの第２の電極
の部分に電荷電圧変換アンプを配設することができる。
このように電荷電圧変換アンプのためのスペースが十分
に確保されるため、固体撮像装置の高速化の要請に合わ
せて、水平転送シフトレジスタを多くの部分シフトレジ
スタに分けることが可能となる。
【図１】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサの構成図である。
ンサの構成図である。
【図２】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサの出力部の上面構造図である。
ンサの出力部の上面構造図である。
【図３】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサ１０の動作タイミング図である。
ンサ１０の動作タイミング図である。
【図４】本実施例に係るパラレル出力ＣＣＤイメージセ
ンサ１０のＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図で
ある。
ンサ１０のＡ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図で
ある。
【図５】従来のＦＦＴ方式ｎチャネルＣＣＤイメージセ
ンサの構成を示す上面構造図である。
ンサの構成を示す上面構造図である。
【図６】従来のＦＦＴ方式ｎチャネルＣＣＤイメージセ
ンサの構成を示す上面構造図である。
ンサの構成を示す上面構造図である。
【図７】従来のパラレル出力ＣＣＤイメージセンサの出
力部の上面構造図である。
力部の上面構造図である。
【図８】従来のパラレル出力ＣＣＤイメージセンサのＣ
−Ｃ´面の断面構造図である。
−Ｃ´面の断面構造図である。
【図９】従来のパラレル出力ＣＣＤイメージセンサの動
作タイミング図である。
作タイミング図である。
【図１０】従来のパラレル出力ＣＣＤイメージセンサの
Ａ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図である。
Ａ−Ａ´面、Ｂ−Ｂ´面のポテンシャル図である。
１０…パラレル出力ＣＣＤイメージセンサ、２０…垂直
転送シフトレジスタ、３０、３１、３２…水平転送シフ
トレジスタ、４０、４１、４２…ＦＤＡ、５０、５１…
ソースフォロワＭＯＳＦＥＴ。
転送シフトレジスタ、３０、３１、３２…水平転送シフ
トレジスタ、４０、４１、４２…ＦＤＡ、５０、５１…
ソースフォロワＭＯＳＦＥＴ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/335 H01L 27/148
Claims (1)
- 【請求項１】 光入射量に応じて生成された電荷を直列
に転送する複数の垂直転送シフトレジスタと、 前記複数の垂直転送シフトレジスタから出力された電荷
を並列に入力して直列に転送する水平転送シフトレジス
タとを備え、 前記水平転送シフトレジスタには第１および第２の電極
が交互に複数配設され、 前記水平転送シフトレジスタのビットシフトは、第１お
よび第２の電極に逆相の電圧を掛けてクロックごとにお
互いの電圧値を切り替えて行う固体撮像装置において、 前記水平転送シフトレジスタは複数の部分シフトレジス
タから構成され、当該複数の部分シフトレジスタの出力
部にはそれぞれ電荷電圧変換アンプが設けられており、 前記各部分シフトレジスタの最終ビットは第１の電極１
つで、最終ビット以外のビットは隣接する２つの電極で
構成され、 前記電荷電圧変換アンプのリセットタイミングは、前記
垂直転送シフトレジスタから出力された電荷が前記部分
シフトレジスタの各ビットの第１の電極下に入力される
タイミングと同時であることを特徴とする固体撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30887692A JP3241828B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30887692A JP3241828B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165039A JPH06165039A (ja) | 1994-06-10 |
| JP3241828B2 true JP3241828B2 (ja) | 2001-12-25 |
Family
ID=17986329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30887692A Expired - Fee Related JP3241828B2 (ja) | 1992-11-18 | 1992-11-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241828B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014112158A1 (ja) | 2013-01-18 | 2014-07-24 | 浜松ホトニクス株式会社 | 電子部品装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5068098A (en) * | 1997-11-28 | 1999-06-16 | Hamamatsu Photonics K.K. | Solid state image pickup device and analyzer using it |
-
1992
- 1992-11-18 JP JP30887692A patent/JP3241828B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014112158A1 (ja) | 2013-01-18 | 2014-07-24 | 浜松ホトニクス株式会社 | 電子部品装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06165039A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519000B1 (en) | Image pickup apparatus with mode switching between a still picture mode and a moving picture mode | |
| US4635122A (en) | Image pickup device of the frame transfer type and image pickup arrangement using the same | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| US4811068A (en) | Charge transfer device | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| KR950010204B1 (ko) | 고체촬상장치 | |
| US6185270B1 (en) | Solid state imaging device and method for driving the same | |
| JP3241828B2 (ja) | 固体撮像装置 | |
| JP3330403B2 (ja) | 固体撮像装置 | |
| JPS62166662A (ja) | Ｃｃｄ撮像装置 | |
| JP2554621B2 (ja) | 固体撮像装置 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JPH10191168A (ja) | Ｃｃｄ撮像素子 | |
| JPH0521773A (ja) | Ｃｃｄ撮像素子 | |
| JPH04134982A (ja) | 固体撮像装置 | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JPS59154882A (ja) | 固体撮像装置 | |
| JP2900382B2 (ja) | 固体撮像装置 | |
| JP2534105B2 (ja) | 固体撮像装置及びその信号読出し方法 | |
| JPH0269081A (ja) | 固体撮像装置の読み出し方法 | |
| JPS6281184A (ja) | 固体撮像装置の駆動方法 | |
| JP3248265B2 (ja) | 固体撮像装置 | |
| JPH09129861A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |