JP2002198201A - チップ型ネットワーク抵抗器 - Google Patents

チップ型ネットワーク抵抗器

Info

Publication number
JP2002198201A
JP2002198201A JP2000392209A JP2000392209A JP2002198201A JP 2002198201 A JP2002198201 A JP 2002198201A JP 2000392209 A JP2000392209 A JP 2000392209A JP 2000392209 A JP2000392209 A JP 2000392209A JP 2002198201 A JP2002198201 A JP 2002198201A
Authority
JP
Japan
Prior art keywords
resistors
terminal conductors
resistor
protective film
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000392209A
Other languages
English (en)
Other versions
JP3649668B2 (ja
Inventor
Masao Onishi
理雄 大西
Naohiro Aida
尚広 合田
Masahiro Akamatsu
正博 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2000392209A priority Critical patent/JP3649668B2/ja
Publication of JP2002198201A publication Critical patent/JP2002198201A/ja
Application granted granted Critical
Publication of JP3649668B2 publication Critical patent/JP3649668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 抵抗体のレーザトリミングの際、抵抗器が接
続されない端子導体間の電気的絶縁性を確保できるチッ
プ型ネットワーク抵抗器を提案する。 【解決手段】絶縁基板1の表面の対向する両端部に並ん
で設けられた複数の端子導体2、3の相対向する端子導
体間にそれぞれ電気的に接続された複数の抵抗体4を備
えるチップ型ネットワーク抵抗器の複数の抵抗体4を、
隣接する抵抗体のレーザトリミング開始点10で分割さ
れた絶縁保護膜5e、5f、5gで覆ってなる。レーザ
トリミング開始点10に絶縁保護膜がないため、絶縁保
護膜にできるトリミング溝8c、8dの内部に付着する
抵抗体の導電成分が少なくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ型ネットワ
ーク抵抗器に関する。
【0002】
【従来の技術】従来、ネットワーク抵抗器は、図4の斜
視図に示すように、セラミック等の絶縁基板1上に形成
された対向する端子導体2と端子導体3、該対向する端
子導体2と端子導体3間にそれぞれ接続された抵抗体
4、ガラス等による下層保護膜5及び上層保護膜6、前
記端子導体2及び3にそれぞれ接続された端面電極7、
絶縁基板1の側面に形成されて前記端面電極7を区切る
凹部11にて構成されている。 前記のように保護膜は
2層で形成され、下層保護膜5は抵抗体4の抵抗値を調
整するレーザトリミング前に形成し、上層保護膜6はト
リミング溝8を保護するためにレーザトリミング後に形
成する。
【0003】前記下層保護膜5のパターンは、略四角形
状のパターンとし、1つのパターンで1つの製品上の抵
抗体4を全て覆うようになっている。これにより下層保
護膜5の表面の凹凸を小さくでき、この上にさらに上層
保護膜6を重ねることで、その表面はより平滑になって
上層保護膜6上に形成する捺印9は形成しやすく、外観
品位も良いものとなる。
【0004】一方、前記抵抗体4の抵抗値を調整するレ
ーザトリミングにおけるトリミングラインは、隣接する
2つの抵抗体に対し同一の地点から開始する方法と、抵
抗体別に異なる地点から開始する方法のいずれかの方法
で行われている。
【0005】
【発明が解決しようとする課題】ネットワーク抵抗器の
性能として、抵抗体が電気的に接続されていない端子導
体2ー2間、3ー3間の絶縁抵抗を充分確保する必要が
ある。電気的に接続されていない端子導体同士は、前記
下層保護膜5が形成されてトリミング前の時点までは、
十分絶縁されている。
【0006】しかし、前記下層保護膜5が形成された後
のレーザトリミングの工程では、レーザ光が照射されて
気化した抵抗体中の導電成分が、レーザトリミングで形
成された前記トリミング溝8a、8b近辺に付着してし
まうことがあり、隣接する2つの抵抗体のトリミング溝
同士が接近する場合、あるいは、隣接する2つの抵抗体
が同一の部位からトリミングを開始する場合、このトリ
ミング溝付近に付着した抵抗体中の導電成分により、抵
抗体が電気的に接続されていない端子導体間の絶縁性が
確保できなくなる。本発明は、前記問題点に鑑み、端子
導体間の絶縁性を確保できるチップ型ネットワーク抵抗
器を提案するものである。
【0007】
【課題を解決するための手段】本発明のチップ型ネット
ワーク抵抗器は、絶縁基板表面の対向する両端部に並ん
で設けられた複数の端子導体の相対向する端子導体間に
それぞれ電気的に接続された複数の抵抗体とを備えるチ
ップ型ネットワーク抵抗器の前記複数の抵抗体を、隣接
する抵抗体をレーザトリミングするレーザトリミング開
始点で分割された絶縁保護膜で覆ってなる。レーザトリ
ミング開始点に絶縁保護膜がないため、該絶縁保護膜に
できるトリミング溝の内部に付着する抵抗体の導電成分
が少なくなる。
【0008】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1の平面図は第1の実施の形態をを示してい
る。なお、以下の各図において従来と変わらない構成要
素には同一の符号を付している。図1の平面図に示すよ
うに、セラミック基板などの絶縁基板1上に導電ペース
トを印刷・焼成して形成された端子導体2と端子導体3
が設けられており、該端子導体2と端子導体3間に、そ
れぞれ抵抗ペーストを印刷・焼成して形成された抵抗体
4が接続されている。
【0009】そして、前記各抵抗体4、及び該抵抗体4
と前記端子導体2、端子導体3の重なり部をそれぞれ個
別的に覆うように下層絶縁膜5a〜5dがガラス等の電
気的絶縁ペーストを印刷・焼成で形成して設けられてい
る。そして、抵抗体4の抵抗値をレーザトリミングにて
所望の値に調整するために、左側の隣接する2つの抵抗
体、右側の隣接する2つの抵抗体をそれぞれ同一の開始
点10、10からトリミングを開始し、トリミング溝8
a、8bが形成されて抵抗値が調整される。
【0010】次に、図2の平面図は、本発明の第2の実
施の形態を示している。図2に示すように、セラミック
基板1上に、端子導体2及び端子導体3を前記同様印刷
・焼成して形成して設け、抵抗体4及び下層保護膜5
e、5f及び5gを前記同様に印刷・焼成して形成して
設ける。この実施の形態では、下層保護膜は3つの四角
形状のパターンとし、中央の2つの抵抗体を覆う下層保
護膜5f、左端の抵抗体を覆う下層保護膜5e、右端の
抵抗体を覆う下層保護膜5gの3つのパターンからなっ
ている。そして、抵抗体4の抵抗値をレーザトリミング
にて所望の値に調整するために、右側の2つの抵抗体、
左側の2つの抵抗体は、それぞれ同一のトリミング開始
点10、10からトリミングを開始し、トリミング溝8
c及び8dが形成されて抵抗値が調整される。
【0011】次に、図3の平面図は、本発明の第3の実
施の形態を示している。図3に示すように、セラミック
基板1上に、端子導体2及び端子導体3を前記同様印刷
・焼成して形成して設け、抵抗体4及び下層保護膜5h
を前記同様に印刷・焼成して形成して設ける。この実施
の形態では、隣接する抵抗体の間のレーザトリミング開
始点10及びその周辺を除いて全ての抵抗体が前記下層
絶縁膜5hで覆われている。そして、隣接する抵抗体4
の抵抗値をレーザトリミングにて所望の値に調整するた
めに、それぞれトリミング開始点10、10からトリミ
ングを開始し、トリミング溝8e及び8fが形成されて
抵抗値が調整される。
【0012】前記各実施の形態において、トリミングが
終了すると、図4に示すチップ型ネットワーク抵抗器と
同様に上層保護膜6が形成され、この上層保護膜6上に
抵抗値等を示す捺印9が施される。前記端子導体、抵抗
体、保護膜及び捺印は、それぞれのペーストを印刷・焼
成して形成する厚膜技術を採用する。
【0013】ここまでは、セラミック基板は多数個取り
の状態であるが、ここでセラミック基板をバー状に分割
する。次いで、分割した基板の側面に導体ペーストを付
着し印刷・焼結等により端面電極を形成し、該端面電極
にはんだメッキを施してチップ型ネットワーク抵抗器を
完成する。
【0014】レーザトリミング工程では、レーザーを照
射して抵抗体成分を気化させる事により抵抗値を調整す
るが、気化した抵抗体成分の一部は、トリミング溝付近
やトリミング溝内部に付着することは前述したとおりで
あり、下層保護膜のトリミング溝内部に付着した抵抗体
の導電成分により、他の部分に付着したものよりも電気
的絶縁性が低くなる。
【0015】また、隣接する2つの抵抗体が同一のトリ
ミング開始点からトリミングを開始する場合、最終的に
双方の抵抗体に入れるトリミング溝は繋がった状態とな
るが、従来のような、2つの抵抗体が下層保護膜5に出
来たトリミング溝によって繋がった状態では、抵抗体
間、すなわち端子導体間の絶縁抵抗が確保できなくな
る。
【0016】これに対し、本発明のように、トリミング
を開始する隣接する2つの抵抗体間に下層保護膜がない
場合や2つの抵抗体間のトリミング開始点周辺に下層保
護膜がない場合は、下層保護膜に出来たトリミング溝の
内部に付着した抵抗体の導電成分も少なく、従って、前
記端子導体間の絶縁抵抗が大きい値となる。サイズ等の
条件にもよるが、実験結果は、本発明によれば絶縁抵抗
値は従来よりも最大で104 Ω程大きい値が得られた。
【0017】この発明におけるチップ型ネットワーク抵
抗器は、下層保護膜のパターンを変更するだけで、電気
的接続のない端子導体間の絶縁性を確保することが可能
となる。また、2つの抵抗体における双方のトリミング
溝が接近するような場合も同様である。付着する抵抗体
成分の多い部分が近づくことになるため絶縁抵抗が低く
なりやすいが、前記各構成により絶縁性を確保すること
ができる。
【0018】
【発明の効果】本発明によれば、抵抗体をレーザトリミ
ングしてもチップ型ネットワーク抵抗器の端子間の絶縁
性の確保が図れる。また、前記上層保護膜の形成に用い
る材料の削減にも繋がる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の要部平面図であ
る。
【図2】本発明の第2の実施の形態の要部平面図であ
る。
【図3】本発明の第3の実施の形態の要部平面図であ
る。
【図4】従来のチップ型ネットワーク抵抗器の斜視図で
ある。
【符号の説明】
1・・絶縁基板 2、3・・端子導体 4・・抵抗体
5a〜5h・・下層保護膜 10・・レーザトリミング
開始点 8a〜8f・・トリミング溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 正博 香川県高松市香西南町455番地の1 アオ イ電子株式会社内 Fターム(参考) 5E032 BA04 BB13 CA02 CC16 TA14 TB02 5E033 AA11 BB02 BC08 BE02 BF05 BG02 BH02 BH03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体とを備えるチップ型ネットワーク
    抵抗器であって、 前記複数の抵抗体を絶縁保護膜で個別的に分割して覆っ
    てなることを特徴とするチップ型ネットワーク抵抗器。
  2. 【請求項2】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体とを備えるチップ型ネットワーク
    抵抗器であって、 前記複数の抵抗体を、隣接する抵抗体をレーザトリミン
    グするレーザトリミング開始点で分割された絶縁保護膜
    で覆ってなることを特徴とするチップ型ネットワーク抵
    抗器。
  3. 【請求項3】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体とを備えるチップ型ネットワーク
    抵抗器であって、 前記複数の抵抗体を、隣接する抵抗体をレーザトリミン
    グするレーザトリミング開始点周辺を除いて絶縁保護膜
    で覆ってなることを特徴とするチップ型ネットワーク抵
    抗器。
  4. 【請求項4】前記絶縁保護膜及び前記複数の抵抗体全体
    を覆う絶縁保護膜を備えることを特徴とする請求項1、
    2又は3のチップ型ネットワーク抵抗器。
  5. 【請求項5】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体と、前記複数の抵抗体を絶縁保護
    膜で個別的に分割して覆ってなるチップ型ネットワーク
    抵抗器の前記複数の抵抗体をレーザトリミングするトリ
    ミング方法であって、 絶縁保護膜の分割部位をレーザトリミングの開始点とし
    て隣接する抵抗体をレーザトリミングすることを特徴と
    するトリミング法。
  6. 【請求項6】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体とを備えるチップ型ネットワーク
    抵抗器の前記複数の抵抗体を、隣接する抵抗体をレーザ
    トリミングするレーザトリミング開始点で分割された絶
    縁保護膜で覆ってなるチップ型ネットワーク抵抗器のレ
    ーザトリミング法であって、 前記レーザトリミング開始点から隣接する抵抗体をレー
    ザトリミングすることを特徴とするトリミング法。
  7. 【請求項7】絶縁基板と、該絶縁基板表面の対向する両
    端部に並んで設けられた複数の端子導体と、前記複数の
    端子導体の相対向する端子導体間にそれぞれ電気的に接
    続された複数の抵抗体と、前記複数の抵抗体を、隣接す
    る抵抗体をレーザトリミングするレーザトリミング開始
    点周辺を除いて絶縁保護膜で覆ってなるチップ型ネット
    ワーク抵抗器のレーザトリミング法であって、 前記レーザトリミング開始点から隣接する抵抗体をレー
    ザトリミングすることを特徴とするレーザトリミング
    法。
  8. 【請求項8】レーザトリミング終了後、前記複数の抵抗
    体及び前記絶縁保護膜全体を他の絶縁保護膜で覆うこと
    を特徴とする請求項5、6又は7のレーザトリミング
    法。
JP2000392209A 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法 Expired - Fee Related JP3649668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000392209A JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000392209A JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Publications (2)

Publication Number Publication Date
JP2002198201A true JP2002198201A (ja) 2002-07-12
JP3649668B2 JP3649668B2 (ja) 2005-05-18

Family

ID=18858232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000392209A Expired - Fee Related JP3649668B2 (ja) 2000-12-25 2000-12-25 チップ型ネットワーク抵抗器のトリミング方法

Country Status (1)

Country Link
JP (1) JP3649668B2 (ja)

Also Published As

Publication number Publication date
JP3649668B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JPH09190902A (ja) チップ型抵抗器の構造及びその製造方法
JP4512004B2 (ja) チップ抵抗器
JP2002198201A (ja) チップ型ネットワーク抵抗器
JP3567144B2 (ja) チップ形抵抗器およびその製造方法
JP2001143903A (ja) 抵抗器およびその製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH07211509A (ja) チップ抵抗器とその製造方法
JP2867711B2 (ja) 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH074761Y2 (ja) ヒューズ抵抗器
JPH09120933A (ja) 厚膜コンデンサ
JPH08330102A (ja) チップ抵抗器
JP2000188203A (ja) 抵抗器およびその製造方法
JPH11273901A (ja) チップ型抵抗器の構造
JP3036214B2 (ja) 角形チップ抵抗器の製造方法
JP2001143902A (ja) 抵抗器およびその製造方法
JPS6390113A (ja) 抵抗−コンデンサ複合部品
JPH06120638A (ja) 厚膜印刷基板
JPH0669006A (ja) 抵抗ネットワーク
JPH0497501A (ja) 抵抗器及びその製造方法
JP2002270408A (ja) チップ型ヒューズ抵抗器及びその製造方法
JPH0555003A (ja) 機能修正用角形チツプ抵抗器およびその製造方法
JPH09246093A (ja) 厚膜コンデンサ
JPS6262501A (ja) 厚膜基板装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees