JP2002197602A - 磁気抵抗非対称性を補正するための装置及び方法 - Google Patents
磁気抵抗非対称性を補正するための装置及び方法Info
- Publication number
- JP2002197602A JP2002197602A JP2001332187A JP2001332187A JP2002197602A JP 2002197602 A JP2002197602 A JP 2002197602A JP 2001332187 A JP2001332187 A JP 2001332187A JP 2001332187 A JP2001332187 A JP 2001332187A JP 2002197602 A JP2002197602 A JP 2002197602A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- read signal
- asymmetry
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】 （修正有）
【課題】磁気抵抗ヘッドからの非対称パルスが簡単かつ
効果的に補正されるように磁気抵抗非対称性補正装置及
び方法を提供する。 【解決手段】シフト回路、第１の利得回路、第２の利得
回路、及び第３の利得回路を備える。シフト回路は非対
称性の極性に応じて、シフト値を読取り信号に対して加
算又は除算することでシフトされた読取り信号を生成す
る。シフト回路は読取り信号、シフトされた読取り信
号、及びシフト値を生成する。第１、第２、及び第３の
利得回路は、それぞれ読取り信号、シフトされた読取り
信号、及びシフト値を受信し、それぞれの制御信号に応
じて増幅された出力をそれぞれが生成する。制御手段は
読取り信号を受信し、読取り信号の任意の非対称性の極
性を検出し、必要とする補正の量に応じて、シフト回路
へ極性信号を与えるとともに、第１、第２、及び第３の
利得回路へ、それぞれの制御信号を与える。
効果的に補正されるように磁気抵抗非対称性補正装置及
び方法を提供する。 【解決手段】シフト回路、第１の利得回路、第２の利得
回路、及び第３の利得回路を備える。シフト回路は非対
称性の極性に応じて、シフト値を読取り信号に対して加
算又は除算することでシフトされた読取り信号を生成す
る。シフト回路は読取り信号、シフトされた読取り信
号、及びシフト値を生成する。第１、第２、及び第３の
利得回路は、それぞれ読取り信号、シフトされた読取り
信号、及びシフト値を受信し、それぞれの制御信号に応
じて増幅された出力をそれぞれが生成する。制御手段は
読取り信号を受信し、読取り信号の任意の非対称性の極
性を検出し、必要とする補正の量に応じて、シフト回路
へ極性信号を与えるとともに、第１、第２、及び第３の
利得回路へ、それぞれの制御信号を与える。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗ヘッドの
分野に関するもので、特に該磁気抵抗ヘッドからの出力
（読取り信号）の非対称性（磁気抵抗非対称性ともい
う）を補正するための装置及び方法に関する。
分野に関するもので、特に該磁気抵抗ヘッドからの出力
（読取り信号）の非対称性（磁気抵抗非対称性ともい
う）を補正するための装置及び方法に関する。
【０００２】
【従来の技術および背景となる技術】ディスク・ドライ
ブで現在使用されている磁気抵抗ヘッド（以下、ＭＲヘ
ッドともいう）は、温度やバイアス・ポイント変化等の
様々な理由による非対称パルスをしばしば生ずる。
ブで現在使用されている磁気抵抗ヘッド（以下、ＭＲヘ
ッドともいう）は、温度やバイアス・ポイント変化等の
様々な理由による非対称パルスをしばしば生ずる。
【０００３】図２に示すような波形の非対称性は以下の
式によって与えられる。すなわち、
式によって与えられる。すなわち、
【０００４】 非対称性 ＝ （最大値 − 最小値）／最大値
【０００５】もし最小値が３０ｍＶであり、最大値が６
０ｍＶ（絶対値）であるならば、非対称性は５０％とな
る。このことを負の非対称性と定義する（図２参照）。
０ｍＶ（絶対値）であるならば、非対称性は５０％とな
る。このことを負の非対称性と定義する（図２参照）。
【０００６】非対称性の問題は、回路技術を用いる前に
解決されてきてた。補正回路の目的は、そのような非対
称波長を利用し、それを正及び負のパルスが等しくなる
ように（すなわち、対称となるように）整形する。
解決されてきてた。補正回路の目的は、そのような非対
称波長を利用し、それを正及び負のパルスが等しくなる
ように（すなわち、対称となるように）整形する。
【０００７】米国特許第６，０７２，６４７号は、ＭＲ
ヘッドにおけるバイアス電流を変えることでＭＲヘッド
の非対称性を補正する方法を開示している。これは、再
生信号に基づいている。
ヘッドにおけるバイアス電流を変えることでＭＲヘッド
の非対称性を補正する方法を開示している。これは、再
生信号に基づいている。
【０００８】米国特許第６，０４３，９４３号（特公平
１０−２１４４０３号公報）はマッチング遅延回路を必
要とする非対称性補正の方法を開示している。
１０−２１４４０３号公報）はマッチング遅延回路を必
要とする非対称性補正の方法を開示している。
【０００９】米国特許第５，９４３，１７７号は、ピー
ク検出及び整流回路に基づいた非対称性の検出方法及び
補正の方法を開示している。また、この方法は信号の正
及び負のローブを分けることを含む。
ク検出及び整流回路に基づいた非対称性の検出方法及び
補正の方法を開示している。また、この方法は信号の正
及び負のローブを分けることを含む。
【００１０】特開平０６−２３４１０号公報は、ＭＲヘ
ッドにおけるバイアス電流を変化させる補正方法を開示
している。
ッドにおけるバイアス電流を変化させる補正方法を開示
している。
【００１１】米国特許第６，０５２，２４５号は、非対
称性を補正するため積算方法の遅延に基づいたデジタル
・インプリメンテーションである検出方法を開示してい
る。
称性を補正するため積算方法の遅延に基づいたデジタル
・インプリメンテーションである検出方法を開示してい
る。
【００１２】米国特許第５，９９９，３４９号は、非対
称性を補正するためのデジタル方法を開示している。こ
の特許では、タップ重みが変化して波長の形状を変える
方法が記載されている。しかし、この非対称性補正方法
は複雑である。
称性を補正するためのデジタル方法を開示している。こ
の特許では、タップ重みが変化して波長の形状を変える
方法が記載されている。しかし、この非対称性補正方法
は複雑である。
【００１３】米国特許第５，９８６，８３１号は、複数
の試料を複数のステータスに区分するデジタル・フイル
タを使用し、続いて等化波形を生成する回路を使用する
ＭＲ非対称性検出を処理する。
の試料を複数のステータスに区分するデジタル・フイル
タを使用し、続いて等化波形を生成する回路を使用する
ＭＲ非対称性検出を処理する。
【００１４】米国特許第５，７８７，００５号は、ピー
ク・ホールド回路に基づいた方法を開示している。
ク・ホールド回路に基づいた方法を開示している。
【００１５】従来の非対称性補正方法の多くがヘッド・
バイアス電流の変化に依存し、または補正を実施する上
でマッチング遅延回路の使用に依存していることから、
パフォーマンスは制御困難であるレイアウト及びプロセ
ス・パラメータに対してかなり依存するものである。
バイアス電流の変化に依存し、または補正を実施する上
でマッチング遅延回路の使用に依存していることから、
パフォーマンスは制御困難であるレイアウト及びプロセ
ス・パラメータに対してかなり依存するものである。
【００１６】したがって、制御困難なレイアウト及びプ
ロセス・パラメータとは独立した改善された非対称性補
正回路を提供し、それによって従来の問題点や限界を克
服することが求められている。
ロセス・パラメータとは独立した改善された非対称性補
正回路を提供し、それによって従来の問題点や限界を克
服することが求められている。
【００１７】
【発明が解決しようとする課題】したがって、本発明の
第１の目的は、磁気抵抗非対称性補正装置及び方法を提
供することである。
第１の目的は、磁気抵抗非対称性補正装置及び方法を提
供することである。
【００１８】本発明の別の目的は、磁気抵抗ヘッドから
の非対称パルスが簡単かつ効果的に補正されるように上
記の問題点を解決する磁気抵抗非対称性補正装置及び方
法を提供することである。
の非対称パルスが簡単かつ効果的に補正されるように上
記の問題点を解決する磁気抵抗非対称性補正装置及び方
法を提供することである。
【００１９】
【課題を解決するための手段】本発明のそれらの目的及
び他の目的は、以下に説明する方法及び装置によって達
成される。
び他の目的は、以下に説明する方法及び装置によって達
成される。
【００２０】本発明の一態様によれば、補正の範囲と実
際の回路の大きさから、模範的な実施形態のインプリメ
ンテーションはＢＩＣＭＯＳ技術での読取りチャンネル
に対して十分に適している。
際の回路の大きさから、模範的な実施形態のインプリメ
ンテーションはＢＩＣＭＯＳ技術での読取りチャンネル
に対して十分に適している。
【００２１】本発明の一態様によれば、模範的な実施形
態例は研究室及びシミュレーションの両方で効果的であ
ることが明らかになった。
態例は研究室及びシミュレーションの両方で効果的であ
ることが明らかになった。
【００２２】本発明の一態様によれば、模範的な実施形
態例は磁気抵抗（ＭＲ）ヘッドの歩留まりを有利に増加
させる。なぜなら、回路を読取りパスに置くことで、よ
りいっそう大きなヘッド非対称性を許容し、ドライブ上
での許容エラー率を得ることが可能であろう。非対称性
がより大きなヘッドを出荷することで、構成部品の歩留
まりが増える。
態例は磁気抵抗（ＭＲ）ヘッドの歩留まりを有利に増加
させる。なぜなら、回路を読取りパスに置くことで、よ
りいっそう大きなヘッド非対称性を許容し、ドライブ上
での許容エラー率を得ることが可能であろう。非対称性
がより大きなヘッドを出荷することで、構成部品の歩留
まりが増える。
【００２３】本発明の一態様によれば、非対称性の量の
検出又は測定を行うことなく、非対称性の補正は有利に
達成される。
検出又は測定を行うことなく、非対称性の補正は有利に
達成される。
【００２４】本発明の一態様によれば、本発明の模範的
な実施形態例では、磁気抵抗（ＭＲ）ヘッドにおけるバ
イアス条件の変化が含まれない。その代わり、模範的な
実施形態例は読取りチャンネルにおいて非線形及び線形
差動段階を用いることによるアナログ波形の整形の新規
な方法を用いる。
な実施形態例では、磁気抵抗（ＭＲ）ヘッドにおけるバ
イアス条件の変化が含まれない。その代わり、模範的な
実施形態例は読取りチャンネルにおいて非線形及び線形
差動段階を用いることによるアナログ波形の整形の新規
な方法を用いる。
【００２５】本発明の一態様によれば、模範的な実施形
態例は、正及び負のパルスが等しくなるように非対称性
を補正する。
態例は、正及び負のパルスが等しくなるように非対称性
を補正する。
【００２６】本発明の一態様によれば、模範的な実施形
態例は、従来の方法とはかなり異なる方法で非対称性を
補正する。補正を実施する際にマッチング遅延回路に依
存する既知の非対称性補正回路と比較して、本発明の模
範的な実施形態例はマッチング遅延回路を必要としな
い。したがって、本発明の模範的な実施形態例の実施
は、制御が困難なレイアウト及びプロセス・パラメータ
とは無関係である。
態例は、従来の方法とはかなり異なる方法で非対称性を
補正する。補正を実施する際にマッチング遅延回路に依
存する既知の非対称性補正回路と比較して、本発明の模
範的な実施形態例はマッチング遅延回路を必要としな
い。したがって、本発明の模範的な実施形態例の実施
は、制御が困難なレイアウト及びプロセス・パラメータ
とは無関係である。
【００２７】本発明の一態様によれば、 磁気抵抗ヘッ
ドの磁気抵抗非対称性を補正するための回路装置は、シ
フト回路、第１の利得回路、第２の利得回路、及び第３
の利得回路を備える。ここで、シフト回路は、磁気抵抗
ヘッドの読取り信号と読取り信号の任意の非対称性の極
性を示す極性信号とを受信する。また、シフト回路は非
対称性の極性に応じて、シフト値を読取り信号に対して
加算又は除算することでシフトされた読取り信号を生成
する。さらに、シフト回路は読取り信号、シフトされた
読取り信号、及びシフト値を生成する。第１の利得回
路、第２の利得回路、及び第３の利得回路は、それぞれ
読取り信号、シフトされた読取り信号、及びシフト値を
受信し、それぞれの制御信号を受信する。また第１の利
得回路、第２の利得回路、及び第３の利得回路は、それ
ぞれの制御信号に応じて増幅された出力をそれぞれが生
成する。
ドの磁気抵抗非対称性を補正するための回路装置は、シ
フト回路、第１の利得回路、第２の利得回路、及び第３
の利得回路を備える。ここで、シフト回路は、磁気抵抗
ヘッドの読取り信号と読取り信号の任意の非対称性の極
性を示す極性信号とを受信する。また、シフト回路は非
対称性の極性に応じて、シフト値を読取り信号に対して
加算又は除算することでシフトされた読取り信号を生成
する。さらに、シフト回路は読取り信号、シフトされた
読取り信号、及びシフト値を生成する。第１の利得回
路、第２の利得回路、及び第３の利得回路は、それぞれ
読取り信号、シフトされた読取り信号、及びシフト値を
受信し、それぞれの制御信号を受信する。また第１の利
得回路、第２の利得回路、及び第３の利得回路は、それ
ぞれの制御信号に応じて増幅された出力をそれぞれが生
成する。
【００２８】本発明の一態様によれば、それぞれの制御
信号及び極性信号は、制御手段によって読取り信号から
派生し、制御手段は読取り信号を受信し、読取り信号の
任意の非対称性の極性を検出し、必要とする補正の量に
応じて、シフト回路へ極性信号を与えるとともに、第１
の利得回路、第２の利得回路、及び第３の利得回路へ、
それぞれの制御信号を与える。
信号及び極性信号は、制御手段によって読取り信号から
派生し、制御手段は読取り信号を受信し、読取り信号の
任意の非対称性の極性を検出し、必要とする補正の量に
応じて、シフト回路へ極性信号を与えるとともに、第１
の利得回路、第２の利得回路、及び第３の利得回路へ、
それぞれの制御信号を与える。
【００２９】本発明の一態様によれば、第１の利得回
路、第２の利得回路、及び第３の利得回路からのそれぞ
れの出力を統合された出力として受信し、また統合され
た出力に作用するように任意の共通モードを補正する共
通モード調整手段を有する。また、共通モード調整手段
は共通モード・フィードバック回路を有するものであて
もよい。さらに、第１の利得回路、第２の利得回路、及
び第３の利得回路からのそれぞれの出力を受信し、また
共通モード調整手段へ統合された出力を与える一対のエ
ミッタ・フォロワを有するものであってもよい。
路、第２の利得回路、及び第３の利得回路からのそれぞ
れの出力を統合された出力として受信し、また統合され
た出力に作用するように任意の共通モードを補正する共
通モード調整手段を有する。また、共通モード調整手段
は共通モード・フィードバック回路を有するものであて
もよい。さらに、第１の利得回路、第２の利得回路、及
び第３の利得回路からのそれぞれの出力を受信し、また
共通モード調整手段へ統合された出力を与える一対のエ
ミッタ・フォロワを有するものであってもよい。
【００３０】本発明の一態様によれば、制御手段は、読
取り信号を受信し、読取り信号での任意の非対称性及び
任意の非対称性の極性を検出し、極性信号を生成し、さ
らに必要とする非対称性の補正量を示すデジタル補正信
号を生成する検出手段と、デジタル補正信号を受信し、
必要とする補正量に応じて第１の利得回路、第２の利得
回路、及び第３の利得回路に対してそれぞれの制御信号
を生成するデジタル・アナログ変換器とを有する。
取り信号を受信し、読取り信号での任意の非対称性及び
任意の非対称性の極性を検出し、極性信号を生成し、さ
らに必要とする非対称性の補正量を示すデジタル補正信
号を生成する検出手段と、デジタル補正信号を受信し、
必要とする補正量に応じて第１の利得回路、第２の利得
回路、及び第３の利得回路に対してそれぞれの制御信号
を生成するデジタル・アナログ変換器とを有する。
【００３１】本発明の一態様によれば、第１の利得回
路、第２の利得回路、及び第３の利得回路は、所定の相
互コンダクタンス特性を持つ差動増幅器対を有し、所定
の相互コンダクタンス特性は差動増幅器対の一方の側へ
電流を印加することで変化する。第１の利得回路、第２
の利得回路、及び第３の利得回路は、一実施形態例とし
て差動バイポーラ・トランジスタ対であってもよい。
路、第２の利得回路、及び第３の利得回路は、所定の相
互コンダクタンス特性を持つ差動増幅器対を有し、所定
の相互コンダクタンス特性は差動増幅器対の一方の側へ
電流を印加することで変化する。第１の利得回路、第２
の利得回路、及び第３の利得回路は、一実施形態例とし
て差動バイポーラ・トランジスタ対であってもよい。
【００３２】本発明の一態様によれば、磁気抵抗ヘッド
からの読取り信号における非対称性を補正するための方
法であって、読取り信号の非対称性の量と検出された非
対称性の極性とを検出するステップと、変更されていな
い読取り信号を受信する線形利得段階である第１の利得
段階、検出された非対称性の極性に基づいてシフト値に
よって変更された読取り信号を受信する非線形利得段階
である第２の利得段階、及びシフト値を受信する第３の
利得段階のそれぞれの出力を統合することによって補正
された読取り信号を生成するステップとを有する。ここ
で、第１の利得段階、第２の利得段階、及び第３の利得
段階は、検出された非対称性に基づいて制御された利得
をそれぞれが有する。
からの読取り信号における非対称性を補正するための方
法であって、読取り信号の非対称性の量と検出された非
対称性の極性とを検出するステップと、変更されていな
い読取り信号を受信する線形利得段階である第１の利得
段階、検出された非対称性の極性に基づいてシフト値に
よって変更された読取り信号を受信する非線形利得段階
である第２の利得段階、及びシフト値を受信する第３の
利得段階のそれぞれの出力を統合することによって補正
された読取り信号を生成するステップとを有する。ここ
で、第１の利得段階、第２の利得段階、及び第３の利得
段階は、検出された非対称性に基づいて制御された利得
をそれぞれが有する。
【００３３】本発明の上記態様及びそれらとは別の態様
は、以下の詳細な説明によって明らかになるだろう。
は、以下の詳細な説明によって明らかになるだろう。
【００３４】
【発明の実施の形態】以下、図面を参照しながら本発明
の好ましい実施形態例を説明する。なお、以下に説明す
る実施形態例はあくまでも例として示すものであり、特
定の物理的構成に本発明の概念を限定するために構成さ
れるものではないことに留意すべきである。
の好ましい実施形態例を説明する。なお、以下に説明す
る実施形態例はあくまでも例として示すものであり、特
定の物理的構成に本発明の概念を限定するために構成さ
れるものではないことに留意すべきである。
【００３５】既に説明したように、ディスク・ドライブ
に現在使用される磁気抵抗（ＭＲ）ヘッドは、温度及び
バイアス・ポイントの変動等、様々な理由で非対称パル
スをしばしば生ずる。以下に説明する模範的な回路にイ
ンプリメントされた本発明の目的は、そのような非対称
波形を利用し、正及び負のパルスが等しく（すなわち、
対称的に）なるように整形することである。すなわち、
非対称性の補正は、非対称性の量を検出又は測定するこ
となく、有利に達成することである。
に現在使用される磁気抵抗（ＭＲ）ヘッドは、温度及び
バイアス・ポイントの変動等、様々な理由で非対称パル
スをしばしば生ずる。以下に説明する模範的な回路にイ
ンプリメントされた本発明の目的は、そのような非対称
波形を利用し、正及び負のパルスが等しく（すなわち、
対称的に）なるように整形することである。すなわち、
非対称性の補正は、非対称性の量を検出又は測定するこ
となく、有利に達成することである。
【００３６】図１は、本発明に基づく実施形態例として
の磁気抵抗ヘッドの磁気抵抗非対称性補正装置を説明す
るためのブロック図である。図１のブロック図では、磁
気抵抗（ＭＲ）ヘッドブロック１が磁気抵抗（ＭＲ）ヘ
ッド１０４を有するディスク・ドライブの磁気抵抗読取
りチャンネルを構成する読取り経路内で可変利得増幅器
１０２と低域濾波回路（ロー・パス・フィルタ）１０３
との間にＭＲ非対称性補正回路１０１が置かれている。
図に示すように、磁気抵抗ヘッド読取チャンネルは、Ｍ
Ｒヘッド１０４、該ＭＲヘッド１０４からの読取り信号
を受信するとともに前置増幅した読取り信号を出力する
前置増幅器１０５と、前置増幅した読取り信号を受信す
るとともに補正した読取り信号を出力する非対称性補正
回路１０１と、前記補正した読取り信号を受信するとと
もに濾過した読取り信号を出力する低域濾波回路１０３
と、濾過した読取り信号を受信するとともにそれを表す
デジタル信号を出力するアナログ・デジタル変換器１０
６とを有する。
の磁気抵抗ヘッドの磁気抵抗非対称性補正装置を説明す
るためのブロック図である。図１のブロック図では、磁
気抵抗（ＭＲ）ヘッドブロック１が磁気抵抗（ＭＲ）ヘ
ッド１０４を有するディスク・ドライブの磁気抵抗読取
りチャンネルを構成する読取り経路内で可変利得増幅器
１０２と低域濾波回路（ロー・パス・フィルタ）１０３
との間にＭＲ非対称性補正回路１０１が置かれている。
図に示すように、磁気抵抗ヘッド読取チャンネルは、Ｍ
Ｒヘッド１０４、該ＭＲヘッド１０４からの読取り信号
を受信するとともに前置増幅した読取り信号を出力する
前置増幅器１０５と、前置増幅した読取り信号を受信す
るとともに補正した読取り信号を出力する非対称性補正
回路１０１と、前記補正した読取り信号を受信するとと
もに濾過した読取り信号を出力する低域濾波回路１０３
と、濾過した読取り信号を受信するとともにそれを表す
デジタル信号を出力するアナログ・デジタル変換器１０
６とを有する。
【００３７】模範的実施形態例のインプリメンテーショ
ンは、ＢＩＣＭＯＳ技術での読取りチャンネルに十分適
しており、その理由として補正の範囲及び実際の回路の
大きさが挙げられる。模範的実施形態のインプリメンテ
ーションは、研究室及びシミュレーション実験で有効で
あることが示されている。模範的実施形態例は、ＭＲヘ
ッドの歩留まりを有利に増加させる。なぜなら、読取り
経路内に回路を置くことでより大きなＭＲヘッド非対称
性を許容し、デバイス上の許容可能なエラー率を得るこ
とを可能とする。非対称性がよりいっそう大きいＭＲヘ
ッドの出荷が可能であることから、構成部品の歩留まり
を高めることができる。いくつかの従来の装置とは対照
的に、本発明はＭＲヘッドにおけるバイアス状態を変化
させることを有利に含まない。その代わりに、模範的実
施形態例は読取りチャンネルにおいて非線形及び線形差
動段を用いることによるアナログ波整形の新規な方法を
用いる。また、補正を行う際にマッチング遅延回路に依
存する他の周知の非対称性補正回路とは対照的に、本発
明の模範的実施例は、マッチング遅延回路を必要としな
い。したがって、本発明の模範的実施形態例の実行は、
制御が困難なプロセス・パラメータ及びレイアウトとは
無関係である。
ンは、ＢＩＣＭＯＳ技術での読取りチャンネルに十分適
しており、その理由として補正の範囲及び実際の回路の
大きさが挙げられる。模範的実施形態のインプリメンテ
ーションは、研究室及びシミュレーション実験で有効で
あることが示されている。模範的実施形態例は、ＭＲヘ
ッドの歩留まりを有利に増加させる。なぜなら、読取り
経路内に回路を置くことでより大きなＭＲヘッド非対称
性を許容し、デバイス上の許容可能なエラー率を得るこ
とを可能とする。非対称性がよりいっそう大きいＭＲヘ
ッドの出荷が可能であることから、構成部品の歩留まり
を高めることができる。いくつかの従来の装置とは対照
的に、本発明はＭＲヘッドにおけるバイアス状態を変化
させることを有利に含まない。その代わりに、模範的実
施形態例は読取りチャンネルにおいて非線形及び線形差
動段を用いることによるアナログ波整形の新規な方法を
用いる。また、補正を行う際にマッチング遅延回路に依
存する他の周知の非対称性補正回路とは対照的に、本発
明の模範的実施例は、マッチング遅延回路を必要としな
い。したがって、本発明の模範的実施形態例の実行は、
制御が困難なプロセス・パラメータ及びレイアウトとは
無関係である。
【００３８】本発明の模範的実施形態例に基づく磁気抵
抗（ＭＲ）非対称性補正にインプリメントされた概念を
以下に説明する。本発明の模範的実施形態例にもとづく
ＭＲ非対称性補正回路１０１は、動作の２つの基本的モ
ードを有する。第１のモードは正常モードである。ＭＲ
非対称性補正回路１０１は、おおよそ１つの対称的な利
得を有する信号を送る。第２のモードは補正モードであ
る。信号を対称性のあるものにするために該信号に対し
て電流のかたちで補正が加えられる。
抗（ＭＲ）非対称性補正にインプリメントされた概念を
以下に説明する。本発明の模範的実施形態例にもとづく
ＭＲ非対称性補正回路１０１は、動作の２つの基本的モ
ードを有する。第１のモードは正常モードである。ＭＲ
非対称性補正回路１０１は、おおよそ１つの対称的な利
得を有する信号を送る。第２のモードは補正モードであ
る。信号を対称性のあるものにするために該信号に対し
て電流のかたちで補正が加えられる。
【００３９】この非対称性補正回路が根拠とする考え
は、差動双極対が特定の相互コンダクタンス（ＧＭ）特
性を持つということである。このＧＭ特性は差動双極対
の一方の側に対して電流が好ましく印加されることで変
化する。線形化１：４：４：１差動双極対の典型的特性
を図３に示す（同様に参照すべき文献：James R. Schmo
ok, "An Input Stage Transcoductance Reduction Tech
nique for High-Slew Rate Operational Amplifiers",
IEEE Journal of Solid-State Circuits, vol. SC-10,
pp. 407-411, Dec. 1975）。
は、差動双極対が特定の相互コンダクタンス（ＧＭ）特
性を持つということである。このＧＭ特性は差動双極対
の一方の側に対して電流が好ましく印加されることで変
化する。線形化１：４：４：１差動双極対の典型的特性
を図３に示す（同様に参照すべき文献：James R. Schmo
ok, "An Input Stage Transcoductance Reduction Tech
nique for High-Slew Rate Operational Amplifiers",
IEEE Journal of Solid-State Circuits, vol. SC-10,
pp. 407-411, Dec. 1975）。
【００４０】信号が通過すると、得られたそのような線
形化差動双極対Ｖout対Ｖinを図４に示す。入力信号
は、Ｖin＝０Ｖを基準にして対称的となる。
形化差動双極対Ｖout対Ｖinを図４に示す。入力信号
は、Ｖin＝０Ｖを基準にして対称的となる。
【００４１】差動対が非線形である場合のＧＭ特性を図
５に示す。そのような差動双極対はよりいっそう小さ
く、そのことは図５から明らかである。図６は、図５の
ＧＭ特性を有する非線形化差動双極対から得たＶout対
Ｖin特性を示す。これらの効果を組み合わせることで非
対称性波形を補正することができることが分かる。
５に示す。そのような差動双極対はよりいっそう小さ
く、そのことは図５から明らかである。図６は、図５の
ＧＭ特性を有する非線形化差動双極対から得たＶout対
Ｖin特性を示す。これらの効果を組み合わせることで非
対称性波形を補正することができることが分かる。
【００４２】ここで上記した新規概念の模範的回路のイ
ンプリメンテーションを図７及び図８を参照しながら説
明する。図７及び図８は、本発明の模範的実施形態例に
もとづいた図１のＭＲ非対称性補正回路１０１を説明す
るための回路図で、図７はＭＲ非対称性補正回路１０１
の一部を示し、図８は、図７と接続したＭＲ非対称性補
正回路１０１の残りの部分を示し、図７と図８とは相互
に続く。
ンプリメンテーションを図７及び図８を参照しながら説
明する。図７及び図８は、本発明の模範的実施形態例に
もとづいた図１のＭＲ非対称性補正回路１０１を説明す
るための回路図で、図７はＭＲ非対称性補正回路１０１
の一部を示し、図８は、図７と接続したＭＲ非対称性補
正回路１０１の残りの部分を示し、図７と図８とは相互
に続く。
【００４３】概ね、図７及び図８を参照すると、ＭＲヘ
ッド非対称性を補正するための回路装置は、ＭＲヘッド
からの読取り信号（Ｖin）と読取り信号の非対称性の極
性検出に基づいた入力制御信号（極性）を受信するシフ
ト回路とを有する。非対称性の極性に応じて、シフト回
路７０４は読取り信号に対してシフト電圧を加算又は除
算のいずれか一方を行うことでシフトされた読取り信号
を生成する。シフト回路７０４は読取り信号、シフトさ
れた読取り信号、及びシフト電圧を出力する。第１、第
２、及び第３の利得回路７０１、７０２、及び７０３が
それぞれ与えられ、各々がデジタル・アナログ変換器
（ＤＡＣ）７０７から各々の制御信号を受信する。第
１、第２、及び第３の利得回路７０１、７０２、及び７
０３は、受信した各々の制御信号に基づいて該制御信号
の大きさに比例して増幅された出力信号をそれぞれ出力
する。
ッド非対称性を補正するための回路装置は、ＭＲヘッド
からの読取り信号（Ｖin）と読取り信号の非対称性の極
性検出に基づいた入力制御信号（極性）を受信するシフ
ト回路とを有する。非対称性の極性に応じて、シフト回
路７０４は読取り信号に対してシフト電圧を加算又は除
算のいずれか一方を行うことでシフトされた読取り信号
を生成する。シフト回路７０４は読取り信号、シフトさ
れた読取り信号、及びシフト電圧を出力する。第１、第
２、及び第３の利得回路７０１、７０２、及び７０３が
それぞれ与えられ、各々がデジタル・アナログ変換器
（ＤＡＣ）７０７から各々の制御信号を受信する。第
１、第２、及び第３の利得回路７０１、７０２、及び７
０３は、受信した各々の制御信号に基づいて該制御信号
の大きさに比例して増幅された出力信号をそれぞれ出力
する。
【００４４】検出回路７０８は、読取り信号Ｖin及びそ
の極性における非対称性を検出し、所望の補正量に応じ
て各々の制御信号を極性の切り換え及びシフト制御を行
うシフト回路７０４、第１、第２、及び第３の利得回路
７０１、７０４、及び７０３へＤＡＣ７０７を介して送
る。検出回路７０８は、デジタル制御ループを有するも
のであってもよく、所望の補正量は、例えば該デジタル
制御ループによって決定される。ここで、当業者が容易
に理解できるように、検出回路７０８は当業者に知られ
ている他の多数の形態のいずれかを採用したものであっ
てもよい。例えば、可変利得増幅器／連続的タイム・フ
ィルタ（ＶＧＡ／ＣＴＦ）からの読取り信号出力は、ア
ナログ・デジタル変換器（ＡＤＣ）によってデジタル化
され、ゲート化された試料の数が手作業で記録される。
続いて、適当な補正量がＤＡＣ７０７を介してアナログ
非対称性補正回路に与えられる。補正量は、ゲート化試
料に基づいて、ＭＲヘッド非対称性の複雑な数学的計算
に基づいたものである。この全体的な制御プロセスは手
作業で行われるが、次世代の読取りチャンネルとして完
全に自動化されたものであってもよい。ここでは、その
ような完全に自動化された変形例の説明を省くことにす
る。なぜなら、本発明の完全理解に必要ではなく、また
別の特許出願の主題となるからである。
の極性における非対称性を検出し、所望の補正量に応じ
て各々の制御信号を極性の切り換え及びシフト制御を行
うシフト回路７０４、第１、第２、及び第３の利得回路
７０１、７０４、及び７０３へＤＡＣ７０７を介して送
る。検出回路７０８は、デジタル制御ループを有するも
のであってもよく、所望の補正量は、例えば該デジタル
制御ループによって決定される。ここで、当業者が容易
に理解できるように、検出回路７０８は当業者に知られ
ている他の多数の形態のいずれかを採用したものであっ
てもよい。例えば、可変利得増幅器／連続的タイム・フ
ィルタ（ＶＧＡ／ＣＴＦ）からの読取り信号出力は、ア
ナログ・デジタル変換器（ＡＤＣ）によってデジタル化
され、ゲート化された試料の数が手作業で記録される。
続いて、適当な補正量がＤＡＣ７０７を介してアナログ
非対称性補正回路に与えられる。補正量は、ゲート化試
料に基づいて、ＭＲヘッド非対称性の複雑な数学的計算
に基づいたものである。この全体的な制御プロセスは手
作業で行われるが、次世代の読取りチャンネルとして完
全に自動化されたものであってもよい。ここでは、その
ような完全に自動化された変形例の説明を省くことにす
る。なぜなら、本発明の完全理解に必要ではなく、また
別の特許出願の主題となるからである。
【００４５】共通モード・フィードバック回路（ＣＭＦ
Ｂ）７０５は、波形整形で生じた共通モードにおける変
化を調整する。
Ｂ）７０５は、波形整形で生じた共通モードにおける変
化を調整する。
【００４６】より詳細に実施形態例を検討することで、
図７及び図８においてＶinで示されるＭＲヘッド読取り
信号は、２通りの方法で処理される。第１の方法では、
ＭＲヘッド読取り信号は変化することなく第１の利得回
路（線形ＧＭ段階）７０１を通過し、一方他の方法では
第２の利得回路（非線形ＧＭ１段階）７０２で所定量の
補正（図７のＶsift）がなされる。非対称回路は直流電
流をＧＭ対Ｖin曲線の１つの側に加え、交流オフセット
が補正の間誘導される。
図７及び図８においてＶinで示されるＭＲヘッド読取り
信号は、２通りの方法で処理される。第１の方法では、
ＭＲヘッド読取り信号は変化することなく第１の利得回
路（線形ＧＭ段階）７０１を通過し、一方他の方法では
第２の利得回路（非線形ＧＭ１段階）７０２で所定量の
補正（図７のＶsift）がなされる。非対称回路は直流電
流をＧＭ対Ｖin曲線の１つの側に加え、交流オフセット
が補正の間誘導される。
【００４７】したがって、第２の非線形差動対、すなわ
ち何ら信号が印加されていない第３の利得回路（非線形
ＧＭ２段階）７０３は、この効果をキャンセルするため
に使用される。図７及び図８の極性切り換え及びシフト
制御回路７０４は、補正を正又は負の信号のいずれか一
方に対して加えるために使用される。次に、これら３つ
の差動対（すなわち線形ＧＭ段階７０１、非線形ＧＭ１
段階７０２及び非線形ＧＭ２段階７０３）の出力を合計
し、エミッタ・ホロワ７０６を用いて共通モード・フィ
ードバック回路（ＣＭＦＢ）７０５に接続する。
ち何ら信号が印加されていない第３の利得回路（非線形
ＧＭ２段階）７０３は、この効果をキャンセルするため
に使用される。図７及び図８の極性切り換え及びシフト
制御回路７０４は、補正を正又は負の信号のいずれか一
方に対して加えるために使用される。次に、これら３つ
の差動対（すなわち線形ＧＭ段階７０１、非線形ＧＭ１
段階７０２及び非線形ＧＭ２段階７０３）の出力を合計
し、エミッタ・ホロワ７０６を用いて共通モード・フィ
ードバック回路（ＣＭＦＢ）７０５に接続する。
【００４８】全ての異なる差動対の電流は、ＤＡＣ７０
７によって制御される。補正量に基づいた電流変化は信
号に必要である。補正量は、デジタル制御ループを介し
て決定される。図７及び図８に示す回路は、シミュレー
ション及び実験評価において最大で４０％の非対称性を
補正することができる。
７によって制御される。補正量に基づいた電流変化は信
号に必要である。補正量は、デジタル制御ループを介し
て決定される。図７及び図８に示す回路は、シミュレー
ション及び実験評価において最大で４０％の非対称性を
補正することができる。
【００４９】非線形差動対がシフト・アップして線形化
差動対に加算された場合、図９に示すようなＧＭ特性が
生成される。したがって、Ｖout対Ｖin特性は、図１０
に示すようなかたちに変わる。図中、ｙ軸の右側部分の
曲線の勾配が左側部分の曲線の勾配よりも大きいことか
ら、この差動対は信号の正の部分を高め、その一方で負
の部分を維持する。このことは、正の補正（負の非対称
性）と呼ぶことができ、正の側の増幅が負の側の増幅よ
りも小さい。負の補正（正の非対称性）のＶou t対Ｖin
特性を図１１に示す。
差動対に加算された場合、図９に示すようなＧＭ特性が
生成される。したがって、Ｖout対Ｖin特性は、図１０
に示すようなかたちに変わる。図中、ｙ軸の右側部分の
曲線の勾配が左側部分の曲線の勾配よりも大きいことか
ら、この差動対は信号の正の部分を高め、その一方で負
の部分を維持する。このことは、正の補正（負の非対称
性）と呼ぶことができ、正の側の増幅が負の側の増幅よ
りも小さい。負の補正（正の非対称性）のＶou t対Ｖin
特性を図１１に示す。
【００５０】例えば、双曲差動対は限定された差動範囲
を有し、その対は４：１１：４差動対によって置き換わ
る。この非対称性補正方法は、２つの差動対のＦＭ特性
を加算するものと考えられる。必要とする補正の大きさ
及び方向に依存して、ＧＭ特性が一方の側に、かつ適当
な電流で与えられる。
を有し、その対は４：１１：４差動対によって置き換わ
る。この非対称性補正方法は、２つの差動対のＦＭ特性
を加算するものと考えられる。必要とする補正の大きさ
及び方向に依存して、ＧＭ特性が一方の側に、かつ適当
な電流で与えられる。
【００５１】非対称信号がこの回路の中に入力される
と、非対称性の極性、すなわち正又は負の極性が測定か
ら得られる。非対称性の極性に応じて、信号に対してＶ
shiftが加算又は除算される。この非線形ＧＭ１段階７
０２の段階で加えられたシフトは、線形ＧＭ段階７０１
の交流点を変える。非線形ＧＭ２段階７０３は、ＧＭ１
段階７０１からのものと等しい交流シフトを与えるが、
該線形ＧＭ段階７０１が同一の交流レベルを持つように
異符号である。
と、非対称性の極性、すなわち正又は負の極性が測定か
ら得られる。非対称性の極性に応じて、信号に対してＶ
shiftが加算又は除算される。この非線形ＧＭ１段階７
０２の段階で加えられたシフトは、線形ＧＭ段階７０１
の交流点を変える。非線形ＧＭ２段階７０３は、ＧＭ１
段階７０１からのものと等しい交流シフトを与えるが、
該線形ＧＭ段階７０１が同一の交流レベルを持つように
異符号である。
【００５２】したがって、制御信号ＫASYMは、アナログ
・デジタル変換器（ＤＡＣ）７０７に印加され、読取り
信号内の非対称性のほとんどが無くなるまで増加し始め
る。ＫASYMが増加するので、よりいっそう多くの線形特
性とよりいっそう劣った非線形特性のほとんどが波形の
整形に適用される。このことは線形段階７０１における
負荷抵抗器を通る電流を変化させるので、線形段階の共
通モードが移動する。共通モード・フィードバック（Ｃ
ＭＦＢ）回路７０５は、低域濾波回路１０３（図１参
照）に入力されるＭＲ補正回路出力（Ｖｏｕｔ）の共通
モードを補正する。
・デジタル変換器（ＤＡＣ）７０７に印加され、読取り
信号内の非対称性のほとんどが無くなるまで増加し始め
る。ＫASYMが増加するので、よりいっそう多くの線形特
性とよりいっそう劣った非線形特性のほとんどが波形の
整形に適用される。このことは線形段階７０１における
負荷抵抗器を通る電流を変化させるので、線形段階の共
通モードが移動する。共通モード・フィードバック（Ｃ
ＭＦＢ）回路７０５は、低域濾波回路１０３（図１参
照）に入力されるＭＲ補正回路出力（Ｖｏｕｔ）の共通
モードを補正する。
【００５３】クレームされた発明の装置を製造し、かつ
使用する方法が図面を参照しながら説明した上記の好ま
しい実施形態例において十分に開示されていることは、
当業者が容易に理解することができるだろう。
使用する方法が図面を参照しながら説明した上記の好ま
しい実施形態例において十分に開示されていることは、
当業者が容易に理解することができるだろう。
【００５４】また、上記した本発明の好ましい実施形態
例に対して特許請求の範囲に記載した発明の範囲から逸
脱することなく、本発明の等価物として種々の修正、変
更、及び付加が可能である。
例に対して特許請求の範囲に記載した発明の範囲から逸
脱することなく、本発明の等価物として種々の修正、変
更、及び付加が可能である。
【００５５】上記の説明及び図面に示した本発明の好ま
しい実施形態例を構成する構成要素と等価な構成要素
は、上記実施形態例を構成する構成要素と置き換えて使
用することができる。しかし、このことは、と特定の等
価物又はその組み合わせに対して特許請求の範囲によっ
て規定された発明を限定するものではなく、全ての可能
な等価物の徹底的な処理を意味するものでもない。当業
者は、特許請求の範囲によって定められた本発明の精神
及び範囲内で使用できる既知の、又はこれから開発され
る他の等価な構成要素があることを理解するだろう。
しい実施形態例を構成する構成要素と等価な構成要素
は、上記実施形態例を構成する構成要素と置き換えて使
用することができる。しかし、このことは、と特定の等
価物又はその組み合わせに対して特許請求の範囲によっ
て規定された発明を限定するものではなく、全ての可能
な等価物の徹底的な処理を意味するものでもない。当業
者は、特許請求の範囲によって定められた本発明の精神
及び範囲内で使用できる既知の、又はこれから開発され
る他の等価な構成要素があることを理解するだろう。
【００５６】例えば、上記の実施形態例は異なる双曲対
が優先的に電流を異なる対の一面に加えることによって
変化する特定の相互コンダクタンス（ＧＭ）特性を有す
るという考えに基づいているが、当業者は本発明が差動
双曲対に限定されるものではないことを理解するだろ
う。差動対の一方の側又は他方の側の利得が調整可能で
ある限り、任意の種類の差動利得段階、例えば電解効果
トランジスタを有するものを使用することができる。
が優先的に電流を異なる対の一面に加えることによって
変化する特定の相互コンダクタンス（ＧＭ）特性を有す
るという考えに基づいているが、当業者は本発明が差動
双曲対に限定されるものではないことを理解するだろ
う。差動対の一方の側又は他方の側の利得が調整可能で
ある限り、任意の種類の差動利得段階、例えば電解効果
トランジスタを有するものを使用することができる。
【００５７】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）磁気抵抗ヘッドの磁気抵抗非対称性を補正するた
めの装置であって、シフト回路、第１の利得回路、第２
の利得回路、及び第３の利得回路を備え、前記シフト回
路は、磁気抵抗ヘッドの読取り信号と前記読取り信号の
任意の非対称性の極性を示す極性信号とを受信するシフ
ト回路を有し、前記非対称性の極性に応じて、シフト値
を前記読取り信号に対して加算又は除算することでシフ
トされた読取り信号を生成し、また前記読取り信号、前
記シフトされた読取り信号、及び前記シフト値を生成す
るシフト回路であり、さらに、前記第１の利得回路、前
記第２の利得回路、及び前記第３の利得回路は、それぞ
れ前記読取り信号、前記シフトされた読取り信号、及び
前記シフト値を受信するとともに、それぞれの制御信号
を受信し、また前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路は、前記それぞれの制御信
号に応じて増幅された出力をそれぞれが生成することを
特徴とする磁気抵抗ヘッドの磁気抵抗非対称性補正装
置。 （２） 前記それぞれの制御信号及び前記極性信号は、
制御手段によって前記読取り信号から派生し、前記制御
手段は前記読取り信号を受信し、前記読取り信号の任意
の非対称性の極性を検出し、必要とする補正の量に応じ
て、前記シフト回路へ前記極性信号を与えるとともに、
前記第１の利得回路、前記第２の利得回路、及び前記第
３の利得回路へ、前記それぞれの制御信号を与えること
を特徴とする上記（１）に記載の装置。 （３）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路からの前記それぞれの出力を統合さ
れた出力として受信し、また前記統合された出力に作用
するように任意の共通モードを補正する共通モード調整
手段をさらに有することを特徴とする上記（１）に記載
の装置。 （４）前記共通モード調整手段は共通モード・フィード
バック回路を有することを特徴とする上記（３）に記載
の装置。 （５）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路からの前記それぞれの出力を受信
し、また前記共通モード調整手段へ前記統合された出力
を与える一対のエミッタ・フォロワをさらに有すること
を特徴とする上記（３）に記載の装置。 （６）前記それぞれの制御信号及び前記極性信号は、制
御手段によって前記読取り信号から派生し、前記制御手
段は前記読取り信号を受信し、前記読取り信号の任意の
非対称性の極性を検出し、必要とする補正の量に応じ
て、前記シフト回路へ前記極性信号を与えるとともに、
前記第１の利得回路、前記第２の利得回路、及び前記第
３の利得回路へ、前記それぞれの制御信号を与えるもの
で、前記制御手段は、前記読取り信号を受信し、前記読
取り信号での任意の非対称性及び前記任意の非対称性の
極性を検出し、前記極性信号を生成し、さらに必要とす
る非対称性の補正量を示すデジタル補正信号を生成する
検出手段と、前記デジタル補正信号を受信し、必要とす
る補正量に応じて前記第１の利得回路、前記第２の利得
回路、及び前記第３の利得回路に対して前記それぞれの
制御信号を生成するデジタル・アナログ変換器とを有す
ることを特徴とする上記（１）に記載の装置。 （７）磁気抵抗ヘッドからの読取り信号における非対称
性を補正するための方法であって、上記（１）に基づく
装置を利用することを含むことを特徴とする磁気抵抗ヘ
ッドの磁気抵抗非対称性補正方法。 （８）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路は、所定の相互コンダクタンス特性
を持つ差動増幅器対を有し、前記所定の相互コンダクタ
ンス特性は前記差動増幅器対の一方の側へ電流を印加す
ることで変化することを特徴とする上記（１）に記載の
装置。 （９）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路は、差動バイポーラ・トランジスタ
対を有することを特徴とする上記（８）に記載の装置。 （１０）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（２）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１１）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（３）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１２）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（６）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１３）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、前記読取り信号の
非対称性の量と前記検出された非対称性の極性とを検出
するステップと、変更されていない前記読取り信号を受
信する線形利得段階である第１の利得段階、検出された
前記非対称性の極性に基づいてシフト値によって変更さ
れた前記読取り信号を受信する非線形利得段階である前
記第２の利得段階、及び前記シフト値を受信する第３の
利得段階のそれぞれの出力を統合することによって補正
された読取り信号を生成するステップとを有し、前記第
１の利得段階、前記第２の利得段階、及び前記第３の利
得段階は、検出された前記非対称性に基づいて制御され
た利得をそれぞれが有することを特徴とする磁気抵抗ヘ
ッドの磁気抵抗非対称性補正方法。 （１４）磁気抵抗ヘッド読取りチャンネルで読取り信号
の任意の非対称性を補正する装置であって、前記読取り
信号の任意の非対称性と該非対称性の極性とを検出する
ための検出手段と、前記検出手段に基づいて前記読取り
信号の任意の検出された非対称性を補正するための補正
手段と、を備えたことを特徴とする装置。 （１５）前記補正手段は、前記検出手段から非対称性極
性制御信号と前記読取り信号とを受信し、前記読取り信
号、シフトされた読取り信号、及びシフト信号を出力す
る極性切り換え及びシフト制御回路手段と、前記読取り
信号、前記シフトした読取り信号、及び前記シフト信号
をそれぞれ受信し、またそれぞれの出力を生成するため
に与えられた増幅の量を調整するそれぞれの別個の利得
制御信号を各々が受信する第１の利得手段、第２の利得
手段、及び第３の利得手段と、前記第１の利得手段、前
記第２の利得手段、及び前記第３の利得手段からの前記
それぞれの出力を受信して統合された出力とし、該統合
された出力で作用するように任意の共通モードを調整す
ることを特徴とする上記（１４）に記載の装置。 （１６）前記補正手段は、さらに、前記読取り信号にお
ける非対称性の量を示す前記検出手段からのデジタル信
号を受信し、受信された前記デジタルに基づいて前記第
１の利得手段、前記第２の利得手段、及び前記第３の利
得手段へ前記それぞれの利得制御信号を与えるデジタル
・アナログ変換手段を有することを特徴とする上記（１
５）に記載の装置。 （１７）前記磁気抵抗ヘッド読取りチャンネルは、磁気
抵抗ヘッドと、前記磁気抵抗ヘッドからの読取り信号を
受信し、前置増幅された読取り信号を出力するように結
合した前置増幅器と、前記前置増幅された信号を受信
し、増幅された読取り信号を出力するように結合した可
変利得増幅器と、前記検出手段及び前記補正手段を有
し、かつ前記増幅された読取り信号の受信及び補正され
た読取り信号の出力を行うように結合した補正手段と、
前記補正された読取り信号を受信し、かつ濾過された読
取り信号を出力するように結合した低域濾波回路と、前
記濾過された読取り信号を受信し、該濾過された読取り
信号を表すデジタル信号を出力するアナログ・デジタル
変換器と、を備えることを特徴とする上記（１４）に記
載の装置。 （１８）前記第１の利得手段、前記第２の利得手段、及
び前記第３の利得手段は、所定の相互コンダクタンス特
性を持つ差動増幅器対をそれぞれ有し、さらに、前記所
定の相互コンダクタンス特性は前記差動増幅器対の一方
の側へ電流を印加することによって変化することを特徴
とする上記（１５）に記載の装置。 （１９）前記第一の利得回路、前記第二の利得回路、及
び前記第三の利得回路は、それぞれ異なる双極子対を有
することを特徴とする上記（１８）に記載の装置。 （２０）磁気抵抗ヘッドからの読取り信号の非対称性を
補正する方法であって、上記（１４）に記載の装置の使
用が含まれることを特徴とする磁気抵抗ヘッド非対称性
補正方法。
の事項を開示する。 （１）磁気抵抗ヘッドの磁気抵抗非対称性を補正するた
めの装置であって、シフト回路、第１の利得回路、第２
の利得回路、及び第３の利得回路を備え、前記シフト回
路は、磁気抵抗ヘッドの読取り信号と前記読取り信号の
任意の非対称性の極性を示す極性信号とを受信するシフ
ト回路を有し、前記非対称性の極性に応じて、シフト値
を前記読取り信号に対して加算又は除算することでシフ
トされた読取り信号を生成し、また前記読取り信号、前
記シフトされた読取り信号、及び前記シフト値を生成す
るシフト回路であり、さらに、前記第１の利得回路、前
記第２の利得回路、及び前記第３の利得回路は、それぞ
れ前記読取り信号、前記シフトされた読取り信号、及び
前記シフト値を受信するとともに、それぞれの制御信号
を受信し、また前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路は、前記それぞれの制御信
号に応じて増幅された出力をそれぞれが生成することを
特徴とする磁気抵抗ヘッドの磁気抵抗非対称性補正装
置。 （２） 前記それぞれの制御信号及び前記極性信号は、
制御手段によって前記読取り信号から派生し、前記制御
手段は前記読取り信号を受信し、前記読取り信号の任意
の非対称性の極性を検出し、必要とする補正の量に応じ
て、前記シフト回路へ前記極性信号を与えるとともに、
前記第１の利得回路、前記第２の利得回路、及び前記第
３の利得回路へ、前記それぞれの制御信号を与えること
を特徴とする上記（１）に記載の装置。 （３）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路からの前記それぞれの出力を統合さ
れた出力として受信し、また前記統合された出力に作用
するように任意の共通モードを補正する共通モード調整
手段をさらに有することを特徴とする上記（１）に記載
の装置。 （４）前記共通モード調整手段は共通モード・フィード
バック回路を有することを特徴とする上記（３）に記載
の装置。 （５）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路からの前記それぞれの出力を受信
し、また前記共通モード調整手段へ前記統合された出力
を与える一対のエミッタ・フォロワをさらに有すること
を特徴とする上記（３）に記載の装置。 （６）前記それぞれの制御信号及び前記極性信号は、制
御手段によって前記読取り信号から派生し、前記制御手
段は前記読取り信号を受信し、前記読取り信号の任意の
非対称性の極性を検出し、必要とする補正の量に応じ
て、前記シフト回路へ前記極性信号を与えるとともに、
前記第１の利得回路、前記第２の利得回路、及び前記第
３の利得回路へ、前記それぞれの制御信号を与えるもの
で、前記制御手段は、前記読取り信号を受信し、前記読
取り信号での任意の非対称性及び前記任意の非対称性の
極性を検出し、前記極性信号を生成し、さらに必要とす
る非対称性の補正量を示すデジタル補正信号を生成する
検出手段と、前記デジタル補正信号を受信し、必要とす
る補正量に応じて前記第１の利得回路、前記第２の利得
回路、及び前記第３の利得回路に対して前記それぞれの
制御信号を生成するデジタル・アナログ変換器とを有す
ることを特徴とする上記（１）に記載の装置。 （７）磁気抵抗ヘッドからの読取り信号における非対称
性を補正するための方法であって、上記（１）に基づく
装置を利用することを含むことを特徴とする磁気抵抗ヘ
ッドの磁気抵抗非対称性補正方法。 （８）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路は、所定の相互コンダクタンス特性
を持つ差動増幅器対を有し、前記所定の相互コンダクタ
ンス特性は前記差動増幅器対の一方の側へ電流を印加す
ることで変化することを特徴とする上記（１）に記載の
装置。 （９）前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路は、差動バイポーラ・トランジスタ
対を有することを特徴とする上記（８）に記載の装置。 （１０）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（２）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１１）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（３）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１２）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、上記（６）に基づ
く装置を利用することを含むことを特徴とする磁気抵抗
ヘッドの磁気抵抗非対称性補正方法。 （１３）磁気抵抗ヘッドからの読取り信号における非対
称性を補正するための方法であって、前記読取り信号の
非対称性の量と前記検出された非対称性の極性とを検出
するステップと、変更されていない前記読取り信号を受
信する線形利得段階である第１の利得段階、検出された
前記非対称性の極性に基づいてシフト値によって変更さ
れた前記読取り信号を受信する非線形利得段階である前
記第２の利得段階、及び前記シフト値を受信する第３の
利得段階のそれぞれの出力を統合することによって補正
された読取り信号を生成するステップとを有し、前記第
１の利得段階、前記第２の利得段階、及び前記第３の利
得段階は、検出された前記非対称性に基づいて制御され
た利得をそれぞれが有することを特徴とする磁気抵抗ヘ
ッドの磁気抵抗非対称性補正方法。 （１４）磁気抵抗ヘッド読取りチャンネルで読取り信号
の任意の非対称性を補正する装置であって、前記読取り
信号の任意の非対称性と該非対称性の極性とを検出する
ための検出手段と、前記検出手段に基づいて前記読取り
信号の任意の検出された非対称性を補正するための補正
手段と、を備えたことを特徴とする装置。 （１５）前記補正手段は、前記検出手段から非対称性極
性制御信号と前記読取り信号とを受信し、前記読取り信
号、シフトされた読取り信号、及びシフト信号を出力す
る極性切り換え及びシフト制御回路手段と、前記読取り
信号、前記シフトした読取り信号、及び前記シフト信号
をそれぞれ受信し、またそれぞれの出力を生成するため
に与えられた増幅の量を調整するそれぞれの別個の利得
制御信号を各々が受信する第１の利得手段、第２の利得
手段、及び第３の利得手段と、前記第１の利得手段、前
記第２の利得手段、及び前記第３の利得手段からの前記
それぞれの出力を受信して統合された出力とし、該統合
された出力で作用するように任意の共通モードを調整す
ることを特徴とする上記（１４）に記載の装置。 （１６）前記補正手段は、さらに、前記読取り信号にお
ける非対称性の量を示す前記検出手段からのデジタル信
号を受信し、受信された前記デジタルに基づいて前記第
１の利得手段、前記第２の利得手段、及び前記第３の利
得手段へ前記それぞれの利得制御信号を与えるデジタル
・アナログ変換手段を有することを特徴とする上記（１
５）に記載の装置。 （１７）前記磁気抵抗ヘッド読取りチャンネルは、磁気
抵抗ヘッドと、前記磁気抵抗ヘッドからの読取り信号を
受信し、前置増幅された読取り信号を出力するように結
合した前置増幅器と、前記前置増幅された信号を受信
し、増幅された読取り信号を出力するように結合した可
変利得増幅器と、前記検出手段及び前記補正手段を有
し、かつ前記増幅された読取り信号の受信及び補正され
た読取り信号の出力を行うように結合した補正手段と、
前記補正された読取り信号を受信し、かつ濾過された読
取り信号を出力するように結合した低域濾波回路と、前
記濾過された読取り信号を受信し、該濾過された読取り
信号を表すデジタル信号を出力するアナログ・デジタル
変換器と、を備えることを特徴とする上記（１４）に記
載の装置。 （１８）前記第１の利得手段、前記第２の利得手段、及
び前記第３の利得手段は、所定の相互コンダクタンス特
性を持つ差動増幅器対をそれぞれ有し、さらに、前記所
定の相互コンダクタンス特性は前記差動増幅器対の一方
の側へ電流を印加することによって変化することを特徴
とする上記（１５）に記載の装置。 （１９）前記第一の利得回路、前記第二の利得回路、及
び前記第三の利得回路は、それぞれ異なる双極子対を有
することを特徴とする上記（１８）に記載の装置。 （２０）磁気抵抗ヘッドからの読取り信号の非対称性を
補正する方法であって、上記（１４）に記載の装置の使
用が含まれることを特徴とする磁気抵抗ヘッド非対称性
補正方法。
【図１】本発明の一実施形態例にもとづく磁気抵抗非対
称性補正装置を説明するためのブロック図である。
称性補正装置を説明するためのブロック図である。
【図２】負の非対称性の波形の一例を示すグラフであ
る。
る。
【図３】線形化双曲差動対の典型的な相互コンダクタン
ス（ＧＭ）特性を説明するためのグラフである。
ス（ＧＭ）特性を説明するためのグラフである。
【図４】図３のＧＭ特性を有する線形化差動対から得た
Ｖout対Ｖin特性を説明するためのグラフである。
Ｖout対Ｖin特性を説明するためのグラフである。
【図５】非線形化差動対の典型的なＧＭ特性を説明する
ためのグラフである。
ためのグラフである。
【図６】図５のＧＭ特性を有する非線形差動対から得た
Ｖout対Ｖin特性を説明するためのグラフである。
Ｖout対Ｖin特性を説明するためのグラフである。
【図７】図１に示す本発明の一実施形態例にもとづく磁
気抵抗非対称性補正回路を説明するための図８に続くブ
ロック図である。
気抵抗非対称性補正回路を説明するための図８に続くブ
ロック図である。
【図８】図１に示す本発明の一実施形態例にもとづく磁
気抵抗非対称性補正回路を説明するための図７に続くブ
ロック図である。
気抵抗非対称性補正回路を説明するための図７に続くブ
ロック図である。
【図９】正の補正（負の非対称性）について線形化差動
対に対してシフトアップ及び加算がなされた非線形差動
対のＧＭ特性を示すグラフである。
対に対してシフトアップ及び加算がなされた非線形差動
対のＧＭ特性を示すグラフである。
【図１０】正の補正（負の非対称性）について図９のＧ
Ｍ特性を有する差動対のＶout及びＶin特性を示すグラ
フである。
Ｍ特性を有する差動対のＶout及びＶin特性を示すグラ
フである。
【図１１】負の補正（正の非対称性）についてＶout対
Ｖin特性を示すグラフである。
Ｖin特性を示すグラフである。
１ 磁気抵抗（ＭＲ）ヘッド非対称性補正回路
ブロック １０１ ＭＲ非対称性補正回路 １０２ 可変利得増幅器 １０３ 低域濾波回路 １０４ 磁気抵抗（ＭＲ）ヘッド １０５ 前置増幅器 １０６ アナログ・デジタル変換器 ７０１ 第１の利得回路（線形ＧＭ段階） ７０２ 第２の利得回路（非線形ＧＭ１段階） ７０３ 第３の利得回路（非線形ＧＭ２段階） ７０４ シフト回路（極性切り換え及びシフト制御
回路） ７０５ 共通モード・フィードバック（ＣＭＦＢ）
回路 ７０６ エミッタ・フロワ ７０７ アナログ・デジタル変換器（ＤＡＣ） ７０８ 検出回路
ブロック １０１ ＭＲ非対称性補正回路 １０２ 可変利得増幅器 １０３ 低域濾波回路 １０４ 磁気抵抗（ＭＲ）ヘッド １０５ 前置増幅器 １０６ アナログ・デジタル変換器 ７０１ 第１の利得回路（線形ＧＭ段階） ７０２ 第２の利得回路（非線形ＧＭ１段階） ７０３ 第３の利得回路（非線形ＧＭ２段階） ７０４ シフト回路（極性切り換え及びシフト制御
回路） ７０５ 共通モード・フィードバック（ＣＭＦＢ）
回路 ７０６ エミッタ・フロワ ７０７ アナログ・デジタル変換器（ＤＡＣ） ７０８ 検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャイディプ・バウミック アメリカ合衆国55901 ミネソタ州、 ロ ーチェウスター、 ハイウェイ・52、 ノ ース 2441 アパートメント３−208 (72)発明者 ロバート・アンドリュー・カーティス アメリカ合衆国55906 ミネソタ州、 ロ ーチェスター、 セブンティーンス・スト リート、 ノースイースト 2157 (72)発明者 カラス・ベレンダ・クラッセン アメリカ合衆国95120 カリフォルニア州、 サン・ノゼ、 アンジョウ・クリーク・ サークル 7171 (72)発明者 レイモンド・アラン・リチェッタ アメリカ合衆国55902 ミネソタ州、 ロ ーチェスター、 ハイ・メドウ・レーン、 サウスウェスト 922 (72)発明者 ジェイコブ・コーニリス・レオナルダス・ ヴァン・ペッペン アメリカ合衆国95123 カリフォルニア州、 サン・ノゼ、 フットヒル・ドライブ 972 Ｆターム(参考） 5D031 AA04 BB02 DD05 DD11 DD20 5D034 BA02 BB14
Claims (20)
- 【請求項１】磁気抵抗ヘッドの磁気抵抗非対称性を補正
するための装置であって、 シフト回路、第１の利得回路、第２の利得回路、及び第
３の利得回路を備え、 前記シフト回路は、磁気抵抗ヘッドの読取り信号と前記
読取り信号の任意の非対称性の極性を示す極性信号とを
受信するシフト回路を有し、前記非対称性の極性に応じ
て、シフト値を前記読取り信号に対して加算又は除算す
ることでシフトされた読取り信号を生成し、また前記読
取り信号、前記シフトされた読取り信号、及び前記シフ
ト値を生成するシフト回路であり、さらに、 前記第１の利得回路、前記第２の利得回路、及び前記第
３の利得回路は、それぞれ前記読取り信号、前記シフト
された読取り信号、及び前記シフト値を受信するととも
に、それぞれの制御信号を受信し、また前記第１の利得
回路、前記第２の利得回路、及び前記第３の利得回路
は、前記それぞれの制御信号に応じて増幅された出力を
それぞれが生成することを特徴とする磁気抵抗ヘッドの
磁気抵抗非対称性補正装置。 - 【請求項２】 前記それぞれの制御信号及び前記極性信
号は、制御手段によって前記読取り信号から派生し、前
記制御手段は前記読取り信号を受信し、前記読取り信号
の任意の非対称性の極性を検出し、必要とする補正の量
に応じて、前記シフト回路へ前記極性信号を与えるとと
もに、前記第１の利得回路、前記第２の利得回路、及び
前記第３の利得回路へ、前記それぞれの制御信号を与え
ることを特徴とする請求項１に記載の装置。 - 【請求項３】前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路からの前記それぞれの出力
を統合された出力として受信し、また前記統合された出
力に作用するように任意の共通モードを補正する共通モ
ード調整手段をさらに有することを特徴とする請求項１
に記載の装置。 - 【請求項４】前記共通モード調整手段は共通モード・フ
ィードバック回路を有することを特徴とする請求項３に
記載の装置。 - 【請求項５】前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路からの前記それぞれの出力
を受信し、また前記共通モード調整手段へ前記統合され
た出力を与える一対のエミッタ・フォロワをさらに有す
ることを特徴とする請求項３に記載の装置。 - 【請求項６】前記それぞれの制御信号及び前記極性信号
は、制御手段によって前記読取り信号から派生し、前記
制御手段は前記読取り信号を受信し、前記読取り信号の
任意の非対称性の極性を検出し、必要とする補正の量に
応じて、前記シフト回路へ前記極性信号を与えるととも
に、前記第１の利得回路、前記第２の利得回路、及び前
記第３の利得回路へ、前記それぞれの制御信号を与える
もので、 前記制御手段は、 前記読取り信号を受信し、前記読取り信号での任意の非
対称性及び前記任意の非対称性の極性を検出し、前記極
性信号を生成し、さらに必要とする非対称性の補正量を
示すデジタル補正信号を生成する検出手段と、 前記デジタル補正信号を受信し、必要とする補正量に応
じて前記第１の利得回路、前記第２の利得回路、及び前
記第３の利得回路に対して前記それぞれの制御信号を生
成するデジタル・アナログ変換器とを有することを特徴
とする請求項１に記載の装置。 - 【請求項７】磁気抵抗ヘッドからの読取り信号における
非対称性を補正するための方法であって、 請求項１に基づく装置を利用することを含むことを特徴
とする磁気抵抗ヘッドの磁気抵抗非対称性補正方法。 - 【請求項８】前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路は、所定の相互コンダクタ
ンス特性を持つ差動増幅器対を有し、前記所定の相互コ
ンダクタンス特性は前記差動増幅器対の一方の側へ電流
を印加することで変化することを特徴とする請求項１に
記載の装置。 - 【請求項９】前記第１の利得回路、前記第２の利得回
路、及び前記第３の利得回路は、差動バイポーラ・トラ
ンジスタ対を有することを特徴とする請求項８に記載の
装置。 - 【請求項１０】磁気抵抗ヘッドからの読取り信号におけ
る非対称性を補正するための方法であって、 請求項２に基づく装置を利用することを含むことを特徴
とする磁気抵抗ヘッドの磁気抵抗非対称性補正方法。 - 【請求項１１】磁気抵抗ヘッドからの読取り信号におけ
る非対称性を補正するための方法であって、 請求項３に基づく装置を利用することを含むことを特徴
とする磁気抵抗ヘッドの磁気抵抗非対称性補正方法。 - 【請求項１２】磁気抵抗ヘッドからの読取り信号におけ
る非対称性を補正するための方法であって、 請求項６に基づく装置を利用することを含むことを特徴
とする磁気抵抗ヘッドの磁気抵抗非対称性補正方法。 - 【請求項１３】磁気抵抗ヘッドからの読取り信号におけ
る非対称性を補正するための方法であって、 前記読取り信号の非対称性の量と前記検出された非対称
性の極性とを検出するステップと、 変更されていない前記読取り信号を受信する線形利得段
階である第１の利得段階、 検出された前記非対称性の極性に基づいてシフト値によ
って変更された前記読取り信号を受信する非線形利得段
階である前記第２の利得段階、及び前記シフト値を受信
する第３の利得段階のそれぞれの出力を統合することに
よって補正された読取り信号を生成するステップとを有
し、 前記第１の利得段階、前記第２の利得段階、及び前記第
３の利得段階は、検出された前記非対称性に基づいて制
御された利得をそれぞれが有することを特徴とする磁気
抵抗ヘッドの磁気抵抗非対称性補正方法。 - 【請求項１４】磁気抵抗ヘッド読取りチャンネルで読取
り信号の任意の非対称性を補正する装置であって、 前記読取り信号の任意の非対称性と該非対称性の極性と
を検出するための検出手段と、 前記検出手段に基づいて前記読取り信号の任意の検出さ
れた非対称性を補正するための補正手段と、 を備えたことを特徴とする装置。 - 【請求項１５】前記補正手段は、 前記検出手段から非対称性極性制御信号と前記読取り信
号とを受信し、前記読取り信号、シフトされた読取り信
号、及びシフト信号を出力する極性切り換え及びシフト
制御回路手段と、 前記読取り信号、前記シフトした読取り信号、及び前記
シフト信号をそれぞれ受信し、またそれぞれの出力を生
成するために与えられた増幅の量を調整するそれぞれの
別個の利得制御信号を各々が受信する第１の利得手段、
第２の利得手段、及び第３の利得手段と、 前記第１の利得手段、前記第２の利得手段、及び前記第
３の利得手段からの前記それぞれの出力を受信して統合
された出力とし、該統合された出力で作用するように任
意の共通モードを調整することを特徴とする請求項１４
に記載の装置。 - 【請求項１６】前記補正手段は、さらに、 前記読取り信号における非対称性の量を示す前記検出手
段からのデジタル信号を受信し、受信された前記デジタ
ルに基づいて前記第１の利得手段、前記第２の利得手
段、及び前記第３の利得手段へ前記それぞれの利得制御
信号を与えるデジタル・アナログ変換手段を有すること
を特徴とする請求項１５に記載の装置。 - 【請求項１７】前記磁気抵抗ヘッド読取りチャンネル
は、 磁気抵抗ヘッドと、 前記磁気抵抗ヘッドからの読取り信号を受信し、前置増
幅された読取り信号を出力するように結合した前置増幅
器と、 前記前置増幅された信号を受信し、増幅された読取り信
号を出力するように結合した可変利得増幅器と、 前記検出手段及び前記補正手段を有し、かつ前記増幅さ
れた読取り信号の受信及び補正された読取り信号の出力
を行うように結合した補正手段と、 前記補正された読取り信号を受信し、かつ濾過された読
取り信号を出力するように結合した低域濾波回路と、 前記濾過された読取り信号を受信し、該濾過された読取
り信号を表すデジタル信号を出力するアナログ・デジタ
ル変換器と、 を備えることを特徴とする請求項１４に記載の装置。 - 【請求項１８】前記第１の利得手段、前記第２の利得手
段、及び前記第３の利得手段は、所定の相互コンダクタ
ンス特性を持つ差動増幅器対をそれぞれ有し、さらに、 前記所定の相互コンダクタンス特性は前記差動増幅器対
の一方の側へ電流を印加することによって変化すること
を特徴とする請求項１５に記載の装置。 - 【請求項１９】前記第一の利得回路、前記第二の利得回
路、及び前記第三の利得回路は、それぞれ異なる双極子
対を有することを特徴とする請求項１８に記載の装置。 - 【請求項２０】磁気抵抗ヘッドからの読取り信号の非対
称性を補正する方法であって、請求項１４に記載の装置
の使用が含まれることを特徴とする磁気抵抗ヘッド非対
称性補正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/702618 | 2000-11-01 | ||
| US09/702,618 US6400518B1 (en) | 2000-11-01 | 2000-11-01 | Magneto-resistive asymmetry correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002197602A true JP2002197602A (ja) | 2002-07-12 |
| JP3571684B2 JP3571684B2 (ja) | 2004-09-29 |
Family
ID=24821959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332187A Expired - Lifetime JP3571684B2 (ja) | 2000-11-01 | 2001-10-30 | 磁気抵抗非対称性を補正するための装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6400518B1 (ja) |
| JP (1) | JP3571684B2 (ja) |
| KR (1) | KR100445577B1 (ja) |
| CN (1) | CN1211782C (ja) |
| MY (1) | MY122842A (ja) |
| SG (1) | SG97213A1 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940670B2 (en) * | 1999-12-29 | 2005-09-06 | Koninklijke Philips Electronics N.V. | Method of reading magnetic information which is immunized against thermal asperities |
| US7161752B1 (en) * | 2003-11-05 | 2007-01-09 | Marvell International Ltd. | Asymmetric compensation circuit |
| US7079342B1 (en) | 2004-07-26 | 2006-07-18 | Marvell International Ltd. | Method and apparatus for asymmetry correction in magnetic recording channels |
| US7298570B1 (en) | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7511910B1 (en) | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
| ITMI20060330A1 (it) * | 2006-02-24 | 2007-08-25 | St Microelectronics Srl | Circuito di correzione per distorsioni di segnale di seconda armonica |
| US7738200B2 (en) * | 2006-05-01 | 2010-06-15 | Agere Systems Inc. | Systems and methods for estimating time corresponding to peak signal amplitude |
| US7848042B1 (en) * | 2007-02-15 | 2010-12-07 | Link—A—Media Devices Corporation | Decoupling magneto-resistive asymmetry and offset loops |
| US8813794B2 (en) | 2007-04-27 | 2014-08-26 | Whirpoll Corporation | Hands free, controlled autofill for a dispenser |
| US7643233B2 (en) * | 2007-04-30 | 2010-01-05 | Broadcom Corporation | Disk clock system with up-sampler to generate frequency offset |
| US8164845B1 (en) | 2007-08-08 | 2012-04-24 | Marvell International Ltd. | Method and apparatus for asymmetry correction in magnetic recording channels |
| US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
| US8254049B2 (en) * | 2007-08-20 | 2012-08-28 | Agere Systems Inc. | Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation |
| JP5420555B2 (ja) * | 2007-10-30 | 2014-02-19 | アギア システムズ インコーポレーテッド | 記憶アクセスのロケーション間制御のためのシステムおよび方法 |
| US8154818B2 (en) * | 2007-12-14 | 2012-04-10 | Lsi Corporation | Systems and methods for adaptive CBD estimation in a storage device |
| JP5216100B2 (ja) * | 2007-12-14 | 2013-06-19 | エルエスアイ コーポレーション | サーボアドレスマークデータを用いたフライングハイト制御のためのシステム及び方法 |
| JP5036877B2 (ja) * | 2007-12-14 | 2012-09-26 | エルエスアイ コーポレーション | サーボデータを用いたフライングハイト制御のためのシステム及び方法 |
| US7929237B2 (en) * | 2008-06-27 | 2011-04-19 | Agere Systems Inc. | Modulated disk lock clock and methods for using such |
| JP5623399B2 (ja) * | 2008-07-28 | 2014-11-12 | アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ | 変量補償浮上量測定システムおよび方法 |
| US8705673B2 (en) | 2008-09-05 | 2014-04-22 | Lsi Corporation | Timing phase detection using a matched filter set |
| US8243381B2 (en) | 2008-11-13 | 2012-08-14 | Agere Systems Inc. | Systems and methods for sector address mark detection |
| US9305581B2 (en) * | 2008-12-04 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient repeatable run out processing |
| US8154972B2 (en) * | 2009-06-24 | 2012-04-10 | Lsi Corporation | Systems and methods for hard disk drive data storage including reduced latency loop recovery |
| US8174949B2 (en) | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| CN101964654A (zh) | 2009-07-22 | 2011-02-02 | Lsi公司 | 用于高阶非对称性校正的系统和方法 |
| US8456775B2 (en) | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
| US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
| US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
| US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
| US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
| US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
| US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
| US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
| US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
| US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
| US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
| US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
| US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
| US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
| US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
| US8625225B1 (en) | 2011-08-29 | 2014-01-07 | Western Digital Technologies, Inc. | Disk drive compensating for asymmetry of magnetoresistive read element |
| US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
| US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
| US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
| US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
| US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
| US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
| US9196297B2 (en) | 2013-03-14 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced sync mark mis-detection protection |
| US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
| US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
| US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
| US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
| US8947801B1 (en) | 2013-10-08 | 2015-02-03 | Seagate Technology Llc | Multi-track asymmetric read-back signal correction |
| US9099158B1 (en) | 2013-10-08 | 2015-08-04 | Seagate Technology Llc | Multi-track signal dipulse extraction |
| US9323625B2 (en) | 2013-11-12 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for lost synchronization data set reprocessing |
| US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231410A (ja) | 1993-02-02 | 1994-08-19 | Hitachi Ltd | 磁気ディスク装置 |
| US6151177A (en) * | 1994-12-09 | 2000-11-21 | Seagate Technology, Inc. | Apparatus for compensating for non-linear characteristics of magnetoresistive heads |
| JP3499034B2 (ja) | 1995-03-13 | 2004-02-23 | 富士通株式会社 | 非対称信号検出回路 |
| JPH08255303A (ja) | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | アナログ信号の波形整形回路 |
| US5943177A (en) * | 1995-05-26 | 1999-08-24 | Maxtor Corporation | MR head read signal preconditioning circuitry for reducing pulse -to-pulse baseline distortion |
| JP2701804B2 (ja) * | 1995-08-30 | 1998-01-21 | 日本電気株式会社 | 磁気記録再生方法及び装置並びにこれらを用いた磁気ディスク装置 |
| US5787005A (en) | 1995-10-02 | 1998-07-28 | Aiwa Co., Ltd. | Method and apparatus for signal threshold adjustment that compensates for signal asymmetry |
| JP2828052B2 (ja) | 1996-08-12 | 1998-11-25 | 日本電気株式会社 | Ｍｒヘッド用の再生信号波形制御装置 |
| JPH10143805A (ja) * | 1996-11-14 | 1998-05-29 | Hitachi Ltd | 補正回路、等化器及びこれを用いた磁気記録再生装置 |
| US5999349A (en) | 1996-12-30 | 1999-12-07 | Daewoo Electronics Co., Ltd. | Waveform equalization apparatus |
| US6043943A (en) | 1996-12-31 | 2000-03-28 | Stmicroelectronics, Inc. | Asymmetry correction for a read head |
| JPH10320723A (ja) * | 1997-05-22 | 1998-12-04 | Fujitsu Ltd | Ｍｒヘッドにおける上下振幅非対称の補償回路および上下振幅非対称の調整方法 |
| JP3045109B2 (ja) * | 1997-06-30 | 2000-05-29 | 日本電気株式会社 | サーマルアスペリティ補償方法、データ再生誤り補償方法、自動利得増幅システムおよび磁気ディスク装置 |
| US6327108B1 (en) * | 1997-08-28 | 2001-12-04 | Seagate Technology Llc | Filter calibration method in a disc drive and apparatus |
| KR100562146B1 (ko) * | 1998-03-04 | 2006-05-25 | 삼성전자주식회사 | 엠.알-바이어스 전류 최적화방법 |
-
2000
- 2000-11-01 US US09/702,618 patent/US6400518B1/en not_active Expired - Lifetime
-
2001
- 2001-10-17 KR KR10-2001-0064076A patent/KR100445577B1/ko not_active IP Right Cessation
- 2001-10-26 MY MYPI20014978A patent/MY122842A/en unknown
- 2001-10-29 SG SG200106664A patent/SG97213A1/en unknown
- 2001-10-30 JP JP2001332187A patent/JP3571684B2/ja not_active Expired - Lifetime
- 2001-10-31 CN CNB011377097A patent/CN1211782C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| MY122842A (en) | 2006-05-31 |
| US6400518B1 (en) | 2002-06-04 |
| KR20020034868A (ko) | 2002-05-09 |
| SG97213A1 (en) | 2003-07-18 |
| CN1211782C (zh) | 2005-07-20 |
| CN1351329A (zh) | 2002-05-29 |
| KR100445577B1 (ko) | 2004-08-25 |
| JP3571684B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002197602A (ja) | 磁気抵抗非対称性を補正するための装置及び方法 | |
| US6147828A (en) | Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head | |
| JP3467041B2 (ja) | Ｍｒヘッド読み取り信号前処理回路 | |
| JPH04228101A (ja) | 磁気抵抗素子の信号増幅兼短絡保護回路 | |
| US7242545B1 (en) | Asymmetric compensation circuit | |
| JPS594769B2 (ja) | トランスジュ−サの出力感知回路 | |
| JPH09147304A (ja) | Ｍｒヘッド用増幅器 | |
| US9001448B2 (en) | Pre-amplifier output stage with integrated test buffer | |
| US7558014B1 (en) | Programmable high pass amplifier for perpendicular recording systems | |
| US6731165B1 (en) | Electronic amplifier | |
| US7177107B2 (en) | Preamplifier circuit with signal interference cancellation suitable for use in magnetic storage devices | |
| TWI487271B (zh) | 放大器、音頻系統以及輸入信號的放大方法 | |
| US8385016B1 (en) | Asymmetric correction circuit | |
| JP4979250B2 (ja) | 磁気抵抗ヘッドのための低インピーダンスリード増幅器 | |
| JP2001523373A (ja) | 磁気記録担体から情報を読み出す装置 | |
| US8810937B1 (en) | Compensating asymmetries of signals using piece-wise linear approximation | |
| JP3112334B2 (ja) | 再生信号処理方法および回路 | |
| JP2002100135A (ja) | 磁気ディスク装置 | |
| JP4515720B2 (ja) | オフセット制御回路及び信号処理装置 | |
| JP3687046B2 (ja) | 電子装置 | |
| JPH0661791A (ja) | フィルタ回路およびその制御方法 | |
| WO2021131847A1 (ja) | 信号処理装置、増幅装置、及び再生装置 | |
| JP3867582B2 (ja) | 駆動回路 | |
| JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
| JP3071700U (ja) | オーディオ信号出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031211 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031216 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040113 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20040219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |