CN1351329A - 磁阻磁头不对称性的修正装置和方法 - Google Patents

磁阻磁头不对称性的修正装置和方法 Download PDF

Info

Publication number
CN1351329A
CN1351329A CN01137709A CN01137709A CN1351329A CN 1351329 A CN1351329 A CN 1351329A CN 01137709 A CN01137709 A CN 01137709A CN 01137709 A CN01137709 A CN 01137709A CN 1351329 A CN1351329 A CN 1351329A
Authority
CN
China
Prior art keywords
output signal
read output
signal
asymmetry
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01137709A
Other languages
English (en)
Other versions
CN1211782C (zh
Inventor
亚迪普·布浩米克
罗伯特·A·克逖斯
克劳斯·B·克劳森
雷蒙德·A·里奇塔
亚克布斯·C·L·范皮蓬
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1351329A publication Critical patent/CN1351329A/zh
Application granted granted Critical
Publication of CN1211782C publication Critical patent/CN1211782C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Digital Magnetic Recording (AREA)
  • Magnetic Heads (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Abstract

修正磁阻磁头不对称性的电路,包括接收磁阻磁头读出信号以及极性信号的移位电路。移位电路产生移位的读出信号并将读出信号、移位的读出信号、以及移位电压分别提供给第一、第二和第三增益电路,它们分别根据各自的控制信号提供各自的按比例放大了的输出。根据所需的修正量,控制电路将极性信号提供给移位电路,且各个控制信号被提供给第一、第二和第三增益电路。公共模式反馈电路对波形整形引起的公共模式的改变进行调整。

Description

磁阻磁头不对称性的修正装置和方法
技术领域
本发明涉及到磁阻磁头领域，确切地说是涉及到用来修正这些磁头输出(读出信号)的不对称性的电路。
背景技术
目前用于盘驱动器中的磁阻磁头由于包括温度和偏置点变化等各种各样的原因，有时会产生不对称的脉冲。
诸如图2所示的波形不对称性由下式给出：
不对称性＝(最大值-最小值)/最大值
因此，例如若最小值为30mV而最大值为60mV(绝对值)，则不对称性为50％。这将被定义为负不对称性(图2所示)。
以前利用电路技术已经解决了不对称性问题。修正电路的目的是取这种不对称的波形并对其整形，使正负脉冲相等(亦即对称)。
美国专利6072647示出了一种借助于改变磁头中的偏置电流而修正磁阻磁头不对称性的方法。这是建立在再生信号基础上的。
美国专利6043943(以及日本专利No.10-214403)示出了一种需要匹配延迟线的不对称性修正方法。
美国专利5943177示出了一种检测不对称性的方法以及一种基于峰值检测和整流电路的修正方法。此方法还包括分离信号的正负半周。
日本专利No.JP623410示出了一种改变磁阻磁头中的偏置电流的修正方法。
美国专利6052245描述了一种检测方法，它是一种基于延迟的修正不对称性的求平方方法的数字实现。
美国专利5999349描述了一种修正不对称性的数字方法。此专利描述了一种改变电流输出权重以改变波形形状的方法。这一修正不对称性的方法是很复杂的。
美国专利5986831涉及到磁阻不对称性的检测，它采用数字滤波器将取样区分为各个状态，然后用电路来产生相同的波形。
美国专利5787005描述了一种基于峰值保持电路的方法。
许多现有技术的不对称性修正方案依赖于改变磁头偏置电流或采用匹配延迟线来进行修正，故其性能很大程度上依赖于难以控制的布局和工艺参数。
因此，对独立于难以控制的布局和工艺参数，因而克服现有技术问题和限制的改进的不对称性修正电路，存在着需求。
发明内容
因此，本发明的主要目的是提供一种磁阻不对称性修正电路。
本发明的另一目的是提供一种解决上述问题，使来自磁阻磁头的不对称脉冲得到简单而有效的修正的磁阻不对称性修正电路。
利用此处公开的方法和装置，实现了本发明的这些和其它的目的。
根据本发明的一种情况，示例性实施方案的装置因其修正范围和实际电路的尺寸而非常适合于BICMOS技术中的读出信道。
根据本发明的一种情况，示例性实施方案已经显示出在实验和模拟二方面都是有效的。
根据本发明的一种情况，由于电路置于读出路径中允许更大的磁头不对称性并能够在驱动器上得到可接受的出错率，故示例性实施方案有利地提高了磁阻(MR)磁头的成品率。由于能够发运不对称性更大的磁头，故能够提高元件的成品率。
根据本发明的一种情况，有利地获得了对不对称性的修正，而不仅仅是对不对称性大小的检测或测量。
根据本发明的一种情况，本发明的示例性实施方案有利地不涉及到改变磁阻(MR)磁头中的偏置条件。而是采用一种借助于在读出信道中使用非线性和线性微分级的新颖的模拟波整形方法。
根据本发明的一种情况，示例性实施方案修正了不对称性，使正负脉冲相等。
根据本发明的一种情况，示例性实施方案以非常不同于先前的方式来修正不对称性。与依赖于匹配延迟线来进行修正的已知的不对称性修正电路形成对照，本发明的示例性实施方案不需要匹配延迟线。因此，本发明示例性实施方案的性能独立于难以控制的布局和工艺参数。
根据本发明的一种情况，修正磁阻磁头不对称性的装置包括接收磁阻磁头读出信号以及表示读出信号任何不对称极性的极性信号的移位电路。根据不对称极性，移位电路将移位值增加到读出信号或从读出信号减去，以产生移位的读出信号。移位电路输出读出信号、移位的读出信号、以及移位值。第一、第二、和第三增益电路，分别接收读出信号、移位的读出信号、以及移位值，且各接收各自的控制信号。第一、第二、和第三增益电路提供根据各自的控制信号放大了的各自的输出。
根据本发明的一种情况，各个控制信号和极性信号由控制装置从读出信号推导出来，控制装置接收读出信号，检测读出信号的任何不对称性，并将极性信号提供给移位电路，而各个控制信号根据所要求的修正量，被提供给第一、第二、和第三增益电路。
根据本发明的一种情况，提供了公共模式调整装置，用来接收第一、第二、和第三增益电路的组合输出，并修正组合输出中的任何公共模式效应。公共模式调整装置包括公共模式反馈电路。提供了一对发射极跟随器，用来接收第一、第二、和第三增益电路的各个输出，并将组合的输出提供给公共模式调整装置。
根据本发明的一种情况，控制装置包括检测装置和数模转换器，检测装置被用来接收读出信号、检测接收到的读出信号中的任何不对称性和任何不对称极性、产生极性信号、并产生表示所需不对称性修正量的数字修正信号，而数模转换器被用来接收数字修正信号并根据所需的修正量产生第一、第二、和第三增益电路的各个控制信号。
根据本发明的一种情况，第一、第二、和第三增益电路包括能通过将电流增加到微分对一侧而改变某种跨导特性的成对的微分放大器。在一个实施方案中，这些成对的放大器是成对的微分双极晶体管。
根据本发明的一种情况，修正磁阻磁头读出信号不对称性的方法包括检测读出信号不对称量以及检测到的不对称极性，并借助于组合第一、第二、和第三增益级的输出而产生修正的读出信号。第一增益级是线性增益级，它接收未被改变的读出信号，第二增益级是非线性增益级，它接收根据检测到的不对称极性而被移位值改变了的读出信号，而第三增益级接收移位值。各个增益级具有根据检测到的不对称性而被控制的各自的增益。
从下列详细描述中，本发明的这些和其它的情况将变得显而易见。
附图说明
图1示出了根据本发明示例性实施方案的磁阻磁头不对称性修正装置的方框图。
图2示出了负不对称性例子的波形。
图3示出了被线性化的双极微分对的典型跨导(GM)特性。
图4示出了从具有图3的GM特性的被线性化的微分对得到的Vout对Vin特性。
图5示出了未被线性化的双极微分对的典型GM特性。
图6示出了从具有图5的GM特性的未被线性化的微分对得到的Vout对Vin特性。
图7示出了根据本发明一个示例性实施方案的图1的磁阻(MR)磁头不对称性修正电路的方框图表示。
图8示出了已经被向上移位并加到用于正修正(负不对称性)的线性化微分对上的未被线性化的微分对的GM特性。
图9示出了具有图8的用于正修正(负不对称性)的GM特性的微分对的Vout对Vin特性。
图10示出了用于负修正(正不对称性)的Vout对Vin特性。
具体实施方式
现参照附图所示实施方案，以举例的方式，更详细地描述本发明。应该记住的是，下面描述的实施方案仅仅是以举例的方法提出的，而不是用来将本发明的概念限制为任何一种具体的实际结构。
如已经解释的那样，目前用于盘驱动器的磁阻(MR)磁头由于包括温度和偏置点变化等各种各样的原因而有时产生不对称的脉冲。下述示例性电路中实现的本发明的目的，是取得这种不对称的波形并对其进行整形，使正负脉冲相等(亦即对称)。亦即，有利地获得了对不对称性的修正，而不仅仅是对修正量的检测或测量。
图1示出了根据本发明一个示例性实施方案的磁阻磁头不对称性修正装置的方框图。在图1的方框图中，磁阻不对称性修正电路区101位于具有磁阻磁头104的盘驱动器信道的读出路径中的可变增益放大器102与低通滤波器103之间。如所示，磁阻磁头读出信道包括磁阻磁头104、耦合起来从磁头104接收读出信号并输出前置放大了的读出信号的前置放大器105、耦合起来接收前置放大了的信号并输出放大了的读出信号的可变增益放大器102、耦合起来接收放大了的读出信号并输出修正了的读出信号的不对称性修正电路101、耦合起来接收修正了的读出信号并输出滤波过的读出信号的低通滤波器103、以及耦合起来接收滤波过的读出信号并输出其数字信号表述的模数转换器106。
示例性实施方案的实现由于其修正范围和实际电路的尺寸而非常适合于BICMOS技术中的读出信道。示例性实施方案的实现已经显示出在实验和模拟实验二方面都是有效的。由于电路置于读出路径中允许更大的磁头不对称性并能够在驱动器上得到可接受的出错率，故示例性实施方案有利地提高了磁阻(MR)磁头的成品率。由于能够发运不对称性更大的磁头，故能够提高元件的成品率。与某些现有技术装置形成对照，本发明有利地不涉及到改变磁阻(MR)磁头中的偏置条件。而是示例性实施方案采用一种借助于在读出信道中使用非线性和线性微分级的新颖的模拟波整形方法。而且，与依赖于匹配延迟线来进行修正的其它已知的不对称性修正电路形成对照，本发明的示例性实施方案不需要匹配延迟线。因此，本发明示例性实施方案的性能独立于难以控制的布局和工艺参数。
现解释在根据本发明的示例性实施方案的磁阻不对称性修正电路101中实现的概念。根据本发明示例性实施方案的磁阻不对称性修正电路101具有二种基本工作模式。第一模式是电路101以接近1的对称的增益通过信号时的正常模式。第二模式是修正模式，其中的修正以电流的形式被施加到信号，使之对称。
不对称性修正电路所依据的理论是双极微分对具有能够借助于择优地将电流增加到微分对一侧而被改变的某些跨导(GM)特性。下面在图3中示出了线性化的1∶4∶4∶1双极微分对的典型特性。(还可参见论文JamesR.Schmook“An Input Stage Transconductance Reduction Techniquefor High-Slew Rate Operational Amplifiers”，IEEE Journal of Solid-State Circuits，vol.SC-10，pp.407-411，Dec.1975)。
当信号通过这种线性化的微分对时，得到的Vout对Vin的关系示于图4。故输入信号可以相对于Vin＝0V对称。
当微分对未被线性化时，GM特性示于图5。如从图5可见，这种微分对的线性范围小得多。图6示出了从具有图5的GM特性的未被线性化的微分对得到的Vout对Vin特性。可以看到，借助于组合这些效应，能够修正不对称的波形。
现参照图7来描述上述有创新概念的示例性电路实现。图7是根据本发明一个示例性实施方案的图1的磁阻不对称性调整电路区101的方框图表述。
概括地说，并参照图7，用来修正磁阻磁头不对称性的电路装置包括根据读出信号的任何不对称极性而从磁阻磁头接收读出信号(Vin)以及输入控制信号(极性)的移位电路704。根据不对称极性，移位电路704将移位电压增加到读出信号中或从读出信号中减去，以产生移位的读出信号。移位电路704输出读出信号、移位的读出信号、和移位电压。提供了第一、第二、和第三增益电路701、702、和703，它们分别接收读出信号、移位的读出信号、和移位电压，并各从数模转换器(DAC)707接收各自的控制信号。第一、第二、和第三增益电路701、702、和703根据接收到的各自控制信号，提供按比例放大了的各个输出。
检测电路708对读出信号Vin的任何不对称性及其极性进行检测，并根据所需的修正量，将各个控制信号提供给极性开关和移位控制电路704，并经由DAC 707提供给第一、第二、和第三增益电路701、702、和703。检测电路可以包括其中的数字控制回路，并可以由例如数字控制回路确定所需的修正量。如本技术领域熟练人员所知，此检测电路708可以有许多任何其它的形式。例如，可变增益放大器或连续滤波器(VGA/CTF)的读出信号输出可以被模数转换器(ADC)数字化，并手工记录选通的取样数目。然后，适当的修正量可以经由DAC 707被施加到模拟不对称性修正电路。修正量可以根据选通的取样，基于磁头对称性的复杂的数学计算。这一整个控制过程可以手工完成，但在下一代的读出信道中也可以完全被自动化。这种完全自动化的修正由于对完全理解本发明来说是不必要的而未在此处进行描述，它是将来专利申请的主要内容。
公共模式反馈电路(CMFB)705对波形整形引起的公共模式的变化进行调节。
更详细地考虑到此实施方案，以二种方法来处理图7所示的磁阻磁头读出信号(来自可变增益放大器)Vin。在一种情况下，信号通过线性GM区701未被改变，而在另一种情况下，图7所示的某种修正量作为Vshift被施加到非线性GM1区702中。由于不对称性电路将直流电流增加到GM对Vin曲线的一侧，故在修正过程中产生了直流偏离。
因此，第二未被线性化的微分对，亦即其上未施加信号的非线性GM2区703，被用来抵消这一效应。图7的极性开关和移位控制电路区704被用来将修正施加到正或负信号。这三个微分对，亦即线性GM区701、以及非线性GM1和GM2区702和703的输出，则被加和并被发射极跟随器706连接到公共模式反馈电路(CMFB)705。
所有微分对中的电流被DAC区707控制。此电流根据信号所需的修正量而改变。修正量通过数字控制回路来确定。图7所示的电路在模拟和实验评估中能够修正高达40％的不对称性。
当未被线性化的微分对被向上移位并加入到线性化的微分对时，能够产生图8所示的GM特性。于是微分对的Vout对Vin特性改变成图9所示。由于y轴右侧的梯度大于左侧，故这一微分对能够提高进入信号的正部分，而负部分保持不变。这可以被称为正修正(负不对称性)并被施加到正侧幅度小于负侧幅度的信号。图10示出了负修正(正不对称性)的Vout对Vin特性。
由于双极微分对例如具有有限的线性范围，故此对被4∶11∶4微分对代替。修正不对称性的这一方法可以被想象成增加二个微分对的GM特性。根据所需的修正幅度和方向，GM特性可以以适当的电流被施加到任一侧。
当不对称信号进入此电路时，不对称性的正负极性从测量得到。根据不对称极性，Vshift被增加到信号或被从信号减去。由非线性GM1级702施加的这一移位，改变了线性级701的直流点。非线性GM2级703施加与GM1 702的直流移位相等但符号相反的直流移位，致使线性级701具有相同的直流电平。
随后，控制信号KASYM被施加到数模转换器(DAC)707，并开始提高，制止消除读出信号中的大部分不对称性。当KASYM被提高时，更多的线性特性和更少的非线性特性被施加，以便进行波形整形。由于这改变了通过线性级701中的负载电阻器的电流，故线性级的公共模式移动。公共模式反馈(CMFB)电路705对进入低通滤波器103的MR修正电路的输出(Vout)的公共模式进行修正(见图1)。
本技术领域熟练人员可以理解的是，在参照附图的优选实施方案的上述描述中，已经适当地公开了形成和使用提出权利要求的本发明的方法。
可以理解的是，本发明的上述优选实施方案可以有各种各样的修正、改变和修改，且这些被认为包括在所附权利要求的等效情况的构思与范围内。
虽然此处可能已经指出了等效组成部分，可以用来代替优选实施方案所述的组成部分，但这不意味着是所有可能等效情况的完全的叙述，也不意味着要将权利要求定义的本发明限制为任何具体的等效情况或其组合。本技术领域的熟练人员可以理解，可能还有其它目前已知的或将要出现的等效部分能够被用于权利要求定义的本发明的构思与范围内。
例如，虽然上述实施方案基于微分双极对具有能够借助于将电流择优地增加到微分对一侧而被改变的某些跨导(GM)特性的想法，但本技术领域的熟练人员可以理解的是，本发明不局限于使用微分双极对的增益级。任何类型的微分增益级都能够被使用，例如具有场效应晶体管的，只要能够调整微分对某一侧的增益即可。

Claims (20)

1.一种用来修正磁阻磁头不对称性的装置，它包含：
移位电路，它接收磁阻磁头读出信号以及表示读出信号任何不对称极性的极性信号；
其中，根据不对称极性，移位电路将移位值增加到读出信号或从读出信号减去移位值，以产生移位的读出信号；
其中，移位电路输出读出信号、移位的读出信号、以及移位值；以及
第一、第二、和第三增益电路，它们分别接收读出信号、移位的读出信号、以及移位值，且各接收各自的控制信号；
其中，第一、第二、和第三增益电路提供根据各自的控制信号放大了的各个输出。
2.根据权利要求1的装置，其特征在于，由控制装置从读出信号推导出各个控制信号和极性信号，控制装置接收读出信号，检测读出信号的任何不对称极性，并根据所需的修正量，将极性信号提供给移位电路，而各个控制信号被提供给第一、第二、和第三增益电路。
3.根据权利要求1的装置，其特征在于，还包含公共模式调整装置，用来接收第一、第二、和第三增益电路的各个输出作为组合输出，并用来修正组合输出中的任何公共模式效应。
4.根据权利要求3的装置，其特征在于，公共模式调整装置包含公共模式反馈电路。
5.根据权利要求3的装置，其特征在于，还包含一对发射极跟随器，用来接收第一、第二、和第三增益电路的各个输出，并将组合的输出提供给公共模式调整装置。
6.根据权利要求1的装置，其特征在于，由控制装置从读出信号推导出各个控制信号和极性信号，控制装置接收读出信号，检测读出信号的任何不对称极性，并根据所需的修正量，将极性信号提供给移位电路，而各个控制信号被提供给第一、第二、和第三增益电路；其中的控制装置包含：
检测装置，用来接收读出信号、检测接收到的读出信号中的任何不对称性和任何不对称极性、产生极性信号、并产生表示所需不对称性修正量的数字修正信号；以及
数模转换器，用来接收数字修正信号并根据所需的修正量而产生第一、第二、和第三增益电路的各个控制信号。
7.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含利用根据权利要求1的装置。
8.根据权利要求1的装置，其特征在于，第一、第二、和第三增益电路包含能通过将电流增加到微分对一侧而改变某种跨导特性的成对的微分放大器。
9.根据权利要求8的装置，其特征在于，第一、第二、和第三增益电路包含成对的微分双极晶体管。
10.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含利用根据权利要求2的装置。
11.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含利用根据权利要求3的装置。
12.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含利用根据权利要求6的装置。
13.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含：检测读出信号的不对称量和检测到的不对称极性；以及借助于组合第一、第二、和第三增益级的输出而产生修正的读出信号，第一增益级是线性增益级，它接收未被改变的读出信号，第二增益级是非线性增益级，它接收根据检测到的不对称极性而被移位值改变了的读出信号，而第三增益级接收移位值，各个增益级具有根据检测到的不对称性而被控制的各自的增益。
14.一种用来在磁阻磁头读出信道中修正读出信号中的任何不对称性的装置，它包含：
用来检测读出信号中的任何不对称性及其极性的检测装置；以及
用来根据检测装置而修正检测到的读出信号的任何不对称性的修正装置。
15.根据权利要求14的装置，其特征在于，所述修正装置包含：
极性开关和移位控制电路装置，它从检测装置接收读出信号和不对称性极性控制信号，并输出读出信号、移位的读出信号、和移位信号；
第一、第二、和第三增益装置，它们分别从极性开关和移位控制电路装置接收读出信号、移位的读出信号、和移位信号作为输入，并各接收各自分立的增益控制信号，此增益控制信号调整使用的放大量，以产生各个输出；以及
组合装置，用来从第一、第二、和第三增益装置接收各个输出，将各个输出组合成组合输出，并调整组合输出中的任何公共模式效应。
16.根据权利要求15的装置，其特征在于，所述修正装置还包含数模转换器，用来从检测装置接收表示读出信号中不对称量的数字信号，并根据接收到的数字信号，将各个增益控制信号提供给第一、第二、和第三增益装置。
17.根据权利要求14的装置，其特征在于，所述磁阻磁头读出信道包含：
磁阻磁头；
耦合起来从磁头接收读出信号并输出前置放大了的读出信号的前置放大器；
耦合起来接收前置放大了的信号并输出放大了的读出信号的可变增益放大器；
耦合起来接收放大了的读出信号并输出修正了的读出信号的不对称性修正电路，它包括检测装置和修正装置；
耦合起来接收修正了的读出信号并输出滤波过的读出信号的低通滤波器；以及
耦合起来接收滤波过的读出信号并输出其数字信号表述的模数转换器。
18.根据权利要求15的装置，其特征在于，所述第一、第二、和第三增益装置包含能通过将电流增加到微分对一侧而改变某种跨导特性的成对的微分放大器。
19.根据权利要求18的装置，其特征在于，所述第一、第二、和第三增益电路包含微分双极对。
20.一种用来修正磁阻磁头的读出信号中的不对称性的方法，它包含利用根据权利要求14的装置。
CNB011377097A 2000-11-01 2001-10-31 磁阻磁头不对称性的修正装置和方法 Expired - Fee Related CN1211782C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/702,618 2000-11-01
US09/702,618 US6400518B1 (en) 2000-11-01 2000-11-01 Magneto-resistive asymmetry correction circuit

Publications (2)

Publication Number Publication Date
CN1351329A true CN1351329A (zh) 2002-05-29
CN1211782C CN1211782C (zh) 2005-07-20

Family

ID=24821959

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011377097A Expired - Fee Related CN1211782C (zh) 2000-11-01 2001-10-31 磁阻磁头不对称性的修正装置和方法

Country Status (6)

Country Link
US (1) US6400518B1 (zh)
JP (1) JP3571684B2 (zh)
KR (1) KR100445577B1 (zh)
CN (1) CN1211782C (zh)
MY (1) MY122842A (zh)
SG (1) SG97213A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930750A (zh) * 2009-06-24 2010-12-29 Lsi公司 用于硬盘驱动器数据存储的系统和方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519882A (ja) * 1999-12-29 2003-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 温度隆起に耐性を持つ磁気情報の読み取り方法
US7161752B1 (en) 2003-11-05 2007-01-09 Marvell International Ltd. Asymmetric compensation circuit
US7079342B1 (en) 2004-07-26 2006-07-18 Marvell International Ltd. Method and apparatus for asymmetry correction in magnetic recording channels
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7298570B1 (en) * 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
ITMI20060330A1 (it) * 2006-02-24 2007-08-25 St Microelectronics Srl Circuito di correzione per distorsioni di segnale di seconda armonica
US7738200B2 (en) * 2006-05-01 2010-06-15 Agere Systems Inc. Systems and methods for estimating time corresponding to peak signal amplitude
US7848042B1 (en) * 2007-02-15 2010-12-07 Link—A—Media Devices Corporation Decoupling magneto-resistive asymmetry and offset loops
US8813794B2 (en) 2007-04-27 2014-08-26 Whirpoll Corporation Hands free, controlled autofill for a dispenser
US7643233B2 (en) * 2007-04-30 2010-01-05 Broadcom Corporation Disk clock system with up-sampler to generate frequency offset
US8164845B1 (en) 2007-08-08 2012-04-24 Marvell International Ltd. Method and apparatus for asymmetry correction in magnetic recording channels
US8054931B2 (en) * 2007-08-20 2011-11-08 Agere Systems Inc. Systems and methods for improved timing recovery
US8254049B2 (en) * 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
WO2009058130A1 (en) * 2007-10-30 2009-05-07 Agere Systems Inc. Systems and methods for inter-location control of storage access
US8054573B2 (en) * 2007-12-14 2011-11-08 Lsi Corporation Systems and methods for fly-height control using servo address mark data
CN101743590B (zh) 2007-12-14 2013-05-29 Lsi公司 用于存储装置中自适应cbd估计的系统和方法
KR101481202B1 (ko) * 2007-12-14 2015-01-09 엘에스아이 코포레이션 서보 데이터를 사용하는 플라이―하이트 제어를 위한 시스템들 및 방법들
US7929237B2 (en) * 2008-06-27 2011-04-19 Agere Systems Inc. Modulated disk lock clock and methods for using such
KR101464023B1 (ko) * 2008-07-28 2014-11-20 에이저 시스템즈 엘엘시 가변 보상된 플라이 하이트 측정용 시스템들 및 방법들
US8705673B2 (en) 2008-09-05 2014-04-22 Lsi Corporation Timing phase detection using a matched filter set
US8243381B2 (en) 2008-11-13 2012-08-14 Agere Systems Inc. Systems and methods for sector address mark detection
US9305581B2 (en) * 2008-12-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient repeatable run out processing
US8174949B2 (en) 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel
CN101964654A (zh) 2009-07-22 2011-02-02 Lsi公司 用于高阶非对称性校正的系统和方法
US8456775B2 (en) 2009-12-31 2013-06-04 Lsi Corporation Systems and methods for detecting a reference pattern
US8566381B2 (en) 2010-08-05 2013-10-22 Lsi Corporation Systems and methods for sequence detection in data processing
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8566378B2 (en) 2010-09-30 2013-10-22 Lsi Corporation Systems and methods for retry sync mark detection
US8614858B2 (en) 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation
US8498072B2 (en) 2010-11-29 2013-07-30 Lsi Corporation Systems and methods for spiral waveform detection
US8526131B2 (en) 2010-11-29 2013-09-03 Lsi Corporation Systems and methods for signal polarity determination
US8411385B2 (en) 2010-12-20 2013-04-02 Lsi Corporation Systems and methods for improved timing recovery
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8665544B2 (en) 2011-05-03 2014-03-04 Lsi Corporation Systems and methods for servo data detection
US8874410B2 (en) 2011-05-23 2014-10-28 Lsi Corporation Systems and methods for pattern detection
US8498071B2 (en) 2011-06-30 2013-07-30 Lsi Corporation Systems and methods for inter-track alignment
US8669891B2 (en) 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8625225B1 (en) 2011-08-29 2014-01-07 Western Digital Technologies, Inc. Disk drive compensating for asymmetry of magnetoresistive read element
US8780476B2 (en) 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9196297B2 (en) 2013-03-14 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9099158B1 (en) 2013-10-08 2015-08-04 Seagate Technology Llc Multi-track signal dipulse extraction
US8947801B1 (en) 2013-10-08 2015-02-03 Seagate Technology Llc Multi-track asymmetric read-back signal correction
US8976475B1 (en) 2013-11-12 2015-03-10 Lsi Corporation Systems and methods for large sector dynamic format insertion
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231410A (ja) 1993-02-02 1994-08-19 Hitachi Ltd 磁気ディスク装置
US6151177A (en) * 1994-12-09 2000-11-21 Seagate Technology, Inc. Apparatus for compensating for non-linear characteristics of magnetoresistive heads
JP3499034B2 (ja) 1995-03-13 2004-02-23 富士通株式会社 非対称信号検出回路
JPH08255303A (ja) 1995-03-20 1996-10-01 Fujitsu Ltd アナログ信号の波形整形回路
US5943177A (en) 1995-05-26 1999-08-24 Maxtor Corporation MR head read signal preconditioning circuitry for reducing pulse -to-pulse baseline distortion
JP2701804B2 (ja) * 1995-08-30 1998-01-21 日本電気株式会社 磁気記録再生方法及び装置並びにこれらを用いた磁気ディスク装置
US5787005A (en) 1995-10-02 1998-07-28 Aiwa Co., Ltd. Method and apparatus for signal threshold adjustment that compensates for signal asymmetry
JP2828052B2 (ja) 1996-08-12 1998-11-25 日本電気株式会社 Ｍｒヘッド用の再生信号波形制御装置
JPH10143805A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 補正回路、等化器及びこれを用いた磁気記録再生装置
US5999349A (en) 1996-12-30 1999-12-07 Daewoo Electronics Co., Ltd. Waveform equalization apparatus
US6043943A (en) 1996-12-31 2000-03-28 Stmicroelectronics, Inc. Asymmetry correction for a read head
JPH10320723A (ja) * 1997-05-22 1998-12-04 Fujitsu Ltd Ｍｒヘッドにおける上下振幅非対称の補償回路および上下振幅非対称の調整方法
JP3045109B2 (ja) * 1997-06-30 2000-05-29 日本電気株式会社 サーマルアスペリティ補償方法、データ再生誤り補償方法、自動利得増幅システムおよび磁気ディスク装置
US6327108B1 (en) * 1997-08-28 2001-12-04 Seagate Technology Llc Filter calibration method in a disc drive and apparatus
KR100562146B1 (ko) * 1998-03-04 2006-05-25 삼성전자주식회사 엠.알-바이어스 전류 최적화방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930750A (zh) * 2009-06-24 2010-12-29 Lsi公司 用于硬盘驱动器数据存储的系统和方法
CN101930750B (zh) * 2009-06-24 2015-05-13 Lsi公司 用于硬盘驱动器数据存储的系统和方法

Also Published As

Publication number Publication date
US6400518B1 (en) 2002-06-04
JP2002197602A (ja) 2002-07-12
JP3571684B2 (ja) 2004-09-29
SG97213A1 (en) 2003-07-18
MY122842A (en) 2006-05-31
KR20020034868A (ko) 2002-05-09
KR100445577B1 (ko) 2004-08-25
CN1211782C (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
CN1211782C (zh) 磁阻磁头不对称性的修正装置和方法
CA1127299A (en) Biasing of magnetoresistive read head using gyrators
CN101384882B (zh) 物理量传感器
WO2022179195A1 (zh) 一种偏置电路及放大器
CN1184632C (zh) 供磁盘驱动系统使用的带有温度补偿的可变增益放大器
CN1541443A (zh) 施加复制增益胞元之开放回路可变增益放大器
CN1117428C (zh) 在放大器中补偿非线性的方法、一种放大器以及这种方法和放大器的应用
US5357208A (en) Boost function for filters
NL8006006A (nl) Versterkingsbesturingsketen.
KR20040107368A (ko) 자기 기록 재생 장치
JPH057883B2 (zh)
CN216794946U (zh) 功放电路、播放设备及音频系统
CN110350876A (zh) 前置放大器、前置差分放大器以及集成电路
CN106533252A (zh) 基于非线性电荷控制的高精度压电陶瓷功率驱动器
CN210431361U (zh) 输入缓冲器、差分输入缓冲器以及集成电路
JPH0661791A (ja) フィルタ回路およびその制御方法
Gift et al. Operational Amplifiers
Xu et al. A 95 dB SFDR, 30 mW Digital Interface Circuit for a TMR Sensor
US8698555B2 (en) Low distortion variable gain amplifier (VGA)
CN1302619C (zh) 重叠在连续信号上的交变信号用的放大器及其放大的方法
CN106487349A (zh) 一种具有复合低频通路的接地式压电陶瓷电荷驱动器
JPS61261917A (ja) 直流再生回路
JP3547615B2 (ja) 光ディスク用ヘッドアンプのバランス調整回路
JP2741103B2 (ja) フィルタ回路
JP2597676B2 (ja) 複合演算増幅器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HITACHI GST

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20040903

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040903

Address after: Amsterdam

Applicant after: Hitachi Global Storage Tech

Address before: American New York

Applicant before: International Business Machines Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050720

Termination date: 20141031

EXPY Termination of patent right or utility model