JP2001523373A - 磁気記録担体から情報を読み出す装置 - Google Patents

Abstract

(57)【要約】 記録担体から情報を読み出す装置を開示する。本装置は、少なくとも１個の磁気抵抗素子（Ｒ_mr）を有する読み出しヘッドと、第１トランジスタ（Ｔｒ₁）と、第２トランジスタ（Ｔｒ₂）とを具える。前記第１トランジスタ（Ｔｒ₁）のベースを、第１キャパシタ（６）を経て前記第２トランジスタ（Ｔｒ₂）のエミッタに結合する。前記第２トランジスタ（Ｔｒ₂）のベースを、第２キャパシタ（８）を経て前記第１トランジスタ（Ｔｒ₁）のエミッタに結合する。本装置は、本装置の出力端子（１０，１２）に結合された第１および第２入力部と、前記第１および第２トランジスタのベースに結合された反転および非反転出力部とを有する非線型相互コンダクタンス増幅器（１４）をさらに具える。前記非線型相互コンダクタンス増幅器（１４）を、その入力部間に存在する電圧に応じてその反転及び非反転出力部において制御電流を供給することに適合させ、結果として各々第１および第２出力電流を生じる第１および第２入力電圧に関して、前記第１入力電圧が前記第２入力電圧より高く、前記相互コンダクタンス手段の増幅率が、前記第２出力電流を発生するためよりも前記第１出力電流を発生するためのほうが大きくなるようにした。

Description

【発明の詳細な説明】 磁気記録担体から情報を読み出す装置 本発明は、記録担体から情報を読み出す装置に関係し、前記装置は、 − 少なくとも１つの磁気抵抗素子（Ｒ_mr1）を有する読み出しヘッドと、 − 制御端子および第１および第２主端子を有する第１トランジスタ（Ｔ_r1）と 、 − 制御端子および第１および第２主端子を有する第２トランジスタ（Ｔ_r2）と を具え、前記第１トランジスタの制御端子を前記第２トランジスタの第１主端子 に第１容量性素子（８）を介して結合し、前記第２トランジスタの制御端子を前 記第１トランジスタの第１主電極に第２容量性素子（６）を介して結合し、前記 第１トランジスタの第１主電極を前記磁気抵抗素子（Ｒ_mr1）の端子に結合し、 前記第２トランジスタの第１主電極を第２磁気抵抗素子（Ｒ_mr2）の端子に結合 し、前記第１および第２トランジスタの第２主電極を第１定電位点（＋）に第１ および第２インピーダンス手段（Ｒ₁）を介して結合すると共に、各々、該装置 に設けられたハードディスクドライブに結合する。このような装置は、米国特許 明細書第５５５９６４６号から既知であり、例えばハードディスクから情報を読 み出すために使用される。 磁気抵抗（ＭＲ）ヘッド用増幅器は、ＭＲ抵抗におけるきわめて小さい変化（ 代表的に１％）を感知し、これらの信号を増幅する。ＭＲ素子を、電圧または電 流によってバイアスする。磁場による前記ＭＲヘッドの抵抗における変化は、前 記感度増幅器によって感知できる小さい信号電圧および／または電流を結果とし て生じる。前記ＭＲヘッドのバイアスは、前記ヘッドの両端間に直流電圧を生じ させる。ＭＲ感度増幅器を、前記ヘッドに交流結合しなければならない。結果と してデータ歪みを生じる、データ周波数スペクトルのロウエンドにおけるフィル タリングを回避するために、前記交流結合は、代表的に１μ秒における長い時定 数を有する。熱的凸凹（ａｓｐｅｒｉｔｉｅｓ）中に生じるこれらのような大き い過渡電流は、前記交流結合を通過し、前記増幅器を過負荷にし、結果として長 い期間中にデータ損失を生じる。 本発明は、記録担体から情報を読み出す改善された装置を提供することを目的 とする。本発明によれば、前記装置は、 − 各々前記第１および第２トランジスタの第２主端子に結合された第１および 第２入力部と、各々前記第１および第２トランジスタの制御端子に結合された第 １および第２出力部とを有する非線型相互コンダクタンス手段（１４）を設け、 前記非線型相互コンダクタンス手段を、その入力部の両端間に存在する電圧に応 じて前記第１出力部に制御信号を供給し、前記入力部の両端間の第１および第２ 電圧に関して、結果として第１および第２制御電流が各々前記第１出力部におい て生じ、前記相互コンダクタンス手段の増幅率が、前記第２制御電流を発生する ためよりも前記第１制御電流を発生するためのほうが大きくなるようにしたこと を特徴とする。 本発明は、以下の認識に基づいている。 前記ＭＲヘッドは、ディスク上を極めて低い高さ（代表的に１０ｎｍ）におい て飛行している。前記ディスク上の粒子との衝突が起こった場合、運動エネルギ ーが熱に変換される。前記ＭＲ素子の抵抗値は増加する（最大１０〜２０％程度 ）。前記バイアス電流は一定のままであるため、ベースライン電圧（すなわち、 前記出力信号の低周波成分）は急速に上昇する。さらに、所望の信号の振幅は１ ０〜２０％程度より多くなく変化する。前記熱的凸凹の後、前記ＭＲ素子はゆっ くりと冷える。これらの大きな望ましくないベースラインシフトは、長い期間中 、前記読み出し増幅器を飽和させる。 本発明によれば、前記非線型相互コンダクタンス手段は、結果として（前記交 流結合の時定数を決定する）前記増幅器のバイアス制御ループの非線型動作を生 じる。この方法において、熱的凸凹は圧縮される。これは、前記読み出し増幅器 におけるオーバフローを防止し、チャネルＩＣがデータを、不正確でありうる多 くのビットエラーを生じることなく再生することを可能にする。 さらに、本発明によれば、前記熱的凸凹をさらに抑制するために、追加の直流 補正を行うことができる。これは、請求の範囲８、９および１０の問題である。 加えて、例えば、そうでなければ熱的凸凹が前記読み出し回路を激しく歪ませる 事象において前記読み出し回路における回路を停止するために、熱的凸凹を検知 する検知回路を加えることが必要であるかもしれない。この熱的凸凹検知は、請 求の範囲１１の問題である。 本発明のこれらおよび他の態様を、図面の説明における好適実施形態の開示を 参照して、以下により詳細に考察する。 図１は、本装置の第１実施形態を示す。 図２は、制御電流を発生する本装置の非線型相互コンダクタンス増幅器の増幅 特性を示す。 図３は、本装置の第２実施形態を示す。 図４は、凸凹によって歪まされた、読み出し増幅器に関する入力信号を時間の 関数として示す。 図５は、線形相互コンダクタンスを設けた装置に関する出力信号と、非線型相 互コンダクタンスを設けた本発明による装置に関する出力信号とを時間の関数と して示す。 図６は、図３の相互コンダクタンス増幅器における電流ミラー回路の非線型動 作の説明を示す。 図７は、熱的凸凹をさらに補正する直流補正回路を設けた本装置の他の実施形 態を示す。 図８は、図７の直流補正回路の精密なものを示す。 図９は、熱的凸凹を検知する検知回路を示す。 図１の装置は、抵抗値Ｒ_mrを有する磁気抵抗素子１を有する磁気抵抗読み出し ヘッド（図示せず）を具える。抵抗Ｒ₁を介して第１定電位点（＋）に結合され たコレクタ端子と、バイアス電流源４を介して第２低電位点（−）に結合された エミッタ端子とを有するｎｐｎ形の第１トランジスタＴ₁を利用することができ る。前記エミッタ端子を、磁気抵抗素子１の一方の端子にも結合する。抵抗Ｒ₁ を介して第１定電位点（＋）に結合されたコレクタ端子と、磁気抵抗素子１の他 方の端子およびバイアス電流源１６に結合されたエミッタ端子とを有するｎｐｎ 形の第２トランジスタＴ₂を利用することができる。トランジスタＴ₁のベース端 子を、トランジスタＴ₂のエミッタ電極に、容量値Ｃを有する第１容量性素子６ を介して結合する。トランジスタＴ２のベース端子を、トランジスタＴ₁のエミ ッ タ電極に、容量値Ｃを有する第２容量性素子８を介して結合する。端子１０、１ ２は、本装置の出力端子を形成する。 本装置の出力端子１０および１２に各々結合された第１および第２入力部を有 する非線型相互コンダクタンス増幅器１４を設ける。増幅器１４は、トランジス タＴ₁およびＴ₂に各々結合された第１および第２出力部を有する。相互コンダク タンス増幅器１４を、電圧Ｖ_inに応じてその第１および第２出力部に制御電流を 供給するように設計する。さらに特に、図２は、制御電流ｉ₁およびｉ₂を発生す る相互コンダクタンス増幅器１４の２つの可能な特性を示す。図２は、制御電流 ｉ₁およびｉ₂を入力電圧Ｖ_inの関数として示す。前記非線型特性は、この図にお いて明らかに見ることができる。図２は、入力電圧レベルを増加させる傾斜（そ の符号を別として）における緩やかな増加を示す。この代わりに、各々線形特性 を有する少なくとも２つの領域を有することもでき、ここでより高い入力電圧の 領域における特性の傾斜を、より低い入力電圧の領域における特性の傾斜よりも 急勾配にする。図２は、入力電圧レベルを増加させる傾斜における緩やかな傾斜 を示す。バイアス電流源４は電流Ｉ_mr＋Ｉ_aを発生し、電流源１６は電流Ｉ_mr− Ｉ_aを発生する。Ｉ_aを、トランジスタＴｒ₁およびＴｒ₂を流れる零入力電流とし 、Ｉ_mrを、ＭＲ素子１を流れるバイアス電流とする。 図１の実施形態は、単に、本発明を説明するのに必須の要素のみを示すという 意味における図式的な実施形態であるという点に注意すべきである。さらに特に 、図１は、前記読み出し増幅器の共通モード設定を実現するために必要なすべて の要素を示していない。しかしながら、これらの要素は、当業者にはよく知られ ている。 本装置の機能は以下の通りである。本読み出し装置は、米国特許明細書第５５ ５９６４６号から既知のようなクロス結合アーキテクチャに基づいている。これ は、ノイズおよびバンド幅に関して最適である。キャパシタ６および８によって 形成される交流結合を、出力部から入力部(トランジスタＴ₁およびＴ₂のベース) 出力部（端子１０、１２）への相互コンダクタンス増幅器１４を経てのフィード バックによってバイアスする。先行技術において、相互コンダクタンス１４は、 線形特性を示す。したがって、交流結合時定数は、一定で大きい。 交流結合時定数を、Ｃ・（Ｒ_mr＋Ｒ_in）／２・Ｇ_m・Ｒ₁として表すことができ 、ここで、Ｒ_inはｋ・Ｔ／ｑ・Ｉ_aと等しいとする。したがって、非線型相互コ ンダクタンス１４は、小さい入力信号に対して大きい時定数を与えるが、大きい 信号に対して小さい時定数を与える。実際には、結果としての動作は、前記増幅 器の低周波カットオフがより高い入力信号レベルに対してより高周波にシフトす る。 図１の実施形態は、単一ストライプ磁気抵抗素子を示す。図３は、２重ストラ イプ磁気抵抗ヘッド用読み出し装置を示し、これは、図３において参照符１４’ で示す、前記非線型相互コンダクタンス増幅器の他の例を有する。Ｒ_mr1および Ｒ_mr2で示す２重磁気抵抗読み出しヘッドの２個の磁気抵抗素子を、ここではト ランジスタＴ₁およびＴ₂のエミッタと第２定電位点（−）との間に各々結合する 。相互コンダクタンス増幅器１４’を、低ノイズを有するためにクラスＡＢ段の 形態とする。さらに、図１における電流源４を、図３の回路における他の場所に 配置し、参照符４’で示し、この電流源４は電流Ｉ_mr−Ｉ_aを発生する。 非線型相互コンダクタンス増幅器１４’は、出力端子１０に結合されたベース を有するｎｐｎ形のトランジスタＴｒ₃およびＴｒ₇と、出力端子１２に結合され たベースを有するｎｐｎ形のトランジスタＴｒ₄およびＴｒ₈とを具える。トラン ジスタＴｒ₇は、第１定電位点（＋）に結合されたコレクタと、ダイオードＤ₁お よび電流源３０の直列接続を介して第２定電位点（−）に結合されたエミッタと を有する。ダイオードＤ₁および電流源３０を相互接続する端予を、ｐｎｐ形の トランジスタＴｒ₅のベースに結合し、トランジスタＴｒ₅は、トランジスタＴｒ₃ のエミッタに結合されたエミッタを有する。トランジスタＴｒ₃のコレクタを、 非線型電流ミラー回路３２の第１出力部４０に結合する。トランジスタＴｒ₅の コレクタを、非線型電流ミラー回路３６の第１出力部４２に結合する。電流ミラ ー回路３２の第２出力部４４を、トランジスタＴｒ₁のベースと、電流ミラー回 路３６の第２出力部４６とに結合する。 トランジスタＴｒ₈は、第１定電位点（＋）に結合されたコレクタと、ダイオ ードＤ₂および電流源５０の直列接続を経て第２定電位点（−）に結合されたエ ミッタとを有する。ダイオードＤ₂および電流源５０を相互接続する端子を、ｐ ｎｐ形のトランジスタＴｒ₆のベースに結合し、トランジスタＴｒ₆は、トランジ スタＴｒ₄のエミッタに結合されたエミッタを有する。トランジスタＴｒ４のコ レクタを、非線型電流ミラー回路３４の第１出力部５２に結合する。トランジス タＴｒ₆のコレクタを、非線型電流ミラー回路３８の第１出力部５６に結合する 。電流ミラー回路３４の第２出力部５４を、トランジスタＴｒ₂のベースと、電 流ミラー回路３８の第２出力部５８とに結合する。トランジスタＴｒ₃およびＴ ｒ₅の相互接続されたエミッタを、インピーダンス６０を介して、トランジスタ Ｔｒ₄およびＴｒ₆の相互接続されたエミッタに結合する。インピーダンス６０は 、２個の直列接続された抵抗Ｒ_eを具える第１経路と、２個の直列接続されたキ ャパシタＣ_eを具える第２経路とを含む。インピーダンス６０とトランジスタＴ ｒ₃ないしＴｒ₈と（より特別には、ダイオードＤ₁、Ｄ₂と、電流源３０および５ ０も）を具える回路部分は、後に説明すべき電圧電流変換機を形成する。 電流源６２および６４は、トランジスタＴｒ₁およびＴｒ₂のベースに関する零 入力電流である電流Ｉ_cを供給する。 凸凹の発生に応じて、相当高い直流電圧が出力端子１０および１２の両端間に 現れる。端子１０における電圧が端子１２における電圧より高いとする。また、 トランジスタＴｒ₂を流れる電流は、トランジスタＴｒ₁を流れる電流よりも大き いとする。端子１０におけるより高い電圧は、結果として図３において左から右 にインピーダンス６０を流れる電流を生じる。この電流は、電流ミラー３２の出 力部４０から、インピーダンス６０を通って、電流ミラー回路３８の端子５６に 流れる。この電流は、非線型電流ミラー３２において複製され、結果として出力 部４４からトランジスタＴｒ₁のベースおよびキャパシタ６に向かう電流を生じ る。この電流は、非線型電流ミラー３８においても複製され、結果としてキャパ シタ８０およびトランジスタＴｒ₂のベースから電流ミラー３８の端子５８に向 かう電流を生じる。結果として、キャパシタ６は充電され、トランジスタＴｒ₁ に対するより高いベース電圧が生じ、したがって、より大きい電流がトランジス タＴｒ₁を流れる。さらに、キャパシタ８は放電され、結果として、トランジス タＴｒ₂のベース電圧は低下し、したがって、より小さい電流がトランジスタＴ ｒ₂を流れる。この結果、前記読み出し増幅器の低周波カットオフ周波数がより 大きい振幅に対して上昇するため、前記凸凹は抑制される。 前記熱的凸凹の結果として、端子１２における電圧が端末１０における電圧よ り高いとする。また、トランジスタＴｒ₁を流れる電流は、トランジスタＴｒ₂を 流れる電流よりも大きいとする。端末１０における電圧より端末１２における電 圧の方が高い結果、図３の右から左へインピーダンス６０を通って電流が流れる 。この電流は、電流ミラー３４の出力部５２からインピーダンス６０を通って電 流ミラー回路３６の端子４２に流れる。この電流は電流ミラー３４において複製 され、結果として、出力部５４からトランジスタＴｒ₂のベースおよびキャパシ タ８に向かって流れる制御電流が生じる。また、この電流は電流ミラー３６にお いて複製され、結果として、トランジスタＴｒ₁のベースおよびキャパシタ６か ら電流ミラー３６の端末４６への制御電流が生じる。結果として、キャパシタ８ は充電され、結果として、トランジスタＴｒ₂に対するベース電圧がより高くな り、したがって、より大きい電流がＴｒ₂を流れる。さらに、キャパシタ６は放 電し、結果として、トランジスタＴｒ₁のベース電圧はより低くなり、したがっ て、より小さい電流がＴｒ₁を流れる。この結果、前記読み出し増幅器の低周波 カットオフ周波数がより大きい振幅に対して上昇するため、前記凸凹は再び抑制 される。 図３の非線型電流ミラーにおける非線型動作は、以下のように実現される。電 流ミラー３２および３４の必須要素を示す図６を参照する。対称的構造のため、 トランジスタＴｒ₁₀およびＴｒ₁₁を流れる電流は互いに等しい。さらに、端子４ ０および５２における電流を各々Ｉ₄₀およびＩ₅₂とし、電流Ｉ₁₀およびＩ₁₁は双 方とも（Ｉ₄₀＋Ｉ₅₂）／２に等しいとし、したがって、抵抗Ｒ_n1を流れる電流Ｉ_r がＩ_r＝／２に等しいとする。 回路点７０を、定電位、例えばＶｄを有するとみなすことができる。したがっ て、トランジスタＴｒ₁₂のベースにおける電圧は、Ｖ_d＋Ｖに等しく、ここでＶ ＝（Ｉ₄₀−Ｉ₅₂）・Ｒ_n1／２とする。同様に、トランジスタＴｒ₁₃のベースにお ける電圧は、Ｖ_d−Ｖに等しい。トランジスタＴｒ₁₂のベースにおいて存在する 電圧の結果として、このトランジスタＴｒ₁₂を流れる電流Ｉ₄₄は、 Ｉ₄₄＝Ｉ₀ｅｘｐ（Ｖ_d＋Ｖ） に等しく、トランジスタＴｒ₁₃を流れる電流Ｉ₅₄は、 Ｉ₅₄＝Ｉ₀ｅｘＰ（Ｖ_d＋Ｖ） に等しい。 したがって、高い電圧値Ｖに対して、Ｉ₄₄はより大きくなり、Ｉ₅₄はより小さ くなる。上記式における指数の項は、前記電流ミラーの非線型動作によるもので ある。熱的凸凹に関して、Ｖはきわめて高く、その結果、きわめて小さくなる電 流Ｉ₅₄を、図３の非線型相互コンダクタンス増幅器の動作の上記式において行っ たように無視することができる。 図４は、本発明による増幅器に印加される入力信号を示す。前記凸凹は、前記 入力信号において鋭さが増す原因となる。図５は、２つの出力信号を示す。「線 形」と示された方は、線形制御特性を示す読み出し増幅器で得られたものであり 、「非線形」と示された出力信号は、本発明による読み出し増幅器で得られたも のである。明らかに、前記凸凹信号に重ねられた正弦曲線である所望の信号がお およそ１５の係数によって増幅されており、前記凸凹を通じて依然として見えて おり、さらに、前記凸凹信号に関する増幅率は、おおよそ５に大幅に減少してい ることがわかる。 さらに、前記読み出し増幅器をより後段において他の接続回路同等物によって 上述した凸凹接続回路に続けることができるといえる。この他の接続回路はより 大きい振幅を有する信号においても機能することができ、この他の接続回路にお いてさらなる凸凹除去を得ることができる。 図７は、前記読み出し装置の他の実施形態を示す。磁気抵抗ヘッドＲ_mrを、図 １または３の参照と共に上述した非線型相互コンダクタンス増幅器を示すブロッ ク７０に結合する。ブロック７０の出力部をブロック７２の入力部に結合し、ブ ロック７２は、交流結合を実現し、キャパシタのようなＨＰフィルタ回路の形態 のものであってもよい。ブロック７２の出力部をブロック７４の入力部に結合し 、ブロッタ７４は、ブロック７６に結合された出力部を有する電圧制御増幅器を 具え、ブロック７６をイコライザフィルタの形態のものとする。イコライザフィ ル タ７６の出力部をブロック７８に結合し、ブロック７８は、その入力信号におい て直流補正を行う。ブロック７８の出力部をビット検出ブロック８０に結合する と共に、遅延ユニット８３を経た後に減算ユニット８２の入力部にも結合する。 ビット検出ブロック８０の出力部を出力端子８８に結合すると共に、フィルタユ ニット８５を経て減算ユニット８２の第２入力部にも接続する。減算ユニット８ ２の出力部を、Ａによって示す接続部を経て、補正ユニット７８の制御入力部に 結合する。 非線型相互コンダクタンス増幅器７０の機能は、前記熱的凸凹をできる限り抑 制することである。例えば、熱的凸凹Ｖ_TAの振幅と、読み出しヘッドＲ_mrの出力 信号における情報信号のピーク間振幅Ｖ_ppとの比として規定された振幅比Ｒが最 高２０であり、このとき、増幅器７０は、好適でない状況において、結果として １０程度のその出力信号における比を生じるとする。ブロック７２における交流 結合と、ブロック７４および７６における信号処理の影響の下で、比Ｒは、例え ば３の値にさらに低下する。ここで、この状況において、前記熱的凸凹の影響を 、直流補正を行うことによってさらに抑制することができる。 部分的応答検出システムと、２重フィードバックイコライザ（ＤＦＥ）検出シ ステムとに関して、ビット検出ユニット８０への入力信号は、記号間干渉（ＩＳ Ｉ）を免れない。減算器８２における正確な誤差信号を実現するために、ビット 検出ユニット８０の出力部における検出データ信号を、フィルタユニット８５に おいてフィルタ処理することが必要である。フィルタユニット８５は、ビット検 出ユニット８０の入力部におけるＩＳＩ構造を複製するようなフィルタ応答Ｈ（ ｆ）を有する。フィルタＨ（ｆ）のインパルス応答関数は、原理的には、検出器 ８０の「目標」応答に等しい（前記インパルス応答に関して他の選択ができ、特 に、直流補正ループが非同期の場合、有用であったとしても）。さらに、ビット 検出ユニット８０およびフィルタユニット８５において生じる遅延を、遅延ユニ ット８３によって補正することができる。スライサの形態におけるビット検出ユ ニット８０に関して、回路は、ブロック８３および８５を省くことができるため 、簡単になる。 図８は、前記直流補正を実現する完全な回路をより詳細に示す。ビット検出器 ８０に対する入力信号と、ビット検出ユニット８０の出力信号、すなわち実際の データ信号との差である、誤差信号を発生する。ビット検出ユニット８０は、非 同期であってもよく、サンプラを含んでもよい。減算ユニット８２によって得ら れた誤差信号を、Ａで示すラインを経て、直流補正ユニット７８に含まれる積分 回路８４に供給する。積分回路８４の出力信号は、減算ユニット８６の入力信号 における直流値の測定であり、さらに前記読み出し回路におけるこの段における 凸凹の残存影響の測定である。前記直流補正の機能は、Ａで示すラインにおける 前記誤差信号をゼロに向けて制御することである。 前記直流補正は、前記誤差信号に基づく。しかしながら前記データは、ブロッ ク８２において前記誤差信号からすでに取り除かれている。したがって、原理的 には、直流オフセットのみをフィードバックし、前記データをオフセットしない 。したがって、前記直流補正は、前記データを歪ませない。これは、この問題を 解決する先行技術の方法と逆である。先行技術の方法は、ブロック７２における 交流結合の非線型制御である。しかしながら、これは、前記データにも望ましく ない影響を及ぼす。 前記直流補正を高速にすることによって（前記ループゲインを上昇させること によって）、攻撃的な凸凹であっても、多数の誤差を作ることなく、前記データ を読み出すことができる。ＥＣＣ技術のさらなる使用によって、大部分の凸凹を 通じて、補正不可能な誤差なく、読み出すことができる。 小さい振幅の凸凹に関して、前記ループの時定数を比較的大きくし、大きい振 幅の凸凹に関して、前記時定数をより小さくするという意味で、前記直流補正制 御ループを非線型にすることができる。前記ループにおける時定数をより小さく することを、前記ループゲインを増加することによって実現することができる。 これを、適切な非線型ブロック８７をブロック８２および８４間に挿入すること によって自動的に行うことができる。この非線型性は、奇数（ｏｄｄ）であるべ きであり、基本的に、入力信号振幅と共に増加するゲインを与えるべきである。 十分大きい信号振幅に関して、前記ゲインを再び一様にし、結果として生じる出 力信号のダイナミックレンジを制限し、実装を簡単にしてもよい。前記非線型性 は、余分のループゲインを与え、したがって、望まれる状況からの大きい逸脱に 対して、より高速に応答する。いくつかのヒステリシスを導入することによって 、増加したループゲインを、いくらかより長い時間保持することができ、ループ 制定応答の後部の持続時間を減少させることができる。 図９は、残りの凸凹を検出し、すなわち、上述した抑制および補正技術の適用 後に、前記ビット検出器の前に残っているどのような凸凹をも検出する、本発明 の読み出し回路において使用する追加の回路配置を示す。図９の回路配置は、ロ ウパスフィルタユニット９０を具え、ロウパスフィルタユニット９０の出力部を 、比較回路９２および９４の入力部に結合する。前記比較器回路の出力部を、結 合回路９６の対応する入力部に結合し、結合回路９６の出力部を、単安定回路９ ８に結合する。 本読み出し装置の信頼性を改善するために、熱的凸凹検出器が必要である。前 記データ信号の対応部分に関する問題があるかもしれないことを、本読み出し装 置に警告することができる。予防処置を取り、本読み出し装置の全体的な性能を 改善することができる。凸凹を検出する先行技術の方法は、読み出し信号のピー ク値を検出し、これらがある制限内にあるかどうかを検査することである、この 手順は、データ（ＰＷ５０）依存であり、直流オフセットにより悪影響を受ける 。原理的には、熱的凸凹検出器は、前記信号の基線に従うべきであり、異常を検 出すべきである。前置増幅器およびチャネルＩＣにおける熱的凸凹検出器は同じ ではない。前置増幅器において、チャネルＩＣに取り入れることができる読み出 しチャネル経路において補正されているかどうかにかかわらず、熱的凸凹を検出 する。前記読み出しチャネル経路が、後に考察する制御ループのような他の回路 を具えてもよいことを強調すべきであるが、この経路を、図７においてブロック ７２ないし８２によって認識することができる。 しかしながら、本発明において、熱的凸凹検出を、前記チャネルＩＣにおいて 、前記ビット検出器の前に残っているどのような凸凹をも検出することによって 行う。これらの残存凸凹は、図７および８における減算回路８２の出力部におい て存在する誤差信号における短い期間の直流オフセットの形態において、これら 自身に明らかに影響する。残存記号間干渉およびノイズのような前記誤差信号に 含まれる追加の擾乱の存在におけるこのオフセットを検出するために、最初に前 記 誤差をロウパスフィルタに用いる。次に、正及び負のしきい値＋Ｖｔｈおよび− Ｖｔｈと各々比較する。比較器９２および９４に用いられた信号が前記しきい値 を越えた場合、残存熱的凸凹の影響を検出する。単安定回路９８の出力信号を、 例えば、前記チャネルＩＣの外部の誤差補正回路網に対する「削除」指示子とし て、または、チャネルＩＣ内の回路に対する制御信号として使用することができ る。この制御信号を使用し、例えば、前記チャネルＩＣ内の読み出しＰＬＬに進 行を命令することができ、または、前記チャネルＩＣ内のＡＧＣに停止を命令す ることができる。 本発明を、その好適実施形態を参照して説明したが、これらは限定的な例では ないことを理解すべきである。したがって、種々の変形が、当業者には、請求の 範囲によって規定した本発明の範囲から逸脱することなく明らかになるであろう 。例えば、図７、８および９の参照と共に説明したような、実行された直流補正 の測定および凸凹検出信号を発生する測定を、図１ないし６を参照して説明した 非線型読み出し増幅器を使用する測定とは別に用いてもよい。さらに、本発明は 、各々およびすべての新規の特徴および特徴の組み合わせにある。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ，Ｓ Ｇ (72)発明者 レクラーク パトリック オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 ラメケルス ヨゼフ アー エム オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 リュフトハルト マルセル エル オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 ベルフマンス ヨハネス ウェー エム オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ 【要約の続き】 ２出力電流を発生するためよりも前記第１出力電流を発 生するためのほうが大きくなるようにした。

Claims (1)

1. 【特許請求の範囲】 １．記録担体から情報を読み出す装置であって、 − 少なくとも１つの磁気抵抗素子を有する読み出しヘッドと、 − 制御端子および第１および第２主端子を有する第１トランジスタと、 − 制御端子および第１および第２主端子を有する第２トランジスタとを具え、 前記第１トランジスタの制御端子を前記第２トランジスタの第１主端子に第１容 量性素子を介して結合し、前記第２トランジスタの制御端子を前記第１トランジ スタの第１主電極に第２容量性素子を介して結合し、前記第１トランジスタの第 １主電極を前記磁気抵抗素子の端子に結合し、前記第２トランジスタの第１主電 極を第２磁気抵抗素子の端子に結合し、前記第１および第２トランジスタの第２ 主電極を第１定電位点に第１および第２インピーダンス手段を介して結合すると 共に、各々、該装置に設けられたハードディスクドライブに結合した、情報読み 出し装置において、 − 各々前記第１および第２トランジスタの第２主端子に結合された第１および 第２入力部と、各々前記第１および第２トランジスタの制御端子に結合された第 １および第２出力部とを有する非線型相互コンダクタンス手段を設け、前記非線 型相互コンダクタンス手段を、その入力部の両端間に存在する電圧に応じて前記 第１出力部に制御信号を供給し、前記入力部の両端間の第１および第２電圧に関 して、結果として第１および第２制御電流が各々前記第１出力部において生じ、 前記相互コンダクタンス手段の増幅率が、前記第２制御電流を発生するためより も前記第１制御電流を発生するためのほうが大きくなるようにしたことを特徴と する情報読み出し装置。 ２．請求の範囲１に記載の情報読み出し装置において、前記非線型相互コンダク タンス手段を、その入力部間に存在する電圧に応じて前記第２出力部において制 御電流を供給することにさらに適合させ、結果として各々前記第２出力部におい て第３および第４制御電流を生じる前記入力部間の第１および第２入力電圧に関 して、前記第１入力電圧が前記第２入力電圧より高く、前記相互コンダクタンス 手段の増幅率が、前記第３制御電流を発生するためよりも前記第４制御電流を発 生するためのほうが大きくなるようにしたことを特徴とする情報読み出し装置。 ３．請求の範囲１または２に記載の情報読み出し装置において、前記非線型相互 コンダクタンス手段が、 − 前記相互コンダクタンス手段の第１および第２入力部間に現れる電圧に応じ て電流を発生する電圧電流変換手段と、 − 前記電圧電流変換手段によって発生された電流に応じて第１出力電流を発生 し、前記第１出力電流を制御電流として前記非線型相互コンダクタンス手段の第 １出力部に供給する第１非線型電流ミラー手段と、 − 前記電圧電流変換手段によって発生された電流に応じて第２出力電流を発生 し、前記第２出力電流を制御電流として前記非線型相互コンダクタンス手段の第 ２出力部に供給する第１非線型電流ミラー手段とを具えることを特徴とする情報 読み出し装置。 ４．請求の範囲３に記載の情報読み出し装置において、前記電圧電流変換手段が 、 − 前記相互コンダクタンス手段の第１入力部に結合された制御電極と、第１お よび第２主電極とを有する第３トランジスタ手段と、 − 前記相互コンダクタンス手段の第２入力部に結合された制御電極と、第１お よび第２主電極とを有する第４トランジスタ手段と、 − 前記第３および第４トランジスタ手段の第１主電極間に結合された第２イン ピーダンス手段と、 − 前記相互コンダクタンス手段の第１入力部に結合された制御電極と、第１お よび第２主電極とを有する第５トランジスタ手段と、 − 前記相互コンダクタンス手段の第２入力部に結合された制御電極と、第１お よび第２主電極とを有する第６トランジスタ手段とを具え、前記第５および第６ トランジスタ手段の第１主電極を前記第３および第４トランジスタ手段の第１主 電極に各々結合し、 前記第３および第５トランジスタ手段の第２主電極を前記第１非線型電流ミラ ー手段に結合し、前記第４および第６の第２主電極を前記第２非線型電流ミラー 手段に結合したことを特徴とする情報読み出し装置。 ５．請求の範囲４に記載の情報読み出し装置において、前記第１非線型電流ミラ ー手段が、 − 前記第１定電位点に結合された端子を有し、第１および第２電流端子を有し 、前記第１電流端子を前記第３トランジスタ手段の第２主電極に結合し、前記第 ２電流端子を前記第１トランジスタ手段の制御電極に結合した第１非線型電流ミ ラーと、 − 前記第２定電位点に結合された端子を有し、第１および第２電流端子を有し 、前記第１電流端子を前記第５トランジスタ手段の第２主電極に結合し、前記第 ２電流端子を前記第１トランジスタ手段の制御電極および前記第１非線型電流ミ ラーの第２電流端子に結合した第２非線型電流ミラーとを具え、 前記第２非線型電流ミラー手段が、 − 前記第１定電位点に結合された端子を有し、第１および第２電流端子を有し 、前記第１電流端子を前記第４トランジスタ手段の第２主電極に結合し、前記第 ２電流端子を前記第２トランジスタ手段の制御電極に結合した第３非線型電流ミ ラーと、 − 前記第２定電位点に結合された端子を有し、第１および第２電流端子を有し 、前記第１電流端子を前記第６トランジスタ手段の第２主電極に結合し、前記第 ２電流端子を前記第２トランジスタ手段の制御電極および前記第３非線型電流ミ ラーの第２電流端子に結合した第４非線型電流ミラーとを具えることを特徴とす る情報読み出し装置。 ６．請求の範囲１に記載の情報読み出し装置において、前記読み出しヘッドを、 １個の磁気抵抗素子を有する単一ストライプ磁気抵抗ヘッドとし、前記第２磁気 抵抗素子を最初に言及した磁気抵抗素子と同じ素子としたことを特徴とする情報 読み出し装置。 ７．請求の範囲１に記載の情報読み出し装置において、前記読み出しヘッドを、 第１および第２磁気抵抗素子を有する二重ストライプ磁気抵抗へッドとし、最初 に言及した磁気抵抗素子の第２端子を第２定電位点に結合し、前記第２磁気抵抗 素子の第２端子を前記第２定電位点に結合したことを特徴とする情報読み出し装 置。 ８．請求の範囲１に記載の情報読み出し装置において、 − 誤差信号に応じて入力信号から補正値を減算し、直流補正出力信号を得る直 流補正手段と、 − 前記直流補正出力信号に基づいてビット列を検出するビット検出手段と、 − 前記直流補正出力信号およびビット列に応じて前記誤差信号を発生する誤差 信号発生手段とをさらに具えることを特徴とする情報読み出し装置。 ９．請求の範囲８に記載の情報読み出し装置において、前記誤差信号発生手段が 、前記直流補正出力信号またはそのフィルタ処理したものから前記ビット列を減 算する減算手段を具え、前記直流補正手段が、補正信号を得るために前記誤差信 号を積分する積分手段と、前記入力信号から前記補正信号を減算する減算手段と を具えることを特徴とする情報読み出し装置。 １０．請求の範囲８に記載の情報読み出し装置において、前記誤差信号を前記直 流補正手段に用いる前に、前記誤差信号を非線型的に増幅する非線型増幅手段を さらに具えることを特徴とする情報読み出し装置。 １１．請求の範囲８に記載の情報読み出し装置において、 − 前記誤差信号をロウパスフィルタ処理したものをしきい値と比較する比較手 段と、 − 前記しきい値を越える前記誤差信号のロウパスフィルタ処理したものに応じ て凸凹検出信号を発生する手段とをさらに具えることを特徴とする情報読み出し 装置。 １２．請求の範囲１ないし１１のいずれかに記載の情報読み出し手段を設けたハ ードディスクドライブ。