JPH04228101A - 磁気抵抗素子の信号増幅兼短絡保護回路 - Google Patents
磁気抵抗素子の信号増幅兼短絡保護回路Info
- Publication number
- JPH04228101A JPH04228101A JP3103459A JP10345991A JPH04228101A JP H04228101 A JPH04228101 A JP H04228101A JP 3103459 A JP3103459 A JP 3103459A JP 10345991 A JP10345991 A JP 10345991A JP H04228101 A JPH04228101 A JP H04228101A
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- circuit
- short
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 230000007423 decrease Effects 0.000 claims 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、磁気抵抗（ＭＲ）素
子によって生成された信号を増幅するための回路に関す
るものであり、これをより詳細にいえば、低雑音である
とともに、ＭＲ素子とその外周の環境（磁気記録ディス
クのような）との間の電気的な短絡から生じる大きい不
所望の電流に対してＭＲ素子を保護するための回路に関
するものである。
子によって生成された信号を増幅するための回路に関す
るものであり、これをより詳細にいえば、低雑音である
とともに、ＭＲ素子とその外周の環境（磁気記録ディス
クのような）との間の電気的な短絡から生じる大きい不
所望の電流に対してＭＲ素子を保護するための回路に関
するものである。
【０００２】
【従来の技術】ＭＲ素子（即ち、ヘッド）によれば、高
い線形的な密度で、磁気的な表面からデータを読み取る
ことができる。ＭＲヘッドで検出される抵抗変化を通し
ての磁界信号は、当該ヘッドによってセンスされる磁束
の大きさおよび方向の関数に相当する。
い線形的な密度で、磁気的な表面からデータを読み取る
ことができる。ＭＲヘッドで検出される抵抗変化を通し
ての磁界信号は、当該ヘッドによってセンスされる磁束
の大きさおよび方向の関数に相当する。
【０００３】米国特許第４，７０６，１３８号に開示さ
れた電流バイアス式の電流センス増幅器によれば、ＭＲ
素子によって生成された信号のバイアス操作および増幅
操作がなされる。この増幅器でセンスされるようなＭＲ
素子から導出される電流信号はｄＲｈ／Ｒｈに対応して
いる。ここに、ＲｈはＭＲ素子の抵抗であり、また、ｄ
ＲｈはＭＲ素子の抵抗における磁気信号の誘導に基づく
変化またはデルタ（微小変化）である。この増幅器にお
いては、短絡に対する保護は用意されておらず、また、
ＭＲ素子を（例えば、接地に対して）ある予め規定され
た電圧に維持するための手段は含まれていない。また、
それにはいわゆる”バン−バン（ｂａｎｇ−ｂａｎｇ）
”フィードバック・コントロールも用いられており、そ
のゲインの変化およびフィードバック・ループの線形的
な応答に代えて、最小のオフセット・エラーに近似する
固定した信号が入力されている。
れた電流バイアス式の電流センス増幅器によれば、ＭＲ
素子によって生成された信号のバイアス操作および増幅
操作がなされる。この増幅器でセンスされるようなＭＲ
素子から導出される電流信号はｄＲｈ／Ｒｈに対応して
いる。ここに、ＲｈはＭＲ素子の抵抗であり、また、ｄ
ＲｈはＭＲ素子の抵抗における磁気信号の誘導に基づく
変化またはデルタ（微小変化）である。この増幅器にお
いては、短絡に対する保護は用意されておらず、また、
ＭＲ素子を（例えば、接地に対して）ある予め規定され
た電圧に維持するための手段は含まれていない。また、
それにはいわゆる”バン−バン（ｂａｎｇ−ｂａｎｇ）
”フィードバック・コントロールも用いられており、そ
のゲインの変化およびフィードバック・ループの線形的
な応答に代えて、最小のオフセット・エラーに近似する
固定した信号が入力されている。
【０００４】米国特許第４，８７９，６１０号に開示さ
れた増幅器は、ＭＲ素子によって生成された信号のバイ
アス操作および増幅操作をするものである。この増幅器
で増幅される、ＭＲ素子から導出される電流信号は、ｄ
Ｒｈだけに対応するものである。ここに、ｄＲｈは（米
国特許第４，７０６，１３８号のように）、ＭＲ素子の
抵抗における磁気信号の誘導に基づく変化である。この
増幅器においては短絡に対する保護が用意されており、
信号の振幅が比較的大きいときには、高いデータ転送速
度を含む適用例のためには極めて適当である。しかしな
がら、この増幅器で得られる出力の信号−雑音比率（Ｓ
Ｎ比）は比較的低いものである。トラック密度が継続的
に増大し、信号の振幅が減少するという、磁気記録にお
ける傾向からみれば、この信号−雑音比率はますます重
大な問題になってくる。
れた増幅器は、ＭＲ素子によって生成された信号のバイ
アス操作および増幅操作をするものである。この増幅器
で増幅される、ＭＲ素子から導出される電流信号は、ｄ
Ｒｈだけに対応するものである。ここに、ｄＲｈは（米
国特許第４，７０６，１３８号のように）、ＭＲ素子の
抵抗における磁気信号の誘導に基づく変化である。この
増幅器においては短絡に対する保護が用意されており、
信号の振幅が比較的大きいときには、高いデータ転送速
度を含む適用例のためには極めて適当である。しかしな
がら、この増幅器で得られる出力の信号−雑音比率（Ｓ
Ｎ比）は比較的低いものである。トラック密度が継続的
に増大し、信号の振幅が減少するという、磁気記録にお
ける傾向からみれば、この信号−雑音比率はますます重
大な問題になってくる。
【０００５】米国特許第４，７４３，８６１号に開示さ
れた周波数補償回路は、データ転送速度が高いとき、お
よび、ここで開示されている回路のようなある種の状況
の下においては、入力リード・インダクタンスが高く、
入力ループ抵抗が低いときには、高周波のバンド幅が常
に増大している。
れた周波数補償回路は、データ転送速度が高いとき、お
よび、ここで開示されている回路のようなある種の状況
の下においては、入力リード・インダクタンスが高く、
入力ループ抵抗が低いときには、高周波のバンド幅が常
に増大している。
【０００６】
【発明が解決しようとする課題】これらの参照例および
本出願人に知られている他のいずれの先行技術において
も、短絡保護および低雑音の双方が具備されたものはな
い。回路として必要とされるものは、（ａ）振幅の小さ
い入力信号を含む適用例において利用できるように低い
雑音のものであり、（ｂ）ＭＲ素子とその外部環境との
間で短絡保護がなされるものであり、そして、（ｃ）複
数のＭＲ素子間でのより迅速な切り換えができるように
、フィードバック・ループのゲインおよび周波数応答が
変化するものである。
本出願人に知られている他のいずれの先行技術において
も、短絡保護および低雑音の双方が具備されたものはな
い。回路として必要とされるものは、（ａ）振幅の小さ
い入力信号を含む適用例において利用できるように低い
雑音のものであり、（ｂ）ＭＲ素子とその外部環境との
間で短絡保護がなされるものであり、そして、（ｃ）複
数のＭＲ素子間でのより迅速な切り換えができるように
、フィードバック・ループのゲインおよび周波数応答が
変化するものである。
【０００７】この発明の目的は、その大きさが磁気抵抗
（ＭＲ）素子によって生成された信号を表している電気
的出力信号を生成し、また、前記素子とその外部環境と
の間の短絡から前記ＭＲ素子を保護するための増幅回路
を提供することにある。
（ＭＲ）素子によって生成された信号を表している電気
的出力信号を生成し、また、前記素子とその外部環境と
の間の短絡から前記ＭＲ素子を保護するための増幅回路
を提供することにある。
【０００８】
【課題を解決するための手段】第１のフィードバック・
ループを含んでいる手段によれば、ＭＲ素子がバイアス
電流によりバイアス操作がなされ、信号電流の増幅操作
がなされて、ＭＲ素子をしてｄＲｈ／Ｒｈに対応する回
路出力電流を生成させるようにされ、ここに、いかなる
ｄｃオフセット・エラーでも最小にされる。第２のフィ
ードバック・ループによれば、ＭＲ素子がある予め選択
された基準電位に確実に保持され、これと同時に、素子
とその外部環境との間で短絡が生じたときに、素子を損
傷するほどの電流は流れないようにされる。これらのフ
ィードバック・ループは、１対の入力バイポーラ・トラ
ンジスタのベースに対して共通に接続されているそれぞ
れのフィードバック・ループの出力によって相互に接続
されており、該トランジスタのそれぞれのエミッタはＭ
Ｒ素子の対向する端子に接続されている。
ループを含んでいる手段によれば、ＭＲ素子がバイアス
電流によりバイアス操作がなされ、信号電流の増幅操作
がなされて、ＭＲ素子をしてｄＲｈ／Ｒｈに対応する回
路出力電流を生成させるようにされ、ここに、いかなる
ｄｃオフセット・エラーでも最小にされる。第２のフィ
ードバック・ループによれば、ＭＲ素子がある予め選択
された基準電位に確実に保持され、これと同時に、素子
とその外部環境との間で短絡が生じたときに、素子を損
傷するほどの電流は流れないようにされる。これらのフ
ィードバック・ループは、１対の入力バイポーラ・トラ
ンジスタのベースに対して共通に接続されているそれぞ
れのフィードバック・ループの出力によって相互に接続
されており、該トランジスタのそれぞれのエミッタはＭ
Ｒ素子の対向する端子に接続されている。
【０００９】各フィードバック・ループには、エラー電
圧をコントロール電流出力に変換するための、相互コン
ダクタンス作動増幅器（ＯＴＡ）が含まれている。第１
のフィードバック・ループに対するＯＴＡによれば、Ｍ
Ｒ素子においてある予め規定されたバイアス電流でのバ
イアス操作の維持がなされるように、対をなす各入力ト
ランジスタ間で基準電流が等分されるべく、入力トラン
ジスタのベース間の電位を調節するための差動的なコン
トロール電流出力が生成される。第２のフィードバック
・ループに対するＯＴＡによれば、対をなす各バイポー
ラ入力トランジスタのベースに対して実質的に等しい大
きさの電流が生成されて、その和がある所定の基準電流
に実質的に等しい、それぞれのエミッタ電流が生成され
る。
圧をコントロール電流出力に変換するための、相互コン
ダクタンス作動増幅器（ＯＴＡ）が含まれている。第１
のフィードバック・ループに対するＯＴＡによれば、Ｍ
Ｒ素子においてある予め規定されたバイアス電流でのバ
イアス操作の維持がなされるように、対をなす各入力ト
ランジスタ間で基準電流が等分されるべく、入力トラン
ジスタのベース間の電位を調節するための差動的なコン
トロール電流出力が生成される。第２のフィードバック
・ループに対するＯＴＡによれば、対をなす各バイポー
ラ入力トランジスタのベースに対して実質的に等しい大
きさの電流が生成されて、その和がある所定の基準電流
に実質的に等しい、それぞれのエミッタ電流が生成され
る。
【００１０】
【実施例】図１に簡略化した形式で例示されているよう
に、この発明を具体化する低雑音の増幅器回路には、磁
気ディスク・ファイルにおけるＭＲヘッドのような、磁
気抵抗（ＭＲ）素子に対する短絡保護が備えられている
。バイポーラＮＰＮトランジスタＱ１およびＱ２は、増
幅器に対する入力デバイスである。これらのトランジス
タは、前記のトランジスタ間で並列にされているコンデ
ンサＣ１および抵抗Ｒ１とともに、増幅器回路に対する
入力段階１０を構成している。バイアス用電流Ｉｒｅｆ
は、ＭＲ素子Ｒｍｒのバイアス操作に必要な電流値の２
倍に等しい値に固定されている。
に、この発明を具体化する低雑音の増幅器回路には、磁
気ディスク・ファイルにおけるＭＲヘッドのような、磁
気抵抗（ＭＲ）素子に対する短絡保護が備えられている
。バイポーラＮＰＮトランジスタＱ１およびＱ２は、増
幅器に対する入力デバイスである。これらのトランジス
タは、前記のトランジスタ間で並列にされているコンデ
ンサＣ１および抵抗Ｒ１とともに、増幅器回路に対する
入力段階１０を構成している。バイアス用電流Ｉｒｅｆ
は、ＭＲ素子Ｒｍｒのバイアス操作に必要な電流値の２
倍に等しい値に固定されている。
【００１１】この発明の特徴によれば、増幅回路に備え
られた２個のフィードバック・ループが、トランジスタ
Ｑ１およびＱ２のそれぞれのベースに対して共通に接続
されたそれらの出力によって相互に接続されている。
られた２個のフィードバック・ループが、トランジスタ
Ｑ１およびＱ２のそれぞれのベースに対して共通に接続
されたそれらの出力によって相互に接続されている。
【００１２】一方のループである共通モードのフィード
バック・ループを構成するものは、抵抗Ｒ３、Ｒ４、Ｒ
７、およびＯＴＡｇ１であり、これに対して並列に組み
合わされている抵抗Ｒ２およびコンデンサＣ２によって
、このループについての優勢な時定数が決定される。 このループの目的は、ＭＲ素子Ｒｍｒの電気的な中心に
おけるｄｃ電位が基準電圧Ｖｒｅｆに等しく維持される
ような態様で、入力トランジスタＱ１およびＱ２のベー
スにおける共通モードの電圧をコントロールすることに
ある。通常は、例示されているように、Ｖｒｅｆは接地
にされている。
バック・ループを構成するものは、抵抗Ｒ３、Ｒ４、Ｒ
７、およびＯＴＡｇ１であり、これに対して並列に組み
合わされている抵抗Ｒ２およびコンデンサＣ２によって
、このループについての優勢な時定数が決定される。 このループの目的は、ＭＲ素子Ｒｍｒの電気的な中心に
おけるｄｃ電位が基準電圧Ｖｒｅｆに等しく維持される
ような態様で、入力トランジスタＱ１およびＱ２のベー
スにおける共通モードの電圧をコントロールすることに
ある。通常は、例示されているように、Ｖｒｅｆは接地
にされている。
【００１３】他方のループである差動的なフィードバッ
ク・ループを構成するものは、ＯＴＡ ｇ２、抵抗Ｒ５
、Ｒ６、Ｒ１、および、コンデンサＣ１である。このル
ープの目的は、双方の入力デバイスを通るエミッタ電流
が等しいことを確実にすることにある。即ち、Ｉｒｅｆ
／２に等しくすることにある。コンデンサＣ１および抵
抗Ｒ１は並列の組み合せになるように接続されていて、
この他方のループにおける優勢な時定数を決定するよう
にされる。
ク・ループを構成するものは、ＯＴＡ ｇ２、抵抗Ｒ５
、Ｒ６、Ｒ１、および、コンデンサＣ１である。このル
ープの目的は、双方の入力デバイスを通るエミッタ電流
が等しいことを確実にすることにある。即ち、Ｉｒｅｆ
／２に等しくすることにある。コンデンサＣ１および抵
抗Ｒ１は並列の組み合せになるように接続されていて、
この他方のループにおける優勢な時定数を決定するよう
にされる。
【００１４】図２に示されているものは、この発明の好
適な実施例による、より詳細な増幅器回路であり、同様
な参照記号が同様な構成部品の同定のために用いられて
いる。ＯＴＡ ｇ１を構成するものは、電流源Ｊｆｆ３
、トランジスタＱ１２、Ｑ１１、および、抵抗Ｒ８、Ｒ
９である。ＯＴＡ ｇ１で生成される電流は、Ｖｒｅｆ
（例示されているように、接地）と抵抗Ｒ４、Ｒ３、Ｒ
７の接続部におけるＭＲ素子Ｒｍｒの電気的な中心との
間の電位の差に比例している。トランジスタＱ１１のコ
レクタにおいて、この差電流がコンデンサＣ２を横切る
コントロール基準電圧に変換される。ダイオードＱ１３
は、好適には、温度の安定のために設けられている。 図１におけるように、抵抗Ｒ２と並列にされているコン
デンサＣ２は、主としてこのループにおける優勢な時定
数を決定するものであり、また、ＯＴＡ ｇ１の出力に
おける雑音を有効に除去するものである。
適な実施例による、より詳細な増幅器回路であり、同様
な参照記号が同様な構成部品の同定のために用いられて
いる。ＯＴＡ ｇ１を構成するものは、電流源Ｊｆｆ３
、トランジスタＱ１２、Ｑ１１、および、抵抗Ｒ８、Ｒ
９である。ＯＴＡ ｇ１で生成される電流は、Ｖｒｅｆ
（例示されているように、接地）と抵抗Ｒ４、Ｒ３、Ｒ
７の接続部におけるＭＲ素子Ｒｍｒの電気的な中心との
間の電位の差に比例している。トランジスタＱ１１のコ
レクタにおいて、この差電流がコンデンサＣ２を横切る
コントロール基準電圧に変換される。ダイオードＱ１３
は、好適には、温度の安定のために設けられている。 図１におけるように、抵抗Ｒ２と並列にされているコン
デンサＣ２は、主としてこのループにおける優勢な時定
数を決定するものであり、また、ＯＴＡ ｇ１の出力に
おける雑音を有効に除去するものである。
【００１５】コンデンサＣ２を介して発生されたコント
ロール基準電圧は、トランジスタ／抵抗の対Ｑ１４、Ｒ
１１およびＱ１５、Ｒ１２によって、等しい大きさの２
個の電流に変換される。これらの等しい大きさの電流は
、２個の入力トランジスタＱ１およびＱ２によって必要
とされるベース電流である。これらのベース電流は、入
力トランジスタＱ１およびＱ２の電流ゲインによって乗
倍されたときには、電流源Ｊ１の要求を満たすために、
前記トランジスタにおいて必要とされるそれぞれのエミ
ッタ電流がもたらされる。これらのエミッタ電流の和が
電流源Ｊ１によって生成されるようなバイアス電流Ｉｒ
ｅｆに等しいときには、そして、この要求がこのように
して満たされたときには、抵抗Ｒ７を通してＶｒｅｆ（
例示されているように、接地）まで電流が流れることは
なく、また、ＭＲ素子Ｒｍｒの電気的な中心における電
圧はＶｒｅｆ（例示されているように、接地）での電位
になる。
ロール基準電圧は、トランジスタ／抵抗の対Ｑ１４、Ｒ
１１およびＱ１５、Ｒ１２によって、等しい大きさの２
個の電流に変換される。これらの等しい大きさの電流は
、２個の入力トランジスタＱ１およびＱ２によって必要
とされるベース電流である。これらのベース電流は、入
力トランジスタＱ１およびＱ２の電流ゲインによって乗
倍されたときには、電流源Ｊ１の要求を満たすために、
前記トランジスタにおいて必要とされるそれぞれのエミ
ッタ電流がもたらされる。これらのエミッタ電流の和が
電流源Ｊ１によって生成されるようなバイアス電流Ｉｒ
ｅｆに等しいときには、そして、この要求がこのように
して満たされたときには、抵抗Ｒ７を通してＶｒｅｆ（
例示されているように、接地）まで電流が流れることは
なく、また、ＭＲ素子Ｒｍｒの電気的な中心における電
圧はＶｒｅｆ（例示されているように、接地）での電位
になる。
【００１６】他方のフィードバック・ループは、ＭＲ素
子Ｒｍｒの電気的な中心を予め選択された電位にするの
に加えて、Ｖｏｕｔにおけるｄｃオフセットを小さくす
ることを確実にするために必要なものである。これが必
要とされる理由は、ＭＲ素子Ｒｍｒを通して流れる大き
なｄｃバイアス電流の効果として、大きなｄｃ電圧がＶ
ｉｎに存在するためである。この大きなｄｃ電圧は、何
の情報も含んでいないために、Ｖｏｕｔにおいては不所
望のものである。後での検出のためのデータ信号として
、Ｖｉｎにおける小さいａｃ信号がＶｏｕｔにおいて増
幅されることが望まれるだけである。
子Ｒｍｒの電気的な中心を予め選択された電位にするの
に加えて、Ｖｏｕｔにおけるｄｃオフセットを小さくす
ることを確実にするために必要なものである。これが必
要とされる理由は、ＭＲ素子Ｒｍｒを通して流れる大き
なｄｃバイアス電流の効果として、大きなｄｃ電圧がＶ
ｉｎに存在するためである。この大きなｄｃ電圧は、何
の情報も含んでいないために、Ｖｏｕｔにおいては不所
望のものである。後での検出のためのデータ信号として
、Ｖｉｎにおける小さいａｃ信号がＶｏｕｔにおいて増
幅されることが望まれるだけである。
【００１７】この理由のために、差動的なフィードバッ
ク・ループであるこの他方のフィードバック・ループは
、Ｖｏｕｔと入力トランジスタＱ１およびＱ２のベース
との間で接続される。まず、Ｖｏｕｔにおける信号は、
エミッタ・フォロワＱ１６とＱ１７、および、レベル・
シフト用のダイオードＤ１ｎとＤ２ｎを介してレベル・
シフトされる。ここで、ｎは直列にされた複数のダイオ
ードを表している。これらのレベル・シフタに対するバ
イアス操作は電流源Ｊ４およびＪ５によってなされる。
ク・ループであるこの他方のフィードバック・ループは
、Ｖｏｕｔと入力トランジスタＱ１およびＱ２のベース
との間で接続される。まず、Ｖｏｕｔにおける信号は、
エミッタ・フォロワＱ１６とＱ１７、および、レベル・
シフト用のダイオードＤ１ｎとＤ２ｎを介してレベル・
シフトされる。ここで、ｎは直列にされた複数のダイオ
ードを表している。これらのレベル・シフタに対するバ
イアス操作は電流源Ｊ４およびＪ５によってなされる。
【００１８】増幅器回路のＶｏｕｔ端子は、好適には、
バッファ／増幅器１１の入力端子に接続されており、Ｖ
ｏｕｔからの回路出力信号のバッファ操作をし、更にそ
の増幅操作をして、バッファ／増幅器の出力において、
前記出力信号のバンド幅およびレベルをそれぞれに増大
するようにされている。
バッファ／増幅器１１の入力端子に接続されており、Ｖ
ｏｕｔからの回路出力信号のバッファ操作をし、更にそ
の増幅操作をして、バッファ／増幅器の出力において、
前記出力信号のバンド幅およびレベルをそれぞれに増大
するようにされている。
【００１９】ＯＴＡ ｇ２を構成するものは、トランジ
スタＱ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１
０、および、電流源Ｊ２である。ＯＴＡ ｇ２において
は、Ｖｏｕｔにおける電圧が当該ＯＴＡの２個の出力間
の電流に変換され、これにより抵抗Ｒ１を介しての電圧
降下が生じて、Ｖｏｕｔにおけるｄｃ電圧が実質的にゼ
ロになるようにコントロールされる。ループ・ゲインが
高いときには、抵抗Ｒ１を横切るｄｃ電圧はＭＲ素子Ｒ
ｍｒを横切る電圧に等しくなる。そして、双方の入力ト
ランジスタＱ１およびＱ２は等しいバイアス電流（即ち
、Ｒ５ａ，ｂ＝Ｒ６ａ，ｂ）を有するようになり、これ
によって、ＭＲ素子Ｒｍｒは、Ｊ１の値の半分の値をバ
イアス電流として有することになる。抵抗Ｒ１を横切る
コンデンサＣ１においては、この差動的なフィードバッ
ク・ループにおける優勢なゼロが生じる。そして、ルー
プ・ゲインによって乗倍されたときには、ＶｉｎからＶ
ｏｕｔへの順方向伝達関数における優勢なポールが生じ
る。
スタＱ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１
０、および、電流源Ｊ２である。ＯＴＡ ｇ２において
は、Ｖｏｕｔにおける電圧が当該ＯＴＡの２個の出力間
の電流に変換され、これにより抵抗Ｒ１を介しての電圧
降下が生じて、Ｖｏｕｔにおけるｄｃ電圧が実質的にゼ
ロになるようにコントロールされる。ループ・ゲインが
高いときには、抵抗Ｒ１を横切るｄｃ電圧はＭＲ素子Ｒ
ｍｒを横切る電圧に等しくなる。そして、双方の入力ト
ランジスタＱ１およびＱ２は等しいバイアス電流（即ち
、Ｒ５ａ，ｂ＝Ｒ６ａ，ｂ）を有するようになり、これ
によって、ＭＲ素子Ｒｍｒは、Ｊ１の値の半分の値をバ
イアス電流として有することになる。抵抗Ｒ１を横切る
コンデンサＣ１においては、この差動的なフィードバッ
ク・ループにおける優勢なゼロが生じる。そして、ルー
プ・ゲインによって乗倍されたときには、ＶｉｎからＶ
ｏｕｔへの順方向伝達関数における優勢なポールが生じ
る。
【００２０】この発明の一つの特徴によれば、入力トラ
ンジスタＱ１およびＱ２のベースの間にコンデンサＣ１
を挿入することによって、ループにおける差動的な雑音
が除去される。
ンジスタＱ１およびＱ２のベースの間にコンデンサＣ１
を挿入することによって、ループにおける差動的な雑音
が除去される。
【００２１】この発明の他の特徴によれば、差動的なフ
ィードフォワード電流Ｊｆｆ１およびＪｆｆ２は実質的
に等しいものとされる。これらの電流は、それぞれに、
トランジスタＱ１およびＱ２のベースに加えられ、抵抗
Ｒ１を横切る電圧が生成される。この電圧は、実質的に
は、Ｖｏｕｔにおけるｄｃオフセットを最小にするため
に、ＭＲ素子Ｒｍｒを横切って必要とされる統計的な名
目上の電圧に等しいものであり、正確なバイアス電流Ｉ
ｒｅｆが前記ＭＲ素子を通して加わることが確実である
ようにされる。また、共通モードの第３のフィードフォ
ワード電流Ｊｆｆ３も抵抗Ｒ８、Ｒ９と−Ｖとの間に加
えられる。ＭＲ素子Ｒｍｒの電気的な中心における電位
が、統計的な名目上の条件下でのＶｒｅｆに正確に等し
くなるような調節がなされる。
ィードフォワード電流Ｊｆｆ１およびＪｆｆ２は実質的
に等しいものとされる。これらの電流は、それぞれに、
トランジスタＱ１およびＱ２のベースに加えられ、抵抗
Ｒ１を横切る電圧が生成される。この電圧は、実質的に
は、Ｖｏｕｔにおけるｄｃオフセットを最小にするため
に、ＭＲ素子Ｒｍｒを横切って必要とされる統計的な名
目上の電圧に等しいものであり、正確なバイアス電流Ｉ
ｒｅｆが前記ＭＲ素子を通して加わることが確実である
ようにされる。また、共通モードの第３のフィードフォ
ワード電流Ｊｆｆ３も抵抗Ｒ８、Ｒ９と−Ｖとの間に加
えられる。ＭＲ素子Ｒｍｒの電気的な中心における電位
が、統計的な名目上の条件下でのＶｒｅｆに正確に等し
くなるような調節がなされる。
【００２２】”統計的な名目上の条件”なる用語は、全
てのトランジスタおよび抵抗のプロセス・パラメータが
それらの平均値にあることを内包するように意図されて
いる。また、”統計的な名目上の電圧条件”なる用語は
、平均的なバイアス電流Ｉｒｅｆが前記素子を通して加
えられたときに、平均的な抵抗値のＭＲ素子を横切って
生成される電圧を意味するものである。
てのトランジスタおよび抵抗のプロセス・パラメータが
それらの平均値にあることを内包するように意図されて
いる。また、”統計的な名目上の電圧条件”なる用語は
、平均的なバイアス電流Ｉｒｅｆが前記素子を通して加
えられたときに、平均的な抵抗値のＭＲ素子を横切って
生成される電圧を意味するものである。
【００２３】この発明の一つの特徴によれば、本出願人
による増幅器の雑音は、ＭＲ素子からの信号に対して短
絡保護を与えるためにこれまで開示された増幅器に比べ
て、低くされている。ＭＲ素子Ｒｍｒおよび入力段階１
０の双方に対して１個だけのバイアス電流源（Ｉｒｅｆ
）を備えることによって、雑音をより低くすることが達
成されている。付加的なバイアス段階または基準抵抗を
除去することにより、雑音の低減が数ｄＢのオーダで好
適になされる。
による増幅器の雑音は、ＭＲ素子からの信号に対して短
絡保護を与えるためにこれまで開示された増幅器に比べ
て、低くされている。ＭＲ素子Ｒｍｒおよび入力段階１
０の双方に対して１個だけのバイアス電流源（Ｉｒｅｆ
）を備えることによって、雑音をより低くすることが達
成されている。付加的なバイアス段階または基準抵抗を
除去することにより、雑音の低減が数ｄＢのオーダで好
適になされる。
【００２４】ゲイン、周波数応答および短絡保護に関す
る数式とその吟味については後述する。
る数式とその吟味については後述する。
【００２５】ここで図３を参照すると、これには短絡電
流−時間のプロットがされており、また、その寄生容量
Ｃ’の効果が描かれている。時点ｔ０において短絡が生
じたと仮定する。Ａとして示されているような、Ｉｓｉ
ｂまたはＩｓｉｔのいずれかに対する式（２）または（
３）によって示されている初期的な短絡電流の値に代え
て、寄生容量Ｃ’に基づくより大きい電流が生じる。 容量Ｃ’は、入力トランジスタＱ１およびＱ２のベース
回路に関連したそれらの寄生容量の和に当るものである
。点線Ａ−Ｂで示されていることは、寄生容量がないと
きに生じ得る回路の短絡プロフィールである。従って、
点線Ａ−Ｂ上の実際の短絡電流プロフィール下のエリア
は、式（６）において近似されたエネルギを表している
。そして、ＭＲ素子Ｒｍｒによって消散された全体的な
エネルギは、短絡の開始と休止との間のプロフィール下
の全体的なエリアによって表されている。コンデンサＣ
２のサイズおよび電流Ｊｆｆ３に起因するいかなる非線
形のスリュー・レートの制限もないときには、点Ｂを超
える短絡電流のプロフィールは、共通モードのフィード
バック・ループとして記述されたような適切なゲインに
よって修正されている、Ｃ２とその並列の抵抗（値）Ｒ
２で支配される時定数の、指数関数形状の曲線である。
流−時間のプロットがされており、また、その寄生容量
Ｃ’の効果が描かれている。時点ｔ０において短絡が生
じたと仮定する。Ａとして示されているような、Ｉｓｉ
ｂまたはＩｓｉｔのいずれかに対する式（２）または（
３）によって示されている初期的な短絡電流の値に代え
て、寄生容量Ｃ’に基づくより大きい電流が生じる。 容量Ｃ’は、入力トランジスタＱ１およびＱ２のベース
回路に関連したそれらの寄生容量の和に当るものである
。点線Ａ−Ｂで示されていることは、寄生容量がないと
きに生じ得る回路の短絡プロフィールである。従って、
点線Ａ−Ｂ上の実際の短絡電流プロフィール下のエリア
は、式（６）において近似されたエネルギを表している
。そして、ＭＲ素子Ｒｍｒによって消散された全体的な
エネルギは、短絡の開始と休止との間のプロフィール下
の全体的なエリアによって表されている。コンデンサＣ
２のサイズおよび電流Ｊｆｆ３に起因するいかなる非線
形のスリュー・レートの制限もないときには、点Ｂを超
える短絡電流のプロフィールは、共通モードのフィード
バック・ループとして記述されたような適切なゲインに
よって修正されている、Ｃ２とその並列の抵抗（値）Ｒ
２で支配される時定数の、指数関数形状の曲線である。
【００２６】図３に描かれている曲線は、式（５）にお
いて先に規定された短絡電流の最終的な値に達するまで
、時間とともに増大していく。そして、短絡電流の初期
値から最終値までに必要とされる時間は、合成的な時定
数から線形的に算出される。共通モードのフィードバッ
ク・ループにおけるフィードフォワード電流Ｊｆｆ３お
よび容量Ｃ２について、スリュー・レートの制限が生じ
たときには、短絡電流の初期値から最終値までに必要と
される時間が、先に引用された米国特許第４，８７９，
６１０号の場合と殆ど同様な態様で算出されるけれども
、線形的に算出された値よりも長くなる。
いて先に規定された短絡電流の最終的な値に達するまで
、時間とともに増大していく。そして、短絡電流の初期
値から最終値までに必要とされる時間は、合成的な時定
数から線形的に算出される。共通モードのフィードバッ
ク・ループにおけるフィードフォワード電流Ｊｆｆ３お
よび容量Ｃ２について、スリュー・レートの制限が生じ
たときには、短絡電流の初期値から最終値までに必要と
される時間が、先に引用された米国特許第４，８７９，
６１０号の場合と殆ど同様な態様で算出されるけれども
、線形的に算出された値よりも長くなる。
【００２７】ゲイン、周波数応答、及び短絡回路保護に
関する式及び証明相互コンダクタンス・増幅器 ｇ２は
出力オフセット電流を呈するものではなく、また、フィ
ードフォワード電流Ｊｆｆ１およびＪｆｆ２が生じるが
、理想的な補償下においては（即ち、Ｊｆｆ１ ≒ ｛
Ｒｍｒ｜｜（Ｒ３＋Ｒ４）｝Ｊ１／２Ｒ１）、これらは
実質的に等しいと仮定する。この仮定された条件の下で
、Ｖｒｅｆ（接地）に関するＭＲ素子Ｒｍｒの中心にお
ける電圧Ｖｃｍは次の式（１）によって与えられる。
関する式及び証明相互コンダクタンス・増幅器 ｇ２は
出力オフセット電流を呈するものではなく、また、フィ
ードフォワード電流Ｊｆｆ１およびＪｆｆ２が生じるが
、理想的な補償下においては（即ち、Ｊｆｆ１ ≒ ｛
Ｒｍｒ｜｜（Ｒ３＋Ｒ４）｝Ｊ１／２Ｒ１）、これらは
実質的に等しいと仮定する。この仮定された条件の下で
、Ｖｒｅｆ（接地）に関するＭＲ素子Ｒｍｒの中心にお
ける電圧Ｖｃｍは次の式（１）によって与えられる。
【数１】
ここに、
Ｖｃｍ ＝ ＭＲヘッド素子の中心における実際の電圧
Ｒ３ ＝ Ｒ４ Ｒ８ ＝ Ｒ９ Ｒ１１ ＝ Ｒ１２ β ＝ ＮＰＮデバイスの電流ゲインＶｔ
＝ ２６ｍＶ（熱的電圧）
Ｒ３ ＝ Ｒ４ Ｒ８ ＝ Ｒ９ Ｒ１１ ＝ Ｒ１２ β ＝ ＮＰＮデバイスの電流ゲインＶｔ
＝ ２６ｍＶ（熱的電圧）
【００２８】時点（＝０＋）における、ＭＲヘッド素子
Ｒｍｒの最も負の端子から接地（Ｖｒｅｆ）への初期的
な短絡は次の式（２）で与えられる。
Ｒｍｒの最も負の端子から接地（Ｖｒｅｆ）への初期的
な短絡は次の式（２）で与えられる。
【数２】
【００２９】ＭＲヘッド素子Ｒｍｒの最も正の端子と接
地（Ｖｒｅｆ）との間に短絡が生じたときには、その短
絡電流（Ｉｓｉｔ）は、初期的には下記の式（３）で与
えられる。 Ｉｓｉｔ ＝ −Ｉｓｉｂ
（３）
地（Ｖｒｅｆ）との間に短絡が生じたときには、その短
絡電流（Ｉｓｉｔ）は、初期的には下記の式（３）で与
えられる。 Ｉｓｉｔ ＝ −Ｉｓｉｂ
（３）
【００３０】ＭＲヘッド素子Ｒｍ
ｒの最も負の端子から接地（Ｖｒｅｆ）への短絡電流は
次第に増大し、時点＝∞においては、次の式（３）およ
び式（４）で与えられるような最終値（Ｉｓｆｂ）に達
する。
ｒの最も負の端子から接地（Ｖｒｅｆ）への短絡電流は
次第に増大し、時点＝∞においては、次の式（３）およ
び式（４）で与えられるような最終値（Ｉｓｆｂ）に達
する。
【数３】
【数４】
【００３１】βｇ’Ｒ’＜＜ １、ε ＜＜ １、およ
びＩｓｆｂ ≒ −Ｊ１であると仮定されたときには、
ヘッド素子Ｒｍｒの最も正の端子から接地への最終的な
短絡電流（Ｉｓｆｔ）は次の式（５）によって与えられ
る。
びＩｓｆｂ ≒ −Ｊ１であると仮定されたときには、
ヘッド素子Ｒｍｒの最も正の端子から接地への最終的な
短絡電流（Ｉｓｆｔ）は次の式（５）によって与えられ
る。
【数５】
上記の仮定の結果として、Ｉｓｆｔ ≒ Ｊ１になる。
【００３２】バイポーラ入力トランジスタ（Ｑ１および
Ｑ２のような）のベースと接地（Ｖｒｅｆ）またはサブ
ストレート（磁気記録ディスクのような）との間に寄生
容量Ｃ’が存在することが認められると、ＭＲ素子Ｒｍ
ｒから外部環境への短絡が生じている間に、蓄積されて
いた電荷がほぼ瞬間的に放電される。このような事象の
間にＭＲ素子Ｒｍｒで消散されるエネルギは式（６）に
よって近似的に表される。Ｅ ＝ ０．５βＣ’Ｖ２
（６）。なお、ＶｃｍとＭＲ素子Ｒｍｒの抵抗値によっ
て乗倍バイアス電流の半分（Ｉｒｅｆ／２）との和と、
接地（Ｖｒｅｆ）との間の差電圧の２乗が、Ｖ２ とし
て表されている。
Ｑ２のような）のベースと接地（Ｖｒｅｆ）またはサブ
ストレート（磁気記録ディスクのような）との間に寄生
容量Ｃ’が存在することが認められると、ＭＲ素子Ｒｍ
ｒから外部環境への短絡が生じている間に、蓄積されて
いた電荷がほぼ瞬間的に放電される。このような事象の
間にＭＲ素子Ｒｍｒで消散されるエネルギは式（６）に
よって近似的に表される。Ｅ ＝ ０．５βＣ’Ｖ２
（６）。なお、ＶｃｍとＭＲ素子Ｒｍｒの抵抗値によっ
て乗倍バイアス電流の半分（Ｉｒｅｆ／２）との和と、
接地（Ｖｒｅｆ）との間の差電圧の２乗が、Ｖ２ とし
て表されている。
【００３３】伝達関数Ｖｏｕｔ／Ｖｉｎは、次の式（７
）で与えられるような−３ｄｂ周波数をもって、ハイパ
ス周波数特性を有している。
）で与えられるような−３ｄｂ周波数をもって、ハイパ
ス周波数特性を有している。
【数６】
また、関係のある周波数バンドにおけるゲインは次の式
（８）で与えられる。
（８）で与えられる。
【数７】
ここに、Ｒ５ ＝ Ｒ５ａ ＋ Ｒ５ｂ，Ｒ６ ＝ Ｒ
６ａ ＋ Ｒ６ｂ， τ１ ＝ Ｒ１Ｃ１， ｇ２ ＝ Ｊ２／４Ｖｔ，そして ｒｅ ＝ ２Ｖｔ／Ｊ１， である。
６ａ ＋ Ｒ６ｂ， τ１ ＝ Ｒ１Ｃ１， ｇ２ ＝ Ｊ２／４Ｖｔ，そして ｒｅ ＝ ２Ｖｔ／Ｊ１， である。
【００３４】回路の高周波におけるバンド幅は、入力デ
バイスの遷移（ｔｒａｎｓｉｔｉｏｎ）周波数ｆｔが十
分に高いときには、増幅器の低い入力抵抗値とともに、
ＭＲ素子Ｒｍｒから入力デバイスへのリード線のインダ
クタンスによって制限を受けることがある。そして、増
幅器の高周波のバンド幅に対する表現は次の式（９）で
なされる。
バイスの遷移（ｔｒａｎｓｉｔｉｏｎ）周波数ｆｔが十
分に高いときには、増幅器の低い入力抵抗値とともに、
ＭＲ素子Ｒｍｒから入力デバイスへのリード線のインダ
クタンスによって制限を受けることがある。そして、増
幅器の高周波のバンド幅に対する表現は次の式（９）で
なされる。
【数８】
ここに、ＬｉはＭＲ素子から増幅器へのリード線の差動
的な直列インダクタンスであり、また、Ｒｉは増幅器の
入力ループにおける抵抗値の和である。また、Ｒｉ ＝
Ｒｍｒ ＋ ２ｒｅ ＋ （２ｒｂｂ’／β）であり
、ここに、ｒｂｂ’は各入力トランジスタに関連してい
るベース拡散抵抗値である。
的な直列インダクタンスであり、また、Ｒｉは増幅器の
入力ループにおける抵抗値の和である。また、Ｒｉ ＝
Ｒｍｒ ＋ ２ｒｅ ＋ （２ｒｂｂ’／β）であり
、ここに、ｒｂｂ’は各入力トランジスタに関連してい
るベース拡散抵抗値である。
【００３５】
【発明の効果】以上説明されたように、その大きさが磁
気抵抗（ＭＲ）素子によって生成された信号を表してい
る電気的出力信号を生成し、また、前記素子とその（外
部）環境との間の短絡から前記ＭＲ素子を保護するため
の増幅器回路が、この発明によって提供される。
気抵抗（ＭＲ）素子によって生成された信号を表してい
る電気的出力信号を生成し、また、前記素子とその（外
部）環境との間の短絡から前記ＭＲ素子を保護するため
の増幅器回路が、この発明によって提供される。
【図１】この発明の原理を具体化する回路の基本的なコ
ンセプトを例示する概略図である。
ンセプトを例示する概略図である。
【図２】この発明を具体化する低雑音の増幅器回路の好
適な実施例の回路図である。
適な実施例の回路図である。
【図３】回路トポロジと入力トランジスタのベースの寄
生容量との関数としての短絡電流を描いている、短絡電
流−時間のプロットである。
生容量との関数としての短絡電流を描いている、短絡電
流−時間のプロットである。
１０ 入力段階
１１ バッファ／増幅器
ｇ１、ｇ２ 相互コンダクタンス作動増幅器（ＯＴＡ
）Ｒｍｒ 磁気抵抗（ＭＲ）素子
）Ｒｍｒ 磁気抵抗（ＭＲ）素子
Claims (18)
- 【請求項１】大きさが磁気抵抗素子によって生成された
信号を表している電気的出力信号を生成し、これと同時
に、磁気抵抗素子とその外部環境との間の短絡から磁気
抵抗素子を保護するための回路であって、磁気抵抗素子
をバイアス電流をもってバイアスし、信号電流を増幅し
て、磁気抵抗素子をして、ｄＲｈ／Ｒｈに対応するとと
もに、ｄｃオフセット・エラーの小さい回路出力信号を
生成するための第１のフィードバック・ループを含んで
なる手段および磁気抵抗素子がある予め選択された基準
電位に保持されることを確実にし、これと同時に、磁気
抵抗素子とその外部環境との間に短絡が生じたときでも
、磁気抵抗素子を損傷するほどの電流が流れないことを
確実にするための第２のフィードバック・ループを含ん
でなる、磁気抵抗素子の信号増幅兼短絡保護回路。 - 【請求項２】前記保護回路には少なくとも一対の入力バ
イポーラ・トランジスタが含まれており、前記フィード
バック・ループは、それぞれの対の各入力トランジスタ
のベースに対して共通に接続された、それぞれのフィー
ドバック・ループの出力によって相互に接続されている
、請求項１に記載の磁気抵抗素子の信号増幅兼短絡保護
回路。 - 【請求項３】２個の端子を有する１個の磁気抵抗素子を
含んでおり、且つ少なくとも１対のバイポーラ入力トラ
ンジスタのそれぞれのエミッタは、前記保護回路の雑音
を小さくして信号電流のセンスをするために、磁気抵抗
素子の対向する端子に接続されている、請求項１に記載
の磁気抵抗素子の信号増幅兼短絡保護回路。 - 【請求項４】基準電位と外部環境の電位との間の差が減
少するにつれて短絡保護の程度が増大し、且つこれと逆
の関係が成立する、請求項１に記載の磁気抵抗素子の信
号増幅兼短絡保護回路。 - 【請求項５】バイアス電流が減少するにつれて短絡保護
の程度が増大し、且つ、これと逆の関係が成立する、請
求項１に記載の磁気抵抗素子の信号兼短絡保護回路。 - 【請求項６】各フィードバック・ループには、エラー電
圧をコントロール電流出力に変換するための、それぞれ
の相互コンダクタンス作動増幅器が含まれている、請求
項１に記載の磁気抵抗素子の信号兼短絡保護回路。 - 【請求項７】１個の磁気抵抗素子および少なくとも一対
のバイポーラ入力トランジスタを含んでおり、前記第１
のフィードバック・ループに対する相互コンダクタンス
作動増幅器は、それぞれの入力トランジスタ対のベース
間の電位を調節するための差動的なコントロール電流出
力を生成して、磁気抵抗素子が予め規定されたバイアス
電流におけるバイアスが維持されるように、各入力トラ
ンジスタ対の間で基準電流が等しく分流されることが確
実にされる、請求項６に記載の磁気抵抗素子の信号兼短
絡保護回路。 - 【請求項８】前記第２のフィードバック・ループに対す
る相互コンダクタンス作動増幅器は、その和がある所定
の基準電流に実質的に等しいようなそれぞれのエミッタ
電流を生成する、各バイポーラ入力トランジスタの対の
ベースに対して実質的に等しい大きさの電流を生成する
ものである、請求項７に記載の磁気抵抗素子の信号増幅
兼短絡保護回路。 - 【請求項９】少なくとも一対のバイポーラ入力トランジ
スタを含んでいて、前記第１のフィードバック・ループ
は、回路の低周波応答を定めるために、各対の入力トラ
ンジスタの間で並列にされている抵抗（Ｒ１）およびコ
ンデンサ（Ｃ１）から導出されたインピーダンスを含み
、また、該回路の優勢なゼロ周波数は優勢なポール周波
数を下回ってハイ・パス特性をもたらすようにされてい
る、請求項１に記載の磁気抵抗素子の信号増幅兼短絡保
護回路。 - 【請求項１０】前記コンデンサは前記抵抗によって発生
された雑音を分路する、請求項９に記載の磁気抵抗素子
の信号増幅兼短絡保護回路。 - 【請求項１１】前記第２のフィードバック・ループには
、抵抗（Ｒ２）およびコンデンサ（Ｃ２）が並列にされ
て含まれており、短絡が終止する後まで、前記第２のル
ープのこのような短絡に対する応答が遅れるようにされ
ている、請求項１に記載の磁気抵抗素子の信号増幅兼短
絡保護回路。 - 【請求項１２】前記回路出力信号のバンド幅およびレベ
ルをそれぞれに増大するように、前記回路出力信号のバ
ッファ操作をし、更に増幅するための手段、を含んでい
る、請求項１に記載の磁気抵抗素子の信号増幅兼短絡保
護回路。 - 【請求項１３】前記回路出力信号におけるｄｃオフセッ
トを小さくして、前記素子を通して加えられたときの前
記バイアス電流の大きさが正確であることを確実にする
ように、実質的に等しい差動的なフィードフォワード電
流（Ｊｆｆ１、Ｊｆｆ２）を生成するための手段を含ん
でいる、請求項１に記載の磁気抵抗素子の信号増幅兼短
絡保護回路。 - 【請求項１４】１個の磁気抵抗素子、少なくとも一対の
バイポーラ入力トランジスタ、エラー電圧をコントロー
ル電流出力に変換するために各フィードバック・ループ
の一部を形成する、それぞれの相互コンダクタンス作動
増幅器および前記回路出力信号におけるｄｃオフセット
を小さくして、磁気抵抗素子を通して加えられたときの
前記バイアス電流の大きさが正確であることを確保する
ように、実質的に等しい差動的なフィードフォワード電
流（Ｊｆｆ１、Ｊｆｆ２）を生成するための手段を含ん
でおり、前記第１のフィードバック・ループは、回路の
低周波応答を定めるために、各対の入力トランジスタの
間で並列にされている抵抗（Ｒ１）およびコンデンサ（
Ｃ１）から導出されたインピーダンスを含み、また、前
記回路の優勢なゼロ周波数は優勢なポール周波数を下回
ってハイ・パス特性をもたらすようにされており、前記
コンデンサは、双方の前記フィードバック・ループの相
互コンダクタンス作動増幅器による抵抗および前記フィ
ードフォワード電流（Ｊｆｆ１およびＪｆｆ２）によっ
て発生された雑音の分路をする作用をする、請求項１に
記載の磁気抵抗素子の信号増幅兼短絡保護回路。 - 【請求項１５】共通モードのフィードフォワード電流（
Ｊｆｆ３）を生成するための手段および前記フィードフ
ォワード電流を、統計的に名目上の条件下で、前記予め
選択された基準電位に正確に等しくなるように、磁気抵
抗素子の電気的な中心における電位に維持するべく調節
するための手段を含んでいる、請求項１に記載の磁気抵
抗素子の信号増幅兼短絡保護回路。 - 【請求項１６】大きさが磁気抵抗素子によって生成され
た信号を表している電気的出力信号を生成し、これと同
時に、磁気抵抗素子とその外部環境との間の短絡から磁
気抵抗素子を保護するための回路であって、１個の磁気
抵抗素子、磁気抵抗素子をバイアス電流をもってバイア
スし、信号電流を増幅して、磁気抵抗素子をして、ｄＲ
ｈ／Ｒｈに対応するとともに、いかなるｄｃオフセット
・エラーでも小さくされるような回路出力信号を生成す
るための第１のフィードバック・ループを含んでなる手
段、および磁気抵抗素子がある予め選択された基準電位
に保持されることを確実にし、これと同時に、磁気抵抗
素子とその外部環境との間に短絡が生じたときでも、磁
気抵抗素子を損傷するのに十分な電流が流れないことを
確実にするための第２のフィードバック・ループを含ん
でなる磁気抵抗素子の信号増幅兼短絡保護回路。 - 【請求項１７】大きさが磁気抵抗素子によって生成され
た信号を表している電気的出力信号を生成し、これと同
時に、磁気抵抗素子とその外部環境との間の短絡から前
記磁気抵抗素子を保護するための回路であって、第１お
よび第２の端子を有する１個の磁気抵抗素子、磁気抵抗
素子を通る電流を生成するために、前記第１の端子に結
合されている電流源、少なくとも一対のバイポーラ・ト
ランジスタを有し、２個の出力端子をも有している入力
段階であって、磁気抵抗素子の双方の前記端子は、磁気
抵抗素子を通して流れる前記電流の時間的な平均値から
の電流のズレ増幅をするために、各対の前記トランジス
タのエミッタに結合されているもの、前記入力段階にお
ける前記出力端子間で時間的に平均された電位をセンス
して、コントロール信号を生成するために、各対の前記
トランジスタのコレクタに結合されている第１のフィー
ドバック回路手段であって、前記コントロール信号は、
前記出力端子間での前記時間的に平均されたオフセット
電位を実質的に除去するために、各対の前記トランジス
タのベースに結合されているもの、前記端子間の実質的
に中央の磁気抵抗素子の中心的な電位をセンスするため
に、磁気抵抗素子の前記端子を横切って結合されている
回路手段、磁気抵抗素子のセンスされた中心的な電位と
ある所定の基準電位との間の差に応答して、コントロー
ル信号を生成するための、第２のフィードバック回路手
段、および前記コントロール信号に応答して、前記トラ
ンジスタのベースに対してバイアス信号を加え、磁気抵
抗素子の前記中心的な電位を前記所定の基準電位に実質
的に維持するとともに、磁気抵抗素子とその外部環境に
沿う任意の点の間で、いかなる偶発的な短絡部を通して
も実質的には電流が流れないことを確実にするための手
段を含んでなる、磁気抵抗素子の信号増幅兼短絡保護回
路。 - 【請求項１８】大きさが磁気抵抗素子によって生成され
た信号を表している電気的出力信号を生成し、これと同
時に、磁気抵抗素子とその外部環境との間の短絡から磁
気抵抗素子を保護するための方法であって、磁気抵抗素
子を通してバイアス電流を生成するために、磁気抵抗素
子の２個の端子の一方に電流源を結合するステップ、少
なくとも２個のバイポーラ・トランジスタと出力端子と
を有する入力段階を備えるステップ、前記バイアス電流
の時間的な平均値からの電流のズレを増幅するために、
磁気抵抗素子の双方の端子を前記トランジスタのエミッ
タに結合するステップ、前記出力端子間で時間的に平均
された電位をセンスして、差動的なコントロール信号を
生成するために、前記トランジスタのコレクタに第１の
フィードバック回路手段を結合し、そして、前記出力端
子間での時間的に平均されたオフセット電位を実質的に
除去するために、前記トランジスタのベースに前記コン
トロール信号を結合するステップ、双方の端子間の実質
的に中央の磁気抵抗素子の中心的な電位をセンスするた
めに、磁気抵抗素子の前記双方の端子を横切って別の回
路手段を結合するステップ、磁気抵抗素子のセンスされ
た中心的な電位とある所定の基準電位との間の差に応答
して、２個の実質的に同様なコントロール信号を生成す
るために、第２のフィードバック回路手段を用いるステ
ップおよび前記２個の同様なコントロール信号に応答し
て、前記トランジスタのベースに対してバイアス信号を
加え、前記センスされた中心的な電位を前記所定の基準
電位に実質的に維持するとともに、磁気抵抗素子とその
外部環境に沿う任意の点の間で、いかなる偶発的な短絡
部を通しても実質的には電流が流れないことを確実にす
るステップを含んでなる、磁気抵抗素子を保護するため
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US517093 | 1983-07-25 | ||
| US07/517,093 US5103353A (en) | 1990-05-01 | 1990-05-01 | Low noise amplifier with short circuit protection for signals from magnetoresistive element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04228101A true JPH04228101A (ja) | 1992-08-18 |
| JP2574953B2 JP2574953B2 (ja) | 1997-01-22 |
Family
ID=24058329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103459A Expired - Fee Related JP2574953B2 (ja) | 1990-05-01 | 1991-04-09 | 磁気抵抗素子の信号増幅兼短絡保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5103353A (ja) |
| EP (1) | EP0455472B1 (ja) |
| JP (1) | JP2574953B2 (ja) |
| DE (1) | DE69103321T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122915A (en) * | 1990-09-26 | 1992-06-16 | Minnesota Mining And Manufacturing Company | Low-noise preamplifier for magneto-resistive heads |
| US5204789A (en) * | 1991-01-31 | 1993-04-20 | International Business Machines Corporation | Low noise voltage-biasing amplifier for magnetoresistive element |
| US5323278A (en) * | 1992-09-17 | 1994-06-21 | International Business Machines Corporation | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications |
| US5309295A (en) * | 1992-10-08 | 1994-05-03 | International Business Machines Corporation | Method and apparatus for biasing a magneto-resistive head |
| MY112702A (en) * | 1992-10-30 | 2001-08-30 | Sony Corp | Reproducing circuit for a magnetic head. |
| US5327303A (en) * | 1992-12-18 | 1994-07-05 | Seagate Technology, Inc. | MR preamplifier having feedback loops for minimizing differential low frequency components and regulating common mode low frequency components of the preamplifier output signal |
| KR100309085B1 (ko) * | 1993-10-06 | 2001-12-17 | 요트.게.아. 롤페즈 | 기록매체상의트랙으로부터정보를판독하는장치 |
| US5712739A (en) * | 1993-11-08 | 1998-01-27 | Kabushiki Kaisha Toshiba | Magnetic disk drive system with a composite head unit including a magnetoresistive read only head and an inductive write only head |
| US5444579A (en) * | 1993-12-17 | 1995-08-22 | Imp, Inc. | Preamplifier of a signal from a variable resistance sensor, and a current source |
| US5534818A (en) * | 1993-12-30 | 1996-07-09 | Vtc Inc. | Preamplifier noise filtering circuit |
| US5426542A (en) * | 1994-01-21 | 1995-06-20 | Seagate Technology, Inc. | Electronically coupled high-impedance magnetoresistive preamplifier |
| CA2162515C (en) * | 1994-12-22 | 2000-03-21 | Leonard George Cohen | Jumper tracing system |
| EP0720150B1 (en) * | 1994-12-30 | 2003-10-15 | STMicroelectronics, Inc. | Symmetrical resistive transducer biasing circuit and methods |
| US5770968A (en) * | 1994-12-30 | 1998-06-23 | Sgs-Thomson Microelectronics, Inc. | Differential amplifier with proxy load for control of output common mode range |
| GB2297447A (en) * | 1995-01-27 | 1996-07-31 | Seagate Microelectron Ltd | Amplifier |
| US6341046B1 (en) * | 1995-04-14 | 2002-01-22 | Agere Systems Guardian Corp. | Current biasing voltage sensing preamplifier for magnetoresistive heads |
| US5680280A (en) * | 1995-09-11 | 1997-10-21 | Texas Instruments Incorporated | Magnetic field sensor using heterojunction bipolar transistors |
| US6038090A (en) * | 1996-04-03 | 2000-03-14 | International Business Machines Corporation | Method and apparatus for improving baseline recovery of an MR head using a programmable recovery time constant |
| US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
| US5834952A (en) * | 1996-10-10 | 1998-11-10 | Vtc Inc. | Open-loop current mode biasing scheme for MR head |
| US5812019A (en) * | 1997-01-10 | 1998-09-22 | Vtc Inc. | Open-loop MR biasing circuit with high power supply and common mode rejection |
| US6134060A (en) * | 1997-06-10 | 2000-10-17 | Stmicroelectronics, Inc. | Current bias, current sense for magneto-resistive preamplifier, preamplifying integrated circuit, and related methods |
| US6005733A (en) * | 1997-06-12 | 1999-12-21 | Vtc, Inc. | Preamplifier bias circuit for use in an AC coupled magnetoresistive read head amplifier |
| US6331921B1 (en) * | 1998-07-06 | 2001-12-18 | Agilent Technologies, Inc | Magneto-resistive head read amplifier |
| JP2000195023A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置 |
| US6252735B1 (en) * | 1999-02-25 | 2001-06-26 | International Business Machines Corporation | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements |
| US6606212B1 (en) | 1999-03-17 | 2003-08-12 | International Business Machines Corporation | Wideband readout of magneto-resistive heads for data storage |
| US6574061B1 (en) | 1999-08-27 | 2003-06-03 | Seagate Technology Llc | Method and apparatus for run-time temperature compensation of giant magnetoresistive head bias current |
| US7151393B2 (en) * | 2004-11-05 | 2006-12-19 | Guzik Technical Enterprises | High-speed write driver |
| US7667914B2 (en) * | 2006-04-17 | 2010-02-23 | Hitachi Global Storage Technologies Netherlands B.V. | Direct coupled wide-bandwidth front-end with smart bias control amplifier |
| JP5439595B2 (ja) * | 2010-05-14 | 2014-03-12 | 株式会社日立製作所 | 磁界角計測装置およびこれを用いた回転角計測装置 |
| US8760790B2 (en) * | 2012-03-08 | 2014-06-24 | Lsi Corporation | Analog tunneling current sensors for use with disk drive storage devices |
| CN106093822B (zh) * | 2016-07-11 | 2023-02-03 | 深圳市知用电子有限公司 | 一种差分电压探头自动校零电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245503A (ja) * | 1986-04-14 | 1987-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 磁気記録検出回路 |
| JPH0294103A (ja) * | 1988-09-28 | 1990-04-04 | Internatl Business Mach Corp <Ibm> | 磁気抵抗素子の保護回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3435867A1 (de) * | 1984-09-29 | 1986-04-10 | Bosch Gmbh Robert | Differentialsensor |
| US4786993A (en) * | 1986-06-30 | 1988-11-22 | International Business Machines Corporation | Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor |
| DE3676825D1 (de) * | 1986-08-05 | 1991-02-14 | Ibm | Verstaerkungssteuerungsschaltung fuer ein wiedergabegeraet in einem magnetischen aufzeichnungssystem, welches ein verfahren mit partieller wiedergabe und hoechster wahrscheinlichkeit verwendet. |
| US4743861A (en) * | 1986-10-27 | 1988-05-10 | International Business Machines Corporation | Frequency response compensation circuit |
-
1990
- 1990-05-01 US US07/517,093 patent/US5103353A/en not_active Expired - Lifetime
-
1991
- 1991-04-09 JP JP3103459A patent/JP2574953B2/ja not_active Expired - Fee Related
- 1991-05-01 DE DE69103321T patent/DE69103321T2/de not_active Expired - Fee Related
- 1991-05-01 EP EP91303921A patent/EP0455472B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245503A (ja) * | 1986-04-14 | 1987-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 磁気記録検出回路 |
| JPH0294103A (ja) * | 1988-09-28 | 1990-04-04 | Internatl Business Mach Corp <Ibm> | 磁気抵抗素子の保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0455472A1 (en) | 1991-11-06 |
| DE69103321T2 (de) | 1995-03-23 |
| EP0455472B1 (en) | 1994-08-10 |
| DE69103321D1 (de) | 1994-09-15 |
| JP2574953B2 (ja) | 1997-01-22 |
| US5103353A (en) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04228101A (ja) | 磁気抵抗素子の信号増幅兼短絡保護回路 | |
| US5444579A (en) | Preamplifier of a signal from a variable resistance sensor, and a current source | |
| JP3571684B2 (ja) | 磁気抵抗非対称性を補正するための装置及び方法 | |
| JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
| EP0009531B1 (en) | Transducer signal amplifier and transducer bias circuits | |
| US5557238A (en) | Differential amplifier with common mode regulation | |
| US6341046B1 (en) | Current biasing voltage sensing preamplifier for magnetoresistive heads | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US7695085B2 (en) | Variable gain amplifier having variable gain DC offset loop | |
| JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
| EP0880822A1 (en) | Method and apparatus providing limiting transimpedance amplification | |
| US6731165B1 (en) | Electronic amplifier | |
| US6404579B1 (en) | Current bias voltage sense single ended preamplifier | |
| JPS63116507A (ja) | 信号周波数応答補償回路 | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US5953173A (en) | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads | |
| US6175276B1 (en) | Indirect emitter-coupling preamplifier for magneto-resistive heads with single-ended feedback | |
| US6847513B2 (en) | Current limiter for magneto-resistive circuit element | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JPS61261917A (ja) | 直流再生回路 | |
| JPH0574123B2 (ja) | ||
| JPH089931Y2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |