JP2002176036A - プラズマリアクタにおけるパルス接地源の使用 - Google Patents
プラズマリアクタにおけるパルス接地源の使用Info
- Publication number
- JP2002176036A JP2002176036A JP2001256505A JP2001256505A JP2002176036A JP 2002176036 A JP2002176036 A JP 2002176036A JP 2001256505 A JP2001256505 A JP 2001256505A JP 2001256505 A JP2001256505 A JP 2001256505A JP 2002176036 A JP2002176036 A JP 2002176036A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- electrical signal
- pedestal
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 146
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000004891 communication Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims 18
- 238000001020 plasma etching Methods 0.000 abstract description 16
- 230000010355 oscillation Effects 0.000 abstract description 4
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 22
- 230000008569 process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 半導体基板のペデスタルを高電圧パワー
バイアス振動サイクルの一部において接地し、それによ
り、プラズマリアクタ動作中のフィーチャー帯電の有害
な作用を低減または排除するための方法および装置。
バイアス振動サイクルの一部において接地し、それによ
り、プラズマリアクタ動作中のフィーチャー帯電の有害
な作用を低減または排除するための方法および装置。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマリアクタ
の装置およびプロセスに関する。さらに詳細には、本発
明は、プラズマリアクタ装置の半導体基板のペデスタル
を、正電圧のパワーバイアス振動サイクルの一部の期間
において接地してプラズマのイオン粒子のエネルギーを
増大させ、それにより、プラズマリアクタを用いてエッ
チングされている基板に関するフィーチャー帯電効果を
増大させることに関する。
の装置およびプロセスに関する。さらに詳細には、本発
明は、プラズマリアクタ装置の半導体基板のペデスタル
を、正電圧のパワーバイアス振動サイクルの一部の期間
において接地してプラズマのイオン粒子のエネルギーを
増大させ、それにより、プラズマリアクタを用いてエッ
チングされている基板に関するフィーチャー帯電効果を
増大させることに関する。
【０００２】
【従来の技術】電子部品の高性能化、低コスト化、小型
化、および集積回路の高密度化は、コンピュータ産業に
おける現在の課題である。集積回路の密度を増大するた
めに一般に用いられている技術の一つは、複数の能動部
品および受動部品の層を、これらの層の各々の上に形成
されたデバイス間のマルチレベルの電気的相互連結を可
能にするように交互に積み重ねることを含む。このマル
チレベルの電気相互連結は、概して、部品層を互いに分
離させる誘電体層を通って延在する、金属が充填された
複数のビア（ｖｉａ）（「コンタクト」）により達成さ
れる。これらのビアは、概して、各誘電体層内に、当業
界で知られているエッチング方法、例えばプラスチック
エッチングを用いてエッチングすることにより形成され
る。プラズマエッチングは、また、集積回路の電子素子
のための種々のフィーチャーの形成において用いられ
る。さらに、コンデンサ誘電体内のコンデンサの壁部の
フィーチャーをエッチングし、かつ、エッチングされた
誘電体の周囲に残りのコンデンサ構造体を形成すること
により、垂直なコンデンサが形成され得る。典型的に
は、コンデンサの静電容量は、誘電材料内でエッチング
されるコンデンサの壁の表面積に比例する。
化、および集積回路の高密度化は、コンピュータ産業に
おける現在の課題である。集積回路の密度を増大するた
めに一般に用いられている技術の一つは、複数の能動部
品および受動部品の層を、これらの層の各々の上に形成
されたデバイス間のマルチレベルの電気的相互連結を可
能にするように交互に積み重ねることを含む。このマル
チレベルの電気相互連結は、概して、部品層を互いに分
離させる誘電体層を通って延在する、金属が充填された
複数のビア（ｖｉａ）（「コンタクト」）により達成さ
れる。これらのビアは、概して、各誘電体層内に、当業
界で知られているエッチング方法、例えばプラスチック
エッチングを用いてエッチングすることにより形成され
る。プラズマエッチングは、また、集積回路の電子素子
のための種々のフィーチャーの形成において用いられ
る。さらに、コンデンサ誘電体内のコンデンサの壁部の
フィーチャーをエッチングし、かつ、エッチングされた
誘電体の周囲に残りのコンデンサ構造体を形成すること
により、垂直なコンデンサが形成され得る。典型的に
は、コンデンサの静電容量は、誘電材料内でエッチング
されるコンデンサの壁の表面積に比例する。
【０００３】プラズマエッチングにおいては、グロー放
電を用いて、反応種、例えば、原子、ラジカル、および
／またはイオンを、バルクガス中の比較的不活性のガス
分子、例えば、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、ＣＨ2Ｆ2、Ｓ
Ｆ6または他のフレオンガスおよびそれらの混合物など
のフッ素化ガスを、キャリヤガス、例えば、アルゴン、
ヘリウム、ネオン、クリプトン、酸素またはそれらの混
合物と組み合わせることにより生成する。本質的には、
プラズマエッチングプロセスは、１）バルクガスからプ
ラズマ中に反応種を発生させること、２）エッチングさ
れている材料の表面に反応種が拡散すること、３）エッ
チングされている材料の表面に反応種が吸収されるこ
と、４）揮発性副生物の生成をもたらす化学反応が生じ
ること、５）エッチングされている材料の表面から副生
物が脱離されること、および、６）脱離された副生物が
バルクガス中に拡散することを含む。
電を用いて、反応種、例えば、原子、ラジカル、および
／またはイオンを、バルクガス中の比較的不活性のガス
分子、例えば、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、ＣＨ2Ｆ2、Ｓ
Ｆ6または他のフレオンガスおよびそれらの混合物など
のフッ素化ガスを、キャリヤガス、例えば、アルゴン、
ヘリウム、ネオン、クリプトン、酸素またはそれらの混
合物と組み合わせることにより生成する。本質的には、
プラズマエッチングプロセスは、１）バルクガスからプ
ラズマ中に反応種を発生させること、２）エッチングさ
れている材料の表面に反応種が拡散すること、３）エッ
チングされている材料の表面に反応種が吸収されるこ
と、４）揮発性副生物の生成をもたらす化学反応が生じ
ること、５）エッチングされている材料の表面から副生
物が脱離されること、および、６）脱離された副生物が
バルクガス中に拡散することを含む。
【０００４】図４に示されているように、プラズマエッ
チングプロセスにおいて用いられる装置２００は、第１
ＡＣ（交流電流）電源２０４と電気的に連通しているエ
ッチングチャンバ２０２からなる。エッチングチャンバ
２０２は、さらに、半導体基板２０８を支持するための
ペデスタル２０６と、ペデスタル２０６に対向する電極
２１２とを含む。電極２１２は、第２ＡＣ電源２１４と
電気的に連通している。ペデスタル２０６はＡＣ電源２
１６を有する。電極２１２および電源２１４は、誘導結
合プラズマ源、マイクロ波プラズマ源、または任意の適
切な種類のプラズマ源であり得る。
チングプロセスにおいて用いられる装置２００は、第１
ＡＣ（交流電流）電源２０４と電気的に連通しているエ
ッチングチャンバ２０２からなる。エッチングチャンバ
２０２は、さらに、半導体基板２０８を支持するための
ペデスタル２０６と、ペデスタル２０６に対向する電極
２１２とを含む。電極２１２は、第２ＡＣ電源２１４と
電気的に連通している。ペデスタル２０６はＡＣ電源２
１６を有する。電極２１２および電源２１４は、誘導結
合プラズマ源、マイクロ波プラズマ源、または任意の適
切な種類のプラズマ源であり得る。
【０００５】エッチングチャンバ２０２において、プラ
ズマ２２２が、第１電源２０４からのＡＣエネルギー
を、エッチングチャンバ２０２内のガス雰囲気中と、可
動の正帯電粒子および負帯電粒子ならびに反応種を含む
プラズマ２２２とに誘導連結することにより開始および
維持される。電界が、プラズマ２２２の周囲のシース層
２２４において展開し、帯電種（図示せず）を静電結合
により半導体基板２０８に向かって加速させる。
ズマ２２２が、第１電源２０４からのＡＣエネルギー
を、エッチングチャンバ２０２内のガス雰囲気中と、可
動の正帯電粒子および負帯電粒子ならびに反応種を含む
プラズマ２２２とに誘導連結することにより開始および
維持される。電界が、プラズマ２２２の周囲のシース層
２２４において展開し、帯電種（図示せず）を静電結合
により半導体基板２０８に向かって加速させる。
【０００６】エッチングを補助するために、プラズマ２
２２と半導体基板２０８との電位差を、ペデスタルのバ
イアス電源２１６からの振動バイアスパワーをペデスタ
ル２０６に加えることにより、図５に示されているよう
に（かかる振動中の電圧プロファイルを示す）変調する
ことができる。正電圧の位相２３２の間、基板は、プラ
ズマ電位２３６を有するプラズマシース１２４を横切る
ための十分なエネルギーを有する電子から電子流を集め
る（図５Ａを参照のこと）。瞬間プラズマ電位と表面電
位との差がシース電位の電圧降下２３８を画定する。プ
ラズマ電位が表面電位よりも正極性であるため、この降
下は、電子の流れを遅延させる極性を有する。それゆ
え、この遅延電位よりも大きいエネルギーを有する電子
のみが基板により集められる。負電圧の位相２３４の
間、陽イオンが基板により集められる。これらのイオン
はシース電圧降下２３８により加速されて基板を打つ。
しかし、フィーチャーが、これらのフィーチャーに注入
されるイオンおよび電子の軌道を変更するのに十分に帯
電されているならば、プラズマエッチングの成果が、プ
ロファイル修正を含んで生じ得ることが知られている。
２２と半導体基板２０８との電位差を、ペデスタルのバ
イアス電源２１６からの振動バイアスパワーをペデスタ
ル２０６に加えることにより、図５に示されているよう
に（かかる振動中の電圧プロファイルを示す）変調する
ことができる。正電圧の位相２３２の間、基板は、プラ
ズマ電位２３６を有するプラズマシース１２４を横切る
ための十分なエネルギーを有する電子から電子流を集め
る（図５Ａを参照のこと）。瞬間プラズマ電位と表面電
位との差がシース電位の電圧降下２３８を画定する。プ
ラズマ電位が表面電位よりも正極性であるため、この降
下は、電子の流れを遅延させる極性を有する。それゆ
え、この遅延電位よりも大きいエネルギーを有する電子
のみが基板により集められる。負電圧の位相２３４の
間、陽イオンが基板により集められる。これらのイオン
はシース電圧降下２３８により加速されて基板を打つ。
しかし、フィーチャーが、これらのフィーチャーに注入
されるイオンおよび電子の軌道を変更するのに十分に帯
電されているならば、プラズマエッチングの成果が、プ
ロファイル修正を含んで生じ得ることが知られている。
【０００７】図６に、プラズマエッチングのプロセスに
おける半導体デバイス上での帯電の現象が示されてい
る。エッチングされる材料層２４４が、半導体基板２４
２の上に積層されて示されている。パターン化されたフ
ォトレジスト層２４６がビアのエッチングのために材料
層２４４の上に設けられている。プラズマエッチングプ
ロセス中に、パターン化されたフォトレジスト層２４６
および材料層２４４が、正帯電イオン２４８および負帯
電電子２５２により衝撃を与えられる。この衝撃が、パ
ターン化されたフォトレジスト層２４６および／または
半導体基板２４２上に電荷分布を展開させる。この電荷
分布は、一般に「フィーチャー帯電」と呼ばれている。
おける半導体デバイス上での帯電の現象が示されてい
る。エッチングされる材料層２４４が、半導体基板２４
２の上に積層されて示されている。パターン化されたフ
ォトレジスト層２４６がビアのエッチングのために材料
層２４４の上に設けられている。プラズマエッチングプ
ロセス中に、パターン化されたフォトレジスト層２４６
および材料層２４４が、正帯電イオン２４８および負帯
電電子２５２により衝撃を与えられる。この衝撃が、パ
ターン化されたフォトレジスト層２４６および／または
半導体基板２４２上に電荷分布を展開させる。この電荷
分布は、一般に「フィーチャー帯電」と呼ばれている。
【０００８】フィーチャー帯電を生じさせるためには、
正帯電イオン２４８と負帯電電子２５２とを分離しなけ
ればならない。正帯電イオン２４８と負帯電電子２５２
とは、エッチングされている構造体により、および、エ
ッチングされているフィーチャーに近づくときの陽イオ
ンと電子との方向性およびエネルギーの差により分離さ
れる。構造体（この例においてはビア２５４）がエッチ
ングにより形成されるにしたがって、アスペクト比（幅
に対する高さの比）がより一層大きくなる。プラズマエ
ッチング中に、正帯電イオン２４８は、正帯電イオン２
４８付近の矢印により示されているように、パターン化
されたフォトレジスト層２４６および材料層２４４に向
かって相対的に垂直方向に加速される。しかし、負帯電
電子２５２は、半導体基板２４２のＡＣバイアス電源か
ら受ける影響が正帯電イオンよりも少なく、それゆえ、
負帯電電子２５２付近の矢印で示されているように、よ
りランダムな等方性を有して移動する。したがって、正
帯電イオン２４８が、概して、負帯電電子２５２よりも
基板に向かって垂直方向に移動しようとするため、ビア
２５４の底部２５６に正電荷の蓄積が生じる。このよう
にして、十分に高いアスペクト比を有する構造物はいず
れも、フォトレジスト層、および、材料層２４４の距離
Ａまでの上部（すなわち「−」が付された部分）にて、
より負に帯電し、ビア底２５６と、ビア底２５６付近の
ビア２５４の側壁（すなわち「＋」が付された部分）に
て、より正に帯電する傾向を有する。
正帯電イオン２４８と負帯電電子２５２とを分離しなけ
ればならない。正帯電イオン２４８と負帯電電子２５２
とは、エッチングされている構造体により、および、エ
ッチングされているフィーチャーに近づくときの陽イオ
ンと電子との方向性およびエネルギーの差により分離さ
れる。構造体（この例においてはビア２５４）がエッチ
ングにより形成されるにしたがって、アスペクト比（幅
に対する高さの比）がより一層大きくなる。プラズマエ
ッチング中に、正帯電イオン２４８は、正帯電イオン２
４８付近の矢印により示されているように、パターン化
されたフォトレジスト層２４６および材料層２４４に向
かって相対的に垂直方向に加速される。しかし、負帯電
電子２５２は、半導体基板２４２のＡＣバイアス電源か
ら受ける影響が正帯電イオンよりも少なく、それゆえ、
負帯電電子２５２付近の矢印で示されているように、よ
りランダムな等方性を有して移動する。したがって、正
帯電イオン２４８が、概して、負帯電電子２５２よりも
基板に向かって垂直方向に移動しようとするため、ビア
２５４の底部２５６に正電荷の蓄積が生じる。このよう
にして、十分に高いアスペクト比を有する構造物はいず
れも、フォトレジスト層、および、材料層２４４の距離
Ａまでの上部（すなわち「−」が付された部分）にて、
より負に帯電し、ビア底２５６と、ビア底２５６付近の
ビア２５４の側壁（すなわち「＋」が付された部分）に
て、より正に帯電する傾向を有する。
【０００９】図７に示されているように、開口部の側壁
の上部が負に帯電していることにより、正電荷は側壁に
向かって偏向するように移動する。さらに、正に帯電し
たビア底２５６もまた、イオン速度の垂直方向成分を減
少させ、それにより、最初の偏向の相対的な作用を増大
させる。この偏向は、ビア底２５６付近の側壁２５８へ
のイオン衝撃を生じさせる。これは、エッチングされる
フィーチャーの、図７に示されているような凹角輪郭を
有する部分を発生させることができる。このような輪郭
は多数のフィルムのエッチングにおいて有用であろう。
例えば、金属薄膜内の凹角輪郭は、隣接するコンタクト
のショートに関するアライメント許容差を、金属ライン
の寸法を金属ラインがその下の層と接する際に収縮させ
ることにより増大させ得る。さらに、これらのイオンを
用いて「バルジ（膨らみ）」（ｂｕｌｇｅ）をＢＰＳＧ
などの誘電膜にエッチングすることができる。この場
合、フィーチャー帯電がフィーチャー内の所定の場所に
て偏向イオンの積み重ねを生じて、フィーチャーの拡が
りが幾分生じる。
の上部が負に帯電していることにより、正電荷は側壁に
向かって偏向するように移動する。さらに、正に帯電し
たビア底２５６もまた、イオン速度の垂直方向成分を減
少させ、それにより、最初の偏向の相対的な作用を増大
させる。この偏向は、ビア底２５６付近の側壁２５８へ
のイオン衝撃を生じさせる。これは、エッチングされる
フィーチャーの、図７に示されているような凹角輪郭を
有する部分を発生させることができる。このような輪郭
は多数のフィルムのエッチングにおいて有用であろう。
例えば、金属薄膜内の凹角輪郭は、隣接するコンタクト
のショートに関するアライメント許容差を、金属ライン
の寸法を金属ラインがその下の層と接する際に収縮させ
ることにより増大させ得る。さらに、これらのイオンを
用いて「バルジ（膨らみ）」（ｂｕｌｇｅ）をＢＰＳＧ
などの誘電膜にエッチングすることができる。この場
合、フィーチャー帯電がフィーチャー内の所定の場所に
て偏向イオンの積み重ねを生じて、フィーチャーの拡が
りが幾分生じる。
【００１０】図８に示されているように、負に帯電され
たフォトレジスト層２４６、および材料層２４４の上部
が、負帯電電子２５２をビア２５４に入らないように偏
向させ、または、負帯電電子２５２がビア２５４に入る
際の速度を遅くする。これらの現象は共に電荷斥力によ
り生じ、共にエッチングプロファイルを変えることがで
きる。この種の現象は、一般に「電子シェーデング」
（ｅｌｅｃｔｒｏｎ ｓｈａｄｉｎｇ）として知られて
いる。
たフォトレジスト層２４６、および材料層２４４の上部
が、負帯電電子２５２をビア２５４に入らないように偏
向させ、または、負帯電電子２５２がビア２５４に入る
際の速度を遅くする。これらの現象は共に電荷斥力によ
り生じ、共にエッチングプロファイルを変えることがで
きる。この種の現象は、一般に「電子シェーデング」
（ｅｌｅｃｔｒｏｎ ｓｈａｄｉｎｇ）として知られて
いる。
【００１１】
【発明が解決しようとする課題】したがって、フィーチ
ャー帯電の制御可能な作用を最大化または追加するプラ
ズマリアクタを用いる装置およびプロセスを、市場で入
手可能でかつ安価な半導体デバイス製造部品を用い、か
つ複雑な工程を必要とせずに開発することが有利である
ことを理解することができよう。
ャー帯電の制御可能な作用を最大化または追加するプラ
ズマリアクタを用いる装置およびプロセスを、市場で入
手可能でかつ安価な半導体デバイス製造部品を用い、か
つ複雑な工程を必要とせずに開発することが有利である
ことを理解することができよう。
【００１２】
【課題を解決するための手段】本発明は、プラズマリア
クタ内で発生された電子を、フィーチャーに侵入する電
子の能力を最小化するように再配向し、それによりフィ
ーチャー内側の帯電を低減するための装置および方法に
関する。
クタ内で発生された電子を、フィーチャーに侵入する電
子の能力を最小化するように再配向し、それによりフィ
ーチャー内側の帯電を低減するための装置および方法に
関する。
【００１３】本発明の一実施形態は、第１電源と電気的
に連通したエッチングチャンバを含む。エッチングチャ
ンバは、さらに、半導体基板を支持するためのペデスタ
ルと、前記ペデスタルに対向する電極とを含む。電極は
第２電源と電気的に連通している。ペデスタルはＡＣ電
源と電気的に連通している。エッチングチャンバは、第
２ＡＣ電源と電気的に連通している第２の電極を含む。
ペデスタルは、さらに、トリガー可能な高速スイッチと
電気的に連通している。スイッチはトリガーがかかると
閉じて、ペデスタルをグラウンドに短絡させる。ＡＣ電
源がスイッチと単一のラインにより電気的に連通してい
ることが好ましい。
に連通したエッチングチャンバを含む。エッチングチャ
ンバは、さらに、半導体基板を支持するためのペデスタ
ルと、前記ペデスタルに対向する電極とを含む。電極は
第２電源と電気的に連通している。ペデスタルはＡＣ電
源と電気的に連通している。エッチングチャンバは、第
２ＡＣ電源と電気的に連通している第２の電極を含む。
ペデスタルは、さらに、トリガー可能な高速スイッチと
電気的に連通している。スイッチはトリガーがかかると
閉じて、ペデスタルをグラウンドに短絡させる。ＡＣ電
源がスイッチと単一のラインにより電気的に連通してい
ることが好ましい。
【００１４】先に論じたように、プラズマと半導体基板
との電位差は、ペデスタルの電源からの振動パワーを半
導体基板に加えることにより変調することができる。正
電圧の位相の間、基板は、プラズマシースを横切るため
の十分なエネルギーを有する電子から電子流を集める。
瞬間プラズマ電位と表面電位との差がシース電位電圧降
下を画定する。プラズマ電位が表面電位よりも正極性を
有するため、この降下は電子流の速度を遅延させる極性
を有する。したがって、この遅延電位よりも大きいエネ
ルギーを有する電子のみが基板により集められる。負電
圧位相の間は、陽イオンが基板により集められる。これ
らのイオンはシース電圧降下により加速されて基板を打
つ。しかし、本発明は、正電圧位相の間（すなわち負帯
電電子がウェハへ流れる間）にペデスタルを非対称また
は対称に短絡させることを含む。これにより、ウェハへ
の電子の流れを遅らせる電界の増大が生じる。
との電位差は、ペデスタルの電源からの振動パワーを半
導体基板に加えることにより変調することができる。正
電圧の位相の間、基板は、プラズマシースを横切るため
の十分なエネルギーを有する電子から電子流を集める。
瞬間プラズマ電位と表面電位との差がシース電位電圧降
下を画定する。プラズマ電位が表面電位よりも正極性を
有するため、この降下は電子流の速度を遅延させる極性
を有する。したがって、この遅延電位よりも大きいエネ
ルギーを有する電子のみが基板により集められる。負電
圧位相の間は、陽イオンが基板により集められる。これ
らのイオンはシース電圧降下により加速されて基板を打
つ。しかし、本発明は、正電圧位相の間（すなわち負帯
電電子がウェハへ流れる間）にペデスタルを非対称また
は対称に短絡させることを含む。これにより、ウェハへ
の電子の流れを遅らせる電界の増大が生じる。
【００１５】負帯電電子は、半導体基板にてＤＣバイア
スにより受ける作用が正帯電イオンよりも少ないため、
よりランダムに移動する。しかし、本発明に従えば、ペ
デスタルの短絡は、プラズマの電位と半導体基板の電位
との電位差を、正電圧位相の一部において変える。さら
に、表面電位はプラズマ電位よりも負にされているた
め、より高いネルギーの電子のみが、この増大した電位
バリアを克服して表面に到達することができる。これ
は、より多くの帯電、および、フィーチャー底部の正電
圧とフィーチャー上部の負電圧との差の拡大をもたら
す。これは、フィーチャー帯電効果を増大させる。すな
わち、ペデスタルの短絡は、エッチング成果に関するフ
ィーチャー帯電の役割を増大させる。
スにより受ける作用が正帯電イオンよりも少ないため、
よりランダムに移動する。しかし、本発明に従えば、ペ
デスタルの短絡は、プラズマの電位と半導体基板の電位
との電位差を、正電圧位相の一部において変える。さら
に、表面電位はプラズマ電位よりも負にされているた
め、より高いネルギーの電子のみが、この増大した電位
バリアを克服して表面に到達することができる。これ
は、より多くの帯電、および、フィーチャー底部の正電
圧とフィーチャー上部の負電圧との差の拡大をもたら
す。これは、フィーチャー帯電効果を増大させる。すな
わち、ペデスタルの短絡は、エッチング成果に関するフ
ィーチャー帯電の役割を増大させる。
【００１６】トリガー可能な高速スイッチは、好ましく
は、ＡＣ電源のパワー出力により制御される。したがっ
て、ＡＣ電源のパワー出力が、第１の予め決められたレ
ベルに達したとき、第１の信号が、ＡＣ電源から（また
は、ＡＣ電源と連結しているセンサー（図示せず）か
ら）トリガー可能な高速スイッチに、単一のラインを介
して送られる。第１の信号がスイッチにより受信される
と、スイッチは閉じてペデスタルをグラウンドに短絡さ
せる。第２の信号がＡＣ電源から（または、ＡＣ電源と
連結しているセンサー（図示せず）から）送られてスイ
ッチを開き、これがペデスタルの接地を中断させる。第
２の信号は、ＡＣ電源のパワー出力が第２の予め決めら
れたレベルに達したときに、または、予め決められた時
間が経過した後に送られることができる。
は、ＡＣ電源のパワー出力により制御される。したがっ
て、ＡＣ電源のパワー出力が、第１の予め決められたレ
ベルに達したとき、第１の信号が、ＡＣ電源から（また
は、ＡＣ電源と連結しているセンサー（図示せず）か
ら）トリガー可能な高速スイッチに、単一のラインを介
して送られる。第１の信号がスイッチにより受信される
と、スイッチは閉じてペデスタルをグラウンドに短絡さ
せる。第２の信号がＡＣ電源から（または、ＡＣ電源と
連結しているセンサー（図示せず）から）送られてスイ
ッチを開き、これがペデスタルの接地を中断させる。第
２の信号は、ＡＣ電源のパワー出力が第２の予め決めら
れたレベルに達したときに、または、予め決められた時
間が経過した後に送られることができる。
【００１７】このように、本発明は、プラズマエッチン
グの質および効率に影響を与える簡単かつ制御可能な方
法を提供することができ、また、既存の多くのプラズマ
リアクタにおいて容易に実行される。
グの質および効率に影響を与える簡単かつ制御可能な方
法を提供することができ、また、既存の多くのプラズマ
リアクタにおいて容易に実行される。
【００１８】示された例は、プラズマエッチング装置を
用いての開口部の形成に向けられているが、本発明を、
種々のフィーチャー形成およびプラズマプロセスにおい
て用い得ることが理解されるであろう。
用いての開口部の形成に向けられているが、本発明を、
種々のフィーチャー形成およびプラズマプロセスにおい
て用い得ることが理解されるであろう。
【００１９】
【発明の実施の形態】図１〜３を参照すると、本発明に
関する種々の概略図およびグラフが示されている。例示
された図およびグラフは、特定の半導体デバイスの実際
の図を示すものではなく、本発明におけるコンタクトイ
ンタフェースの形成を可能な限り明確かつ十分に示すた
めに用いられた理想的な代表物にすぎないことが理解さ
れるべきである。また、図１〜３に共通の要素は、同一
の番号で表示されている。
関する種々の概略図およびグラフが示されている。例示
された図およびグラフは、特定の半導体デバイスの実際
の図を示すものではなく、本発明におけるコンタクトイ
ンタフェースの形成を可能な限り明確かつ十分に示すた
めに用いられた理想的な代表物にすぎないことが理解さ
れるべきである。また、図１〜３に共通の要素は、同一
の番号で表示されている。
【００２０】図１に示すように、本発明のエッチング装
置の一実施形態である装置１００は、第１電源１０４、
例えばＡＣ電源、マイクロ波電源または任意の適切な電
源などと電気的に連通しているエッチングチャンバ１０
２を含む。エッチングチャンバ１０２は、さらに、半導
体基板１０８を支持するためのペデスタル１０６、およ
び、ペデスタル１０６と対向する電極１１２を含む。典
型的にはコイルまたはコイルの組である電極１１２は、
第２電源１１４と電気的に連通している。ペデスタル１
０６は、ＡＣバイアス電源１１６と電気的に連通してい
る。また、電極１１２は、概して、マイクロ波パワー、
電子サイクロトロン共鳴源、または容量的に連結した高
周波源により駆動されるプラズマ源であることができ
る。多重周波数で容量連結されたパワープラズマ加工ツ
ール（例えば、カリフォルニア州、フレモントのＬａｍ
コーポレーションの「Ｅｘｅｌａｎ」と称されるエッチ
ャー）もまた図１に示されている。ここで２つの周波数
源は、単に、２つの電源の１つにスイッチ回路１２６を
用いるであろう。
置の一実施形態である装置１００は、第１電源１０４、
例えばＡＣ電源、マイクロ波電源または任意の適切な電
源などと電気的に連通しているエッチングチャンバ１０
２を含む。エッチングチャンバ１０２は、さらに、半導
体基板１０８を支持するためのペデスタル１０６、およ
び、ペデスタル１０６と対向する電極１１２を含む。典
型的にはコイルまたはコイルの組である電極１１２は、
第２電源１１４と電気的に連通している。ペデスタル１
０６は、ＡＣバイアス電源１１６と電気的に連通してい
る。また、電極１１２は、概して、マイクロ波パワー、
電子サイクロトロン共鳴源、または容量的に連結した高
周波源により駆動されるプラズマ源であることができ
る。多重周波数で容量連結されたパワープラズマ加工ツ
ール（例えば、カリフォルニア州、フレモントのＬａｍ
コーポレーションの「Ｅｘｅｌａｎ」と称されるエッチ
ャー）もまた図１に示されている。ここで２つの周波数
源は、単に、２つの電源の１つにスイッチ回路１２６を
用いるであろう。
【００２１】エッチングチャンバ１０２において、プラ
ズマ１２２は、第１電源１０４からのエネルギーを、移
動粒子、正帯電粒子および不帯電粒子を含むプラズマ１
２２に誘導結合することにより維持される。電界または
バイアス電圧がプラズマ１２２の周囲のシース層１２４
において発達し、電子およびイオン（図示せず）を静電
結合により半導体基板１０８に向けて加速する。
ズマ１２２は、第１電源１０４からのエネルギーを、移
動粒子、正帯電粒子および不帯電粒子を含むプラズマ１
２２に誘導結合することにより維持される。電界または
バイアス電圧がプラズマ１２２の周囲のシース層１２４
において発達し、電子およびイオン（図示せず）を静電
結合により半導体基板１０８に向けて加速する。
【００２２】ペデスタル１０６は、さらに、グラウンド
１２８への電気路に沿って挿入されたトリガー可能な高
速スイッチ１２６と電気的に連通している。トリガーが
かけられると、スイッチ１２６が閉じて、ペデスタル１
０６をグラウンド１２８に短絡させる。ＡＣ電源１１６
は、好ましくは、信号ライン１３２を有するスイッチ１
２６と電気的に連通している。
１２８への電気路に沿って挿入されたトリガー可能な高
速スイッチ１２６と電気的に連通している。トリガーが
かけられると、スイッチ１２６が閉じて、ペデスタル１
０６をグラウンド１２８に短絡させる。ＡＣ電源１１６
は、好ましくは、信号ライン１３２を有するスイッチ１
２６と電気的に連通している。
【００２３】先に論じたように、ペデスタルのＡＣパル
ス電源１１６からの振動バイアスパワーを、半導体基板
１０８に加えることにより、図２Ａ、２Ｂ、２Ｃ（ペデ
スタルおよびプラズマシースのための電圧プロファイ
ル、ならびにかかる振動の間の電流プロファイルを示
す）に示されているように、プラズマ１２２と半導体基
板１０８との電位差を変えることができる。正電圧位相
１３４の間、基板は、シースを横切るための十分なエネ
ルギーを有する電子から電子流を集める。瞬間プラズマ
電位と表面電位との差がシース電位電圧降下１３７を画
定する。プラズマ電位が表面電位よりも正極性を有する
ため、この降下は電子流の速度を遅延させる極性を有す
る。したがって、この遅延電位よりも大きいエネルギー
を有する電子のみが基板により集められる。負電圧位相
１３６の間、陽イオンが基板により集められる。これら
のイオンはシース電圧降下により加速されて基板を打
つ。しかし、これもまた図２Ａ、２Ｂ、２Ｃに示されて
いるように、本発明は、正電圧位相１３４の間（すなわ
ち、電子がウェハへ流れる間）の期間１３８にペデスタ
ル１０６を短絡させることを含む。正電圧位相１３４の
間のペデスタル１０６の短絡は、非対称的に（１３
９）、または対称的に（１３９’）生じ得る。図２Ａ、
２Ｂ、２Ｃの図２Ａを特に参照すると、電圧プロファイ
ルはｘ軸およびｙ軸を中心として変位された正弦波とし
て示されている。変位された正弦波が示されているが、
電圧は、ｘ軸およびｙ軸を中心として変位された、また
は変位されない波としていかようにも供給され得る。さ
らに、図２Ａを参照すると詳細に示されているように、
正電圧位相１３４におけるペデスタル１０６の非対称な
短絡すなわち接地１３９は、期間１３８において、図２
Ａの、正電圧位相のピークを通って延びるａ軸からｘ軸
に沿って変位されて生じるものとして示されている。し
かし、正電圧位相１３４におけるペデスタル１０６の非
対称な短絡すなわち接地１３９は、所望のエッチングを
もたらす限りにおいては、正電圧位相１３４の間に非対
称にどのように生じてもよい。また、正電圧位相１３４
におけるペデスタル１０６の対称な短絡すなわち接地１
３９’は、期間１３８において、図２Ａの、正電圧位相
のピークを通って延びるｂ軸からｘ軸に沿って両側（左
右）に均一に変位されて生じるものとして示されてい
る。しかし、正電圧位相１３４におけるペデスタル１０
６の対称な短絡すなわち接地１３９は、所望のエッチン
グをもたらす限りにおいては、正電圧位相１３４におい
て任意の期間１３８にｂ軸を中心として対称にどのよう
に生じてもよい。それゆえ、ペデスタル１０６への電気
信号の正位相１３４の間の、ペデスタル１０６を短絡す
なわち接地させるためのスイッチ１２６の閉鎖時の電圧
は、スイッチ１２６が開いているときの正電圧位相１３
４の電圧よりも実質的に高いとき、実質的に低いとき、
またはこの電圧と実質的に等しいときに生じ得る。反対
に、ペデスタル１０６への電気信号の正電圧位相の間に
スイッチ１２６を開くときの電圧は、正電圧位相１３４
の間のスイッチ１２６が閉じているときの電圧よりも実
質的に高いとき、実質的に低いとき、またはこの電圧と
実質的に等しいときに生じ得る。このようにして、ペデ
スタル１０６の任意の所望の非対称または対称の短絡ま
たは接地が電気信号の正電圧位相１３４中に生じ得る。
ス電源１１６からの振動バイアスパワーを、半導体基板
１０８に加えることにより、図２Ａ、２Ｂ、２Ｃ（ペデ
スタルおよびプラズマシースのための電圧プロファイ
ル、ならびにかかる振動の間の電流プロファイルを示
す）に示されているように、プラズマ１２２と半導体基
板１０８との電位差を変えることができる。正電圧位相
１３４の間、基板は、シースを横切るための十分なエネ
ルギーを有する電子から電子流を集める。瞬間プラズマ
電位と表面電位との差がシース電位電圧降下１３７を画
定する。プラズマ電位が表面電位よりも正極性を有する
ため、この降下は電子流の速度を遅延させる極性を有す
る。したがって、この遅延電位よりも大きいエネルギー
を有する電子のみが基板により集められる。負電圧位相
１３６の間、陽イオンが基板により集められる。これら
のイオンはシース電圧降下により加速されて基板を打
つ。しかし、これもまた図２Ａ、２Ｂ、２Ｃに示されて
いるように、本発明は、正電圧位相１３４の間（すなわ
ち、電子がウェハへ流れる間）の期間１３８にペデスタ
ル１０６を短絡させることを含む。正電圧位相１３４の
間のペデスタル１０６の短絡は、非対称的に（１３
９）、または対称的に（１３９’）生じ得る。図２Ａ、
２Ｂ、２Ｃの図２Ａを特に参照すると、電圧プロファイ
ルはｘ軸およびｙ軸を中心として変位された正弦波とし
て示されている。変位された正弦波が示されているが、
電圧は、ｘ軸およびｙ軸を中心として変位された、また
は変位されない波としていかようにも供給され得る。さ
らに、図２Ａを参照すると詳細に示されているように、
正電圧位相１３４におけるペデスタル１０６の非対称な
短絡すなわち接地１３９は、期間１３８において、図２
Ａの、正電圧位相のピークを通って延びるａ軸からｘ軸
に沿って変位されて生じるものとして示されている。し
かし、正電圧位相１３４におけるペデスタル１０６の非
対称な短絡すなわち接地１３９は、所望のエッチングを
もたらす限りにおいては、正電圧位相１３４の間に非対
称にどのように生じてもよい。また、正電圧位相１３４
におけるペデスタル１０６の対称な短絡すなわち接地１
３９’は、期間１３８において、図２Ａの、正電圧位相
のピークを通って延びるｂ軸からｘ軸に沿って両側（左
右）に均一に変位されて生じるものとして示されてい
る。しかし、正電圧位相１３４におけるペデスタル１０
６の対称な短絡すなわち接地１３９は、所望のエッチン
グをもたらす限りにおいては、正電圧位相１３４におい
て任意の期間１３８にｂ軸を中心として対称にどのよう
に生じてもよい。それゆえ、ペデスタル１０６への電気
信号の正位相１３４の間の、ペデスタル１０６を短絡す
なわち接地させるためのスイッチ１２６の閉鎖時の電圧
は、スイッチ１２６が開いているときの正電圧位相１３
４の電圧よりも実質的に高いとき、実質的に低いとき、
またはこの電圧と実質的に等しいときに生じ得る。反対
に、ペデスタル１０６への電気信号の正電圧位相の間に
スイッチ１２６を開くときの電圧は、正電圧位相１３４
の間のスイッチ１２６が閉じているときの電圧よりも実
質的に高いとき、実質的に低いとき、またはこの電圧と
実質的に等しいときに生じ得る。このようにして、ペデ
スタル１０６の任意の所望の非対称または対称の短絡ま
たは接地が電気信号の正電圧位相１３４中に生じ得る。
【００２４】先行技術を示す図６において先に論じかつ
示したように、負帯電電子２５２は、半導体基板のＡＣ
バイアスから受ける影響が正帯電イオンよりも少なく、
それゆえ、先行技術を示す図６に負帯電電子２５２の付
近の矢印で示されているように、よりランダムに移動す
る。しかし、本発明に従えば、ペデスタル１０６の短絡
すなわち接地は、図２Ａ、２Ｂ、２Ｃに示されているよ
うに、正電圧位相１３４の一部の期間においてプラズマ
１２２の電位と半導体基板１０８の電位との電位差を変
える。
示したように、負帯電電子２５２は、半導体基板のＡＣ
バイアスから受ける影響が正帯電イオンよりも少なく、
それゆえ、先行技術を示す図６に負帯電電子２５２の付
近の矢印で示されているように、よりランダムに移動す
る。しかし、本発明に従えば、ペデスタル１０６の短絡
すなわち接地は、図２Ａ、２Ｂ、２Ｃに示されているよ
うに、正電圧位相１３４の一部の期間においてプラズマ
１２２の電位と半導体基板１０８の電位との電位差を変
える。
【００２５】図１を参照すると、トリガー可能な高速ス
イッチ１２６は、好ましくは、ＡＣパルス電源１１６の
パワー出力により制御される。したがって、ＡＣパルス
電源１１６のパワー出力が、第１の予め決められたレベ
ルに達すると、第１の信号がＡＣパルス電源１１６から
（または、ＡＣパルス電源１１６に連結されたセンサ
（図示せず）から）、トリガー可能な高速スイッチ１２
６へ、信号ライン１３２を介して送られる。第１の信号
がスイッチ１２６により受け取られると、スイッチ１２
６は接地位置に閉じて（図１の挿入図Ａを参照のこと）
ペデスタル１０６をグラウンド１２８に短絡すなわち接
地させる。第２の信号がＡＣパルス電源１１６から（ま
たは、ＡＣパルス電源１１６に連結されたセンサ（図示
せず）から）送られて、図１に示されているようにスイ
ッチ１２６を開放回路位置に開くと、これにより、ペデ
スタル１０６の短絡すなわち接地が中断される。第２信
号は、ＡＣパルス電源１１６のパワー出力が第２の予め
決められたレベルに達したときに、または予め決められ
た時間が経過したときに送られることができる。このよ
うにして、接地を、特定の半導体材料のための所望のエ
ッチング結果が得られるように、正電圧サイクル中の任
意の地点にて任意の期間にわたって生じるように制御す
ることができる。
イッチ１２６は、好ましくは、ＡＣパルス電源１１６の
パワー出力により制御される。したがって、ＡＣパルス
電源１１６のパワー出力が、第１の予め決められたレベ
ルに達すると、第１の信号がＡＣパルス電源１１６から
（または、ＡＣパルス電源１１６に連結されたセンサ
（図示せず）から）、トリガー可能な高速スイッチ１２
６へ、信号ライン１３２を介して送られる。第１の信号
がスイッチ１２６により受け取られると、スイッチ１２
６は接地位置に閉じて（図１の挿入図Ａを参照のこと）
ペデスタル１０６をグラウンド１２８に短絡すなわち接
地させる。第２の信号がＡＣパルス電源１１６から（ま
たは、ＡＣパルス電源１１６に連結されたセンサ（図示
せず）から）送られて、図１に示されているようにスイ
ッチ１２６を開放回路位置に開くと、これにより、ペデ
スタル１０６の短絡すなわち接地が中断される。第２信
号は、ＡＣパルス電源１１６のパワー出力が第２の予め
決められたレベルに達したときに、または予め決められ
た時間が経過したときに送られることができる。このよ
うにして、接地を、特定の半導体材料のための所望のエ
ッチング結果が得られるように、正電圧サイクル中の任
意の地点にて任意の期間にわたって生じるように制御す
ることができる。
【００２６】本発明を、半導体デバイスにおいて用いら
れる典型的な誘電材料をエッチングするために用いるこ
とにおいて、アプライド・マテリアルズ（Ａｐｐｌｉｅ
ｄＭａｔｅｒｉａｌｓ）社により販売されている一般的
なＩＰＳプラズマエッチャーに関しては、エッチャー
は、約７００ワットのパワーレベルバイアスを有する約
８００ワットのパワーレベルで、約２２立方センチメー
トル／分の流量のＣＨＦ3ガスを用いて動作し、エッチ
ャーのルーフ温度は独立に制御され、圧力レベルは約２
０ミリトルであろう。ルーフ温度は約１４０℃に設定さ
れ、リング温度は約２００℃であり、バイアス周波数は
１．７＋／−０．２メガヘルツの範囲にある。これらの
条件下で、ウェハ表面の高周波数電圧は、およそ３００
ボルト〜４００ボルトＡＣの範囲にあると概算され、プ
ラズマは、ピーク時にて５０ボルト未満の電位を有す
る。
れる典型的な誘電材料をエッチングするために用いるこ
とにおいて、アプライド・マテリアルズ（Ａｐｐｌｉｅ
ｄＭａｔｅｒｉａｌｓ）社により販売されている一般的
なＩＰＳプラズマエッチャーに関しては、エッチャー
は、約７００ワットのパワーレベルバイアスを有する約
８００ワットのパワーレベルで、約２２立方センチメー
トル／分の流量のＣＨＦ3ガスを用いて動作し、エッチ
ャーのルーフ温度は独立に制御され、圧力レベルは約２
０ミリトルであろう。ルーフ温度は約１４０℃に設定さ
れ、リング温度は約２００℃であり、バイアス周波数は
１．７＋／−０．２メガヘルツの範囲にある。これらの
条件下で、ウェハ表面の高周波数電圧は、およそ３００
ボルト〜４００ボルトＡＣの範囲にあると概算され、プ
ラズマは、ピーク時にて５０ボルト未満の電位を有す
る。
【００２７】他の例において、本発明を、半導体デバイ
スにおいて用いられる金属、例えば半導体デバイスの導
体をエッチングするために用い得る。導体をエッチング
している間、フィーチャーの帯電は生じない。しかし、
多くの金属エッチングが絶縁体上の仕上げ部をエッチン
グし、オーバーエッチングを含む。この期間、フィーチ
ャーの底部は、絶縁体であるために帯電することがで
き、フィーチャー帯電の作用を開始することができる。
例えば、フィーチャーの電荷が増大すれば、導体プロフ
ァイルはオーバーエッチング中に凹角にされることがで
きる。
スにおいて用いられる金属、例えば半導体デバイスの導
体をエッチングするために用い得る。導体をエッチング
している間、フィーチャーの帯電は生じない。しかし、
多くの金属エッチングが絶縁体上の仕上げ部をエッチン
グし、オーバーエッチングを含む。この期間、フィーチ
ャーの底部は、絶縁体であるために帯電することがで
き、フィーチャー帯電の作用を開始することができる。
例えば、フィーチャーの電荷が増大すれば、導体プロフ
ァイルはオーバーエッチング中に凹角にされることがで
きる。
【００２８】本発明は、半導体デバイスにおいて用いら
れる誘電材料に、高アスペクト比のコンタクトホールま
たは開口部を形成することにおいて特に有用である。例
えば、本発明を用いれば、誘電材料内の高アスペクト比
のコンタクトホールまたは開口部の、直径に対する高さ
対の比は、５：１よりも大きくなり得る。
れる誘電材料に、高アスペクト比のコンタクトホールま
たは開口部を形成することにおいて特に有用である。例
えば、本発明を用いれば、誘電材料内の高アスペクト比
のコンタクトホールまたは開口部の、直径に対する高さ
対の比は、５：１よりも大きくなり得る。
【００２９】また、必要であれば、図９に示されている
ように、本発明を用いて、複数のバルジ２５５を有する
開口部または穴２５４を形成し得る。図示されているよ
うに、複数のバルジ２５５が内部に形成された高アスペ
クト比の穴２５４が、本文中に記載されたエッチャーの
動作中の電圧の連続的な切換により基板２４４内に形成
される。
ように、本発明を用いて、複数のバルジ２５５を有する
開口部または穴２５４を形成し得る。図示されているよ
うに、複数のバルジ２５５が内部に形成された高アスペ
クト比の穴２５４が、本文中に記載されたエッチャーの
動作中の電圧の連続的な切換により基板２４４内に形成
される。
【００３０】例えば、高アスペクト比のフィーチャー内
に誘電体を堆積している間に、フィーチャー底部へのイ
オンエネルギーを減少させかつフィーチャー膜の堆積速
度および膜特性を変更するように、フィーチャー帯電を
制御しつつ増大させることができる。例えば、フィーチ
ャーの内部の堆積速度を低くしながら、充填物を、フィ
ーチャー上部のパン塊(bread-loaf)状の誘電材料に形成
することができる。これは、誘電材料の堆積中のフィー
チャー帯電を増大することによりボイドが形成されるこ
とを可能にする。
に誘電体を堆積している間に、フィーチャー底部へのイ
オンエネルギーを減少させかつフィーチャー膜の堆積速
度および膜特性を変更するように、フィーチャー帯電を
制御しつつ増大させることができる。例えば、フィーチ
ャーの内部の堆積速度を低くしながら、充填物を、フィ
ーチャー上部のパン塊(bread-loaf)状の誘電材料に形成
することができる。これは、誘電材料の堆積中のフィー
チャー帯電を増大することによりボイドが形成されるこ
とを可能にする。
【００３１】このように、本発明は、プラズマエッチン
グの質および効率に影響を与える簡単かつ制御可能な方
法を提供することができ、かつ、既存の多くのプラズマ
リアクタにおいて容易に実行される。さらに、示された
例はビアの形成に向けられているが、本発明を、種々の
フィーチャー形成およびプラズマプロセスにおいて用い
得ることが理解されるであろう。
グの質および効率に影響を与える簡単かつ制御可能な方
法を提供することができ、かつ、既存の多くのプラズマ
リアクタにおいて容易に実行される。さらに、示された
例はビアの形成に向けられているが、本発明を、種々の
フィーチャー形成およびプラズマプロセスにおいて用い
得ることが理解されるであろう。
【００３２】本発明の好ましい実施形態を詳細に記載し
てきたが、本発明は、特許請求の範囲により画定され、
本発明の精神および範囲から逸脱せずに多くの明確な変
更が可能であるため、本発明が、以上に記載した特定の
詳細に限定されないことが理解されるであろう。
てきたが、本発明は、特許請求の範囲により画定され、
本発明の精神および範囲から逸脱せずに多くの明確な変
更が可能であるため、本発明が、以上に記載した特定の
詳細に限定されないことが理解されるであろう。
【図１】 本発明に従うプラズマエッチング装置の概略
図である。
図である。
【図２】 Ａ、ＢおよびＣは、本発明に従うプラズマエ
ッチング装置のペデスタルの振動電圧プロファイル、電
流プロファイル、および、プラズマシース電圧プロファ
イルの理想的なグラフである。
ッチング装置のペデスタルの振動電圧プロファイル、電
流プロファイル、および、プラズマシース電圧プロファ
イルの理想的なグラフである。
【図３】 本発明に従うエッチングプロセス中のビアの
断面図である。
断面図である。
【図４】 先行技術のプラズマエッチング装置の概略図
である。
である。
【図５】 ＡおよびＢは、先行技術のプラズマエッチン
グ装置のペデスタルの振動電圧プロファイルおよびプラ
ズマシース電圧の理想的なグラフである。
グ装置のペデスタルの振動電圧プロファイルおよびプラ
ズマシース電圧の理想的なグラフである。
【図６】 フィーチャー帯電の現象を生じる先行技術の
エッチングプロセス中のビアの断面図である。
エッチングプロセス中のビアの断面図である。
【図７】 フィーチャー帯電が、正帯電されたイオンを
ビア底から離してビアの側壁に向かって偏向させる、先
行技術のエッチングプロセス中のビアの断面図である。
ビア底から離してビアの側壁に向かって偏向させる、先
行技術のエッチングプロセス中のビアの断面図である。
【図８】 フィーチャー帯電が負帯電電子をビアに入ら
ないように偏向させ、または負帯電電子がビアに入る際
の速度を遅くする先行技術のエッチングプロセス中のビ
アの断面図である。
ないように偏向させ、または負帯電電子がビアに入る際
の速度を遅くする先行技術のエッチングプロセス中のビ
アの断面図である。
【図９】 本発明により形成されるビアの一種の断面図
である。
である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１１月５日（２００１．１１．
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン ジー．ドノホー アメリカ合衆国 83702 アイダホ州 ボ イシウエスト リッジライン ドライブ 719 Ｆターム(参考） 5F004 BA04 BB11 BB12 CA03 DA00 DA01 DA02 DA15 DA16 DA18 DA22 DA23 DB05 EB01
Claims (79)
- 【請求項１】 リアクタチャンバを含むプラズマリアク
タであって、 半導体基板を支持するためのペデスタルと、 前記ペデスタルと電気的に連通しているＡＣ電源と、 グラウンドから前記ペデスタルへの、スイッチを含む電
気路とを含み、前記スイッチが開放位置と閉鎖位置の間
で動作可能なプラズマリアクタ。 - 【請求項２】 プラズマリアクタであって、 リアクタチャンバと、 前記リアクタチャンバと電気的に連通している第１のＡ
Ｃ電源と、 前記リアクタチャンバ内に配置された、半導体基板を支
持するためのペデスタルと、 前記リアクタチャンバ内に配置されかつ前記ペデスタル
と対向する電極と、 前記電極と電気的に連通している第２のＡＣ電源と、 グラウンドから前記ペデスタルへの、スイッチを含む電
気路とを含み、前記スイッチが開放位置と閉鎖位置の間
で動作可能なプラズマリアクタ。 - 【請求項３】 プラズマリアクタの動作方法であって、 半導体を支持するためのペデスタルと、前記ペデスタル
と電気的に連通しているＡＣバイアス電源とを含むプラ
ズマリアクタを設けることと、 開放位置と閉鎖位置の間で動作可能なスイッチを含む、
グラウンドから前記ペデスタルまでの電気路を設けるこ
とと、 高電圧位相と低電圧位相との間で電圧が振動する電気信
号を、前記ＡＣ電源から前記ペデスタルに送ることと、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉じた後、前記電気信号の前記高電圧位
相の間に前記スイッチを開くことを含む方法。 - 【請求項４】 前記スイッチを前記のように閉じて接地
すること、および、前記スイッチを前記のように開放す
ることが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記高電
圧位相の前記電圧が選択された電圧に達するまでモニタ
ーすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項３
に記載の方法。 - 【請求項５】 前記スイッチを前記のように閉じて前記
ペデスタルを接地すること、および前記スイッチを前記
のように開放することが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項３に記載の方法。 - 【請求項６】 さらに、前記電気信号の前記高電圧位相
の間で、第２の選択された電圧よりも実質的に高い電圧
を含む前記第１の選択された電圧に達したときに、前記
スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項５に記載の方法。 - 【請求項７】 さらに、前記電気信号の前記高電圧位相
の間で、第２の選択された電圧よりも実質的に低い電圧
を含む前記第１の選択された電圧に達したときに、前記
スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項５に記載の方法。 - 【請求項８】 さらに、前記電気信号の正電圧位相の間
の実質的に等しい大きさの電圧を含む第１の選択された
電圧および第２の選択された電圧を含む請求項５に記載
の方法。 - 【請求項９】 さらに、前記電気信号の正電圧位相の間
の実質的に等しくない大きさの電圧を含む第１の選択さ
れた電圧および第２の選択された電圧を含む請求項５に
記載の方法 - 【請求項１０】 プラズマリアクタチャンバを用いて半
導体デバイスのための開口部を形成する方法であって、
半導体基板を支持するためのペデスタルと、前記ペデス
タルと電気的に連通しているＡＣ電源とを含み、前記ペ
デスタルが、グラウンドへの電気路を開放および閉鎖す
るための、ペデスタルと電気的に連通しているスイッチ
を含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送ることと、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くこととを含む方法。 - 【請求項１１】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項１
０に記載の方法。 - 【請求項１２】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項１０に記載の方法。 - 【請求項１３】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項１２に記載の方法。 - 【請求項１４】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項１２に記載の方法。 - 【請求項１５】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項１２に
記載の方法。 - 【請求項１６】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項１
２に記載の方法 - 【請求項１７】 プラズマリアクタチャンバを用いて半
導体デバイスのためのフィーチャーを形成する方法であ
って、半導体基板を支持するためのペデスタルと、前記
ペデスタルと電気的に連通しているＡＣ電源とを含み、
前記ペデスタルが、グラウンドへの電気路を開放および
閉鎖するための、ペデスタルと電気的に連通しているス
イッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送出すること
と、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くこととを含む方法。 - 【請求項１８】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項１
７に記載の方法。 - 【請求項１９】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項１７に記載の方法。 - 【請求項２０】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項１９に記載の方法。 - 【請求項２１】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項１９に記載の方法。 - 【請求項２２】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項１９に
記載の方法。 - 【請求項２３】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項１
９に記載の方法。 - 【請求項２４】 プラズマリアクタチャンバを用いて半
導体デバイスのためのフィーチャーを形成する方法であ
って、半導体基板を支持するためのペデスタルと、前記
ペデスタルと電気的に連通しているＡＣ電源とを含み、
前記ペデスタルが、グラウンドへの電気路を開放および
閉鎖するための、ペデスタルと電気的に連通しているス
イッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 約２２立方センチメートル／分の流量を有しかつ約２０
ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設け
ることと、 前記半導体基板より上でプラズマを約８００ワットのパ
ワーレベルで発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間を１．７＋／−０．２メガヘルツの周波数で振動する
電気信号を前記ペデスタルに送ることと、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くこととを含む方法。 - 【請求項２５】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項２
４に記載の方法。 - 【請求項２６】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項２４に記載の方法。 - 【請求項２７】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項２６に記載の方法。 - 【請求項２８】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項２６に記載の方法。 - 【請求項２９】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項２６に
記載の方法。 - 【請求項３０】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項２
６に記載の方法。 - 【請求項３１】 プラズマリアクタチャンバを用いて半
導体デバイスのための高アスペクト比の開口部を形成す
る方法であって、半導体基板を支持するためのペデスタ
ルと、前記ペデスタルと電気的に連通しているＡＣ電源
とを含み、前記ペデスタルが、グラウンドへの電気路を
開放および閉鎖するための、ペデスタルと電気的に連通
しているスイッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送出すること
と、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くこととを含む方法。 - 【請求項３２】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項３
１に記載の方法。 - 【請求項３３】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項３１に記載の方法。 - 【請求項３４】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項３３に記載の方法。 - 【請求項３５】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項３３に記載の方法。 - 【請求項３６】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項３３に
記載の方法。 - 【請求項３７】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項３
３に記載の方法。 - 【請求項３８】 プラズマリアクタチャンバを用いて半
導体デバイスのための高アスペクト比の開口部を形成す
る方法であって、半導体基板を支持するためのペデスタ
ルと、前記ペデスタルと電気的に連通しているＡＣ電源
とを含み、前記ペデスタルが、グラウンドへの電気路を
開放および閉鎖するための、ペデスタルと電気的に連通
しているスイッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送出すること
と、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くこととを含む方法。 - 【請求項３９】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項３
８に記載の方法。 - 【請求項４０】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項３８に記載の方法。 - 【請求項４１】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項４０に記載の方法。 - 【請求項４２】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項４０に記載の方法。 - 【請求項４３】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項４０に
記載の方法。 - 【請求項４４】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項４
０に記載の方法。 - 【請求項４５】 プラズマリアクタチャンバを用いて半
導体デバイスのための高アスペクト比のフィーチャーを
形成する方法であって、半導体基板を支持するためのペ
デスタルと、前記ペデスタルと電気的に連通しているＡ
Ｃ電源とを含み、前記ペデスタルが、グラウンドへの電
気路を開放および閉鎖するための、ペデスタルと電気的
に連通しているスイッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ前記
材料層上にパターン化されたフォトレジスト層が載置さ
れた半導体基板を前記ペデスタル上に配置することと、 約２２立方センチメートル／分の流量を有しかつ約２０
ミリトルの圧力レベルを有するＣＨＦ3の雰囲気を設け
ることと、 前記半導体基板より上でプラズマを約８００ワットのパ
ワーレベルで発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間を１．７＋／−０．２メガヘルツの周波数で振動する
電気信号を前記ペデスタルに送ることと、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記スイッチを閉じた後、前記電気信号の前記高電圧位
相の間に前記スイッチを開くこととを含む方法。 - 【請求項４６】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項４
５に記載の方法。 - 【請求項４７】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項４５に記載の方法。 - 【請求項４８】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項４７に記載の方法。 - 【請求項４９】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項４７に記載の方法。 - 【請求項５０】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項４７に
記載の方法。 - 【請求項５１】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項４
７に記載の方法。 - 【請求項５２】 プラズマリアクタチャンバを用いて半
導体デバイスのための開口部を形成する方法であって、
半導体基板を支持するためのペデスタルと、前記ペデス
タルと電気的に連通しているＡＣ電源とを含み、前記ペ
デスタルが、グラウンドへの電気路を開放および閉鎖す
るための、ペデスタルと電気的に連通しているスイッチ
を含み、かつ、 半導体基板であって、その上に材料層を有し、かつ、前
記材料層上にパターン化されたフォトレジスト層が載置
され、前記材料層上のパターン化されたフォトレジスト
層が少なくとも１つの開口部を内部に有する半導体基板
を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送ることと、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記半導体基板に開口部の少なくとも一部を形成するこ
とと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くことと、 前記半導体基板に開口部の少なくとも一部を形成するこ
とを含む方法。 - 【請求項５３】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項５
２に記載の方法。 - 【請求項５４】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項５２に記載の方法。 - 【請求項５５】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項５４に記載の方法。 - 【請求項５６】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項５４に記載の方法。 - 【請求項５７】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項５４に
記載の方法。 - 【請求項５８】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項５
４に記載の方法。 - 【請求項５９】 前記開口部の前記少なくとも一部が凹
角輪郭およびバルジの一方を内部に含む請求項５２に記
載の方法。 - 【請求項６０】 前記開口部の前記少なくとも一部が少
なくとも１つのバルジを内部に含む請求項５２に記載の
方法。 - 【請求項６１】 前記開口部の前記少なくとも一部が凹
角輪郭およびバルジの一方を内部に含む請求項５２に記
載の方法。 - 【請求項６２】 前記開口部の前記少なくとも一部が少
なくとも１つのバルジを内部に含む請求項５２に記載の
方法。 - 【請求項６３】 前記開口部の前記少なくとも一部が少
なくとも２つのバルジを内部に含む請求項５２に記載の
方法。 - 【請求項６４】 前記開口部の前記少なくとも一部が複
数のバルジを内部に含む請求項５２に記載の方法。 - 【請求項６５】 プラズマリアクタチャンバを用いて半
導体デバイスのための高アスペクト比の開口部を形成す
る方法であって、半導体基板を支持するためのペデスタ
ルと、前記ペデスタルと電気的に連通しているＡＣ電源
とを含み、前記ペデスタルが、グラウンドへの電気路を
開放および閉鎖するための、ペデスタルと電気的に連通
しているスイッチを含み、かつ、 半導体基板であって、その上に材料層を有し、かつ、前
記材料層上にパターン化されたフォトレジスト層が載置
され、前記材料層上にパターン化されたフォトレジスト
層が少なくとも１つの開口部を内部に有する半導体基板
を前記ペデスタル上に配置することと、 前記半導体基板より上でプラズマを発生させることと、 前記ＡＣ電源から、電圧が高電圧位相と低電圧位相との
間で振動する電気信号を前記ペデスタルに送出すること
と、 前記電気信号の高電圧位相の間に前記スイッチを閉じて
前記ペデスタルを接地することと、 前記半導体基板に開口部の少なくとも一部を形成するこ
とと、 前記スイッチを閉鎖した後、前記電気信号の前記高電圧
位相の間に前記スイッチを開くことと、 前記半導体基板に開口部の少なくとも一部を形成するこ
とを含む方法。 - 【請求項６６】 前記スイッチを前記のように閉じて接
地すること、および、前記スイッチを前記のように開く
ことが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、前記電圧
が選択された電圧に達するまでモニターすることと、 前記電気信号の前記高電圧位相の間で前記選択された電
圧に達したときに前記スイッチを閉じて、前記ペデスタ
ルを、選択された期間にわたって接地することと、 前記選択された期間の終了後、前記スイッチを前記電気
信号の前記高電圧位相の間に開くこととを含む請求項６
５に記載の方法。 - 【請求項６７】 前記スイッチを前記のように閉じて接
地すること、および前記スイッチを前記のように開くこ
とが、さらに、 前記電気信号の前記高電圧位相の前記電圧を、第１の選
択された電圧および第２の選択された電圧に関してモニ
ターすることと、 前記電気信号の前記高電圧位相の間で前記第１の選択さ
れた電圧に達したときに前記スイッチを閉じて前記ペデ
スタルを接地することと、 前記電気信号の前記高電圧位相の間で前記第２の選択さ
れた電圧に達したときに前記スイッチを開くことを含む
請求項６５に記載の方法。 - 【請求項６８】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に高い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に低い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項６７に記載の方法。 - 【請求項６９】 さらに、前記電気信号の前記高電圧位
相の間で、第２の選択された電圧よりも実質的に低い電
圧を含む前記第１の選択された電圧に達したときに、前
記スイッチを閉じて前記ペデスタルを接地することと、 前記電気信号の前記高電圧位相の間で、第１の選択され
た電圧よりも実質的に高い電圧を含む前記第２の選択さ
れた電圧に達したときに前記スイッチを開くこととを含
む請求項６７に記載の方法。 - 【請求項７０】 さらに、前記電気信号の正電圧位相の
間の実質的に等しい大きさの電圧を含む第１の選択され
た電圧および第２の選択された電圧を含む請求項６７に
記載の方法。 - 【請求項７１】 さらに、前記電気信号の正電圧位相の
間の実質的に等しくない大きさの電圧を含む第１の選択
された電圧および第２の選択された電圧を含む請求項６
７に記載の方法。 - 【請求項７２】 前記開口部の前記少なくとも一部が凹
角輪郭およびバルジの一方を内部に含む請求項６５に記
載の方法。 - 【請求項７３】 前記開口部の前記少なくとも一部が少
なくとも１つのバルジを内部に含む請求項６５に記載の
方法。 - 【請求項７４】 前記開口部の前記少なくとも一部が凹
角輪郭およびバルジの一方を内部に含む請求項６５に記
載の方法。 - 【請求項７５】 前記開口部の前記少なくとも一部が少
なくとも１つのバルジを内部に含む請求項６５に記載の
方法。 - 【請求項７６】 前記開口部の前記少なくとも一部が少
なくとも２つのバルジを内部に含む請求項６５に記載の
方法。 - 【請求項７７】 前記開口部の前記少なくとも一部が複
数のバルジを内部に含む請求項６５に記載の方法。 - 【請求項７８】 前記開口部の前記少なくとも一部が少
なくとも５：１のアスペクト比を有する請求項６５に記
載の方法。 - 【請求項７９】 前記開口部の前記少なくとも一部が
５：１よりも大きいアスペクト比を有する請求項６５に
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/649,748 US6485572B1 (en) | 2000-08-28 | 2000-08-28 | Use of pulsed grounding source in a plasma reactor |
| US09/649748 | 2000-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176036A true JP2002176036A (ja) | 2002-06-21 |
| JP3650053B2 JP3650053B2 (ja) | 2005-05-18 |
Family
ID=24606061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001256505A Expired - Fee Related JP3650053B2 (ja) | 2000-08-28 | 2001-08-27 | プラズマリアクタにおけるパルス接地源の使用 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6485572B1 (ja) |
| JP (1) | JP3650053B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531429A (zh) * | 2013-10-31 | 2014-01-22 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀装置及其刻蚀方法 |
| US20220157581A1 (en) * | 2020-09-10 | 2022-05-19 | Impedans Ltd | Apparatus for ion energy analysis of plasma processes |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6612032B1 (en) * | 2000-01-31 | 2003-09-02 | Lexmark International, Inc. | Manufacturing method for ink jet pen |
| US6544895B1 (en) * | 2000-08-17 | 2003-04-08 | Micron Technology, Inc. | Methods for use of pulsed voltage in a plasma reactor |
| US6485572B1 (en) * | 2000-08-28 | 2002-11-26 | Micron Technology, Inc. | Use of pulsed grounding source in a plasma reactor |
| US7713430B2 (en) * | 2006-02-23 | 2010-05-11 | Micron Technology, Inc. | Using positive DC offset of bias RF to neutralize charge build-up of etch features |
| US9123509B2 (en) | 2007-06-29 | 2015-09-01 | Varian Semiconductor Equipment Associates, Inc. | Techniques for plasma processing a substrate |
| US20090004836A1 (en) | 2007-06-29 | 2009-01-01 | Varian Semiconductor Equipment Associates, Inc. | Plasma doping with enhanced charge neutralization |
| JP4607930B2 (ja) * | 2007-09-14 | 2011-01-05 | 株式会社東芝 | プラズマ処理装置およびプラズマ処理方法 |
| US8614151B2 (en) * | 2008-01-04 | 2013-12-24 | Micron Technology, Inc. | Method of etching a high aspect ratio contact |
| US9767988B2 (en) | 2010-08-29 | 2017-09-19 | Advanced Energy Industries, Inc. | Method of controlling the switched mode ion energy distribution system |
| US9287086B2 (en) | 2010-04-26 | 2016-03-15 | Advanced Energy Industries, Inc. | System, method and apparatus for controlling ion energy distribution |
| US9287092B2 (en) * | 2009-05-01 | 2016-03-15 | Advanced Energy Industries, Inc. | Method and apparatus for controlling ion energy distribution |
| US11615941B2 (en) | 2009-05-01 | 2023-03-28 | Advanced Energy Industries, Inc. | System, method, and apparatus for controlling ion energy distribution in plasma processing systems |
| US9435029B2 (en) | 2010-08-29 | 2016-09-06 | Advanced Energy Industries, Inc. | Wafer chucking system for advanced plasma ion energy processing systems |
| US8658541B2 (en) * | 2010-01-15 | 2014-02-25 | Applied Materials, Inc. | Method of controlling trench microloading using plasma pulsing |
| US9309594B2 (en) | 2010-04-26 | 2016-04-12 | Advanced Energy Industries, Inc. | System, method and apparatus for controlling ion energy distribution of a projected plasma |
| US20120000421A1 (en) * | 2010-07-02 | 2012-01-05 | Varian Semicondutor Equipment Associates, Inc. | Control apparatus for plasma immersion ion implantation of a dielectric substrate |
| US9117767B2 (en) * | 2011-07-21 | 2015-08-25 | Lam Research Corporation | Negative ion control for dielectric etch |
| US9362089B2 (en) | 2010-08-29 | 2016-06-07 | Advanced Energy Industries, Inc. | Method of controlling the switched mode ion energy distribution system |
| US9685297B2 (en) | 2012-08-28 | 2017-06-20 | Advanced Energy Industries, Inc. | Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system |
| US9210790B2 (en) | 2012-08-28 | 2015-12-08 | Advanced Energy Industries, Inc. | Systems and methods for calibrating a switched mode ion energy distribution system |
| US9105447B2 (en) | 2012-08-28 | 2015-08-11 | Advanced Energy Industries, Inc. | Wide dynamic range ion energy bias control; fast ion energy switching; ion energy control and a pulsed bias supply; and a virtual front panel |
| US9401263B2 (en) * | 2013-09-19 | 2016-07-26 | Globalfoundries Inc. | Feature etching using varying supply of power pulses |
| KR20200100641A (ko) | 2017-11-17 | 2020-08-26 | 에이이에스 글로벌 홀딩스 피티이 리미티드 | 플라즈마 프로세싱 소스 및 기판 바이어스의 동기화된 펄싱 |
| WO2019099925A1 (en) | 2017-11-17 | 2019-05-23 | Advanced Energy Industries, Inc. | Spatial and temporal control of ion bias voltage for plasma processing |
| TWI767088B (zh) | 2017-11-17 | 2022-06-11 | 新加坡商Ａｅｓ全球公司 | 電漿處理系統，用於調變其中的電源的控制方法及相關的電漿處理控制系統 |
| US11476145B2 (en) | 2018-11-20 | 2022-10-18 | Applied Materials, Inc. | Automatic ESC bias compensation when using pulsed DC bias |
| CN118315254A (zh) | 2019-01-22 | 2024-07-09 | 应用材料公司 | 用于控制脉冲电压波形的反馈回路 |
| JP2022541004A (ja) | 2019-07-12 | 2022-09-21 | エーイーエス グローバル ホールディングス， プライベート リミテッド | 単一制御型スイッチを伴うバイアス供給装置 |
| US20210210355A1 (en) * | 2020-01-08 | 2021-07-08 | Tokyo Electron Limited | Methods of Plasma Processing Using a Pulsed Electron Beam |
| US11848176B2 (en) | 2020-07-31 | 2023-12-19 | Applied Materials, Inc. | Plasma processing using pulsed-voltage and radio-frequency power |
| US11798790B2 (en) | 2020-11-16 | 2023-10-24 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
| US11901157B2 (en) | 2020-11-16 | 2024-02-13 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
| US11791138B2 (en) | 2021-05-12 | 2023-10-17 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
| US11948780B2 (en) | 2021-05-12 | 2024-04-02 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
| US11967483B2 (en) | 2021-06-02 | 2024-04-23 | Applied Materials, Inc. | Plasma excitation with ion energy control |
| US11810760B2 (en) | 2021-06-16 | 2023-11-07 | Applied Materials, Inc. | Apparatus and method of ion current compensation |
| US11569066B2 (en) | 2021-06-23 | 2023-01-31 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
| US11776788B2 (en) | 2021-06-28 | 2023-10-03 | Applied Materials, Inc. | Pulsed voltage boost for substrate processing |
| US11694876B2 (en) | 2021-12-08 | 2023-07-04 | Applied Materials, Inc. | Apparatus and method for delivering a plurality of waveform signals during plasma processing |
| US11670487B1 (en) | 2022-01-26 | 2023-06-06 | Advanced Energy Industries, Inc. | Bias supply control and data processing |
| US12046448B2 (en) | 2022-01-26 | 2024-07-23 | Advanced Energy Industries, Inc. | Active switch on time control for bias supply |
| US11942309B2 (en) | 2022-01-26 | 2024-03-26 | Advanced Energy Industries, Inc. | Bias supply with resonant switching |
| US11972924B2 (en) | 2022-06-08 | 2024-04-30 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
| US11978613B2 (en) | 2022-09-01 | 2024-05-07 | Advanced Energy Industries, Inc. | Transition control in a bias supply |
Family Cites Families (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3672985A (en) * | 1970-05-05 | 1972-06-27 | Westinghouse Electric Corp | Conductor elements spaced from microelectronic component surface and methods of making the same |
| US3860507A (en) * | 1972-11-29 | 1975-01-14 | Rca Corp | Rf sputtering apparatus and method |
| JPS5813625B2 (ja) * | 1979-12-12 | 1983-03-15 | 超エル・エス・アイ技術研究組合 | ガスプラズマ食刻法 |
| KR890004881B1 (ko) * | 1983-10-19 | 1989-11-30 | 가부시기가이샤 히다찌세이사꾸쇼 | 플라즈마 처리 방법 및 그 장치 |
| JP2598274B2 (ja) | 1987-09-14 | 1997-04-09 | 三菱電機株式会社 | プラズマ応用装置 |
| US4963239A (en) | 1988-01-29 | 1990-10-16 | Hitachi, Ltd. | Sputtering process and an apparatus for carrying out the same |
| JPH02138750A (ja) * | 1988-08-24 | 1990-05-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5114770A (en) | 1989-06-28 | 1992-05-19 | Canon Kabushiki Kaisha | Method for continuously forming functional deposited films with a large area by a microwave plasma cvd method |
| DE69030140T2 (de) * | 1989-06-28 | 1997-09-04 | Canon Kk | Verfahren und Anordnung zur kontinuierlichen Bildung einer durch Mikrowellen-Plasma-CVD niedergeschlagenen grossflächigen Dünnschicht |
| US5130170A (en) | 1989-06-28 | 1992-07-14 | Canon Kabushiki Kaisha | Microwave pcvd method for continuously forming a large area functional deposited film using a curved moving substrate web with microwave energy with a directivity in one direction perpendicular to the direction of microwave propagation |
| JP2988122B2 (ja) | 1992-05-14 | 1999-12-06 | 日本電気株式会社 | ドライエッチング装置および半導体装置の製造方法 |
| JPH0653176A (ja) * | 1992-07-30 | 1994-02-25 | Matsushita Electron Corp | ドライエッチング装置 |
| JP2941572B2 (ja) * | 1992-08-11 | 1999-08-25 | 三菱電機株式会社 | プラズマエッチング装置及び半導体装置の製造方法 |
| US5352324A (en) * | 1992-11-05 | 1994-10-04 | Hitachi, Ltd. | Etching method and etching apparatus therefor |
| US5460684A (en) | 1992-12-04 | 1995-10-24 | Tokyo Electron Limited | Stage having electrostatic chuck and plasma processing apparatus using same |
| JP3259380B2 (ja) * | 1992-12-04 | 2002-02-25 | ソニー株式会社 | 半導体装置の製造方法 |
| US5344792A (en) * | 1993-03-04 | 1994-09-06 | Micron Technology, Inc. | Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2 |
| JPH06338476A (ja) | 1993-03-31 | 1994-12-06 | Tokyo Electron Ltd | プラズマ処理方法 |
| US5315145A (en) | 1993-07-16 | 1994-05-24 | Board Of Trustees Of The Leland Stanford Junior University | Charge monitoring device for use in semiconductor wafer fabrication for unipolar operation and charge monitoring |
| US5865896A (en) * | 1993-08-27 | 1999-02-02 | Applied Materials, Inc. | High density plasma CVD reactor with combined inductive and capacitive coupling |
| JP3365067B2 (ja) | 1994-02-10 | 2003-01-08 | ソニー株式会社 | プラズマ装置およびこれを用いたプラズマ処理方法 |
| US5508227A (en) | 1994-06-08 | 1996-04-16 | Northeastern University | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate |
| KR0153842B1 (ko) * | 1994-06-14 | 1998-12-01 | 나카무라 다메아키 | 마이크로파 플라즈마 처리장치 |
| US5651865A (en) | 1994-06-17 | 1997-07-29 | Eni | Preferential sputtering of insulators from conductive targets |
| JPH0831596A (ja) | 1994-07-21 | 1996-02-02 | Hitachi Ltd | プラズマ処理方法および装置 |
| JPH0845903A (ja) | 1994-07-27 | 1996-02-16 | Hitachi Ltd | プラズマエッチング方法 |
| JP3424182B2 (ja) | 1994-09-13 | 2003-07-07 | アネルバ株式会社 | 表面処理装置 |
| JPH0892765A (ja) | 1994-09-22 | 1996-04-09 | Tokyo Electron Ltd | エッチング方法 |
| JP3520577B2 (ja) | 1994-10-25 | 2004-04-19 | 株式会社日立製作所 | プラズマ処理装置 |
| JP3799073B2 (ja) * | 1994-11-04 | 2006-07-19 | 株式会社日立製作所 | ドライエッチング方法 |
| JPH08255782A (ja) | 1995-03-16 | 1996-10-01 | Toshiba Corp | プラズマ表面処理装置 |
| US5614060A (en) * | 1995-03-23 | 1997-03-25 | Applied Materials, Inc. | Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| JPH09167755A (ja) * | 1995-12-15 | 1997-06-24 | Nec Corp | プラズマ酸化膜処理装置 |
| JP3499104B2 (ja) | 1996-03-01 | 2004-02-23 | 株式会社日立製作所 | プラズマ処理装置及びプラズマ処理方法 |
| TW487983B (en) * | 1996-04-26 | 2002-05-21 | Hitachi Ltd | Manufacturing method for semiconductor device |
| US5917286A (en) * | 1996-05-08 | 1999-06-29 | Advanced Energy Industries, Inc. | Pulsed direct current power supply configurations for generating plasmas |
| JP3220394B2 (ja) | 1996-09-27 | 2001-10-22 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US5779807A (en) * | 1996-10-29 | 1998-07-14 | Applied Materials, Inc. | Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers |
| JP2928756B2 (ja) | 1996-11-06 | 1999-08-03 | 株式会社日立製作所 | プラズマ処理方法及び装置 |
| JP4013271B2 (ja) | 1997-01-16 | 2007-11-28 | 日新電機株式会社 | 物品表面処理方法及び装置 |
| JPH10270419A (ja) | 1997-03-24 | 1998-10-09 | Hitachi Ltd | プラズマエッチング装置およびプラズマエッチング方法 |
| US5869877A (en) | 1997-04-23 | 1999-02-09 | Lam Research Corporation | Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system |
| TW460943B (en) * | 1997-06-11 | 2001-10-21 | Applied Materials Inc | Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions |
| US6051114A (en) | 1997-06-23 | 2000-04-18 | Applied Materials, Inc. | Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition |
| US5859469A (en) * | 1997-07-18 | 1999-01-12 | Advanced Micro Devices, Inc. | Use of tungsten filled slots as ground plane in integrated circuit structure |
| US6218196B1 (en) * | 1998-05-06 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device |
| JP2000054125A (ja) | 1998-08-10 | 2000-02-22 | Nissin Electric Co Ltd | 表面処理方法および装置 |
| JP2000223480A (ja) | 1998-11-27 | 2000-08-11 | Tokyo Electron Ltd | プラズマエッチング装置 |
| JP3531511B2 (ja) | 1998-12-22 | 2004-05-31 | 株式会社日立製作所 | プラズマ処理装置 |
| JP2000224796A (ja) | 1999-01-29 | 2000-08-11 | Shin Nippon Machinery Co Ltd | 回転機械の検査窓 |
| US6589437B1 (en) | 1999-03-05 | 2003-07-08 | Applied Materials, Inc. | Active species control with time-modulated plasma |
| KR100292412B1 (ko) * | 1999-07-14 | 2001-06-01 | 윤종용 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
| US6201208B1 (en) * | 1999-11-04 | 2001-03-13 | Wisconsin Alumni Research Foundation | Method and apparatus for plasma processing with control of ion energy distribution at the substrates |
| US6344419B1 (en) * | 1999-12-03 | 2002-02-05 | Applied Materials, Inc. | Pulsed-mode RF bias for sidewall coverage improvement |
| US6544895B1 (en) | 2000-08-17 | 2003-04-08 | Micron Technology, Inc. | Methods for use of pulsed voltage in a plasma reactor |
| US6485572B1 (en) * | 2000-08-28 | 2002-11-26 | Micron Technology, Inc. | Use of pulsed grounding source in a plasma reactor |
-
2000
- 2000-08-28 US US09/649,748 patent/US6485572B1/en not_active Expired - Fee Related
-
2001
- 2001-08-27 JP JP2001256505A patent/JP3650053B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-14 US US10/219,841 patent/US7059267B2/en not_active Expired - Fee Related
- 2002-08-14 US US10/219,436 patent/US7297637B2/en not_active Expired - Fee Related
-
2006
- 2006-04-18 US US11/405,979 patent/US20060194437A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531429A (zh) * | 2013-10-31 | 2014-01-22 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀装置及其刻蚀方法 |
| TWI553692B (zh) * | 2013-10-31 | 2016-10-11 | Plasma etching apparatus and etching method thereof | |
| US20220157581A1 (en) * | 2020-09-10 | 2022-05-19 | Impedans Ltd | Apparatus for ion energy analysis of plasma processes |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020189544A1 (en) | 2002-12-19 |
| US6485572B1 (en) | 2002-11-26 |
| US20060194437A1 (en) | 2006-08-31 |
| JP3650053B2 (ja) | 2005-05-18 |
| US20020189761A1 (en) | 2002-12-19 |
| US7297637B2 (en) | 2007-11-20 |
| US7059267B2 (en) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002176036A (ja) | プラズマリアクタにおけるパルス接地源の使用 | |
| US8419958B2 (en) | Using positive DC offset of bias RF to neutralize charge build-up of etch features | |
| KR900007687B1 (ko) | 플라즈마처리방법 및 장치 | |
| US7253117B2 (en) | Methods for use of pulsed voltage in a plasma reactor | |
| JP4546735B2 (ja) | プラズマ処理装置及び方法 | |
| US5662819A (en) | Plasma processing method with controlled ion/radical ratio | |
| EP1131847B1 (en) | A method for etching a substrate | |
| KR970005035B1 (ko) | 플라즈마발생방법 및 그 장치 | |
| US6909087B2 (en) | Method of processing a surface of a workpiece | |
| JPH09129621A (ja) | パルス波形バイアス電力 | |
| US5318654A (en) | Apparatus for cleaning a substrate with metastable helium | |
| EP0421430A2 (en) | A plasma process, method and apparatus | |
| JP2728010B2 (ja) | プラズマ処理方法 | |
| JP2851765B2 (ja) | プラズマ発生方法およびその装置 | |
| JP2650626B2 (ja) | プラズマ処理方法 | |
| JPH088237B2 (ja) | プラズマ処理方法 | |
| JPH07283208A (ja) | プラズマ処理方法 | |
| JPH0666293B2 (ja) | エツチング方法 | |
| JPH09330915A (ja) | 表面処理装置 | |
| JPH07297177A (ja) | プラズマ処理方法 | |
| JPH01276633A (ja) | マイクロ波プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |