TWI553692B - Plasma etching apparatus and etching method thereof - Google Patents

Plasma etching apparatus and etching method thereof Download PDF

Info

Publication number
TWI553692B
TWI553692B TW103137381A TW103137381A TWI553692B TW I553692 B TWI553692 B TW I553692B TW 103137381 A TW103137381 A TW 103137381A TW 103137381 A TW103137381 A TW 103137381A TW I553692 B TWI553692 B TW I553692B
Authority
TW
Taiwan
Prior art keywords
gas
switch
pulse signal
processing chamber
power source
Prior art date
Application number
TW103137381A
Other languages
English (en)
Other versions
TW201526068A (zh
Inventor
Jie Liang
Zhao-Yang Xu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201526068A publication Critical patent/TW201526068A/zh
Application granted granted Critical
Publication of TWI553692B publication Critical patent/TWI553692B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

等離子體刻蝕裝置及其刻蝕方法
本發明係關於半導體領域,特別是關於一種等離子體刻蝕裝置和刻蝕方法。
半導體製造工藝是一種平面製造工藝,該工藝結合光刻、刻蝕、沉積、離子注入多種工藝,需要在同一基板上形成大量各種類型的複雜器件,並將其互相連接以具有完整的電子功能。其中,任何一步的工藝出現偏差,都可能會造成電路的性能參數偏離設計值。目前,隨著超大型積體電路的器件特徵尺寸不斷地比例縮小,集成度不斷地提高,對各步工藝的控制及其工藝結果的精確度提出了更高的要求。
以刻蝕工藝為例,積體電路製造中,常需要利用刻蝕技術形成各種刻蝕圖形,如接觸孔,通孔圖形,溝槽隔離圖形或閘極圖形,如果因控制不當使上述刻蝕圖形的形貌和特徵尺寸等出現偏差,將直接影響到電路的性能,降低產品的成品率。
等離子體刻蝕工藝因其具有良好的方向性,在半導體製作工藝中得到廣泛的應用。等離子體刻蝕的一般過程為:在刻蝕腔內通入反應氣體,反應氣體一般為含氟的氣體,比如:CF4、CHF3、C2F6、CH2F2、SF6一種或幾種組合;射頻源提供能量將反應氣體解離為等離子體,等離子體為原子、正負粒子等組成的離子化氣態物質,等離子聚集在一起形成等離子體鞘層;通過向刻蝕腔內提供電場或偏壓,通常是施加週期性的偏壓能調節等離子體和半導體基板 之間的電壓,等離子體的電勢和半導體基板表面的電勢的差值決定了鞘層的電勢降;等離子體在電場的作用下朝著半導體基板的方向加速,等離子體轟擊待刻蝕材料表面,部分等離子吸附在待刻蝕材料表面,並與待刻蝕材料發生化學反應,形成反應副產物;反應副產物脫離待刻蝕材料表面,並擴散至刻蝕腔中。
然而,等離子體刻蝕會損害半導體基板及其上形成的半導體元件,特別是,等離子刻蝕過程中的電荷積聚現象(electrical charging)會嚴重影響形成的器件的形貌和性能。
本發明解決的問題是怎樣防止等離子刻蝕過程中的電荷的積聚。
為解決上述問題,本發明提供一種等離子體刻蝕裝置,包括:處理腔室;第一電極,位於處理腔室內,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接;第二電極,位於處理腔室內,且與第一電極正對,第二電極與直流電源電連接,第二電極和直流電源之間具有第一開關;第一氣體供應端,用於向處理腔室內通入第一氣體,第一氣體供應端與處理腔室之間具有第二開關;第二氣體供應端,用於向處理腔室內通入第二氣體,第二氣體供應端與處理腔室之間具有第三開關;脈衝控制單元,用於同步產生第一脈衝信號、第二脈衝信號和第三脈衝信號,第一脈衝信號、第二脈衝信號和第三脈衝信號分別控制第一開關、第二開關和第三開關的關閉和打開。
可選的,所述直流電源提供的電壓為負電壓。
可選的,所述負電壓的大小為-2000~0伏。
可選的,第二脈衝信號與第三脈衝信號的頻率相同、相位相反,第一脈衝信號與第三脈衝信號的頻率相同、相位相同。
可選的,第一脈衝信號、第二脈衝信號或第三脈衝信號的一個週期的時間為0.01~10秒,占空比為5%~95%。
可選的,所述第一氣體在射頻電源的作用下形成用於刻蝕待刻蝕材料的第一等離子體。
可選的,所述第一氣體為CxFy(x1、y1)、CxHyFz(x1、y1、z1)、O2、NH3、SF4、COS中的一種或幾種。
可選的,所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。
可選的,所述第二氣體在射頻電源的作用下形成用於中和待刻蝕材料內積聚的電荷的第二等離子體。
可選的,所述第二氣體是惰性氣體、雙原子氣體或惰性氣體和雙原子氣體的混合氣體。
可選的,所述射頻電源至少包括第一射頻電源和第二射頻電源,第一射頻電源的射頻頻率大於第二射頻電源的射頻頻率。
可選的,所述第一射頻電源的射頻頻率為13MHz~120MHz,所述第二射頻電源的射頻頻率為400KHz~13MHz。
可選的,所述第二電極與第一開關之間還具有低通濾波單元。
本發明還提供了一種等離子體刻蝕裝置,包括:處理腔室;第一電極,位於處理腔室內,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接,第一電極與直流電源電連接,第一電極和直流電源之間具有第一開關;第二電極,位於處理腔室內,且與第一電極正對;第一氣體供應端,用於向處理腔室內通入第一氣體,第一氣體供應端與處理腔室之間具有第二開關;第二氣體供應端,用於向處理腔室內通入第二氣體,第二氣體供應端與處理腔室之間具有第三開關;脈衝控制單元,用於同步產生第一脈衝信 號、第二脈衝信號和第三脈衝信號,第一脈衝信號、第二脈衝信號和第三脈衝信號分別控制第一開關、第二開關和第三開關的關閉和打開。
可選的,所述直流電源提供的電壓為正電壓。
可選的,所述正電壓的大小為0~2000伏。
本發明還提供了一種等離子體刻蝕裝置,包括:處理腔室;第一電極,位於處理腔室內,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接;第二電極,位於處理腔室內,且與第一電極正對,第二電極與直流電源電連接,第二電極和直流電源之間具有第一開關;脈衝控制單元,用於同步產生第一脈衝信號和第二脈衝信號,第一脈衝信號控制第一開關的關閉和打開;氣體供應裝置,所述氣體供應裝置包括開關裝置,開關裝置通過第二脈衝信號的控制,向處理腔室內選擇性的供應第一氣體或第二氣體。
可選的,所述開關裝置為三通控制開關,所述三通控制開關包括兩個入口和一個出口,所述氣體供應裝置還包括第一氣體供應端和第二氣體供應端,第一氣體供應端供應第一氣體,第二氣體供應端供應第二氣體,第一氣體供應端和第二氣體供應端分別於三通控制開關的兩個入口相連,三通控制開關的出口端與處理腔室相連。
本發明還提供了一種採用等離子體刻蝕裝置進行刻蝕的方法,包括:將晶圓置於等離子體刻蝕裝置的處理腔室內,所述晶圓上形成有待刻蝕材料;進行刻蝕步驟:通入第一氣體,第一氣體解離成第一等離子體,第一等離子體對待刻蝕材料進行刻蝕;進行中和步驟:通入第二氣體,第二氣體解離成第二等離子體,第二等離子體中和待刻蝕材料中積聚的電荷;重複進行刻蝕步驟和中和步驟,直至在待刻蝕材料內形成通孔或凹槽。
可選的,進行刻蝕步驟時,第二開關打開,向處理腔室內通入第一氣體,同時第一開關和第三開關關閉;進行中和步驟時,第二開關關閉,第 三開關打開,向處理腔室內通入第二氣體,同時第一開關打開,直流電源向第二電極提供負電壓。
可選的,進行刻蝕步驟時,第二開關打開,向處理腔室內通入第一氣體,同時第一開關和第三開關關閉;進行中和步驟時,第二開關關閉,第三開關打開,向處理腔室內通入第二氣體,同時第一開關打開,直流電源向第一電極提供正電壓。
可選的,所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。
經由本發明所採用之技術手段,本發明的等離子體刻蝕裝置,包括,位於處理腔室內的第一電極,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接;位於處理腔室內,且與第一電極正對的第二電極,第二電極與直流電源電連接,第二電極和直流電源之間具有第一開關;用於向處理腔室內通入第一氣體的第一氣體供應端,第一氣體供應端與處理腔室之間具有第二開關;用於向處理腔室內通入第二氣體的第二氣體供應端,第二氣體供應端與處理腔室之間具有第三開關;以及脈衝控制單元,用於同步產生第一脈衝信號、第二脈衝信號和第三脈衝信號,第一脈衝信號、第二脈衝信號和第三脈衝信號分別控制第一開關、第二開關和第三開關的關閉和打開。本發明的等離子刻蝕裝置,在刻蝕步驟時提供第一氣體,形成第一等離子體用於待刻蝕材料的刻蝕,在進行中和步驟時提供第二氣體,形成第二等離子體,第二等離子體在直流電源的作用下中和刻蝕步驟中待刻蝕材料中積聚的電荷,從而防止了等離子體刻蝕過程中電荷在待刻蝕材料上的積聚,避免在凹槽或通孔的底部產生底角缺陷(notching issue),提高了刻蝕的效率和形成的半導體元件的性能。
進一步,所述第二氣體為單原子的惰性氣體,所述第二氣體He、Ne或Ar中的一種或幾種,相比於第一氣體,所述第二氣體易於被射頻電源解離,且形成的第二等離子體中帶負電的粒子的數量多密度大,以提高中和的性能和效率。
進一步,第一脈衝信號、第二脈衝信號或第三脈衝信號的一個週期的時間為0.01~10秒,占空比為5%~95%,在保持較高刻蝕效率的同時,防止在待刻蝕材料中積聚電荷。
本發明的等離子的刻蝕方法,首先進行刻蝕步驟:通入第一氣體,第一氣體解離成第一等離子體,第一等離子體對待刻蝕材料進行刻蝕;然後進行中和步驟:通入第二氣體,第二氣體解離成第二等離子體,第二等離子體中和待刻蝕材料中積聚的電荷;接著重複進行刻蝕步驟和中和步驟,直至在待刻蝕材料內形成通孔或凹槽。由於在進行刻蝕步驟後,接著進行中和步驟,中和步驟能中和刻蝕步驟中在待刻蝕材料中積聚的電荷,從而減小了刻蝕過程中的待刻蝕材料中積聚的電荷量,避免在凹槽或通孔的底部產生底角缺陷,並且刻蝕效率較高。
本發明所採用的具體實施例,將藉由以下之實施例及附呈圖式作進一步之說明。
11‧‧‧第一脈衝信號
12‧‧‧第二脈衝信號
13‧‧‧第三脈衝信號
21‧‧‧第一脈衝信號
22‧‧‧第二脈衝信號
23‧‧‧第三脈衝信號
31‧‧‧曲線
32‧‧‧曲線
40‧‧‧半導體基板
41‧‧‧掩膜層
42‧‧‧凹槽或通孔
43‧‧‧帶負電的粒子
44‧‧‧帶正電的粒子
45‧‧‧底角缺陷
100‧‧‧晶圓
101‧‧‧處理腔室
102‧‧‧第一電極
103‧‧‧第二電極
104‧‧‧第一氣體供應端
105‧‧‧第二氣體供應端
106‧‧‧第二開關
107‧‧‧第三開關
108‧‧‧脈衝控制單元
109‧‧‧第一開關
110‧‧‧低通濾波單元
111‧‧‧直流电源
112‧‧‧第二射頻電源
113‧‧‧匹配單元
114‧‧‧射頻電源
115‧‧‧匹配單元
200‧‧‧晶圓
201‧‧‧處理腔室
202‧‧‧第一電極
203‧‧‧第二電極
204‧‧‧第一氣體供應端
205‧‧‧第二氣體供應端
206‧‧‧第二開關
207‧‧‧第三開關
208‧‧‧脈衝控制單元
209‧‧‧第一開關
210‧‧‧低通濾波單元
220‧‧‧低通濾波單元
221‧‧‧直流電源
222‧‧‧第二射頻電源
223‧‧‧匹配單元
224‧‧‧第一射頻電
225‧‧‧匹配單元
圖1習知技術等離子刻蝕時半導體基板中積聚的電荷分佈圖;圖2為本發明第一實施例等離子刻蝕裝置的結構示意圖;圖3為脈衝控制單元產生的第一脈衝信號、第二脈衝信號和第三脈衝信號的信號圖; 圖4為第一氣體、第二氣體和第一電極的狀態圖;圖5為本發明第二實施例等離子體刻蝕裝置的結構示意圖;圖6為本發明實施例刻蝕方法的流程示意圖;圖7為採用本發明實施例的等離子刻蝕裝置進行刻蝕時待刻蝕材料中的電荷積聚量與習知技術中待刻蝕材料中的電荷積聚量的對比圖。
習知技術在進行等離子體刻蝕時,容易產生電荷積聚現象(electrical charging),電荷積聚現象產生的原因為:進行等離子刻蝕時,偏壓為正相電壓時,等離子體中的電子和帶負電的粒子被加速轟擊半導體基板,部分電子和帶負電的粒子積聚半導體基板中;偏壓為正相電壓時,等離子體中的帶正電的粒子被加速轟擊半導體基板,部分帶正電的粒子積聚半導體基板中。由於帶正電的粒子的垂直運動特性要好於電子和帶負電的粒子垂直運動特性,因而在高深寬比的凹槽或通孔的刻蝕中,電子和帶負電的粒子多積聚在半導體基板的表面以及凹槽或通孔上部分側壁中,帶正電的粒子多積聚在凹槽或通孔下部分側壁和底部,具體請參考圖1,圖1中為在半導體基板40中刻蝕形成深高寬比的凹槽或通孔42,在等離子體刻蝕之前,首先需要在半導體基板40上形成具有開口的掩膜層41,在等離子體的刻蝕過程中,由於等離子體中帶正電的粒子44運動方向更傾向垂直與半導體基板40的方向,而等離子中帶負電的粒子43的運動方向則傾向於多個方向,因而等離子體刻蝕過程中,隨著凹槽或通孔42刻蝕深度的增加,更多的帶正電的粒子44運動到凹槽或通孔42的下部分側壁和底部,並積聚在凹槽或通孔42的下部分側壁和底部上,使得凹槽或通孔42的下部分側壁和底部帶正電,而掩膜層41和半導體基板的表面以及凹槽或通孔42上部分側壁則積聚多數的帶負電的粒子43,使掩膜層41和半導體基板的表面以及 凹槽或通孔42上部分側壁帶負電,凹槽或通孔42的下部分側壁和底部帶正電,會對後續的進入凹槽或通孔42中帶正電的粒子44產生排斥作用,從而在凹槽或通孔42的底部形成底角缺陷45(notching issue),嚴重的影像了刻蝕的效率和形成的半導體元件的性能。
為此,本發明提供了一種等離子刻蝕裝置及其刻蝕方法,本發明的等離子刻蝕裝置在進行刻蝕步驟時提供第一氣體,形成第一等離子體用於待刻蝕材料的刻蝕,在進行中和步驟時提供第二氣體,形成第二等離子體,第二等離子體在直流電源的作用下中和刻蝕步驟中待刻蝕材料中積聚的電荷,從而防止了等離子體刻蝕過程中電荷在待刻蝕材料上的積聚,避免在凹槽或通孔的底部產生底角缺陷(notching),提高了刻蝕的效率和形成的半導體元件的性能。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂,下面結合附圖對本發明的具體實施例做詳細的說明。在詳述本發明實施例時,為便於說明,示意圖會不依一般比例作局部放大,而且所述示意圖只是示例,其在此不應限制本發明的保護範圍。此外,在實際製作中應包含長度、寬度及深度的三維空間尺寸。
第一實施例
圖2為本發明第一實施例等離子刻蝕裝置的結構示意圖。
參考圖2,所述等離子刻蝕裝置,包括:處理腔室101;第一電極102,位於處理腔室101內,第一電極102上具有放置晶圓100的平臺(圖中未示出),所述第一電極102與至少一個射頻電源電連接;第二電極103,位於處理腔室101內,且與第一電極102正對,第二電極103與直流電源111電連接,第二電極103和直流電源111之間具有第一開關109; 第一氣體供應端104,用於向處理腔室101內通入第一氣體,第一氣體供應端104與處理腔室101之間具有第二開關106;第二氣體供應端105,用於向處理腔室101內通入第二氣體,第二氣體供應端105與處理腔室101之間具有第三開關107;脈衝控制單元108,用於同步產生第一脈衝信號11、第二脈衝信號12和第三脈衝信號13,第一脈衝信號11、第二脈衝信號12和第三脈衝信號13分別控制第一開關109、第二開關106和第三開關107的關閉和打開。
具體的,所述處理腔室101作為等離子體刻蝕時的反應腔室,所述處理腔室101的腔室壁有抗刻蝕、耐高溫的材料製成。所述處理腔室101的腔室壁的材料可以為金屬、合金或陶瓷等。為了提高處理腔室101的腔室壁的抗刻蝕性能,所述腔室壁上可以塗覆一層抗刻蝕層,比如陶瓷材料。
所述第一電極102位於處理腔101內,第一電極102位於處理腔的下部分,第一電極102和處理腔102底部之間具有支撐部件(圖中未示出),第一電極102位於支撐部件上,第一電極102和支撐部件之間還具有絕緣層(圖中未示出)。
第一電極102上具有放置和固定晶圓100的平臺(圖中未示出),所述平臺可以為陶瓷靜電卡盤。
所述第一電極102與至少一個射頻電源電連接,射頻電源向第一電極提供射頻功率,射頻功率提供解離氣體形成等離子體的能量,所述射頻工藝還可以控制形成的等離子體的密度或能量。本實施例中,所述射頻電源包括第一射頻電源114和第二射頻電源112,第一射頻電源114的射頻頻率大於第二射頻電源112的射頻頻率,所述第一射頻電源114產生高頻射頻,第一射頻電源114產生的高頻射頻的射頻頻率為13MHz~120MHz,第二射頻電源112產生低頻射頻,所述第二射頻電源112的射頻頻率為400KHz~13MHz。本實施例中,所述第 一射頻電源114通過匹配單元115與第一電極102耦接,所述第二射頻電源112通過匹配單元113與第一電極102耦接,所述匹配單元115為高通濾波器,高通濾波器能選擇性的使第一射頻電源114產生的高頻射頻通過並施加在第一電極102上,匹配單元113為低通濾波器,低通濾波器能選擇性的使第二射頻電源112產生的低頻射頻通過並施加在第一電極上102。
在本發明的其他實施例中,所述第一射頻電源114的射頻頻率可以小於第二射頻電源112的射頻頻率,所述第一射頻電源114產生低頻射頻,第一射頻電源114產生的高頻射頻的射頻頻率為400KHz~13MHz,第二射頻電源112產生高頻射頻,所述第二射頻電源112的射頻頻率為13MHz~120MHz。所述第一射頻電源114通過匹配單元115與第一電極102耦接,所述第二射頻電源112通過匹配單元113與第一電極102耦接,所述匹配單元115為低通濾波器,低通濾波器能選擇性的使第一射頻電源114產生的低頻射頻通過並施加在第一電極102上,所述匹配單元113為高通濾波器,高通濾波器能選擇性的使第二射頻電源112產生的高頻射頻通過並施加在第一電極上102。
第二電極103,位於處理腔室101內,第二電極103位於處理腔室101的上部且與第一電極102正對,第二電極103、第一電極102和射頻源構成電容耦合(CCP)等離子體源,同于解離通入處理腔室101的氣體形成等離子體,並可以控制形成的等離子體的密度和能量。
在本發明的其他實施例中,所述處理腔室的上部分側壁上還具有天線線圈單元,天線線圈單元與源射頻電源耦接,源射頻電源向天線線圈單元提供解離氣體形成等離子的射頻功率,天線線圈單元與源射頻電源構成電感耦合(ICP)等離子體源。
第二電極103與直流電源111電連接,所述直流電源111用於向第二電極103提供直流電壓,第二電極上施加直流電壓時,在進行中和步驟時,直 流電壓能調節形成的等離子體的運動,以中和待刻蝕材料中積聚的電荷。第二電極103和直流電源111之間具有第一開關109,第一開關109能控制直流電源111與第二電極103之間的通斷,避免在刻蝕步驟時,在第二電極103上施加直流電壓對等離子體刻蝕過程的影像,第一開關109為電信號控制開關,第一開關109基於接收脈衝控制電源108發出的第一脈衝信號11打開和關閉。所述第一開關109包括CMOS開關電路或晶閘管開關電路等。
所述第二電極103和直流電源111之間還連接有低通濾波單元110,所述低通濾波單元110用於防止射頻電源(第一射頻電源114和第二射頻電源112)產生的射頻功率通過第二電極103傳導至直流電源111,而使得直流電源111損壞或損傷。本實施例中,所述低通濾波單元110位於第一開關109和第二電極103之間。在本發明的其他實施例中,所述低通濾波單元110位於第一開關109和直流電源111之間。所述低通濾波單元110包括低通濾波電路等。
本實施中,所述直流電源111為負直流電源,用於向第二電極103提供負電壓,第二電極103帶負電壓時,負電壓產生的電場會影響第二電極103和第一電極102之間形成的等離子的運動,使得等離子中更多的帶負電的粒子向第一電極102上的待刻蝕材料中形成的凹槽或通孔底部方向運動,從而中和在凹槽或通孔的底部積聚的正電荷。所述直流電源111提供的負電壓的大小為-2000伏~0伏。
在本發明的其他實施例中,所述直流電源111也可以為正電壓和負電壓交替變化的直流電源,且正電壓和負電壓交替變化的頻率還小於低通濾波單元的隔離頻率。所述直流電源111交替變化的電壓大小為-2000伏~+2000伏。
所述等離子體刻蝕裝置還包括第一氣體供應端104,第一氣體供應端104用於向處理腔室101內通入第一氣體,第一氣體為用於進行刻蝕的氣體,第一氣體解離為第一等離子體,在進行刻蝕步驟時,第一等離子體對待刻 蝕材料進行刻蝕。所述處理腔室101頂部腔室壁和第二電極103中具有供第一氣體通過的若干通孔,所述第一氣體供應端104與處理腔室101之間具有第二開關106,所述第二開關106控制第一氣體供應端104向處理腔室內供入的第一氣體的通斷。第二開關106為電信號控制開關,第二開關106基於接收脈衝控制單元108發出的第二脈衝信號12打開和關閉。所述第二開關106可以為電信號控制的質量流量控制器(MFC)。
第一氣體供應端104供應的第一氣體至少為碳氟化合物氣體(CxFy,x1、y1)、碳氟氫化合物氣體(CxHyFZ,x1、y1、z1)、氧氣(O2)、氨氣(NH3)或四氟化硫(SF4)等中的一種或幾種。本實施例中,所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。在本發明的其他實施例中,所述第一氣體還可以為其他用於刻蝕的氣體。
第二氣體供應端105用於向處理腔室101內通入第二氣體,第二氣體為用於進行中和的氣體,第二氣體解離為第二等離子體,在進行中和步驟時,第二等離子體中和待刻蝕材料中積聚的電荷。所述處理腔室101頂部腔室壁和第二電極103中具有供第二氣體通過的若干通孔,所述第二氣體供應端105與處理腔室101之間具有第三開關107,所述第三開關107控制第二氣體供應端105向處理腔室101內供入的第二氣體的通斷。第三開關107為電信號控制開關,第三開關107基於接收脈衝控制單元108發出的第三脈衝信號13打開和關閉。所述第三開關107可以為電信號控制的質量流量控制器(MFC)。
相比於第一氣體,本實施例中,所述第二氣體採用易於被射頻電源解離的的單原子氣體,單原子氣體解離形成的第二等離子體中帶負電的粒子的數量多密度大,第二等離子體不會對待刻蝕材料進行化學刻蝕或化學刻蝕作用很小,以提高中和的性能和效率。本實施例中,第二氣體採用單原子的惰性 氣體,所述第二氣體為He、Ne或Ar中的一種或幾種。在本發明的其他實施例中,所述第一氣體為雙原子氣體或者單原子氣體和雙原子氣體的混合氣體。
所述等離子刻蝕裝置還包括脈衝控制單元108,所述脈衝控制單元108用於同步產生第一脈衝信號11、第二脈衝信號12和第三脈衝信號13,第一脈衝信號11、第二脈衝信號12和第三脈衝信號13分別控制第一開關109、第二開關106和第三開關107的關閉和打開。
所述脈衝控制單元108可以與等離子刻蝕裝置的其他控制單元進行通信。
本發明的等離子刻蝕刻蝕裝置在刻蝕過程中包括交替進行的刻蝕步驟和中和步驟,在刻蝕步驟時,第二開關106打開,向處理腔室101中通入第一氣體,同時第一開關109和第三開關107關閉;在進行中和步驟時,第三開關107和第一開關109打開,向處理腔室101內通入第二氣體,在第二電極103上施加正電壓,同時第二開關106關閉。
具體的,控制信號圖和狀態圖請參考圖3和圖4,其中,圖3為脈衝控制單元108產生的第一脈衝信號11、第二脈衝信號12和第三脈衝信號13的信號圖,圖4為第一氣體、第二氣體和第一電極的狀態圖。
參考圖3,第二脈衝信號12與第三脈衝信號13的頻率相同、相位相反(第二脈衝信號12為高電平時,第三脈衝信號13對應為低電平,第二脈衝信號12為低電平時,第三脈衝信號13對應為高電平),第一脈衝信號11與第三脈衝信號13的頻率相同、相位相同(第三脈衝信號13為高電平時,第一脈衝信號11對應為高電平,第三脈衝信號13為低電平時,第一脈衝信號11對應為低電平),第一脈衝信號11、第二脈衝信號12或第三脈衝信號13的一個週期的時間T1+T2為0.01~10秒,比如0.05秒、1秒、5秒、9秒等,占空比T1/(T1+T2)為 5%~95%,比如10%、30%、50%、80%、90%等,在保持較高刻蝕效率的同時,防止在待刻蝕材料中積聚電荷。
具體的,請結合參考圖2、圖3和圖4,在一個脈衝週期的T1階段,第二脈衝信號12為高電平時,第二開關106打開,第一氣體供應端104向處理腔室101內供入第一氣體,第一氣體被解離成第一等離子體,對第一電極102上放置的待處理基底上的待刻蝕材料進行刻蝕,對應的第三脈衝信號13和第一脈衝信號11為低電平,第三開關107和第一開關109關閉;在T2階段,第二脈衝信號12為低電平時,第二開關106關閉,第一氣體供應端104停止向處理腔室101內供入第一氣體,對應的第三脈衝信號13和第一脈衝信號11為高電平,第三開關107打開,第二氣體供應端105向處理腔室101內供入第二氣體,第二氣體被解離為第二等離子體,同時第一開關109打開,直流電源111在第二電極103上施加負電壓-V,負電壓-V形成的電場對第二等離子體進行加速,使得第二等離子中的更多的帶負電的粒子向第一電極的方向運動,中和待刻蝕材料中形成的通孔或凹槽的底部積聚的正電荷。
需要說明的是,本實施例中,所述第一開關109、第二開關106和第三開關107為高電平控制打開、低電平控制關閉的開關,在本發明的其他實施例中,所述第一開關109、第二開關106和第三開關107為低電平控制打開、高電平控制關閉的開關,或者在其他的實施例中,第一開關109、第二開關106或第三開關107控制方式可以不相同。
在本發明的另一實施例中,第一氣體和第二氣體通過氣體供應裝置選擇性的供入處理腔室內,所述氣體供應裝置包括開關裝置,通過開關裝置選擇性的向處理腔室內供應第一氣體或第二氣體。相應的,脈衝控制單元,同步產生第一脈衝信號和第二脈衝信號,第一脈衝信號控制第一開關的關閉和打 開,第二脈衝信號則控制開關裝置,使得開關裝置選擇性的向處理腔室內供應第一氣體或第二氣體。
在具體的實施例中,所述開關裝置為三通控制開關,所述三通控制開關包括兩個入口和一個出口,所述氣體供應裝置還包括第一氣體供應端和第二氣體供應端,第一氣體供應端供應第一氣體,第二氣體供應端供應第二氣體,第一氣體供應端和第二氣體供應端分別於三通控制開關的兩個入口相連,三通控制開關的出口端與處理腔室相連。三通控制開關接收第二脈衝信號,第二秒沖信號為高電平時,三通控制開關使得第一氣體供應端與處理腔室之間接通,第一氣體供應端向處理腔室內供入第二氣體,第二氣體供應端與處理腔室之間斷開,第二脈衝信號為低電平時,三通控制開關使得第一氣體供應端與處理腔室之間斷開,第二氣體供應端與處理腔室之間打開,第二氣體供應端向處理腔室內通入第二氣體。在本發明的其他實施例中,第二秒沖信號為高電平時,三通控制開關使得第一氣體供應端與處理腔室之間斷開,第二氣體供應端與處理腔室之間打開,第二氣體供應端向處理腔室內通入第二氣體,第二脈衝信號為低電平時,三通控制開關使得第一氣體供應端與處理腔室之間接通,第一氣體供應端向處理腔室內供入第二氣體,第二氣體供應端與處理腔室之間斷開。所述第一脈衝信號和第二脈衝信號的頻率相同、占空比相同、相位相同或相反,第一脈衝信號控制第一開關,第二脈衝信號控制開關裝置,使得第一開關關閉時,相應的,開關裝置使得第一氣體供應端與處理腔室之間連通,向處理腔室內供入第一氣體,第一開關打開時,相應的,開關裝置使得第二氣體供應端與處理腔室之間連通,向處理腔室內供入第二氣體。
第二實施例
圖5為本發明第二實施例等離子體刻蝕裝置的結構示意圖。需要說明的是,第二實施例的等離子刻蝕裝置中與第一實施例中相同結構的功能和相關限定,請參考第一實施例,在第二實施例中不再贅述。
請參考圖5,所述等離子體刻蝕裝置,包括:處理腔室201;第一電極202,位於處理腔室101內,第一電極202上具有放置晶圓200的平臺,所述第一電極202與至少一個射頻電源電連接,且第一電極202與直流電源221電連接,第一電極202和直流電源221之間具有第一開關209;第二電極203,位於處理腔室內,且與第一電極202正對;第一氣體供應端204,用於向處理腔室201內通入第一氣體,第一氣體供應端204與處理腔室201之間具有第二開關206;第二氣體供應端205,用於向處理腔室201內通入第二氣體,第二氣體供應端205與處理腔室201之間具有第三開關207;脈衝控制單元208,用於同步產生第一脈衝信號21、第二脈衝信號22和第三脈衝信號23,第一脈衝信號21、第二脈衝信號22和第三脈衝信號23分別控制第一開關209、第二開關206和第三開關207的關閉和打開。
具體的,所述直流電源221用於向第一電極202提供正電壓,第一電極202帶正電壓時,正電壓產生的電場會影響第二電極203和第一電極202之間形成的等離子的運動,使得等離子中更多的帶負電的粒子向第一電極202上的待刻蝕材料中形成的凹槽或通孔底部方向運動,從而中和在凹槽或通孔的底部積聚的正電荷。所述直流電源221提供的正電壓的大小為0~2000伏。
所述第一電極202和直流電源221之間還連接有低通濾波單元210,所述低通濾波單元210用於防止射頻電源(第一射頻電源224和第二射頻電源222)產生的射頻功率通過第一電極202傳導至直流電源221,而使得直流電源 221損壞或損傷。本實施例中,所述低通濾波單元220位於第一開關209和第一電極202之間。在本發明的其他實施例中,所述低通濾波單元210位於第一開關209和直流電源221之間。所述低通濾波單元220包括低通濾波電路等。
在本發明的其他實施例中,所述直流電源221也可以為正電壓和負電壓交替變化的直流電源,且正電壓和負電壓交替變化的頻率還小於低通濾波單元210的隔離頻率。所述直流電源221交替變化的電壓大小為-2000伏~+2000伏。
所述射頻電源包括第一射頻電源224和第二射頻電源222,第一射頻電源224的射頻頻率大於第二射頻電源222的射頻頻率,所述第一射頻電源224產生高頻射頻,第一射頻電源224產生的高頻射頻的射頻頻率為13MHz~120MHz,第二射頻電源222產生低頻射頻,所述第二射頻電源222的射頻頻率為400KHz~13MHz。本實施例中,所述第一射頻電源224通過匹配單元225與第一電極202耦接,所述第二射頻電源222通過匹配單元223與第一電極202耦接,所述匹配單元225為高通濾波器,匹配單元222為低通濾波器。
在本發明的其他實施例中,所述第一射頻電源224的射頻頻率可以小於第二射頻電源222的射頻頻率
本實施例中,所述脈衝控制單元208提供的第一脈衝信號21、第二脈衝信號22和第三脈衝信號23的信號波形與第一實施例中的第一脈衝信號、第二脈衝信號和第三脈衝信號相同。
本實施例中,第二脈衝信號為高電平時,第二開關打開,第一氣體供應端向處理腔室內供入第一氣體,第一氣體被解離成第一等離子體,對第一電極上放置的待處理基底上的待刻蝕材料進行刻蝕,對應的第三脈衝信號和第一脈衝信號為低電平,第三開關和第一開關關閉;第二脈衝信號為低電平時,第二開關關閉,第一氣體供應端停止向處理腔室內供入第一氣體,對應的第三 脈衝信號和第一脈衝信號為高電平,第三開關打開,第二氣體供應端向處理腔室內供入第二氣體,第二氣體被解離為第二等離子體,同時第一開關打開,直流電源在第一電極上施加正電壓,正電壓形成的電場對第二等離子體進行加速,使得第二等離子中的更多的帶負電的粒子向第一電極的方向運動,中和待刻蝕材料中形成的通孔或凹槽的底部積聚的正電荷。
在本發明的另一實施例中,第一氣體和第二氣體通過氣體供應裝置選擇性的供入處理腔室內,所述氣體供應裝置包括開關裝置,通過開關裝置選擇性的向處理腔室內供應第一氣體或第二氣體。相應的,脈衝控制單元,同步產生第一脈衝信號和第二脈衝信號,第一脈衝信號控制第一開關的關閉和打開,第二脈衝信號則控制開關裝置,使得開關裝置選擇性的向處理腔室內供應第一氣體或第二氣體。
在具體的實施例中,所述開關裝置為三通控制開關,所述三通控制開關包括兩個入口和一個出口,所述氣體供應裝置還包括第一氣體供應端和第二氣體供應端,第一氣體供應端供應第一氣體,第二氣體供應端供應第二氣體,第一氣體供應端和第二氣體供應端分別於三通控制開關的兩個入口相連,三通控制開關的出口端與處理腔室相連。三通控制開關接收第二脈衝信號,第二秒沖信號為高電平時,三通控制開關使得第一氣體供應端與處理腔室之間接通,第一氣體供應端向處理腔室內供入第二氣體,第二氣體供應端與處理腔室之間斷開,第二脈衝信號為低電平時,三通控制開關使得第一氣體供應端與處理腔室之間斷開,第二氣體供應端與處理腔室之間打開,第二氣體供應端向處理腔室內通入第二氣體。在本發明的其他實施例中,第二脈衝信號為高電平時,三通控制開關使得第一氣體供應端與處理腔室之間斷開,第二氣體供應端與處理腔室之間打開,第二氣體供應端向處理腔室內通入第二氣體,第二脈衝信號為低電平時,三通控制開關使得第一氣體供應端與處理腔室之間接通,第一氣 體供應端向處理腔室內供入第二氣體,第二氣體供應端與處理腔室之間斷開。所述第一脈衝信號和第二脈衝信號的頻率相同、占空比相同、相位相同或相反,第一脈衝信號控制第一開關,第二脈衝信號控制開關裝置,使得第一開關關閉時,相應的,開關裝置使得第一氣體供應端與處理腔室之間連通,向處理腔室內供入第一氣體,第一開關打開時,相應的,開關裝置使得第二氣體供應端與處理腔室之間連通,向處理腔室內供入第二氣體。
本發明實施例還提供了採用上述等離子刻蝕裝置進行刻蝕的方法,請參考圖6,所述刻蝕方法,包括:進行步驟S300,開始。
將晶圓置於等離子刻蝕裝置的處理腔室中。所述晶圓上形成待刻蝕材料,所述待刻蝕材料用於形成各種半導體結構或器件,本實施例中,通過等離子刻蝕在待刻蝕材料中形成通孔或溝槽。所述待刻蝕材料可以為單層或多層堆疊結構。在具體的實施例中,所述待刻蝕材料至少包括SiO2、SiON、SiCN、SiC、SiN、高K介電材料、低K介電材料中一種或幾種。所述高K介電材料的介電常數小於3.9,比如可以為摻碳的介質材料(如SiOC)、有機聚合物、有機玻璃(OSG)、摻氟玻璃(FSG)等。所述高K介電材料為介電常數大於3.9的材料,比如可以為:HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO等。
在其他實施例中,所述待刻蝕材料還可以包括金屬氮化物或金屬氧化物,比如:TiN、TaN、Ta、TaC、TaSiN、WN、Wsi等。
在其他實施例中,所述待刻蝕材料還可以包括金屬,比如:Al、Cu、Ag、Au、Pt、Ni、Ti、W等。
在其他實施例中,所述待刻蝕材料還可以包括其他材料,比如:多晶矽、無定形矽、無定形碳、BN或SiGe等。
本實施例中,所述待刻蝕材料表面還形成有掩膜層,所述掩膜層為單層或多層堆疊結構。在具體的實施例中,所述掩膜層可以為光刻膠、多晶矽、無定形矽、無定形碳、SiO2、SiN、SiON、SiCN、SiC、TiN、TaN、BN、SiCO、SiCOH、BN、SiGe,中的一種或幾種。
執行步驟S301和步驟S302,向刻蝕腔供入基本氣體;等離子體點火。
向刻蝕腔內供入基本氣體,然後進行等離子點火的目的是進行等離子刻蝕前的暖機。所述供入的基本氣體可以與後續進行刻蝕步驟時供入的第一氣體相同或不相同。本實施例中,所述供入的基本氣體可以與後續進行刻蝕步驟時供入的第一氣體相同,所述基本氣體可以為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。
執行步驟S303,進行刻蝕步驟:第二開關打開,向處理腔室內通入第一氣體,同時第一開關和第三開關關閉,第一氣體解離成第一等離子體,第一等離子體對待刻蝕材料進行刻蝕,持續時間T1。
進行刻蝕步驟時,通入第一氣體,第一氣體在射頻功率的作用下解離為第一等離子,第一等離子主要通過化學作用對待刻蝕材料進行刻蝕。
所述第一氣體為用於刻蝕的氣體,第一氣體至少包括碳氟化合物氣體(CxFy,x1、y1)、碳氟氫化合物氣體(CxHyFz,x1、y1、z1)、氧氣(O2)、氨氣(NH3)或四氟化硫(SF4)等中的一種或幾種。本實施例中,所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。在本發明的其他實施例中,所述第一氣體還可以為其他用於刻蝕的氣體。
進行刻蝕步驟的時間T1較短,在具體的實施例中,所述進行刻蝕步驟的時間T1大於0.01秒小於10秒。在進行刻蝕步驟時,部分正電荷會聚集在待刻蝕材料中形成的凹槽或通孔的底部,部分負電荷或聚集在待刻蝕材料的表面附近。
在本發明的其他實施例中,當等離子體刻蝕裝置採用三通控制開關控制第一氣體供應端和第二氣體供應端與處理腔室之間的通斷時,在進行刻蝕步驟時,三通控制開關使得第一氣體供應端與處理腔室之間連通,第一氣體供應端向處理腔室內供應第一氣體。
執行步驟S304,進行中和步驟:第二開關關閉,第三開關打開,向處理腔室內通入第二氣體,第二氣體解離成第二等離子體,同時第一開關打開,直流電源向第二電極提供負電壓或向第一電極上提供正電壓,第二等離子體中和待刻蝕材料中積聚的電荷,持續時間T2。
在進行中和步驟時,第二開關關閉,停止向處理腔室內通入第一氣體,第三開關打開,向刻蝕腔內通入第二氣體,第二氣體在射頻功率的作用下被解離為第二等離子體,同時第一開關打開,在第二電極上施加負電壓,第二等離子體被負電壓形成的電場向第一電極方向加速,第二等離子體中更多的帶負電的離子能運動到刻蝕步驟中形成的凹槽或通孔的底部,以中和凹槽或通孔的底部的正電荷,同時第二等離子體中的部分帶正電的粒子也會中和待刻蝕材料表面附件的負電荷。
在本發明的其他實施例中,在進行中和步驟時,第二開關關閉,停止向處理腔室內通入第一氣體,第三開關打開,向刻蝕腔內通入第二氣體,第二氣體在射頻功率的作用下被解離為第二等離子體,同時第一開關打開,在第一電極上施加正電壓,第二等離子體被正電壓形 成的電場向第一電極方向加速,第二等離子體中更多的帶負電的離子能運動到刻蝕步驟中形成的凹槽或通孔的底部,以中和凹槽或通孔的底部的正電荷,同時第二等離子體中的部分帶正電的粒子也會中和待刻蝕材料表面附件的負電荷。
相比於第一氣體,本實施例中,所述第二氣體採用易於被射頻電源解離的的單原子氣體,單原子氣體解離形成的第二等離子體中帶負電的粒子的數量多密度大,第二等離子體不會對待刻蝕材料進行化學刻蝕或化學刻蝕作用很小,以提高中和的性能和效率。本實施例中,第二氣體採用單原子的惰性氣體,所述第二氣體為He、Ne或Ar中的一種或幾種。在本發明的其他實施例中,所述第一氣體為雙原子氣體或者單原子氣體和雙原子氣體的混合氣體。
進行中和步驟的時間T2較短,在具體的實施例中,所述進行中和步驟的時間T2大於0.01秒小於10秒。在進行刻蝕步驟時,部分正電荷會聚集在待刻蝕材料中形成的凹槽或通孔的底部,部分負電荷或聚集在待刻蝕材料的表面附近。
本實施例中,進行刻蝕步驟的時間T1和進行中和步驟的時間T2的時間之和(總時間)大於0.01秒小於10秒,刻蝕步驟的時間T1為總時間的5%~95%。
在本發明的其他實施例中,當等離子體刻蝕裝置採用三通控制開關控制第一氣體供應端和第二氣體供應端與處理腔室之間的通斷時,在進行中和步驟時,三通控制開關使得第二氣體供應端與處理腔室之間連通,第二氣體供應端向處理腔室內供應第二氣體。
執行步驟S305,判斷刻蝕過程是否結束,若為“否”,則重複執行步驟S303和步驟S304;若為“是”,則轉至步驟S306,刻蝕結束。
參考圖7,圖7為採用本發明實施例的等離子刻蝕裝置進行刻蝕時待刻蝕材料中的電荷積聚量與習知技術中待刻蝕材料中的電荷積聚量的對比圖,其中曲線32為本發明實施例中的待刻蝕材料中隨著刻蝕過程的電荷積聚量,曲線31為習知技術中待刻蝕材料中隨著刻蝕過程的電荷積聚量,從圖7中可以看出,採用習知技術的等離子刻蝕裝置進行刻蝕時,待刻蝕材料中的電荷積聚量隨著刻蝕過程的進行在不斷的增加,而本發明的實施例中,刻蝕過程包括刻蝕步驟(T1階段)和中和步驟(T2階段),刻蝕步驟和中和步驟交替進行,在刻蝕步驟(T1階段)待刻蝕材料中會積聚部分的電荷,但是在中和步驟(T2階段),待刻蝕材料積聚的電荷會被中和,使得待刻蝕材料中積聚的電荷量減少或消失,從而使得整個刻蝕過程中,待刻蝕材料中積聚的電荷量非常少,從而防止待刻蝕材料中形成的凹槽或通孔的底部形成底角缺陷(notching issue),提高了形成的半導體元件的性能和刻蝕的效率。
綜上,本發明實施例的等離子刻蝕裝置及其刻蝕方法,在進行刻蝕時,防止了在待刻蝕材料中積聚電荷,提高了形成的半導體元件的性能和刻蝕的效率。
以上之敘述僅為本發明之較佳實施例說明,凡精於此項技藝者當可依據上述之說明而作其它種種之改良,惟這些改變仍屬於本發明之發明精神及以下所界定之專利範圍中。
11‧‧‧第一脈衝信號
12‧‧‧第二脈衝信號
13‧‧‧第三脈衝信號
100‧‧‧晶圓
101‧‧‧處理腔室
102‧‧‧第一電極
103‧‧‧第二電極
104‧‧‧第一氣體供應端
105‧‧‧第二氣體供應端
106‧‧‧第二開關
107‧‧‧第三開關
108‧‧‧脈衝控制單元
109‧‧‧第一開關
110‧‧‧低通濾波單元
111‧‧‧直流電源
112‧‧‧第二射頻電源
113‧‧‧匹配單元
114‧‧‧射頻電源
115‧‧‧匹配單元

Claims (21)

  1. 一種等離子體刻蝕裝置,包含:處理腔室;第一電極,位於處理腔室內,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接;第二電極,位於處理腔室內,且與第一電極正對,第二電極與直流電源電連接,第二電極和直流電源之間具有第一開關;第一氣體供應端,用於向處理腔室內通入第一氣體,第一氣體供應端與處理腔室之間具有第二開關;第二氣體供應端,用於向處理腔室內通入第二氣體,第二氣體供應端與處理腔室之間具有第三開關;脈衝控制單元,用於同步產生第一脈衝信號、第二脈衝信號和第三脈衝信號,第一脈衝信號、第二脈衝信號和第三脈衝信號分別控制第一開關、第二開關和第三開關的關閉和打開;其中,第二脈衝信號與第三脈衝信號的頻率相同、相位相反,第一脈衝信號與第三脈衝信號的頻率相同、相位相同。
  2. 如請求項1所述的等離子體刻蝕裝置,其中所述直流電源提供的電壓為負電壓。
  3. 如請求項2所述的等離子體刻蝕裝置,其中所述負電壓的大小為-2000~0伏。
  4. 如請求項1所述的等離子體刻蝕裝置,其中第一脈衝信號、第二脈衝信號或第三脈衝信號的一個週期的時間為0.01~10秒,占空比為5%~95%。
  5. 如請求項1所述的等離子體刻蝕裝置,其中所述第一氣體在射頻電源的作用下形成用於刻蝕待刻蝕材料的第一等離子體。
  6. 如請求項5所述的等離子體刻蝕裝置,其中所述第一氣體為CxFy(x1、y1)、CxHyFz(x1、y1、z1)、O2、NH3、SF4、COS中的一種或幾種。
  7. 如請求項6所述的等離子體刻蝕裝置,其中所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。
  8. 如請求項1所述的等離子體刻蝕裝置,其中所述第二氣體在射頻電源的作用下形成用於中和待刻蝕材料內積聚的電荷的第二等離子體。
  9. 如請求項8所述的等離子體刻蝕裝置,其中所述第二氣體是惰性氣體、雙原子氣體或惰性氣體和雙原子氣體的混合氣體。
  10. 如請求項1所述的等離子體刻蝕裝置,其中所述射頻電源至少包括第一射頻電源和第二射頻電源,第一射頻電源的射頻頻率大於第二射頻電源的射頻頻率。
  11. 如請求項10所述的等離子體刻蝕裝置,其中所述第一射頻電源的射頻頻率為13MHz~120MHz,所述第二射頻電源的射頻頻率為400KHz~13MHz。
  12. 如請求項1所述的等離子體刻蝕裝置,其中所述第二電極與第一開關之間還具有低通濾波單元。
  13. 一種等離子體刻蝕裝置,包含:處理腔室;第一電極,位於處理腔室內,第一電極上具有放置晶圓的平臺,所述第一電極與至少一個射頻電源電連接,第一電極與直流電源電連接,第一電極和直流電源之間具有第一開關;第二電極,位於處理腔室內,且與第一電極正對;第一氣體供應端,用於向處理腔室內通入第一氣體,第一氣體供應端與處理腔室之間具有第二開關; 第二氣體供應端,用於向處理腔室內通入第二氣體,第二氣體供應端與處理腔室之間具有第三開關;脈衝控制單元,用於同步產生第一脈衝信號、第二脈衝信號和第三脈衝信號,第一脈衝信號、第二脈衝信號和第三脈衝信號分別控制第一開關、第二開關和第三開關的關閉和打開;其中,第二脈衝信號與第三脈衝信號的頻率相同、相位相反,第一脈衝信號與第三脈衝信號的頻率相同、相位相同。
  14. 如請求項13所述的等離子體刻蝕裝置,其中所述直流電源提供的電壓為正電壓。
  15. 如請求項14所述的等離子體刻蝕裝置,其中所述正電壓的大小為0~2000伏。
  16. 一種等離子體刻蝕裝置進行刻蝕的方法,包含:將晶圓置於等離子體刻蝕裝置的處理腔室內,所述晶圓上形成有待刻蝕材料;進行刻蝕步驟:通入第一氣體,第一氣體解離成第一等離子體,第一等離子體對待刻蝕材料進行刻蝕;進行中和步驟:通入第二氣體,第二氣體解離成第二等離子體,第二等離子體中和待刻蝕材料中積聚的電荷;重複進行刻蝕步驟和中和步驟,直至在待刻蝕材料內形成通孔或凹槽。
  17. 如請求項16所述的刻蝕方法,其中進行刻蝕步驟時,第二開關打開,向處理腔室內通入第一氣體,同時第一開關和第三開關關閉;進行中和步驟時,第二開關關閉,第三開關打開,向處理腔室內通入第二氣體,同時第一開關打開,直流電源向第二電極提供負電壓。
  18. 如請求項16所述的刻蝕方法,其中進行刻蝕步驟時,第二開關打開,向處理腔室內通入第一氣體,同時第一開關和第三開關關閉;進行中和步驟時, 第二開關關閉,第三開關打開,向處理腔室內通入第二氣體,同時第一開關打開,直流電源向第一電極提供正電壓。
  19. 如請求項16所述的刻蝕方法,其中所述第一氣體為CxFy(x1、y1)、CxHyFz(x1、y1、z1)、O2、NH3、SF4、COS中的一種或幾種。
  20. 如請求項19所述的刻蝕方法,其中所述第一氣體為CF4、C4F6、C4F8、CH2F2、CHF3、COS、O2中的一種或幾種。
  21. 如請求項16所述的刻蝕方法,其中所述第二氣體是惰性氣體、雙原子氣體或惰性氣體和雙原子氣體的混合氣體。
TW103137381A 2013-10-31 2014-10-29 Plasma etching apparatus and etching method thereof TWI553692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310533284.6A CN103531429B (zh) 2013-10-31 2013-10-31 等离子体刻蚀装置及其刻蚀方法

Publications (2)

Publication Number Publication Date
TW201526068A TW201526068A (zh) 2015-07-01
TWI553692B true TWI553692B (zh) 2016-10-11

Family

ID=49933356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137381A TWI553692B (zh) 2013-10-31 2014-10-29 Plasma etching apparatus and etching method thereof

Country Status (2)

Country Link
CN (1) CN103531429B (zh)
TW (1) TWI553692B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824941B2 (en) * 2015-11-17 2017-11-21 Lam Research Corporation Systems and methods for detection of plasma instability by electrical measurement
CN107305830B (zh) * 2016-04-20 2020-02-11 中微半导体设备(上海)股份有限公司 电容耦合等离子体处理装置与等离子体处理方法
DE102016119791A1 (de) * 2016-10-18 2018-04-19 scia Systems GmbH Verfahren und Vorrichtung zum Bearbeiten einer Oberfläche eines Substrates mittels eines Teilchenstrahls
US10510575B2 (en) * 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
CN110931356B (zh) * 2018-09-19 2023-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN111092008A (zh) * 2018-10-24 2020-05-01 江苏鲁汶仪器有限公司 一种感应耦合等离子体刻蚀设备及刻蚀方法
CN111383895B (zh) * 2018-12-29 2022-04-08 江苏鲁汶仪器有限公司 一种等离子体刻蚀设备及其鞘层电压的测量方法
CN114628212A (zh) * 2020-12-10 2022-06-14 中国科学院微电子研究所 一种等离子体处理腔室以及半导体制造设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176036A (ja) * 2000-08-28 2002-06-21 Micron Technology Inc プラズマリアクタにおけるパルス接地源の使用
US20100248488A1 (en) * 2009-03-26 2010-09-30 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
TW201101389A (en) * 2009-04-24 2011-01-01 Lam Res Corp Method and apparatus for high aspect ratio dielectric etch
CN102800551A (zh) * 2011-05-23 2012-11-28 南亚科技股份有限公司 制备高宽深比结构的等离子蚀刻方法及等离子蚀刻装置
TW201324611A (zh) * 2011-10-04 2013-06-16 Lam Res Corp 利用脈衝偏壓之蝕刻
TW201332011A (zh) * 2011-09-30 2013-08-01 Tokyo Electron Ltd 用以回復蝕刻製程條件之乾式清理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176036A (ja) * 2000-08-28 2002-06-21 Micron Technology Inc プラズマリアクタにおけるパルス接地源の使用
US20100248488A1 (en) * 2009-03-26 2010-09-30 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
TW201101389A (en) * 2009-04-24 2011-01-01 Lam Res Corp Method and apparatus for high aspect ratio dielectric etch
CN102800551A (zh) * 2011-05-23 2012-11-28 南亚科技股份有限公司 制备高宽深比结构的等离子蚀刻方法及等离子蚀刻装置
TW201332011A (zh) * 2011-09-30 2013-08-01 Tokyo Electron Ltd 用以回復蝕刻製程條件之乾式清理方法
TW201324611A (zh) * 2011-10-04 2013-06-16 Lam Res Corp 利用脈衝偏壓之蝕刻

Also Published As

Publication number Publication date
CN103531429B (zh) 2016-03-02
CN103531429A (zh) 2014-01-22
TW201526068A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI553692B (zh) Plasma etching apparatus and etching method thereof
US9633846B2 (en) Internal plasma grid applications for semiconductor fabrication
US20120088371A1 (en) Methods for etching substrates using pulsed dc voltage
TWI458008B (zh) 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統
TWI673752B (zh) 電漿裝置
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US9230824B2 (en) Method of manufacturing semiconductor device
TWI540637B (zh) Plasma etching method
TWI452624B (zh) 具有脈衝反應氣體補充以用於蝕刻半導體結構之脈衝電漿系統
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
JP4849881B2 (ja) プラズマエッチング方法
KR20180051663A (ko) 원자 레벨 레졸루션 및 플라즈마 프로세싱 제어를 위한 방법들
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
US20150294843A1 (en) Methods for extending chamber component life for plasma processing semiconductor applications
KR20180071394A (ko) 제1 물질과 제2 물질을 가진 구조 패턴 층의 에칭 방법
JP7556099B2 (ja) プラズマ処理装置
JP5161461B2 (ja) プラズマ処理システムにおける選択性の制御方法
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
JP2022538595A (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
KR20150095593A (ko) Ge-함유 반도체 장치에의 컨택 형성
KR20200108361A (ko) 비정질 탄소 층 개방 프로세스
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
US20240332029A1 (en) High aspect ratio contact etching with additive gas
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
TW200532792A (en) Method for fabricating semiconductor device