TWI673752B - 電漿裝置 - Google Patents

電漿裝置 Download PDF

Info

Publication number
TWI673752B
TWI673752B TW104114968A TW104114968A TWI673752B TW I673752 B TWI673752 B TW I673752B TW 104114968 A TW104114968 A TW 104114968A TW 104114968 A TW104114968 A TW 104114968A TW I673752 B TWI673752 B TW I673752B
Authority
TW
Taiwan
Prior art keywords
pulse
duration
direct current
chuck
signal
Prior art date
Application number
TW104114968A
Other languages
English (en)
Other versions
TW201603108A (zh
Inventor
金茂珍
金俸奭
具德滋
禹濟憲
李彦柱
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201603108A publication Critical patent/TW201603108A/zh
Application granted granted Critical
Publication of TWI673752B publication Critical patent/TWI673752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一種電漿裝置，包括：處理腔室，具有內部空間；夾盤，配置在處理腔室中，且夾盤具有其上裝載基板的頂表面；氣體供應單元，供應處理氣體至處理腔室中；電漿產生單元，在夾盤上方產生電漿；以及直流電發電機，施加直流電脈衝訊號至夾盤。直流電脈衝訊號的週期可包括：負脈衝持續時間，在此期間施加負脈衝；正脈衝持續時間，在此期間施加正脈衝；以及脈衝關閉持續時間，在此期間關閉負脈衝與正脈衝。正脈衝持續時間介於負脈衝持續時間與脈衝關閉持續時間之間。脈衝關閉持續時間可包括具有比正脈衝的電壓幅度低的電壓，例如接地電壓。

Description

電漿裝置
此專利申請案主張於2014年5月12日在韓國智慧財產局申請之韓國專利申請案第10-2014-0056641號的優先權，其揭示內容全文併入本案供參考。
本發明概念是有關於用於半導體製造製程中的電漿裝置及使用此裝置製造半導體元件的方法。
半導體元件因為它們的小尺寸、多重功能及/或低製造成本而廣泛使用在電子工業中。可使用不同的半導體製造製程(例如沉積、離子植入、光微影及蝕刻)來製造半導體元件。可使用電漿來進行一些半導體製造製程。隨著半導體元件已高度積集化，已縮小半導體元件的圖案尺寸。此外，圖案的長寬比已增加。圖案的長寬比的尺寸縮小及/或增加可能導致使用電漿的半導體製造製程的各種問題。
本發明概念的實施例可提供能夠有效地控制不同製程因素的電漿裝置。
本發明概念的實施例也可提供能夠增進半導體製造製程之可靠度的電漿裝置。
本發明概念的實施例也可提供使用電漿裝置來製造半導體元件的方法。
在一態樣中，電漿裝置可包括：處理腔室，具有內部空間；夾盤(chuck)，配置在處理腔室中，夾盤具有其上裝載基板的頂表面；氣體供應單元，供應處理氣體至處理腔室中；電漿產生單元，在夾盤上方產生電漿；以及直流電(direct current；DC)發電機，施加直流電脈衝訊號至夾盤。直流電脈衝訊號的週期可包括：負脈衝持續時間(negative pulse duration)，在此期間施加負脈衝；正脈衝持續時間(positive pulse duration)，在此期間施加正脈衝；以及脈衝關閉持續時間(pulse-off duration)，在此期間關閉負脈衝與正脈衝。正脈衝持續時間可介於負脈衝持續時間與脈衝關閉持續時間之間。
在一些實施例中，直流電脈衝訊號的週期可更包括：穩定持續時間(stable duration)，介於負脈衝持續時間與正脈衝持續時間之間。
在一些實施例中，可在穩定持續時間與脈衝關閉持續時間的期間施加接地電壓至夾盤。
在一些實施例中，穩定持續時間的長度與脈衝關閉持續時間的長度可不同。
在一些實施例中，脈衝關閉持續時間可較穩定持續時間長。
在一些實施例中，正脈衝的幅度可小於負脈衝的幅度。
在一些實施例中，負脈衝持續時間可較正脈衝持續時間長。
在一些實施例中，直流電發電機可包括：負電源供應器，產生負脈衝；正電源供應器，產生正脈衝；以及脈衝調變器(pulse modulator)，控制負脈衝與正脈衝的輸出次數，以輸出直流電脈衝訊號。
在一些實施例中，直流電發電機可更包括：接地源(ground source)，產生接地電壓；以及控制器(controller)，控制負電源供應器、正電源供應器以及脈衝調變器。
在一些實施例中，脈衝調變器可包括：第一切換器，其具有連接至負電源供應器的第一端；第二切換器，其具有連接至正電源供應器的第一端；第三切換器，其具有連接至接地源的第一端；以及輸出端，其連接至第一切換器、第二切換器及第三切換器的第二端。第一切換器、第二切換器及第三切換器可回應於自控制器接收的第一控制訊號、第二控制訊號及第三控制訊號來操作。
在一些實施例中，電漿裝置可更包括：外環，配置在夾盤的邊緣上且環繞經裝載的基板。外環可被提供第二直流電脈衝訊號。
在一些實施例中，第二直流電脈衝訊號可具有與施加至夾盤的直流電脈衝訊號相同的週期。
在一些實施例中，夾盤可包括：配置於夾盤內的至少一導電銷(conductive pin)。所述至少一導電銷可與經裝載的基板接觸，並且直流電發電機可電性連接至至少一導電銷。
在另一態樣中，電漿裝置可包括：處理腔室，其具有內部空間；夾盤，其配置在處理腔室中，夾盤具有其上裝載基板的頂表面；外環，其配置在夾盤的邊緣上，所述外環經設置以環繞經裝載的基板；氣體供應單元，其供應處理氣體至處理腔室中；電漿產生單元，其在夾盤上方產生電漿；以及直流電發電單元(DC power generating unit)，其施加第一直流電脈衝訊號至夾盤以及施加第二直流電脈衝訊號至外環。
在一些實施例中，第一直流電脈衝訊號可具有與第二直流電脈衝訊號相同的週期，以及第二直流電脈衝訊號可與第一直流電脈衝訊號同步。
在一些實施例中，第一直流電脈衝訊號與第二直流電脈衝訊號的週期可包括：負脈衝持續時間；正脈衝持續時間；以及脈衝關閉持續時間。第一直流電脈衝訊號與第二直流電脈衝訊號可在負脈衝持續時間的期間分別傳送第一負脈衝及第二負脈衝至夾盤及外環。第一直流電脈衝訊號與第二直流電脈衝訊號可在正脈衝持續時間的期間分別傳送第一正脈衝及第二正脈衝至夾盤及外環。第一負脈衝與第二負脈衝以及第一正脈衝與第二正脈衝可在脈衝關閉持續時間的期間關閉。
在又另一個態樣中，製造半導體元件的方法可包括：在夾盤上裝載具有蝕刻目標層之基板，所述夾盤配置於處理腔室中；在經裝載的基板上方產生電漿；以及使用施加至夾盤的直流 電(DC)脈衝訊號來蝕刻部分的蝕刻目標層。直流電脈衝訊號的週期可包括：負脈衝持續時間，在此期間施加負脈衝；正脈衝持續時間，在此期間施加正脈衝；以及脈衝關閉持續時間，在此期間關閉負脈衝與正脈衝。正脈衝持續時間可介於負脈衝持續時間與脈衝關閉持續時間之間。
在一些實施例中，直流電脈衝訊號可更包括：穩定持續時間，介於負脈衝持續時間與正脈衝持續時間之間。可在穩定持續時間與脈衝關閉持續時間的期間施加接地電壓至夾盤，且穩定持續時間的長度與脈衝關閉持續時間的長度可不同。
在一些實施例中，蝕刻目標層可包括交替地且重複地堆疊在基板上的多個第一層及多個第二層。
在一些實施例中，所述方法可更包括：在形成蝕刻目標層之前，在基板上形成模封層(mold layer)；以及圖案化模封層以形成孔。所述蝕刻目標層可共形地形成在孔的內表面上。
在一些實施例中，製作的方法可包括：在腔室中設置基板，所述基板包括目標層及在目標層上具有開口的罩幕；在腔室中產生包含離子的電漿；在第一時間段的期間，加速離子至基板以造成藉由罩幕的開口而暴露的部分目標層被蝕刻，並且產生最終的蝕刻副產物；在各自介於第一時間段的對應者之間的第二時間段的期間，增加電漿的電子溫度以增加沉積在罩幕表面上之自由基的形成。
基板可設置在腔室中的夾盤上，其中在第一時間段的期間，可施加第一電位至夾盤。所述第一電位可為負電位。
在一些實施例中，在第二時間段的期間施加較第一電位高的第二電位至夾盤。
在第二時間段的期間，可施加較第二電位低且較第一電位高的第三電位至夾盤。
所述第二電位可為正電位，且第三電位在-500V至+500V的範圍內。
第三電位可在-100V至100V的範圍內。
第三電位實質上可為接地電位。
在一些實施例中，在每個第一時間段的整個時間內，施加負電位的脈衝至夾盤。在每個第二時間段的整個時間內，可施加一個或多個電位至夾盤，其中所述一個或多個電位的每一者高於負電位。
在一些實施例中，製作的方法包括：在腔室中設置基板在夾盤上，所述基板包括目標層及在目標層上具有開口的罩幕；在腔室中產生包含蝕刻劑離子的電漿；且重複地施加直流電電位訊號至夾盤，所述直流電電位訊號由第一部分及第二部分所構成。所述第一部分可為負的，以加速蝕刻劑離子至基板以造成藉由罩幕的開口而暴露的部分目標層被蝕刻，並且產生最終的蝕刻副產物；以及第二部分可具有較第一部分高的電位，以造成蝕刻副產物沉積在罩幕表面上。
第一部分可由負電位脈衝所構成。
第二部分可包含正電位脈衝以及具有比正電位脈衝低之電位的部(part)。所述比正電位脈衝低之電位可以在-500V至+500V的範圍中。
所述比正電位脈衝低之電位實質上可為接地電位。
可以在100Hz至300Hz的範圍內的速度來重複地施加直流電電位訊號。
第二部分可在時間上長於第一部分。
第二部分可由第一部、第一部之後的第二部以及第二部之後的第三部所構成，第二部包括正電位脈衝，且第一部及第三部具有比正電位脈衝低的電位。
第二部分的第一部與第三部實質上可為接地電位。第一部可在時間上短於第三部。
蝕刻劑可包含氟，且自由基可包含CF與CF2中的至少一個。
在一些實施例中，電漿裝置包括：處理腔室，經設置以保留電漿；夾盤，在處理腔室內，夾盤包括被設置以安裝晶圓之表面；一個或多個電極，經設置以在腔室內產生電漿；以及直流電電壓產生器，經設置以重複地產生第一直流電訊號且施加第一直流電訊號至夾盤，所述第一直流電訊號由第一部分及第二部分構成，其中第一部分由不大於-500V的直流電訊號構成，其中第二部分由約大於或約等於接地電位的直流電訊號構成，其中第二部分的持續時間大於第一部分的持續時間。
第二部分可包含正電位脈衝部分以及接地電位部分。第一部分可由負電位脈衝構成。
第二部分可包含正電位脈衝以及具有比正電位脈衝低之電位的部。所述比正電位脈衝低之電位可以在-500V至+500V的範圍中。
比正電位脈衝低之電位實質上可為接地電位。直流電電壓產生器可經設置以重複地以在100Hz至300Hz範圍內的速度來施加直流電電位訊號。
第二部分可具有較第一部分長的持續時間。
第二部分可由第一部、第一部之後的第二部以及第二部之後的第三部所構成，第二部包括正電位脈衝，且第一部及第三部具有比正電位脈衝低的電位。
電漿裝置也可包括含有導電材料的環，所述環配置在夾盤的頂表面附近，以環繞經設置以安裝晶圓的表面。
直流電電壓產生器可經設置以重複地產生第二直流電訊號且施加第二直流電訊號至環，第二直流電訊號與第一直流電訊號同步地產生。
第二直流電訊號可包含與第一直流電訊號不同的電位幅度。
第二直流電訊號可包含第三部分與第四部分，其中第三部分由負脈衝構成，且其中第四部分由約大於或約等於接地電位之直流電訊號所構成。
第一直流電訊號與第二直流電訊號可具有實質上相同形狀的波形，但對於至少一些部分的第一直流電訊號與第二直流電訊號來說，所述波形具有不同幅度。
第四部分可包含正電位脈衝部分以及接地電位部分，且第四部分的正電位脈衝部分的幅度與第二部分的正電位脈衝部分的幅度可不同。
第一電位與第三電位可為具有彼此不同的幅度之負脈衝。
10‧‧‧第一電場
20‧‧‧虛線箭頭
30‧‧‧箭頭
70‧‧‧導電環
73‧‧‧凹部區域
75‧‧‧直流電傳導體
77‧‧‧保護層
80‧‧‧支撐部
82‧‧‧內側絕緣體
84‧‧‧外側絕緣體
86‧‧‧絕緣環
90‧‧‧覆蓋環
100、500、600‧‧‧基板
190、191‧‧‧電漿裝置
200‧‧‧處理腔室
202‧‧‧外殼
204‧‧‧頂板
207‧‧‧絕緣體
210‧‧‧夾盤
215‧‧‧加熱器
217‧‧‧加熱器過濾器
220‧‧‧加熱器發電機
223‧‧‧夾盤冷卻器
225‧‧‧基板冷卻管
230、230a、230b‧‧‧外環
240‧‧‧電漿產生單元
243‧‧‧天線電極
245‧‧‧電漿功率產生器
247‧‧‧匹配單元
250‧‧‧氣體儲存部
253‧‧‧氣體供給管
255‧‧‧氣體供給口
257‧‧‧閥門
259‧‧‧氣流控制器
265‧‧‧排氣口
270、270a‧‧‧直流電發電單元
280、280a‧‧‧第一直流電發電機
282‧‧‧第一控制器
283‧‧‧第一接地源
285n‧‧‧第一負電源供應器
285p‧‧‧第一正電源供應器
286‧‧‧選擇輸入端
287、287a‧‧‧第一脈波調變器
288‧‧‧輸出端
290‧‧‧第二直流電發電機
292‧‧‧第二控制器
293‧‧‧第二接地源
295n‧‧‧第二負電源供應器
295p‧‧‧第二正電源供應器
297‧‧‧第二脈波調變器
298‧‧‧輸出端
300‧‧‧導電銷
503‧‧‧緩衝絕緣層
503a‧‧‧緩衝絕緣圖案
505‧‧‧第一層
505a‧‧‧第一圖案
507‧‧‧第二層
507a‧‧‧第二圖案
510、620‧‧‧模封層
510a‧‧‧膜圖案
512‧‧‧第一硬罩幕層
514‧‧‧第二硬罩幕層
516‧‧‧第三硬罩幕層
516r‧‧‧第三硬罩幕層之剩餘部分
518‧‧‧第四硬罩幕層
520、520a‧‧‧硬罩幕層
525‧‧‧光阻圖案
527、630‧‧‧開口
530‧‧‧垂直孔
533‧‧‧資料儲存層
533a‧‧‧資料儲存圖案
535‧‧‧第一半導體層
535a‧‧‧第一半導體圖案
537‧‧‧保護層
537a‧‧‧保護圖案
540‧‧‧第二半導體圖案
545‧‧‧填充絕緣圖案
550‧‧‧溝渠
555‧‧‧空區
557‧‧‧第二阻擋絕緣層
560‧‧‧電極圖案
565‧‧‧元件隔離圖案
570、605‧‧‧層間絕緣層
575、610‧‧‧接觸窗插塞
580‧‧‧位元線
615‧‧‧蝕刻中止層
625‧‧‧罩幕層
635‧‧‧孔
640‧‧‧下電極
645‧‧‧填充圖案
A‧‧‧部分
C1、CA‧‧‧第一控制訊號
C2、CB‧‧‧第二控制訊號
C3、CC‧‧‧第三控制訊號
CSL‧‧‧共源極區
GSU‧‧‧氣體供應單元
ND、SD、PD、FD‧‧‧持續時間
P1、N1、P2、N2‧‧‧幅度
NP1‧‧‧第一負脈衝
NP2‧‧‧第二負脈衝
PP1‧‧‧第一正脈衝
PP2‧‧‧第二正脈衝
PLA‧‧‧電漿
SW1、SWa‧‧‧第一切換器
SW2、SWb‧‧‧第二切換器
SW3、SWc‧‧‧第三切換器
T‧‧‧週期
圖1為繪示根據本發明概念的一些實施例的電漿裝置的示意 圖。
圖2為繪示第一直流電(DC)脈衝訊號的圖，第一直流電脈衝訊號可被施加至包含在電漿裝置(例如圖1的電漿裝置)中的夾盤。
圖3為繪示第一直流電發電機之實施例的示意圖，第一直流電發電機可位於圖1的電漿裝置中。
圖4為繪示圖3之第一直流電發電機的示例性操作的時序圖。
圖5A為繪示第一直流電脈衝訊號以及第二直流電脈衝訊號的圖，可施加第一直流電脈衝訊號至圖1的電漿裝置的夾盤，以及可施加第二直流電脈衝訊號至圖1的電漿裝置的外環。
圖5B為圖1的「A」部分的放大圖。
圖6為繪示第二直流電發電機之實施例的示意圖，第二直流電發電機可包括在圖1的電漿裝置中。
圖7為繪示包括在圖1的電漿裝置中之第一直流電發電機的實施例的示意圖。
圖8為繪示根據本發明概念的其他實施例之電漿裝置的示意圖。
圖9為繪示根據本發明概念的再其他實施例之電漿裝置的示意圖。
圖10A為繪示外環之實施例的放大圖，外環可包括在圖1中所說明的電漿裝置中。
圖10B為繪示外環之實施例的放大圖，外環可包括在圖1中所說明的電漿裝置中。
圖10C為繪示外環之實施例的放大圖，外環可包括在圖1中所說明的電漿裝置中。
圖11至圖19為繪示根據本發明概念的一些實施例的製造半導體元件之方法的剖視圖。
圖20至圖23為繪示根據本發明概念的其他實施例的製造半導體元件之方法的剖視圖。
現在將在下文參照本文所述的示例性實施例之附圖來更加完全地闡述本發明的概念。這些示例性實施例僅是「實例」，並且許多實施方式和變化是可能的，其不需要在此提供細節。還應該強調的是，本揭露提供替代實例的細節，但這樣替代的列表並非詳盡的。此外，在不同實例之間的任何細節的一致性不應被解釋為要求這樣的細節：列出每個本文所述的針對每個特徵之可能的變化是不可行的。在決定本發明的必要條件時，應該參照申請專利範圍的語言。在本文中所使用的術語僅是為了描述具體實施例的目的，且並不旨在限制本發明。除非上下文中清楚地另外指明，否則如本文中所用的單數形式「一」及「所述」旨在亦包 含複數形式。如本文中所用的用語「及/或」包括相關列出項目中的一個或多個項目的任意及所有組合。將理解，當部件被稱作「連接(connect)」或「耦合(couple)」至另一部件時，所述部件可直接連接或耦合至其他部件，或可存在中間部件。
同樣，將理解的是，當部件(例如層、區域或基板)被稱作在另一部件「上」時，其可直接在其他部件上或可存在中間部件。相反地，用語「直接(directly)」意味著不存在中間部件。將進一步理解的是，當在本文中使用用語「包括及/或包含」時，指明了所陳述的特徵、整體、步驟、操作、部件及/或組件的存在，但不排除一個或多個其他特徵、整體、步驟、操作、部件、組件及/或其群組的存在或添加。
亦將理解的是，儘管本文中可使用「第一」、「第二」、「第三」等用語來闡述各種部件，然而這些部件不應受限於這些用語。這些用語僅用於區分一個部件與另一個部件。因此，在不悖離本發明的教示的條件下，在一些實施例中引用的第一部件可在其他實施例中被稱為第二部件。本文中所解釋及說明之本發明概念的態樣的示例性實施例包括其互補的對應物。通篇說明書中，相同參考數字或相同參考標識表示相同部件。
此外，本文中參照可為理想化的例示性圖式的橫截面圖及/或平面圖來描述例示性實施例。因此，將預料到作為例如製作技術及/或公差的結果的自圖式的形狀的變化。舉例而言，繪示為矩形的蝕刻區域將通常具有圓或彎曲的特徵。因此，在圖式中繪示的區域在本質上可為示意性的，且其形狀可以不繪示出元件的區域的實際形狀。
如同由本發明實體所理解的，根據本文中所述各種實施例之元件及形成元件的方法可體現於例如是積體電路的微電子元件中，其中根據本文中所描述的各種實施例的多個元件整合於同一微電子元件中。因此，在微電子元件中，本文中繪示的橫截面圖於兩個不同方向上(其不需要正交)可以是相同的。因此，體現根據本文中所描述的各種實施例的元件的微電子元件的平面圖可包含基於微電子元件的功能性的呈陣列及/或二維圖案的多個元件。
根據本文中所述的各種實施例之元件可依據微電子元件的功能性而穿插在其他元件之中。而且，根據本文中所述的各種實施例之微電子元件在與所述兩個不同方向正交的第三方向上可以是相同的，以提供三維積體電路。
因此，本文中繪示的橫截面圖提供對根據本文中所描述的各種實施例的多個元件的支持，所述元件沿著平面圖中的兩個不同方向及/或透視圖中的三個不同方向延伸。舉例而言，當在元件/結構的橫截面圖中繪示單一主動區時，元件/結構可包括多個主動區及電晶體結構(或視情況所需的記憶體胞元結構、閘結構等)在其上，如將由元件/結構的平面圖所繪示。
圖1為繪示根據本發明概念的一些實施例之電漿裝置的示意圖。
參照圖1，電漿裝置190可包括具有內部封閉空間的處理腔室200、夾盤210、氣體供應單元(gas supply unit；GSU)、電漿產生單元240以及直流電(DC)發電單元270。
在一些實施例中，處理腔室200可包括定義內部空間的外殼202以及覆蓋外殼202之頂端的頂板204。外殼202可包括腔室壁部分以及腔室底部部分。在一些實施例中，頂板204可由陶瓷形成。
夾盤210可配置在處理腔室200內。基板100可裝載在夾盤210的頂表面上。可在處理腔室200內的經裝載的基板100上進行預定的半導體製程。舉例來說，基板100可為半導體晶圓(例如矽晶圓)。在一些實施例中，夾盤210可為靜電夾盤。夾盤210可配置在外殼202的腔室底部部分上。絕緣體207可配置在夾盤210與腔室底部部分之間，以將外殼202與夾盤210絕緣。
加熱器215可配置在夾盤210內。加熱器215可提供熱至夾盤210及/或經裝載之基板100，以提高及/或維持夾盤210或經裝載之基板100的目標(例如預定的)溫度。加熱器發電機220可提供電至加熱器215，所以加熱器215可產生熱。藉由加熱器發電機220提供至加熱器215之電可以是交流電(alternating current(AC)power)。加熱器過濾器217可連接在加熱器215與加熱器發電機220之間。
夾盤冷卻器223可配置在夾盤210內。可提供冷卻劑至夾盤冷卻器223中以冷卻夾盤210。夾盤210的溫度可使用夾盤冷卻器223及加熱器215來控制。
基板冷卻管225可配置在夾盤210中。冷卻氣體可經由基板冷卻管225提供至經裝載的基板100的背側。經裝載的基板100可藉由冷卻氣體來維持在恆溫。舉例來說，冷卻氣體可以是氦(He)氣。
至少一部分的夾盤210可由導電材料形成，且夾盤210的導電部分可用作電極。直流電發電單元270電性連接至夾盤210的用作電極之導電部分。直流電發電單元270將在之後更詳細描述。
外環230可配置在夾盤210的邊緣處。外環230可環繞經裝載的基板100。外環230可保護經裝載的基板100。外環230可與經裝載的基板100的邊緣相鄰。
氣體供應單元GSU提供處理氣體至處理腔室200中。在一些實施例中，氣體供應單元GSU可包括儲存處理氣體之氣體儲存部250、與處理腔室200耦合之氣體供給口255以及連接在氣體儲存部250與氣體供給口255之間的氣體供給管253。在一些實施例中，氣體供給口255可穿過處理腔室200的頂板204。氣體供給口255可具有朝向處理腔室200之內部空間的噴嘴形狀或淋浴噴頭形狀。氣體供應單元GSU可更包括安裝在氣體供給管253上的閥門(valve)257與氣流控制器259中的至少一個。
電漿產生單元240可將設置在處理腔室200中之處理氣體轉換成電漿PLA。在一些實施例中，電漿產生單元240可包括電漿功率產生器(plasma power generator)245以及連接至電漿功率產生器245的天線電極243。電漿功率產生器245可產生且施加功率至天線電極243。舉例來說，此功率可具有射頻(radio frequency；RF)功率。天線電極243可具有封閉迴路(closed-loop)形狀或線圈形狀。由於施加功率至天線電極243，因此可產生電漿PLA。電漿PLA可包含離子、自由基以及電子。此外，電漿產生單元240可更包括連接在電漿功率產生器245與天線電極243之 間的匹配單元247。可自電漿功率產生器245經過匹配單元247而傳遞功率至天線電極243。匹配單元247可增加電漿功率的傳遞效率。然而，本發明概念不限於前述的電漿產生單元240的結構，且電漿產生單元240可形成為具有其他結構。
排氣口265可安裝在外殼202的腔室底部部分處。在預定半導體製程期間所使用或產生的副產物及/或殘留的處理氣體可經由排氣口265排出。排氣口265可連接至排氣幫浦(未繪示)。
直流電發電單元270提供夾盤210具有特定週期的第一直流電脈衝訊號。此第一直流電脈衝訊號將參照圖2更加詳細描述。
圖2為繪示可施加至夾盤的第一直流電(DC)脈衝訊號的圖，所述夾盤例如是包含在圖1的電漿裝置中之夾盤210。第一直流電脈衝訊號的週期T可包括：負脈衝持續時間ND(negative pulse duration)，在此期間施加第一負脈衝NP1；正脈衝持續時間PD(positive pulse duration)，在此期間施加第一正脈衝PP1；以及脈衝關閉持續時間FD，在此期間不施加第一負脈衝NP1以及第一正脈衝PP1(在一些實施例中，在脈衝關閉持續時間FD期間沒有施加脈衝，在其他實施例中，可施加其它脈衝，例如那些相對小於第一負脈衝NP1及/或第一正脈衝PP1之脈衝)。正脈衝持續時間PD介於負脈衝持續時間ND與脈衝關閉持續時間FD之間。此外，第一直流電脈衝訊號的週期T可更包括在負脈衝持續時間ND與正脈衝持續時間PD之間的穩定持續時間SD。可在穩定持續時間SD及脈衝關閉持續時間FD期間施加接地電壓(即，0V) 至夾盤210。在一些實施例中，第一直流電脈衝訊號的週期T可以在100Hz至300kHz的範圍中。
在一些實施例中，電漿裝置190可以是乾蝕刻裝置。然而，本發明的概念並不限於此。在其他實施例中，電漿裝置190可以是使用電漿PLA的其他種半導體裝置中的一種。下文中，為便於解釋，電漿裝置190將被描述為乾蝕刻裝置。
在負脈衝持續時間ND期間，施加第一負脈衝NP1至夾盤210。因此，電漿PLA的正離子被吸引至基板100(及夾盤210)且形成在基板100上。在此情況下，基板100可藉由正離子而帶電。在穩定持續時間SD期間，可施加接地電壓至夾盤210，因此在穩定持續時間SD期間可穩定電漿PLA與正離子。在穩定持續時間SD之後的正脈衝持續時間PD期間，施加第一正脈衝PP1至夾盤210。由於第一正脈衝PP1，電漿PLA的電子與負離子可被吸引至基板100(及夾盤210)且形成在基板100上。因此，帶電之基板100可被中和。相較於基板在穩定持續時間SD的電荷，當電漿PLA的負離子及/或電子被吸引至基板且附著至基板時，基板100可以帶較少正電，基板實質上可為不帶電的、帶正電但帶較少正電或帶負電。此外，電漿PLA的電子溫度可藉由自電漿移除電子來提高。並且，自由基可因為電子溫度的提高而在電漿PLA中增加，且因此可增加在材料之間的蝕刻速率以及蝕刻選擇比。
可在脈衝關閉持續時間FD期間控制自由基的特性。在一些實施例中，在脈衝關閉持續時間FD期間，自由基可與部分的基板結合以產生造成鈍化作用(passivation effect)的蝕刻副產物。舉例來說，當電漿PLA的自由基與目標材料結合時，可(例如) 在基板100的接觸窗開口(contact hole)或介層窗(via)內形成蝕刻副產物。在脈衝關閉持續時間FD期間，這些蝕刻副產物可離開基板100的接觸窗開口或介層窗並沉積在基板100的上表面上，其可包含蝕刻罩幕的上表面，所述蝕刻罩幕的上表面用以在罩幕下方的目標層中蝕刻圖案。因為蝕刻副產物可保護在蝕刻製程期間用作蝕刻罩幕之組件，因此可提高蝕刻製程之製程裕度(process margin)。在一些實施例中，蝕刻副產物的增加的量可與脈衝關閉持續時間FD的增加的長度呈比例。然而，本發明的概念並不限於此。在其他實施例中，在脈衝關閉持續時間FD期間，蝕刻副產物的量可實質上恆定。
此外，當具有顯著之長寬比的蝕刻區域(例如介層窗或接觸窗開口)被蝕刻時，在脈衝關閉持續時間FD期間，在蝕刻區域中產生之蝕刻副產物可有效地從介層窗/接觸窗開口/蝕刻區域離開。在介層窗/接觸窗開口/蝕刻區域中產生之蝕刻副產物可能使蝕刻製程的品質下降及/或使介層窗/接觸窗開口/蝕刻區域的輪廓劣化。然而，因為在脈衝關閉持續時間FD期間，提供在介層窗/接觸窗開口/蝕刻區域中產生之蝕刻副產物一個機會從介層窗/接觸窗開口/蝕刻區域離開，由於在後續循環期間(例如在下一個負脈衝持續時間ND期間)蝕刻區域中減量的蝕刻副產物，所以可增加蝕刻速率及/或可形成具有更精確的輪廓的介層窗/接觸窗開口/蝕刻區域。
第一負脈衝NP1的幅度N1可與第一正脈衝PP1的幅度P1不同。在一些實施例中，第一正脈衝PP1的幅度P1可小於第一負脈衝NP1的幅度N1。舉例來說，第一正脈衝PP1的幅度P1 可在第一負脈衝NP1的幅度N1的0.1%至30%的範圍中。特別是，第一正脈衝PP1的幅度P1可在第一負脈衝NP1的幅度N1的1%至10%的範圍中。在一些實施例中，第一負脈衝NP1的幅度N1可在50V至10kV的範圍中，且第一正脈衝PP1的幅度P1可在20V至2kV的範圍中。此外，還可能的是，在穩定持續時間SD及/或脈衝關閉持續時間FD期間所施加的電壓為接地以外的值，且其範圍可自負500V至正500V，(舉例來說)或者是如另一個實例，自負100V至正100V。相比於第一正脈衝PP1，在穩定持續時間SD期間所施加的電壓以及在脈衝關閉持續時間FD期間所施加的電壓可以是較不正的。在穩定持續時間SD期間所施加的電壓以及在脈衝關閉持續時間FD期間所施加的電壓的幅度可以比第一負脈衝NP1之幅度還小。負脈衝持續時間可小於週期T的持續時間減去負脈衝持續時間(例如，ND<SD+PD+FD)。此外，負脈衝持續時間ND可小於脈衝關閉持續時間FD(即，ND<FD)。負脈衝持續時間ND的長度可與正脈衝持續時間PD的長度不同。在一些實施例中，負脈衝持續時間ND可較正脈衝持續時間PD長。在一些實施例中，負脈衝持續時間ND的長度可在1μs至200μs的範圍中，且正脈衝持續時間PD的長度可在1μs至150μs的範圍中。
脈衝關閉持續時間FD的長度與穩定持續時間SD的長度可不同。在一些實施例中，脈衝關閉持續時間FD可比穩定持續時間SD長，例如超過2倍長、超過3倍長、超過10倍長或甚至超過100倍長。或者，脈衝關閉持續時間FD可比穩定持續時間SD短。在一些實施例中，穩定持續時間SD的長度可以是1μs至 30μs的範圍，且脈衝關閉持續時間FD的長度可以是100ns至9.5ms的範圍。
如上所述，施加至夾盤210之第一直流電脈衝訊號的週期T包括負脈衝持續時間ND、正脈衝持續時間PD以及脈衝關閉持續時間FD。在正脈衝持續時間PD期間，帶電之基板100可被中和或者其電荷藉由第一正脈衝PP1而減少。此外，正脈衝持續時間PD的第一正脈衝可增加電子溫度，因此電漿PLA的自由基可增加。因此，可增加蝕刻速率及/或可增加蝕刻選擇比(例如，蝕刻製程目標之目標層的蝕刻速率對在目標層上的罩幕或非目標層之暴露於蝕刻劑的層之蝕刻速率的蝕刻選擇比)。而且，在脈衝關閉持續時間FD期間可控制自由基的特性。
進行實驗以確認藉由第一直流電脈衝訊號所獲得的效果。在第一試驗中，負脈衝持續時間ND的長度為120μs，第一負脈衝的幅度為560V。正脈衝持續時間PD的長度為40μs，且第一正脈衝的幅度為100V。當不施加正脈衝持續時間PD時，電子溫度約為2.3eV。或者，當施加正脈衝持續時間PD時，電子溫度約為2.6eV。在正脈衝持續時間PD期間，藉由施加第一正脈衝來增加電子溫度。
在第二試驗中，製備第一樣品與第二樣品。在40μs的正脈衝持續時間期間，施加300V之第一正脈衝PP1於第一樣品。不施加第一正脈衝PP1於第二樣品。在第一樣品中，氧化物對多晶矽的蝕刻選擇比約為2.8。然而，在第二樣品中，氧化物對多晶矽的蝕刻選擇比約為2.5。因此，蝕刻選擇比藉由第一正脈衝PP1而增加12%。此外，第二樣品的氧化物的蝕刻速率約為932Å/分 鐘，而第一樣品的氧化物的蝕刻速率約為1290Å/分鐘，增加約38%。因此，蝕刻速率也藉由正脈衝PP1而增加。在此實例中，蝕刻選擇性可增加10%以上，以及蝕刻速率可以增加25%以上，例如是35%以上。
再次參照圖1，直流電發電單元270可包括第一直流電發電機280，其施加第一直流電脈衝訊號至夾盤210。此外，直流電發電單元270可更包括施加第二直流電脈衝訊號至外環230的第二直流電發電機290。第二直流電發電機290及第二直流電脈衝訊號將在以下詳細描述。
將參照圖3詳細描述第一直流電發電機280的一實施例。圖3為繪示包含在圖1的電漿裝置中的第一直流電發電機之實施例的示意圖。
參照圖1、圖2及圖3，第一直流電發電機280包括產生第一負脈衝NP1的第一負電源供應器285n以及產生第一正脈衝PP1的第一正電源供應器285p。第一正電源供應器285p獨立於第一負電源供應器285n操作。第一直流電發電機280更包括控制第一負脈衝NP1及第一正脈衝PP1的輸出次數的第一脈衝調變器287。此外，第一直流電發電機280可更包括第一接地源283以及第一控制器282。第一接地源283可產生接地電壓，而第一控制器282可控制供應器285n及供應器285p及第一脈衝調變器287的操作。
在一些實施例中，第一脈衝調變器287可包括第一切換器SW1、第二切換器SW2以及第三切換器SW3。第一切換器SW1的第一端、第二切換器SW2的第一端以及第三切換器SW3的第 一端可分別連接至第一負電源供應器285n、第一正電源供應器285p以及第一接地源283。第一切換器SW1的第二端、第二切換器SW2的第二端以及第三切換器SW3的第二端可各自連接至第一脈衝調變器287的輸出端288。第一控制器282可提供第一控制訊號C1、第二控制訊號C2以及第三控制訊號C3給第一切換器SW1、第二切換器SW2以及第三切換器SW3，以經由輸出端288輸出第一直流電脈衝訊號。第一直流電發電機280的操作方法將參照圖4更加詳細描述。
圖4為繪示圖3之第一直流電發電機的操作的時序圖。
參照圖1至圖4，第一負電源供應器285n可連續地產生及輸出具有與第一負脈衝NP1相同幅度之幅度的直流電壓。第一正電源供應器285p可連續地產生及輸出具有與第一正脈衝PP1相同幅度之幅度的直流電壓。當然，第一負電源供應器285n及第一正電源供應器285p所產生的電壓可遭受變化，例如藉由因開關它們的輸出端而由電源輸入或中斷的波動所產生的噪音(例如，藉由切換器SW1及切換器SW2，將它們的輸出直流電電壓連接及不連接至夾盤210/自夾盤210連接及不連接它們的輸出直流電電壓)。
在負脈衝持續時間ND期間，第一控制器282提供具有活動狀態(active state)的第一控制訊號C1至第一切換器SW1，且因此第一切換器SW1被開啟。在此時，第二控制訊號C2及第三控制訊號C3被中斷(或具有不活動狀態)以關閉第二切換器SW2以及第三切換器SW3(提供不連接的狀態)。因此，在負脈衝持續時間ND期間，可經由第一切換器SW1以及輸出端288自第一負電源供應器285n施加第一負脈衝NP1至夾盤210。
在穩定持續時間SD期間，第一控制器282提供具有活動狀態的第三控制訊號C3至第三切換器SW3。因此，第三切換器SW3被開啟。在此時，第一控制訊號C1以及第二控制訊號C2具有不活動狀態以關閉第一切換器SW1以及第二切換器SW2(提供不連接的狀態)。因此，在穩定持續時間SD期間，可經由第三切換器SW3以及輸出端288自第一接地源283施加接地電壓至夾盤210。
在正脈衝持續時間PD期間，第一控制器282提供具有活動狀態的第二控制訊號C2至第二切換器SW2，因此第二切換器SW2被開啟。在此時，第一控制訊號C1以及第三控制訊號C3具有不活動狀態以關閉第一切換器SW1以及第三切換器SW3(提供不連接的狀態)。因此，在正脈衝持續時間PD期間，可經由第二切換器SW2以及輸出端288自第一正電源供應器285p施加第一正脈衝PP1至夾盤210。
在脈衝關閉持續時間FD期間，第一控制器282提供具有活動狀態的第三控制訊號C3至第三切換器SW3，因此第三切換器SW3被開啟。在此時，第一控制訊號C1以及第二控制訊號C2具有不活動狀態以關閉第一切換器SW1以及第二切換器SW2。因此，在脈衝關閉持續時間FD期間，可經由第三切換器SW3以及輸出端288自第一接地源283施加接地電壓至夾盤210。
此外，如上所述，第二直流電脈衝訊號可施加至外環230。第二直流電脈衝訊號的週期與第一直流電脈衝訊號的週期T可相同。同時施加第一直流電脈衝訊號以及第二直流電脈衝訊號至夾盤210以及外環230。第二直流電脈衝訊號與第一直流電脈衝 訊號可同步。將參照圖5A以及圖5B來更加詳細描述第二直流電脈衝訊號。
圖5A為繪示施加至夾盤的第一直流電脈衝訊號以及施加至圖1的電漿裝置中之外環的第二直流電脈衝訊號的圖。圖5B為圖1的「A」部分的放大圖。如同第一直流電脈衝訊號，第二直流電脈衝訊號在週期T期間可包含一個或更多個直流電脈衝，並且第二直流電脈衝訊號在每個週期T可重複地產生以及施加。
參照圖1、圖5A以及圖5B，在負脈衝持續時間ND期間，第二直流電脈衝訊號可將第二負脈衝NP2施加至外環230。在正脈衝持續時間PD期間，第二直流電脈衝訊號可將第二正脈衝PP2施加至外環230。在穩定持續時間SD以及脈衝關閉持續時間FD期間，第二直流電脈衝訊號可施加接地電壓至外環230。
因為第二直流電脈衝訊號施加至外環230，所以在經裝載的基板100之邊緣處的電場的集中現象可減輕，以提高經裝載的基板100之製程一致性(例如，蝕刻速率的一致性)。
如果第二直流電脈衝訊號未施加至外環230(如由圖5B的虛線箭頭20(或虛線)所示)，則當第一負脈衝NP1被施加至夾盤210時，第一電場10可集中在經裝載的基板100的邊緣處。因此，在經裝載的基板100的邊緣處的電場強度可大於在經裝載的基板100的中心部分處的電場強度。因此，在經裝載的基板100的邊緣處的蝕刻速率可大於經裝載的基板100的中心部分處的蝕刻速率。換句話說，經裝載的基板100的蝕刻速率可以是不一致的。然而，根據本發明概念的實施例，與第一直流電脈衝訊號同步的第二直流電脈衝訊號可被施加至外環230。因此，當第一負脈 衝NP1被施加至夾盤210時，第二負脈衝NP2被施加至外環230。憑藉第二負脈衝NP2產生延伸朝向外環230的第二電場20。第二電場20可減輕至少一部分的第一電場10在經裝載的基板100的邊緣處的集中現象。因此，如圖5B的不間斷的箭頭30所示，經裝載的基板100的邊緣的電場可更均勻地產生，進而降低經裝載的基板100的邊緣的蝕刻速率。因此可提高經裝載的基板100的蝕刻速率的一致性。
在一些實施例中，第二負脈衝NP2的幅度N2與第一負脈衝NP1的幅度N1可不同，且/或第二正脈衝PP2的幅度P2與第一正脈衝PP1的幅度P1可不同。在此狀況中，可藉由第二直流電發電機290施加第二直流電脈衝訊號至外環230。第二直流電發電機290與第一直流電發電機280可同步，所以可同時輸出第一直流電脈衝訊號以及第二直流電脈衝訊號。將參照圖6詳細描述第二直流電發電機290。
圖6為繪示包括在圖1的電漿裝置中之第二直流電發電機之實施例的示意圖。
參照圖1、圖5A以及圖6，第二直流電發電機290可包括產生第二負脈衝NP2的第二負電源供應器295n、產生第二正脈衝PP2的第二正電源供應器295p以及控制第二負脈衝NP2以及第二正脈衝PP2之輸出次數的第二脈衝調變器297。此外，第二直流電發電機290可更包括第二接地源293以及第二控制器292。第二接地源293可產生接地電壓，且第二控制器292可控制供應器295n與供應器295p以及第二脈衝調變器297的操作。
在一些實施例中，第二脈衝調變器297可包括第一切換器SWa、第二切換器SWb以及第三切換器SWc。第一切換器SWa、第二切換器SWb以及第三切換器SWc的第一端可分別連接至第二負電源供應器295n、第二正電源供應器295p以及第二接地源293。第一切換器SWa、第二切換器SWb以及第三切換器SWc的第二端可連接至第二脈衝調變器297的輸出端298。第二控制器292可提供第一切換器SWa、第二切換器SWb以及第三切換器SWc第一控制訊號CA、第二控制訊號CB以及第三控制訊號CC，以經由輸出端298來輸出第二直流電脈衝訊號。第二直流電發電機290的操作方法可與參照圖3及圖4描述的第一直流電發電機280的操作方法相同。
在其他實施例中，第二負脈衝NP2的幅度N2與第一負脈衝NP1的幅度N1可相同，且第二正脈衝PP2的幅度P2與第一正脈衝PP1的幅度P1可相同。在其他實施例中，第一脈衝調變器287以及第二脈衝調變器297可共有結構，例如共有它們的正電源供應器及/或它們的負電源供應器。
圖7為繪示可包括在圖1的電漿裝置中之第一直流電發電機的另一實施例的示意圖。
參照圖7，第一直流電發電機280a的第一脈衝調變器287a可具有具4個終端的切換結構。更詳細地，第一直流電發電機280a可包括一個輸出端288以及三個選擇輸入端286。此三個選擇輸入端286可分別連接至第一負電源供應器285n、第一正電源供應器285p以及第一接地源283。第一脈衝調變器287a可藉由第一控制器282的控制訊號而選擇性地切換到選擇輸入端286中 的一個，進而輸出具有圖2的持續時間ND、持續時間SD、持續時間PD以及持續時間FD之第一直流電脈衝訊號。第一直流電發電機280a的其他部件可與圖3的第一直流電發電機280的對應的部件相同。
在其他實施例中，圖6的第二直流電發電機290的第二脈衝調變器297可具有與第一脈衝調變器287a相同的結構。
圖8為繪示根據本發明概念的其他實施例之電漿裝置的示意圖。在本實施例中，為了簡單起見且便於解釋，將省略或簡要地提及如上述實施例中所述之相同部件之描述。
參照圖8，在根據本實施例的電漿裝置191中，夾盤210可更包括至少一個導電銷300。導電銷300可配置在夾盤210內。導電銷300可與經裝載的基板100接觸。第一直流電發電機280可電性連接至導電銷300。因此，第一直流電發電機280可經由導電銷300施加第一直流電脈衝訊號至經裝載的基板100。此外，第一直流電發電機280也可電性連接至夾盤210。
圖9為繪示根據本發明概念的再其他實施例之電漿裝置的示意圖。在本實施例中，為了簡單起見且便於解釋，將省略或簡要地提及如上述實施例中所述之相同部件之描述。
參照圖9，根據本發明實施例，在電漿裝置192中，直流電發電單元270a可具有一個直流電發電機280。此一直流電發電機280可分別施加第一直流電脈衝訊號及第二直流電脈衝訊號至夾盤210以及外環230。在此情況下，第一直流電脈衝訊號的第一負脈衝之幅度與第二直流電脈衝訊號的第二負脈衝之幅度可相同，且第一直流電脈衝訊號的第一正脈衝的幅度與第二直流電脈 衝訊號的第二正脈衝之幅度可相同。或者，藉由提供電路(未繪示)以逐步減低(降低)供應至夾盤210或外環230之相關電壓，則這樣的第一負脈衝以及第二負脈衝可不同及/或這樣的第一正脈衝以及第二正脈衝可不同。
為了幫助施加第二直流電脈衝訊號至外環230，至少一部分的外環230可由導電材料形成。在一些實施例中，整個部分的外環230可由導電材料形成。在此情況下，保護層可形成在外環230的暴露的表面上。在電漿製程期間，此保護層可保護外環230的表面使之避免電漿PLA。舉例來說，保護層可由絕緣材料(例如氧化釔(yttrium oxide)及/或氧化鋁)形成。或者，可省略此保護層。
在其他實施例中，僅一部分的外環230可由導電材料形成。換句話說，外環230可包括由導電材料形成的部分以及由絕緣材料形成的另一部分。此將參照圖10A、圖10B及圖10C來描述。
圖10A為繪示外環之實施例的放大圖，所述外環包括在圖1中繪示的電漿裝置中。
參照圖10A，根據一些實施例的外環230可包括由導電材料形成的導電環70。舉例來說，導電環70可由金屬(例如，鋁)形成。可提供第二直流電脈衝訊號至導電環70，並且因此可減輕在基板100的邊緣處的電場的集中現象。經裝載的基板100的邊緣部分可與導電環70間隔開。
導電環70可配置在支撐部80上。導電環70可具有與夾盤210鄰近的第一側壁以及與第一側壁相對的第二側壁。導電 環70可與夾盤210間隔開。在一些實施例中，導電環70可具有延伸至夾盤210的邊緣部分的頂表面之上的突出部分。在一些實施例中，夾盤210的邊緣部分的頂表面可低於夾盤210的中心部分的頂表面。導電環70的突出部分可配置在夾盤210的邊緣部分的較低的頂表面上。導電環70的突出部分可與夾盤210間隔開。
或者，導電環70的第一側壁可與夾盤210接觸。在此情況下，夾盤210的與導電環70接觸的部分可由絕緣材料所形成，所以導電環70可與夾盤210電性絕緣。
至少一部分的支撐部80可由絕緣材料形成。舉例來說，支撐部80可包括氧化鋁(例如，Al2O3)以及氧化釔(例如，Y2O3)中的至少一個。在一些實施例中，支撐部80可由多個部(part)所構成。或者，支撐部80可為一個聯合體(united body)。支撐部80的形狀並不限於圖10A中所示之形狀並且可呈現為其他形狀。
直流電(DC)傳遞導體(transmitting conductor)75可連接至導電環70。此直流電傳遞導體75可穿過配置在導電環70下的支撐部80。可經由直流電傳遞導體75施加直流電脈衝訊號至導電環70。直流電傳遞導體75可電性連接至圖9中所示之直流電發電機280或圖1或圖8中所示之第二直流電發電機290。
在一些實施例中，導電環70可包括凹部區域73，且直流電傳遞導體75可插入凹部區域73中。直流電傳遞導體75可與導電環70之凹部區域73的內表面的至少一部分接觸。在一些實施例中，直流電傳遞導體75可具有銷狀(pin shape)。然而，本發明的概念並不限於此。在其他實施例中，當從平面圖看時，直 流電傳遞導體75可具有棒狀或線形。舉例來說，直流電傳遞導體75可由金屬(例如鋁)形成。
內側絕緣體82可覆蓋導電環70的第二側壁。在電漿製程期間，可藉由內側絕緣體82保護導電環70的第二側壁使之避免電漿PLA。內側絕緣體82可以向下延伸以覆蓋支撐部80的一個側壁。內側絕緣體82可具有鄰近於導電環70及支撐部80的內側壁以及與內側壁相對的外側壁。舉例來說，內側絕緣體82可包括氧化鋁(例如Al2O3)以及氧化釔(例如Y2O3)中的至少一個。
外側絕緣體84可覆蓋內側絕緣體82的至少一部分的外側壁。舉例來說，外側絕緣體84可覆蓋內側絕緣體82的外側壁的較低部分。舉例來說，外側絕緣體84可包括氧化鋁(例如Al2O3)以及氧化釔(例如，Y2O3)中的至少一個。
絕緣環86可配置在外側絕緣體84的頂表面上。在一些實施例中，絕緣環86可覆蓋內側絕緣體82的外側壁的上部部分。此外，絕緣環86可延伸以覆蓋內側絕緣體82的頂表面。再者，絕緣環86可進一步延伸以覆蓋一部分的導電環70。因此，導電環70可藉由絕緣環86固定。舉例來說，絕緣環86可由石英形成。
保護層77可形成在導電環70的頂表面上。在電漿製程期間，保護層77可保護導電環70的頂表面使之避免電漿PLA。保護層77可藉由塗佈方法來形成。在一些實施例中，保護層77可延伸以配置在導電環70與絕緣環86之間。在一些實施例中，保護層77可由絕緣材料形成。舉例來說，保護層77可包括氧化鋁(例如Al2O3)以及氧化釔(例如Y2O3)中的至少一個。基板100的邊緣部分可與保護層77間隔開。
圖10B為繪示外環之實施例的放大圖，所述外環包括在圖1中繪示的電漿裝置中。
參照圖10B，根據本實施例之外環230a可包括覆蓋環90(取代圖10A的保護層77)。覆蓋環90可覆蓋導電環70的頂表面。在電漿製程期間，覆蓋環90可保護導電環70的頂表面使之避免電漿PLA。在一些實施例中，覆蓋環90可由絕緣材料形成。舉例來說，覆蓋環90可由石英形成。在一些實施例中，一部分的覆蓋環90可配置在夾盤210的邊緣部分的頂表面上。此覆蓋環90可設置為可從外環230a拆卸。因此，如果覆蓋環90被電漿損害，覆蓋環90可替換成新的。在本實施例中，導電環70可不包括在圖10A中所示的突出部分。
外環230a的其他部件可與圖10A的外環230的對應部件相同。
圖10C為繪示外環之實施例的放大圖，所述外環包括在圖1中繪示的電漿裝置中。
參照圖10C，根據本實施例之外環230b可不包括圖10A的保護層77。換句話說，外環230b的導電環70可具有暴露的頂表面。外環230b的其他部件可與圖10A的外環230的對應部件相同。
圖10A、圖10B以及圖10C的外環230、外環230a以及外環230b可應用於圖8的電漿裝置191或圖9的電漿裝置192。
接著，將參考圖式來描述製造半導體元件的方法。
圖11至圖19為繪示根據本發明概念的一些實施例的製造半導體元件之方法的剖視圖。
參照圖11，模封層510可形成在基板500上。模封層510可包括交替地且重複地堆疊在基板500上的多個第一層505以及多個第二層507。第一層505可由對第二層507具有蝕刻選擇性的材料形成。舉例來說，第二層507可由氧化矽層形成，且第一層505可由氮化矽層形成。模封層510可更包括形成在基板500與多個第一層505中的最低層之間的緩衝絕緣層503。所述緩衝絕緣層503可由氧化矽層形成。
硬罩幕層520可形成在模封層510上。硬罩幕層520可具有單層結構或多層結構。在一些實施例中，硬罩幕層520可包括依序地堆疊在模封層510上的第一硬罩幕層512、第二硬罩幕層514、第三硬罩幕層516以及第四硬罩幕層518。第一硬罩幕層512可由對於第二層507具有蝕刻選擇性的材料形成。舉例來說，第一硬罩幕層512可由矽層(例如非晶矽層)形成。第二硬罩幕層514可由氧化矽層形成。第三硬罩幕層516可用作主要的硬罩幕層。舉例來說，第三硬罩幕層516可由非晶碳層(amorphous carbon layer)形成。第四硬罩幕層518可用作抗反射層。舉例來說，第四硬罩幕層518可由氮氧化矽層形成。
可藉由進行微影製程而在硬罩幕層520上形成具有開口527的光阻圖案525。開口527可分別暴露部分的硬罩幕層520。
參照圖12，可使用光阻圖案525做為蝕刻罩幕來蝕刻硬罩幕層520，以暴露模封層510的部分。隨後，可使用硬罩幕層520做為蝕刻罩幕來蝕刻模封層510，以形成暴露基板500的垂直孔530。在一些實施例中，可在蝕刻硬罩幕層520之後以及蝕刻模 封層510之前移除剩餘的光阻圖案525。在其他實施例中，可在垂直孔530的形成期間移除剩餘的光阻圖案525。
可使用上述的電漿裝置190、電漿裝置191以及電漿裝置192中的一個來進行蝕刻模封層510的製程。在此情況下，模封層510可相當於蝕刻目標層。將在下文描述使用圖1的電漿裝置190來蝕刻模封層510的製程做為實例。
參照圖1與圖12，具有模封層510之基板500可裝載在夾盤210的頂表面上。處理氣體(例如蝕刻氣體)可藉由氣體供應單元GSU而供應至處理腔室200中。舉例來說，處理氣體可包括CF4、C4F6、C4F8、COS、CHF3、HBr、SiCl4、O2、N2、H2、NF3、SF6、He以及Ar中的至少一種。可藉由電漿產生單元240在處理腔室200中產生電漿PLA。舉例來說，CF及/或CF2(例如CF自由基及/或CF2自由基)可由處理氣體產生並做為電漿蝕刻劑。可由第一直流電發電機280施加第一直流電脈衝訊號至夾盤210，進而蝕刻模封層510。在一些實施例中，當模封層510被蝕刻時，可施加第二直流電脈衝訊號至外環230。在形成垂直孔530之後，可從處理腔室200卸載基板500。舉例來說，可如本文所揭露之關於任何實施例的描述產生且施加第一直流電脈衝訊號以及第二直流電脈衝訊號。
在形成垂直孔530之後，硬罩幕層520a可包括第一硬罩幕層512與第二硬罩幕層514以及第三硬罩幕層之剩餘部分516r。
參照圖13，可移除第三硬罩幕層之剩餘部分516r以暴露第二硬罩幕層514。此後，資料儲存層533、第一半導體層535 以及保護層537可依序地形成在基板500上。資料儲存層533、第一半導體層535以及保護層537中的每一個在垂直孔530的內表面上可具有實質上一致的厚度。資料儲存層533、第一半導體層535以及保護層537可部分地填充垂直孔530。
在一些實施例中，資料儲存層533可包括依序堆疊的第一阻擋絕緣層、電荷儲存層以及穿隧絕緣層。舉例來說，穿隧絕緣層可由氧化矽層所形成。電荷儲存層可包括捕獲絕緣層(trap insulating layer)，捕獲絕緣層具有捕獲點(trap site)或包括導電奈米點(conductive nano dot)的絕緣層。第一阻擋絕緣層可包括具有比電荷儲存層的能帶隙(energy band gap)還大的絕緣材料。舉例來說，第一阻擋絕緣層可包括氧化矽層。
第一半導體層535可由半導體材料(例如矽)形成。第一半導體層535可以是非晶形或結晶狀態。第一半導體層535可為未摻雜或是以與基板500相同導電型之摻質來摻雜。在隨後的蝕刻製程中，保護層537可保護第一半導體層535。舉例來說，保護層537可包括氧化矽層。
參照圖14，可連續地蝕刻保護層537、第一半導體層535以及資料儲存層533以暴露基板500。在此時，資料儲存圖案533a、第一半導體圖案535a以及保護圖案537a可依序地形成在垂直孔530的內側壁上。資料儲存圖案533a、第一半導體圖案535a以及保護圖案537a中的每一個可具有圓柱形，其頂端與底端為打開的。
蝕刻保護層537、第一半導體層535以及資料儲存層533的製程可藉由乾蝕刻製程來進行。舉例來說，可藉由使用電漿裝 置190、電漿裝置191或電漿裝置192來進行蝕刻保護層537、第一半導體層535以及資料儲存層533的製程，以進行根據本發明概念的前述實施例之乾蝕刻。在此情況下，保護層537、第一半導體層535以及資料儲存層533中的至少一者可相當於蝕刻目標層。將在下文中描述此使用圖1的電漿裝置190的蝕刻製程做為實例。
參照圖1、圖2及圖14，在夾盤210上裝載具有保護層537、第一半導體層535以及資料儲存層533之基板500，且接著藉由氣體供應單元GSU提供蝕刻氣體至處理腔室200中。可藉由電漿產生單元240在處理腔室200中產生電漿PLA，且可藉由第一直流電發電機280施加第一直流電脈衝訊號至夾盤210(而在一些實施例中可施加至基板100)。因此，可蝕刻保護層537、第一半導體層535以及資料儲存層533。在一些實施例中，因為保護層537由不同於第一半導體層535的材料所形成而第一半導體層535由不同於資料儲存層533的材料所形成，所以可在蝕刻保護層537之後，供應另一種蝕刻氣體以蝕刻第一半導體層535。隨後，可供應再另一種蝕刻氣體以蝕刻資料儲存層533。
配置在垂直孔530的底表面上的保護層537、第一半導體層535以及資料儲存層533配置在狹窄的空間(即垂直孔530)中且低於配置在第二硬罩幕層514上的保護層537、第一半導體層535以及資料儲存層533。因此，可能難以蝕刻配置在垂直孔530的底表面上的保護層537、第一半導體層535以及資料儲存層533。然而，根據本發明概念的實施例，可藉由施加第一直流電脈衝訊號至夾盤210而更容易蝕刻在垂直孔530的底表面上的保護 層537、第一半導體層535以及資料儲存層533。此外，可控制正脈衝PP1的幅度及/或脈衝關閉持續時間FD，以增加第一硬罩幕層512以及第二硬罩幕層514的剩餘部分的量。換句話說，可藉由控制正脈衝PP1的幅度及/或脈衝關閉持續時間FD來增加在硬罩幕層512以及硬罩幕層514上的蝕刻副產物(例如聚合物)的量。蝕刻副產物可造成鈍化作用。因此，可更容易蝕刻在垂直孔530的底表面上的保護層537、第一半導體層535以及資料儲存層533(有更多鈍化副產物從垂直孔530移除)，但可增加硬罩幕層512以及硬罩幕層514的剩餘部分的量以提升蝕刻製程的裕度。
進行實驗以確認由脈衝關閉持續時間FD所獲得的效果。製備用於實驗的第一樣品以及第二樣品。第一樣品以及第二樣品中的每一個經製造以包括：形成在基板上的模封層、穿過模封層的垂直孔以及共形地形成在垂直孔中以及在模封層上的第一層至第三層。第一層、第二層以及第三層分別為氧化矽層、襯墊多晶矽層(liner poly-silicon layer)以及氧化矽層。模封層的上部部分由罩幕多晶矽層所形成。藉由使用傳統式射頻回授偏壓(RF back bias)的第一非等向性蝕刻製程來蝕刻第一樣品的第一層至第三層，但藉由使用本發明概念之第一直流電脈衝訊號的第二非等向性蝕刻製程來蝕刻第二樣品的第一層至第三層。在第一非等向性蝕刻製程以及第二非等向性蝕刻製程之前，第一樣品以及第二樣品的罩幕多晶矽層的厚度實質上彼此相同。在第一非等向性蝕刻製程以及第二非等向性蝕刻製程之後，所有第一樣品以及第二樣品的垂直孔被打開。在第一非等向性蝕刻製程之後，第一樣品的罩幕多晶矽層的剩餘部分之厚度大約為780Å。另一方面，在第 二非等向性蝕刻製程之後，第二樣品的罩幕多晶矽層的剩餘部分之厚度大約為1460Å。換句話說，使用本發明概念之第一直流電脈衝訊號的第二樣品的罩幕多晶矽層之剩餘部分比使用傳統式射頻回授偏壓的第一樣品的罩幕多晶矽層之剩餘部分還厚。此被了解為由於根據本發明概念的實施例之第一直流電脈衝訊號的脈衝關閉持續時間FD而在罩幕多晶矽層上增加蝕刻副產物的量所導致的結果。
此外，當施加第一直流電脈衝訊號至夾盤210時，可施加第二直流電脈衝訊號至外環230。因此，可提升蝕刻製程的蝕刻均勻度。
在保護層537、第一半導體層535以及資料儲存層533被蝕刻以形成保護圖案537a、第一半導體圖案535a以及資料儲存圖案533a之後，基板500可從處理腔室200卸載。
參照圖15，可藉由等向性蝕刻製程(例如濕蝕刻製程)來移除保護圖案537a。因此，可暴露第一半導體圖案535a。
可在基板500上共形地形成第二半導體層，且可在第二半導體層上形成填充絕緣層(filling insulation layer)以填充垂直孔530。填充絕緣層以及第二半導體層可被平坦化以在垂直孔530中形成第二半導體圖案540以及填充絕緣圖案545。當平坦化填充絕緣層以及第二半導體層時，可平坦化且接著移除第二硬罩幕層514以及第一硬罩幕層512。第二半導體圖案540可連接至第一半導體圖案535a以及基板500。因此，第一半導體圖案535a可經由第二半導體圖案540電性連接至基板500。第一半導體圖案535a以及第二半導體圖案540可構成垂直通道圖案。
參照圖16，可圖案化模封層510以形成溝渠550以及在溝渠550之間的模封圖案510a。可使用電漿裝置190、電漿裝置191以及電漿裝置192中的一個及/或上述相關製程來進行包括在模封層510的圖案化製程中的蝕刻製程。模封圖案510a可包括多個第一圖案505a以及多個第二圖案507a，第一圖案505a以及第二圖案507a交替地且重複地堆疊。此外，模封圖案510a可更包括配置在基板500與多個第一圖案505a中的最低者之間的緩衝絕緣圖案503a。溝渠550可暴露第一圖案505a與第二圖案507a的側壁。
參照圖17，可移除由溝渠550所暴露的第一圖案505a以形成空區555。在此時，因為第一圖案505a對第二圖案507a具有蝕刻選擇性，因此第二圖案507a保留。可在第二圖案507a之間形成空區555。可藉由等向性蝕刻製程來移除第一圖案505a。
參照圖18，可在空區555的內表面上共形地形成第二阻擋絕緣層557，且可在第二阻擋絕緣層557上形成導電層。此導電層可填充空區555。可移除在空區555外側的導電層以分別在空區555中形成電極圖案560。舉例來說，電極圖案560可做為閘電極。也可如圖18中所示而移除在空區555外側的第二阻擋絕緣層557。電極圖案560可包括經摻雜的半導體材料及/或含有金屬的材料(例如金屬及/或導電金屬氮化物)。第二阻擋絕緣層557可具有高介電常數(high-k)的介電材料，此介電材料具有高於穿隧絕緣層之介電常數的介電常數。舉例來說，第二阻擋絕緣層557可包括絕緣金屬氧化物(例如是氧化鉿及/或氧化鋁)。
參照圖19，可將摻質植入在溝渠550下方的基板500中，以形成共源極區(common source region)CSL。可形成元件隔離圖案565以分別填充溝渠550。
可在基板500上形成層間絕緣層570，且可形成接觸窗插塞(contact plug)575以穿過層間絕緣層570。接觸窗插塞575可分別連接至垂直通道圖案的頂端。可在層間絕緣層570上形成位元線580。此位元線580可經由接觸窗插塞575而電性連接至垂直通道圖案的頂端。
圖20至圖23為繪示根據本發明概念的其他實施例的製造半導體元件之方法的剖視圖。
參照圖20，可在基板600上形成層間絕緣層605，且可形成接觸窗插塞610以穿過層間絕緣層605。可依序地在層間絕緣層605與接觸窗插塞610上形成蝕刻終止層615以及模封層620。蝕刻終止層615可由對模封層620具有蝕刻選擇性的絕緣材料所形成。舉例來說，蝕刻終止層615可由氮化矽層形成，且模封層620可由氧化矽層形成。
可在模封層620上形成具有開口630的罩幕層625。模封層620可相當於蝕刻目標層。
參照圖21，可使用罩幕層625做為蝕刻罩幕來蝕刻模封層620，以形成孔635。可使用上述電漿裝置190、電漿裝置191以及電漿裝置192中的一個來進行用於形成孔635之模封層620的蝕刻製程。在蝕刻製程之後，孔635可暴露蝕刻終止層615。可移除在孔635下方的蝕刻終止層615以暴露接觸窗插塞610。
參照圖22，可移除罩幕層625。可在具有孔635之基板600上共形地形成下電極層。可在下電極層上形成填充層以填充孔635。可平坦化填充層與下電極層直到暴露模封層620，進而在每一個孔635中形成下電極640以及填充圖案645。下電極640可具有圓柱形。或者，可省略填充層，且下電極層可填充孔635。在此情況下，下電極640可具有柱狀。
參照圖23，可移除填充圖案645與模封層620以暴露下電極640的表面。可在下電極640的所暴露的表面上形成電容介電層650，且可在電容介電層650上形成上電極660。上電極660可覆蓋下電極640的表面。下電極640與上電極660以及電容介電層650可構成電容器。
根據上述實施例的電漿裝置之應用並不限於本發明概念之前述實施例中的製造半導體元件的方法。在其他實施例中，根據實施例的電漿裝置可應用在使用電漿的各種半導體製造製程。
如上述，施加至夾盤的直流電脈衝訊號之週期包括負脈衝持續時間、正脈衝持續時間以及脈衝關閉持續時間。帶電之基板可藉由正脈衝持續時間的正脈衝來中和。此外，正脈衝持續時間的正脈衝可增加電子溫度以增加自由基，且因此可增加蝕刻速率及/或蝕刻選擇比。由於脈衝關閉持續時間，可在用作罩幕之組件上形成造成鈍化作用之蝕刻副產物，以便可提高蝕刻製程的裕度。此外，在脈衝關閉持續時間的期間，在蝕刻區域中的蝕刻副產物可有效地離開蝕刻區域，且因此可增加蝕刻速率且可形成具有所要輪廓或更像所要輪廓之蝕刻區域。
雖然已參照示例性實施例來描述本發明的概念，然而對所屬領域具有通常知識者而言將顯而易見的是，可在不悖離本發明概念的精神與範圍下做出各種變化與修改。因此，應了解，上述實施例並非限制性的，而是說明性的。因此，本發明概念的範圍由以下申請專利範圍及其等效物的可容許的最廣泛解釋來決定，且不應被約束或限制於前述描述。

Claims (23)

  1. 一種電漿裝置，包括：處理腔室，具有內部空間；夾盤，配置在所述處理腔室中，所述夾盤具有經設置以裝載基板的頂表面；氣體供應單元，供應處理氣體至所述處理腔室中；電漿產生單元，在所述夾盤上方產生電漿；以及直流電(DC)發電機，經設置以施加具有重複的週期的第一直流電脈衝訊號至所述夾盤，所述第一直流電脈衝訊號的每一所述週期包括：負脈衝持續時間，在此期間施加負脈衝；正脈衝持續時間，在此期間施加正脈衝；以及脈衝關閉持續時間，在所述正脈衝持續時間之後以及在隨後施加的所述負脈衝之前，在此期間關閉所述負脈衝與所述正脈衝，其中所述直流電(DC)發電機經設置以施加具有所述重複的週期之所述第一直流電脈衝訊號至所述夾盤，每一所述週期包括穩定持續時間，在所述穩定持續時間中，在所述負脈衝持續時間之後且在所述正脈衝持續時間之前，施加介於所述負脈衝的電壓值與所述正脈衝的電壓值之間的電壓值。
  2. 如申請專利範圍第1項所述之電漿裝置，其中所述直流電(DC)發電機經設置以在所述穩定持續時間與所述脈衝關閉持續時間的期間施加接地電壓至所述夾盤。
  3. 如申請專利範圍第1項所述之電漿裝置，其中所述穩定持續時間的長度與所述脈衝關閉持續時間的長度不同。
  4. 如申請專利範圍第3項所述之電漿裝置，其中所述脈 衝關閉持續時間比所述穩定持續時間長。
  5. 如申請專利範圍第1項所述之電漿裝置，其中所述正脈衝的幅度小於所述負脈衝的幅度。
  6. 如申請專利範圍第1項所述之電漿裝置，其中所述負脈衝持續時間比所述正脈衝持續時間長。
  7. 如申請專利範圍第1項所述之電漿裝置，其中所述直流電發電機包括：負電源供應器，產生所述負脈衝；正電源供應器，產生所述正脈衝；以及脈衝調變器，經設置以連接所述負電源供應器，以供應所述負脈衝至所述夾盤，且經設置以連接所述正電源供應器，以供應所述正脈衝至所述夾盤。
  8. 如申請專利範圍第7項所述之電漿裝置，其中所述直流電發電機更包括：接地源，產生接地電壓，其中所述脈衝調變器經設置以將所述接地源連接至所述夾盤。
  9. 如申請專利範圍第8項所述之電漿裝置，其中所述脈衝調變器包括：第一切換器，具有連接至所述負電源供應器的第一端；第二切換器，具有連接至所述正電源供應器的第一端；第三切換器，具有連接至所述接地源的第一端；以及輸出端，連接至所述第一切換器的第二端、所述第二切換器的第二端及所述第三切換器的第二端，以及其中所述第一切換器、所述第二切換器及所述第三切換器回應 於自控制器接收的第一控制訊號、第二控制訊號及第三控制訊號來操作。
  10. 如申請專利範圍第1項所述之電漿裝置，更包括：外環，配置在所述夾盤的邊緣上且環繞經裝載的所述基板，其中所述外環被提供第二直流電脈衝訊號。
  11. 如申請專利範圍第10項所述之電漿裝置，其中所述第二直流電脈衝訊號具有與施加至所述夾盤的所述第一直流電脈衝訊號相同的週期。
  12. 如申請專利範圍第1項所述之電漿裝置，其中所述夾盤包括：配置於所述夾盤內的至少一導電銷，其中所述至少一導電銷與經裝載的所述基板接觸，以及其中所述直流電發電機電性連接至所述至少一導電銷。
  13. 一種電漿裝置，包括：處理腔室，具有內部空間；夾盤，配置在所述處理腔室中，所述夾盤具有經設置以裝載基板的頂表面；外環，配置在所述夾盤的邊緣處，所述外環經設置以環繞經裝載的所述基板；氣體供應單元，供應處理氣體至所述處理腔室中；電漿產生單元，在所述夾盤上方產生電漿；以及直流電(DC)發電機單元，施加第一直流電脈衝訊號至所述夾盤以及施加第二直流電脈衝訊號至所述外環，其中所述第一直流電脈衝訊號與所述第二直流電脈衝訊號包 括重複的週期，所述第一直流電脈衝訊號與所述第二直流電脈衝訊號各自的各個所述週期包括：負脈衝持續時間、在所述負脈衝持續時間之後的穩定持續時間、在所述穩定持續時間之後的正脈衝持續時間、在所述正脈衝持續時間之後的脈衝關閉持續時間，其中在所述負脈衝持續時間的期間，所述第一直流電脈衝訊號與所述第二直流電脈衝訊號分別包括第一負脈衝及第二負脈衝，其中在所述穩定持續時間的期間，所述第一直流電脈衝訊號與所述第二直流電脈衝訊號各自包括接地電壓，其中在所述正脈衝持續時間的期間，所述第一直流電脈衝訊號與所述第二直流電脈衝訊號分別包括第一正脈衝及第二正脈衝，以及其中在所述脈衝關閉持續時間的期間，所述第一直流電脈衝訊號與所述第二直流電脈衝訊號各自包括所述接地電壓。
  14. 一種電漿裝置，包括：處理腔室，經設置以保留電漿；夾盤，在所述處理腔室內，所述夾盤包括經設置以安裝晶圓之表面；一個或多個電極，經設置以在所述處理腔室內產生電漿；以及直流電電壓產生器，經設置以重複地產生第一直流電訊號且施加所述第一直流電訊號至所述夾盤，所述第一直流電訊號由第一部分及第二部分構成，其中所述第一部分由不大於-500V的直流電訊號所構成，其中所述第二部分由約大於或約等於接地電位的直流電訊號 所構成，以及其中所述第二部分的持續時間大於所述第一部分的持續時間。
  15. 如申請專利範圍第14項所述之電漿裝置，其中所述第二部分包括正電位脈衝部分以及接地電位部分。
  16. 如申請專利範圍第15項所述之電漿裝置，更包括含有導電材料的環，所述環配置在所述夾盤的頂表面附近以環繞經設置以安裝所述晶圓的所述表面。
  17. 如申請專利範圍第16項所述之電漿裝置，其中所述第一直流電訊號被施加至所述環。
  18. 如申請專利範圍第16項所述之電漿裝置，其中所述直流電電壓產生器經設置以重複地產生第二直流電訊號以及施加所述第二直流電訊號至所述環，所述第二直流電訊號與所述第一直流電訊號同步地產生。
  19. 如申請專利範圍第18項所述之電漿裝置，其中所述第二直流電訊號包含與所述第一直流電訊號不同的電位幅度。
  20. 如申請專利範圍第19項所述之電漿裝置，其中所述第二直流電訊號包括第三部分與第四部分，其中所述第三部分由負脈衝所構成，以及其中所述第四部分由約大於或約等於接地電位之直流電訊號所構成。
  21. 如申請專利範圍第18項所述之電漿裝置，其中所述第一直流電訊號與所述第二直流電訊號具有實質上相同形狀的波形，但對於至少一些部分的所述第一直流電訊號與所述第二直流電訊號來說，所述波形具有不同的幅度。
  22. 如申請專利範圍第20項所述之電漿裝置，其中所述第四部分包含正電位脈衝部分以及接地電位部分，以及其中所述第四部分的所述正電位脈衝部分的幅度與所述第二部分的所述正電位脈衝部分的幅度不同。
  23. 如申請專利範圍第22項所述之電漿裝置，其中所述第一部分與所述第三部分為具有彼此不同的幅度的負脈衝。
TW104114968A 2014-05-12 2015-05-12 電漿裝置 TWI673752B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020140056641A KR102222902B1 (ko) 2014-05-12 2014-05-12 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
KR10-2014-0056641 2014-05-12
US14/699,266 US9490107B2 (en) 2014-05-12 2015-04-29 Plasma apparatus and method of fabricating semiconductor device using the same
US14/699,266 2015-04-29

Publications (2)

Publication Number Publication Date
TW201603108A TW201603108A (zh) 2016-01-16
TWI673752B true TWI673752B (zh) 2019-10-01

Family

ID=54368465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114968A TWI673752B (zh) 2014-05-12 2015-05-12 電漿裝置

Country Status (4)

Country Link
US (1) US9490107B2 (zh)
KR (1) KR102222902B1 (zh)
CN (1) CN105097404B (zh)
TW (1) TWI673752B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836422B (zh) * 2022-05-09 2024-03-21 南韓商自適應等離子體技術公司 等離子體蝕刻系統

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
KR20160022458A (ko) * 2014-08-19 2016-03-02 삼성전자주식회사 플라즈마 장비 및 이의 동작 방법
CN107710399B (zh) * 2016-05-09 2021-04-16 株式会社爱发科 静电吸盘及等离子处理装置
US11154903B2 (en) * 2016-05-13 2021-10-26 Jiangsu Favored Nanotechnology Co., Ltd. Apparatus and method for surface coating by means of grid control and plasma-initiated gas-phase polymerization
US10665433B2 (en) * 2016-09-19 2020-05-26 Varian Semiconductor Equipment Associates, Inc. Extreme edge uniformity control
KR102435263B1 (ko) * 2017-07-25 2022-08-23 삼성전자주식회사 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
US10714372B2 (en) * 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
US10811296B2 (en) 2017-09-20 2020-10-20 Applied Materials, Inc. Substrate support with dual embedded electrodes
US10904996B2 (en) * 2017-09-20 2021-01-26 Applied Materials, Inc. Substrate support with electrically floating power supply
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10763150B2 (en) 2017-09-20 2020-09-01 Applied Materials, Inc. System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
US10607813B2 (en) 2017-11-17 2020-03-31 Advanced Energy Industries, Inc. Synchronized pulsing of plasma processing source and substrate bias
KR101886755B1 (ko) * 2017-11-17 2018-08-09 한국원자력연구원 다중 펄스 플라즈마를 이용한 음이온 공급의 연속화 시스템 및 방법
WO2019099937A1 (en) * 2017-11-17 2019-05-23 Advanced Energy Industries, Inc. Improved application of modulating supplies in a plasma processing system
PL3711081T3 (pl) 2017-11-17 2024-08-19 Aes Global Holdings, Pte. Ltd. Przestrzenne i czasowe sterowanie napięciem polaryzacji jonów do przetwarzania plazmowego
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
KR102532203B1 (ko) * 2018-07-31 2023-05-12 삼성전자 주식회사 전압 생성기, 전압 파형 생성기, 반도체 소자 제조 장치, 전압 파형 발생 방법 및 반도체 소자의 제조 방법
JP6762410B2 (ja) * 2018-10-10 2020-09-30 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
US10672589B2 (en) * 2018-10-10 2020-06-02 Tokyo Electron Limited Plasma processing apparatus and control method
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11289310B2 (en) * 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US11562887B2 (en) * 2018-12-10 2023-01-24 Tokyo Electron Limited Plasma processing apparatus and etching method
CN111383898A (zh) * 2018-12-28 2020-07-07 东京毅力科创株式会社 等离子体处理装置和控制方法
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
WO2021011450A1 (en) 2019-07-12 2021-01-21 Advanced Energy Industries, Inc. Bias supply with a single controlled switch
JP7278896B2 (ja) * 2019-07-16 2023-05-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11043387B2 (en) 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11189462B1 (en) * 2020-07-21 2021-11-30 Tokyo Electron Limited Ion stratification using bias pulses of short duration
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
CN117836896A (zh) * 2021-08-12 2024-04-05 朗姆研究公司 针对晶片偏置的脉冲畸变
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11942307B2 (en) 2021-10-15 2024-03-26 Tokyo Electron Limited Plasma processing with radio frequency (RF) source and bias signal waveforms
KR20240093790A (ko) * 2021-10-20 2024-06-24 램 리써치 코포레이션 에지 링으로의 입력 전압 파형을 변경함에 의한 극단 에지 피처 프로파일 틸팅 제어
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US12046448B2 (en) 2022-01-26 2024-07-23 Advanced Energy Industries, Inc. Active switch on time control for bias supply
KR102442285B1 (ko) * 2022-03-14 2022-09-13 에이피티씨 주식회사 플라즈마 에칭 시스템
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply
US20240153741A1 (en) * 2022-11-09 2024-05-09 Applied Materials, Inc. Multi-shape voltage pulse trains for uniformity and etch profile tuning
US20240177968A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. System and methods for implementing a micro pulsing scheme using dual independent pulsers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830454A (en) * 2006-06-30 2008-07-16 Lam Res Corp Apparatus for substrate processing and methods therefor
TW201006949A (en) * 2008-06-30 2010-02-16 Ulvac Inc Power source device
US20100203736A1 (en) * 2009-02-12 2010-08-12 Hitachi High-Technologies Corporation Plasma Processing Method
CN102549724A (zh) * 2009-09-29 2012-07-04 株式会社东芝 基板处理装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293539A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体製造方法および装置
US5770023A (en) 1996-02-12 1998-06-23 Eni A Division Of Astec America, Inc. Etch process employing asymmetric bipolar pulsed DC
US6051114A (en) 1997-06-23 2000-04-18 Applied Materials, Inc. Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6818103B1 (en) 1999-10-15 2004-11-16 Advanced Energy Industries, Inc. Method and apparatus for substrate biasing in multiple electrode sputtering systems
US20010050220A1 (en) * 1999-11-16 2001-12-13 Applied Materials, Inc. Method and apparatus for physical vapor deposition using modulated power
KR100384789B1 (ko) 2000-10-16 2003-05-22 주식회사 하이닉스반도체 반도체 제조용 플라즈마 식각장치
KR20020057688A (ko) 2001-01-03 2002-07-12 윤종용 플라즈마형 에칭 장비의 전력 인가 방법
CN1249789C (zh) 2002-11-28 2006-04-05 东京毅力科创株式会社 等离子体处理容器内部件
KR100986023B1 (ko) 2003-07-23 2010-10-07 주성엔지니어링(주) 바이어스 제어 장치
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
KR20060006261A (ko) 2004-07-15 2006-01-19 동부아남반도체 주식회사 반도체 소자의 금속 배선 제조 방법
KR100668956B1 (ko) 2004-12-22 2007-01-12 동부일렉트로닉스 주식회사 반도체 제조 방법
IES20050301A2 (en) 2005-05-11 2006-11-15 Univ Dublin City Plasma source
KR20080060763A (ko) 2006-12-27 2008-07-02 세메스 주식회사 기판 지지 장치 및 기판 식각 장치
US7718538B2 (en) 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
US20170213734A9 (en) 2007-03-30 2017-07-27 Alexei Marakhtanov Multifrequency capacitively coupled plasma etch chamber
KR100855002B1 (ko) * 2007-05-23 2008-08-28 삼성전자주식회사 플라즈마 이온 주입시스템
US20090004836A1 (en) 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
US8133359B2 (en) 2007-11-16 2012-03-13 Advanced Energy Industries, Inc. Methods and apparatus for sputtering deposition using direct current
JP5281309B2 (ja) 2008-03-28 2013-09-04 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP4548527B2 (ja) * 2008-07-31 2010-09-22 ソニー株式会社 情報処理装置、及び信号処理方法
JP5295833B2 (ja) * 2008-09-24 2013-09-18 株式会社東芝 基板処理装置および基板処理方法
KR101027471B1 (ko) 2008-10-02 2011-04-06 엘아이지에이디피 주식회사 플라즈마 처리방법 및 처리장치
US8207470B2 (en) 2008-10-20 2012-06-26 Industry-University Cooperation Foundation Hanyang University Apparatus for generating remote plasma
US8540851B2 (en) 2009-02-19 2013-09-24 Fujifilm Corporation Physical vapor deposition with impedance matching network
US8383001B2 (en) 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
KR20100114187A (ko) * 2009-04-15 2010-10-25 엘아이지에이디피 주식회사 플라즈마 이온 도핑 장치 및 플라즈마 이온 도핑 방법
JP5227264B2 (ja) 2009-06-02 2013-07-03 東京エレクトロン株式会社 プラズマ処理装置，プラズマ処理方法，プログラム
WO2011049994A2 (en) 2009-10-20 2011-04-28 Lam Research Corporation Current control in plasma processing systems
US8741097B2 (en) * 2009-10-27 2014-06-03 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
JP5486383B2 (ja) * 2010-04-13 2014-05-07 富士フイルム株式会社 ドライエッチング方法及び装置
JP5558224B2 (ja) 2010-06-23 2014-07-23 東京エレクトロン株式会社 基板処理方法
US20120000421A1 (en) 2010-07-02 2012-01-05 Varian Semicondutor Equipment Associates, Inc. Control apparatus for plasma immersion ion implantation of a dielectric substrate
KR20120004190A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 반도체 제조장치의 세정방법
US20130059448A1 (en) * 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US20120283973A1 (en) 2011-05-05 2012-11-08 Imec Plasma probe and method for plasma diagnostics
US8420545B2 (en) * 2011-05-23 2013-04-16 Nanya Technology Corporation Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
KR101328800B1 (ko) 2011-09-08 2013-11-13 성균관대학교산학협력단 다중 주파수의 ｒｆ 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법
US9252023B2 (en) 2011-09-16 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Etching method and apparatus
KR101280240B1 (ko) 2011-10-07 2013-07-05 주식회사 테스 기판 처리 장치
KR20130058416A (ko) 2011-11-25 2013-06-04 세메스 주식회사 기판 처리 장치
JP2013143432A (ja) 2012-01-10 2013-07-22 Tokyo Electron Ltd プラズマ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830454A (en) * 2006-06-30 2008-07-16 Lam Res Corp Apparatus for substrate processing and methods therefor
TW201006949A (en) * 2008-06-30 2010-02-16 Ulvac Inc Power source device
US20100203736A1 (en) * 2009-02-12 2010-08-12 Hitachi High-Technologies Corporation Plasma Processing Method
CN102549724A (zh) * 2009-09-29 2012-07-04 株式会社东芝 基板处理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836422B (zh) * 2022-05-09 2024-03-21 南韓商自適應等離子體技術公司 等離子體蝕刻系統

Also Published As

Publication number Publication date
KR102222902B1 (ko) 2021-03-05
US20150325413A1 (en) 2015-11-12
CN105097404B (zh) 2018-04-17
TW201603108A (zh) 2016-01-16
CN105097404A (zh) 2015-11-25
US9490107B2 (en) 2016-11-08
KR20150129942A (ko) 2015-11-23

Similar Documents

Publication Publication Date Title
TWI673752B (zh) 電漿裝置
US11075088B2 (en) Method of plasma etching and method of fabricating semiconductor device using the same
US10032606B2 (en) Semiconductor processing with DC assisted RF power for improved control
US20160064194A1 (en) Semiconductor fabricating apparatus and method of fabricating semiconductor device using the same
KR20160022458A (ko) 플라즈마 장비 및 이의 동작 방법
US20180053661A1 (en) Plasma etching apparatus and method of manufacturing a semiconductor device using the same
US20150332941A1 (en) Methods and apparatus for processing substrates using an ion shield
TWI553692B (zh) Plasma etching apparatus and etching method thereof
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
TWI659468B (zh) 電漿蝕刻室中之半導體基板的上表面之平坦化方法
KR20170093303A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
US20100068888A1 (en) Dry etching method
KR20210132916A (ko) 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조 방법
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
KR20200133895A (ko) 반도체 처리 장치
US11658039B2 (en) Plasma etching apparatus, plasma etching method, and semiconductor device fabrication method including the plasma etching method
KR20200134070A (ko) 반도체 소자의 제조 방법
KR20180051741A (ko) 플라즈마 식각 방법 및 이를 이용한 반도체 소자의 제조 방법