JP2002151484A - エッチング後の洗浄処理法 - Google Patents

エッチング後の洗浄処理法

Info

Publication number
JP2002151484A
JP2002151484A JP2001250341A JP2001250341A JP2002151484A JP 2002151484 A JP2002151484 A JP 2002151484A JP 2001250341 A JP2001250341 A JP 2001250341A JP 2001250341 A JP2001250341 A JP 2001250341A JP 2002151484 A JP2002151484 A JP 2002151484A
Authority
JP
Japan
Prior art keywords
etching
pzt
feram
etchant
hcl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001250341A
Other languages
English (en)
Other versions
JP2002151484A5 (ja
JP4898030B2 (ja
Inventor
Mirkarimi Laura Wills
ローラ・ウィルス・ミルカリミ
Stephen R Gilbert
ステファン・アール・ギルバート
Guoqiang Xing
グオキアン・ジン
Scott Summerfelt
スコット・サマーフェルト
Tomoyuki Sakoda
トモユキ・サコダ
Ted Moise
テッド・モイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2002151484A publication Critical patent/JP2002151484A/ja
Publication of JP2002151484A5 publication Critical patent/JP2002151484A5/ja
Application granted granted Critical
Publication of JP4898030B2 publication Critical patent/JP4898030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Detergent Compositions (AREA)

Abstract

(57)【要約】 【課題】FeRAM積層構造において、PZTのタ゛メーシ゛
領域の除去に極めて効果的であり、且つ他の構成要素に
害を及ぼさないように高い選択性を持つ、エッチンク゛後の洗
浄処理法の提供。 【解決手段】本発明は、FeRAM等の半導体テ゛ハ゛イスに
対するエッチンク゛後の洗浄処理(20)に関する。この処理は、
フッ素化合物と塩素化合物の両方を含むエッチンク゛液を用意
することと、ウエット洗浄工程においてこのエッチンク゛液を半導
体テ゛ハ゛イスに適用することとを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エッチング後の洗
浄処理に関し、より具体的には、FeRAMの強誘電体
領域上に形成されるダメージ領域の除去に好適なエッチ
ング後の洗浄処理に関する。
【0002】
【従来の技術】強誘電体ランダムアクセスメモリ(Fe
RAM)は、不揮発性の低電力型メモリであり、電気的
消去可能なプログラマブルリードオンリーメモリ(EE
PROM)、埋め込み型フラッシュメモリ、埋め込み型
ダイナミックランダムアクセスメモリ(DRAM)、非
キャッシュ・スタティックランダムアクセスメモリ(S
RAM)等に取って代わる可能性がある。図1は、従来
のFeRAMのキャパシタ積層構造を示す。図に示され
るように、FeRAMは、一般的に上部電極、強誘電体
領域、及び下部電極を含む。下部電極は通常、例えば二
酸化珪素(SiO 2)又は窒化珪素(Si34)で形成
することが出来る領域間誘電体6を貫通するタングステ
ンプラグ7上に形成される。一般的に、上部電極は2つ
の領域1、2から構成され、これらの領域はそれぞれ、
窒化チタンアルミ(TiAlN)及びイリジウム(I
r)で形成することが出来る。下部電極も一般的に、2
つの領域4、5から構成され、これらの領域もそれぞれ
Ir及びTiAlNで形成することが出来る。このキャ
パシタ積層構造において強誘電体領域3は、上部電極及
び下部電極の間に設けられる。一例として、強誘電体領
域3は、ジルコン酸チタン酸鉛(PZT)から成る。
【0003】FeRAMのキャパシタ積層構造は通常、
その各領域を個別に成長させた後に積層構造を所望の形
状にドライエッチングすることによって製作される。多
くの場合、FeRAM積層構造を製作する為に用いられ
るドライエッチング工程によって、図2に示したように
積層構造の領域を囲むように塩化物系の析出物8、及び
強誘電体領域3の外周の周りに形成されるダメージ領域
9が、形成される。塩化物系の析出物は容易に除去され
る為に問題にはならないが、ダメージ領域は、キャパシ
タ積層構造の上部及び下部電極間にブリッジを形成し、
キャパシタにリークを生じさせる可能性があるので、F
eRAMの性能に悪影響を与える可能性がある。キャパ
シタのリークが問題とはならない場合であっても、ダメ
ージ領域は望ましい強誘電特性を持たないので、適正な
FeRAM性能を妨げる可能性がある。この現象は、各
領域の断面積がより小さい程、ダメージ領域が占める面
積の比率が大きくなるという点で、キャパシタ積層構造
が極めて小さい場合に特に問題である。
【0004】
【発明が解決しようとする課題】従来、PZT薄膜のダ
メージ領域は、ウエット洗浄及び高温アニールの組み合
わせにより除去されていた。エッチング後のアニール処
理は、強誘電体においては一般的な処理であり、普通は
これによって良好なコンタクト形成と、薄膜上の水酸化
物除去が確実にされる。しかしながら、エッチング後の
ウエット洗浄の効果は、特定のPZTの堆積と使用され
るエッチング工程に依存する。例えば、ゾル・ゲル技術
により形成されたPZT領域は通常、鉛(Pb)を多く
含む。これは、ダメージ領域の残留物の大部分が塩化鉛
(PbCl2)であるということを意味する。このよう
な材料のエッチングにおいて、酢酸、フッ化水素酸及び
エタノールを10:5:85の体積比で含む溶液が、首
尾良く用いられてきた。しかしながら、有機金属化合物
化学蒸着法(MOCVD)により成長させたPZTは、
ゾル・ゲル薄膜と比較すると成長した状態において異な
る組成を有する傾向がある。MOCVDによるPZTの
ダメージ領域を効果的に除去することが出来る強酸性の
薬剤は存在するが、このような薬剤は、FeRAM積層
構造の他の構成要素を除去する、又は他の構成要素にダ
メージを与える傾向もある。これは、FeRaMの動作
を潜在的に劣化させる可能性がある。従って、MOCV
DによるPZTのダメージ領域の除去に極めて効果的で
あり、かつ処理がFeRAM積層構造の他の構成要素に
害を及ぼさないように高い選択性を持つ、エッチング後
の洗浄処理が望まれる。
【0005】
【課題を解決するための手段】本発明は、FeRAM等
の半導体デバイスに対するエッチング後の洗浄処理に関
する。この処理法は、フッ素化合物と塩素化合物の両方
を含むエッチング液を用意することと、ウエット洗浄工
程においてこのエッチング液を半導体デバイスに適用す
ることとを含む。他のフッ素化合物を用いることが出来
るが、フッ素化合物は、NH4F又はHFから成ること
が出来る。他の塩素化合物を用いることが出来るが、塩
素化合物は、HClから成ることが出来る。エッチング
液は通常、水をベースにしている。好適な実施形態にお
いて、エッチング液のフッ素化合物:塩素化合物:水の
組成は約1:1.6:5000〜1:1.6:1000
の範囲にある。
【0006】本発明の特徴及び利点は、添付図面を参照
しつつ以下の明細書を読むことにより明らかとなるであ
ろう。
【0007】本発明は、図面を参照することによって、
よりよく理解され得る。図中の各要素は、必ずしも一定
の縮尺ではなく、むしろ本発明の原理を明確に示すこと
に重点がおかれている。
【0008】
【発明の実施の形態】効果的なエッチング後の洗浄処理
は、幾つかの目的を果たすことが好ましい。第一に、洗
浄の化学的性質は、キャパシタ積層構造を構成する他の
膜を腐食することなく、PZT膜の外周にあるダメージ
領域を除去する。ダメージ領域は鉛(Pb)、ジルコニ
ウム(Zr)、チタン(Ti)、塩化物、他のハロゲン
化物及び酸化物の化合物を構成することが予想され、一
方、作用を及ぼしてはならない他の領域は、TiAl
N、Ir及びIrOxで構成されている。第二に、洗浄
処理は、ドライエッチング工程中に形成される可能性の
ある粒子及び/又は他の残留物を積層構造の外表面から
除去する。更に、洗浄の化学的性質は、例えばSiO2
又はSi34で構成される領域間誘電体を除去するもの
ではない。最後に、洗浄の化学的性質は、洗浄工程を簡
単にする為に室温で効果のあることが好ましい。
【0009】ウエット洗浄工程は、ウエット化学反応
(wet chemistry)の選択的性質と、特定の物質の除去
におけるこのような工程の効果により、これらの目的を
達成することが好ましい。ウエット洗浄工程は、音波振
動を有する処理槽への浸漬、スプレー工程、及びスピン
リンス(rinse)乾燥工程を含むいずれも周知の工程か
ら成ることが出来る。現時点ではこれら周知のウエット
洗浄工程が想定されているが、本工程の効果は、エッチ
ング液を適用する方法というよりは、ダメージ領域の除
去に用いるエッチング液の化学反応に大きく依存するの
で、実質的に現在の、又は将来のウエット洗浄工程に使
用出来ることは、理解されるべきである。
【0010】ウエット洗浄工程に現在好適なエッチング
液は、フッ素化合物と塩素化合物の組み合わせを有する
エッチング液である。フッ素化合物及び塩素化合物の組
合せは、PbO、ZrO及びTiOを含む化合物に対し
て積極的なウエットエッチングを提供する。例えば、H
F及びHClはPb、Zrx、Tix3を、例えば約3
〜8nm/秒というエッチング速度で極めてゆっくりと
侵食する。これらの酸を同様の濃度で組み合わせると大
幅に効力が高くなり、70nm/秒を超えるPZTエッ
チング速度を達成することが出来る。フッ素化合物及び
塩素化合物は水溶性であることが最も好ましい。一例と
して、フッ素化合物は、フッ化アンモニウム(NH
4F)、フッ化カルシウム(CaF2)及びフッ化水素
(HF)から選択することが出来る。更に一例として、
塩素化合物は、塩化アンモニウム(NH 4Cl)、塩化
水素(HCl)、塩化ナトリウム(NaCl)及び過塩
素酸ナトリウム(NaClO4)から選択することが出
来る。一実施形態において、好適なエッチング液はNH
4F及びHClの組合せを含む。他の実施形態におい
て、好適なエッチング液はHF及びHClの組合せを含
む。これらの組合せは現在推奨されるものではあるが、
代替のフッ素化合物及び塩化化合物を組み合わせて有利
な結果を得ることが出来ることは、理解されるべきであ
る。
【0011】NH4F:HCl及びHF:HClのエッ
チング液の効果を、当該産業分野において使用されてい
る既知のエッチング液(HF、HCl)と比較して判定
する為に試験を実施した。表1は、試験されたエッチン
グ液の様々な酸濃度に関する試験結果と、PZT、Si
2及びTiAlNのエッチングにおけるこれらの効果
を含む。試験において、PZT、SiO2及びTiAl
Nの平坦膜を、その小部分が露出されるようにフォトレ
ジスト材料によりマスクした。この試料を表1に示した
様々なエッチング液中に20秒から10分間浸漬した。
次にフォトレジスト材料を除去し、エッチング液により
形成された段を後に残した。そしてこの段の深さを粗面
計により測定した。
【0012】表1から明らかなように、試験したNH4
F:HCl:H2Oエッチング液の濃度は、最も強い
(即ち、最も高い酸性の)状態の1:1.6:20から
最も弱い状態の1:1.6:5000までにわたる。表
1に包含された結果を見ると、最も強い濃度のNH
4F:HCl:H2OはPZTのエッチング(即ち、除
去)において非常に強力であり、70nm/秒を超える
エッチング速度を示すが、SiO 2及びTiAlNのエ
ッチングにおいては効果が極めて低く、これらの2つの
材料に対して無視し得るエッチング速度を示している。
図3のグラフはこの違いを図式的に強調する。特に、図
3においては濃度1:1.6:20のNH4F:HC
l:H2Oエッチング液のPZT、SiO2、Si34
TiAlN及びSiに対するエッチング速度が比較され
ている。この図に示されるように、このNH4F:HC
l:H2Oエッチング液のエッチング効果は、グラフ中
に示された他のいずれの材料よりもPZT材料に対して
著しく高い。
【0013】
【表1】
【0014】更に表1を参照すると、NH4F:HC
l:H2Oエッチング液のPZTエッチング能力は、酸
濃度の低減と共に大幅に低下する。しかしながら、強力
かつ選択的なエッチング特性は、これらの低酸濃度にお
いても得られていることが表に示された結果からわか
る。これは、エッチング液の酸濃度を調整することでP
ZTに対する所望のエッチング速度を得ることが出来る
ことを意味する。FeRAMのエッチング後の洗浄の場
合、試験された最も強いNH4F:HCl:H2Oの調整
品(エッチング液)により提供されるエッチング速度は
不要であり、実際、FeRAMの断面積が非常に小さい
場合、この速度は速過ぎる可能性がある。従って、例え
ば、2.5〜0.1nm/秒の範囲でPZTのエッチン
グ速度を生じる為に、1:1.6:1000から1:
1.6:5000までの、より低い濃度が好ましい。図
4は、様々な酸濃度を有するNH4F:HCl:H2Oエ
ッチング液のPZTのエッチング速度をグラフ化したも
のである。このグラフに示されるように、エッチング速
度は、片対数プロットに沿って溶剤中の酸の体積比が下
がると共に低下している。図4より提供されるグラフ情
報を用いて、例えばNH4F:HCl:H2Oのエッチン
グ液の酸濃度を明確に選択して、所望のエッチング速度
を得ることが出来る。
【0015】表1に更に示されるように、HF:HC
l:H2Oエッチング液も同様に、一方のPZTと、他
方のSiO2及びTiAlNとの間に高い選択性を持つ
エッチング特性を示している。やはり、PZTのエッチ
ング速度は酸濃度の減少と共に低下する。しかしなが
ら、これらのエッチング速度も、所望のエッチング速度
を提供する為にエッチング液の濃度を調節することが出
来ることを示している。表にされたNH4F:HCl:
2O及びHF:HCl:H2Oのエッチング液の試験結
果も、PZTのエッチング速度と選択性におけるフッ素
化合物と塩素化合物の組合せの結果が、試験した従来の
エッチング液のPZTのエッチング速度と選択性を超え
ることを示している。
【0016】当業者には明らかなように、どのエッチン
グの化学的性質が最も良くダメージ領域を除去し、積層
構造の電気性能を適正に修復するうように作用するか
は、ダメージ領域の組成により決まる。例えば、ドライ
エッチング工程中のエッチング気体として塩素を用いた
場合、通常、塩化鉛(PbCl2)、塩化ジルコニウム
(ZrCl4)及び塩化チタン(TiCl4)等の塩化金
属が形成されることになる。しかしながら、これらのう
ち、PbCl2及びZrCl4のみが室温にて水に溶け、
通常、水リンス(洗浄)工程で除去され得る。従って、
上述したウエット洗浄工程に1回以上の水洗浄工程を組
み合わせることが有利な場合もある。
【0017】図5は水洗浄ステップを組み込んだエッチ
ング後の洗浄工程の一例を示す。図5に示したステップ
は、FeRAMに使用されるようなキャパシタ積層構造
を製作するために使用される工程ステップの小さな部分
だけを構成することは、理解されるべきである。ブロッ
ク10に示されるように、脱イオン水(DIH2O)の
リンスを用いて積層構造の外表面に形成された塩化物系
の析出物を除去できる。このリンス(水洗浄)が終了し
た後、ブロック20に示すように、上述したようなフッ
素化合物/塩素化合物エッチング液を使ったウエット洗
浄工程を実施して強誘電体領域の外周に形成されたダメ
ージ領域を除去することが出来る。このウエット洗浄工
程の後、残留するエッチング液を積層構造から除去する
為に、ブロック30に示すように、更なる脱イオン水の
リンスが実施されることが望ましい。次にブロック40
に示すように、積層構造が急速な熱アニールにさらさ
れ、これによりダメージ材料が残っていた場合にはこれ
を修復し、積層構造中に残る水酸化物(OH)及びH2
Oを除去することが出来る。これらのステップを実施し
た後に、残りの従来の製造ステップを実行して最終製品
を得ることが出来る。予備の脱イオン水のリンスステッ
プが図5に示され上述されたが、ウエット洗浄工程20
において使用されるエッチング液の濃度に応じて、エッ
チング液中の水含有量が塩化物系の析出物を積層構造か
ら除去するのに非常に充分である場合もあることに留意
されたい。このような場合、ブロック10の予備のリン
スは必要無い。
【0018】O2:Cl2:CF4混合気体における低温
ドライエッチング工程後のリーク電流を評価する為にI
r/IrOx/PZT/Irキャパシタに対して実験が
実施され、FeRAMキャパシタ積層構造の電気特性に
ついて図5に示したエッチング後の洗浄処理の効果を検
査した。積層構造のPZT領域はMOCVD法により堆
積され、このPZT層の最高15nmまでにダメージを
受けているものと想定した。試験の実施にあたっては、
同等の幾何学的形状のエッチングされたキャパシタを水
洗浄し、その後表2に示した平坦PZT膜の測定された
エッチング速度に応じて20秒から2分の継続時間にわ
たり、様々な化学反応でエッチングした。ウエット洗浄
工程に続き、各積層構造は、600℃のN2中で10分
間にわたって急速な熱アニールにさらされた。異なる幾
何学的形状ではあるが、面積はその積層構造の幾何学的
形状に応じて1.4x10-4cm2又は3.2x10-4
cm2と一定に保たれた上部電極を使ってリーク電流J
を測定した。これらの実験結果は表2に含められる。
【0019】表2に示されるように、フッ素化合物/塩
素化合物エッチング液で処理した場合のリーク電流J
は、HFエッチング液及びHCLエッチング液で処理し
た場合よりも小さかった。更に、フッ素化合物/塩素化
合物エッチング液による処理では、HF及びHClエッ
チング液の場合に生じたような積層領域の分離(アスタ
リスクで表示)が生じなかった。これらの分離は、HF
及びHClエッチング液によって強誘電体領域と上部及
び/又は下部の電極の共通部分において、キャパシタ積
層構造に強いエッチング作用が結果として生じたからで
ある。従って、本発明のフッ素化合物/塩素化合物エッ
チング液は、FeRAMキャパシタ積層構造に形成され
たダメージ領域を効果的に除去して、従来のエッチング
液よりも優れたリーク電流となるのである。
【0020】本明細書及び図においては、例をあげる目
的で本発明の特定の実施形態を詳細に説明したが、請求
項に示したような本発明の範囲から逸脱することなく変
更及び修正を加えることが可能であることは、当業者に
明らかであろう。
【0021】
【表2】
【0022】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 1.半導体デバイスのエッチング後の洗浄処理法(20)
であって、フッ素化合物と塩素化合物の両方を含むエッ
チング液を用意するステップと、及び、ウエット洗浄工
程において前記エッチング液を前記半導体デバイスに適
用するステップとを含む処理法。 2.前記フッ素化合物が、NH4F、NaF、CaF2
びHFからなるグループから選択される、上記1に記載
の処理法。 3.前記塩素化合物が、NH4Cl、HCl、NaCl
及びNaClO4からなるグループから選択される、上
記1に記載の処理法。 4.前記フッ素化合物がNH4Fからなる、上記1に記
載の処理法。 5.前記フッ素化合物がHFからなる、上記1に記載の
処理法。 6.前記塩素化合物がHClからなる、上記1に記載の
処理法。 7.前記エッチング液が、フッ素化合物:塩素化合物:
水を、約1:1.6:5000から1:1.6:100
0の範囲の比率で含む、上記5に記載の処理法。 8.前記ウエット洗浄工程が、処理槽への浸漬工程を含
む、上記1に記載の処理法。 9.前記ウエット洗浄工程が、スプレー工程を含む、上
記1に記載の処理法。 10.前記ウエット洗浄処理が、スピンリンス乾燥工程
を含む、上記1に記載の処理法。
【0023】
【発明の効果】本発明により、FeRAM積層構造にお
いて、PZTのダメージ領域の除去に極めて効果的であ
り、かつ他の構成要素に害を及ぼさないように高い選択
性を持つ、エッチング後の洗浄処理法が提供される。
【図面の簡単な説明】
【図1】従来のFeRAMのキャパシタ積層構造の概略
図である。
【図2】ドライエッチング工程中に従来のFeRAMの
キャパシタ積層構造に形成された塩化物系の析出物とダ
メージ領域の構造を示す概略図である。
【図3】様々なFeRAM材料に対する好適な例のエッ
チング液のエッチング速度を示すグラフである。
【図4】様々な酸濃度を有する好適な例のエッチング液
のPZTに対するエッチング速度を示すグラフである。
【図5】本発明のエッチング後の洗浄処理法の順序を示
すフローチャートである。
【符号の説明】
3 強誘電体領域 6 領域間誘電体 7 タングステンプラグ 8 塩化物系の析出物 9 ダメージ領域
フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 ステファン・アール・ギルバート アメリカ合衆国カリフォルニア州94304, パロアルト,エム/エス・26エム−7,デ ィアー・クリーク・ロード・3500 (72)発明者 グオキアン・ジン アメリカ合衆国テキサス州75093,プラノ, ガーデニア・ウェイ・4609 (72)発明者 スコット・サマーフェルト アメリカ合衆国カリフォルニア州95014, クパチーノ,パロ・ビスタ・ロード・ 10394 (72)発明者 トモユキ・サコダ アメリカ合衆国カリフォルニア州94129, サンノゼ,サウス・サラトガ・アベニュ ー・エム−201・816 (72)発明者 テッド・モイス アメリカ合衆国カリフォルニア州94024, ロスアルトス,アーサー・コート・1200 Fターム(参考) 5F043 AA40 BB30 GG10 5F083 FR02 GA06 JA15 JA19 JA36 JA39 JA40 JA43 PR03 PR05 PR06 PR21 PR34

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体デバイスのエッチング後の洗浄処理
    法(20)であって、 フッ素化合物と塩素化合物の両方を含むエッチング液を
    用意するステップと、及び、 ウエット洗浄工程において前記エッチング液を前記半導
    体デバイスに適用するステップとを含む処理法。
JP2001250341A 2000-08-31 2001-08-21 エッチング後の洗浄処理法 Expired - Fee Related JP4898030B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650,224 US6692976B1 (en) 2000-08-31 2000-08-31 Post-etch cleaning treatment
US09/650224 2000-08-31

Publications (3)

Publication Number Publication Date
JP2002151484A true JP2002151484A (ja) 2002-05-24
JP2002151484A5 JP2002151484A5 (ja) 2008-10-02
JP4898030B2 JP4898030B2 (ja) 2012-03-14

Family

ID=24608004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001250341A Expired - Fee Related JP4898030B2 (ja) 2000-08-31 2001-08-21 エッチング後の洗浄処理法

Country Status (4)

Country Link
US (1) US6692976B1 (ja)
EP (3) EP1453084B1 (ja)
JP (1) JP4898030B2 (ja)
DE (3) DE60124487T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法
JP2012056194A (ja) * 2010-09-09 2012-03-22 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッド、および液体噴射装置
JP2013102089A (ja) * 2011-11-09 2013-05-23 Adeka Corp チタン酸鉛系材料用エッチング剤組成物
WO2014203600A1 (ja) * 2013-06-21 2014-12-24 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
EP1511074B1 (en) * 2003-08-01 2015-01-28 Imec A method for selective removal of high-K material
TWI385720B (zh) * 2004-03-24 2013-02-11 Tosoh Corp Etching composition and etching treatment method
CN100352013C (zh) * 2004-07-16 2007-11-28 鸿富锦精密工业(深圳)有限公司 干蚀刻后处理方法
EP1648024A1 (en) * 2004-10-15 2006-04-19 Sez Ag Method for removing particles from a surface
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
US20090061632A1 (en) * 2007-08-28 2009-03-05 Texas Instruments Incorporated Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics
JP4665025B2 (ja) * 2008-12-16 2011-04-06 Tdk株式会社 圧電素子の製造方法
US8318606B2 (en) * 2009-08-25 2012-11-27 Lsi Corporation Dielectric etching
US8613863B2 (en) * 2011-11-29 2013-12-24 Intermolecular, Inc. Methods for selective etching of a multi-layer substrate
US10754578B2 (en) 2018-05-09 2020-08-25 Micron Technology, Inc. Memory buffer management and bypass
US10714159B2 (en) 2018-05-09 2020-07-14 Micron Technology, Inc. Indication in memory system or sub-system of latency associated with performing an access command
US10942854B2 (en) 2018-05-09 2021-03-09 Micron Technology, Inc. Prefetch management for memory
US11010092B2 (en) * 2018-05-09 2021-05-18 Micron Technology, Inc. Prefetch signaling in memory system or sub-system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064437A (ja) * 1983-09-20 1985-04-13 Toshiba Corp 鉛系パツシベ−シヨンガラスのエツチング液
JPH06163496A (ja) * 1992-11-24 1994-06-10 Mitsubishi Materials Corp シリコンウェーハの洗浄液およびその洗浄方法
JPH1140550A (ja) * 1997-07-16 1999-02-12 Matsushita Electron Corp チタン系材料膜とシリコン酸化膜の選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法
JPH11154659A (ja) * 1997-11-20 1999-06-08 Nec Corp 基板表面金属汚染除去方法及び半導体基板
WO2001001474A1 (en) * 1999-06-29 2001-01-04 Micron Technology, Inc. Acid blend for removing etch residue on semiconductor substrates
JP2001519599A (ja) * 1997-10-06 2001-10-23 エスティマイクロエレクトロニクス エスエー 機械化学的研磨後の酸化物又は窒化物層の洗浄方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3099609A (en) * 1961-09-11 1963-07-30 Katayose Kimiyoshi Method of electroplating aluminum or its alloy with porous hard chromium
US4040897A (en) * 1975-05-05 1977-08-09 Signetics Corporation Etchants for glass films on metal substrates
JPS5741365A (en) * 1980-08-22 1982-03-08 Ishikawajima Harima Heavy Ind Co Ltd Aluminizing method for iron and steel
US4496612A (en) * 1982-04-06 1985-01-29 E. I. Du Pont De Nemours And Company Aqueous flux for hot dip metalizing process
US4759823A (en) * 1987-06-02 1988-07-26 Krysalis Corporation Method for patterning PLZT thin films
US5337207A (en) * 1992-12-21 1994-08-09 Motorola High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
BR9304546A (pt) * 1993-11-19 1995-08-01 Brasilia Telecom Processo para deposição química seguida da deposição eletrolítica de metais sobre alumina
US5681398A (en) * 1995-03-17 1997-10-28 Purex Co., Ltd. Silicone wafer cleaning method
EP0834314B1 (en) * 1995-06-12 2003-01-15 Ono Pharmaceutical Co., Ltd. Granules containing pranlukast, process for producing the granules, and method of lowering cohesiveness of pranlukast
EP0750338B1 (en) * 1995-06-19 2003-01-15 Interuniversitair Micro-Elektronica Centrum Vzw Etching process of CoSi2 layers and process for the fabrication of Schottky-barrier detectors using the same
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
JPH1055993A (ja) 1996-08-09 1998-02-24 Hitachi Ltd 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法
JP3274389B2 (ja) * 1996-08-12 2002-04-15 株式会社東芝 半導体基板の洗浄方法
US5826773A (en) * 1997-01-31 1998-10-27 Straemke; Siegfried Rope material transfer structure
US6630074B1 (en) * 1997-04-04 2003-10-07 International Business Machines Corporation Etching composition and use thereof
US5989948A (en) * 1997-09-22 1999-11-23 Vlsi Technology, Inc. Methods of forming pairs of transistors, and methods of forming pairs of transistors having different voltage tolerances
US6294027B1 (en) * 1997-10-21 2001-09-25 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
US6346505B1 (en) * 1998-01-16 2002-02-12 Kurita Water Industries, Ltd. Cleaning solution for electromaterials and method for using same
EP0968979A1 (en) * 1998-06-30 2000-01-05 Siemens Aktiengesellschaft Etching of Bi-based metal oxides ceramics
US6127282A (en) * 1998-11-12 2000-10-03 Advanced Micro Devices, Inc. Method for removing copper residue from surfaces of a semiconductor wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064437A (ja) * 1983-09-20 1985-04-13 Toshiba Corp 鉛系パツシベ−シヨンガラスのエツチング液
JPH06163496A (ja) * 1992-11-24 1994-06-10 Mitsubishi Materials Corp シリコンウェーハの洗浄液およびその洗浄方法
JPH1140550A (ja) * 1997-07-16 1999-02-12 Matsushita Electron Corp チタン系材料膜とシリコン酸化膜の選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法
JP2001519599A (ja) * 1997-10-06 2001-10-23 エスティマイクロエレクトロニクス エスエー 機械化学的研磨後の酸化物又は窒化物層の洗浄方法
JPH11154659A (ja) * 1997-11-20 1999-06-08 Nec Corp 基板表面金属汚染除去方法及び半導体基板
WO2001001474A1 (en) * 1999-06-29 2001-01-04 Micron Technology, Inc. Acid blend for removing etch residue on semiconductor substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法
JP2012056194A (ja) * 2010-09-09 2012-03-22 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッド、および液体噴射装置
US8847471B2 (en) 2010-09-09 2014-09-30 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, liquid ejecting head, and liquid ejecting apparatus
JP2013102089A (ja) * 2011-11-09 2013-05-23 Adeka Corp チタン酸鉛系材料用エッチング剤組成物
WO2014203600A1 (ja) * 2013-06-21 2014-12-24 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置

Also Published As

Publication number Publication date
DE60143228D1 (de) 2010-11-18
EP1453084A2 (en) 2004-09-01
US6692976B1 (en) 2004-02-17
EP1453084A3 (en) 2004-09-15
DE60143229D1 (de) 2010-11-18
EP1195803B1 (en) 2006-11-15
EP1195803A3 (en) 2003-12-10
DE60124487D1 (de) 2006-12-28
EP1453085B1 (en) 2010-10-06
EP1453085A3 (en) 2004-09-15
EP1195803A2 (en) 2002-04-10
EP1453084B1 (en) 2010-10-06
JP4898030B2 (ja) 2012-03-14
DE60124487T2 (de) 2007-03-01
EP1453085A2 (en) 2004-09-01

Similar Documents

Publication Publication Date Title
JP2002151484A (ja) エッチング後の洗浄処理法
US6457479B1 (en) Method of metal oxide thin film cleaning
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
JP2000315670A (ja) 半導体基板の洗浄方法
CN1262523A (zh) 半导体器件的生产工艺
JPH09246223A (ja) 研磨工程後処理用の洗浄溶液及びこれを用いた半導体素子の洗浄方法
JP4010819B2 (ja) 半導体装置の製造方法
KR100445790B1 (ko) 반도체장치 제조방법
JP2002025967A (ja) 強誘電体膜の損傷層を除去するための清浄液及びこれを利用した清浄方法
US6524868B2 (en) Method for fabricating semiconductor memory device
JP3159257B2 (ja) 半導体装置の製造方法
JP2002164514A (ja) 半導体装置の製造方法
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
JP3185732B2 (ja) 基板表面金属汚染除去方法
JP2003224207A (ja) 半導体装置およびその製造方法
US7041511B2 (en) Pt/PGO etching process for FeRAM applications
JP2000223464A (ja) 基板洗浄方法
JP2006210436A (ja) 強誘電体キャパシタの製造方法
JP2004186305A (ja) 強誘電体薄膜の製造方法
JP2003174095A (ja) 容量素子の製造方法
KR100324815B1 (ko) 강유전체램의캐패시터제조방법
KR20000042479A (ko) 반도체소자의 캐패시터 형성방법
JP2005123392A (ja) 強誘電体キャパシタの製造方法
JP2001267302A (ja) 半導体装置の製造方法
JP2003100715A (ja) 半導体用洗浄剤

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees