JP2002093918A5 - - Google Patents

Download PDF

Info

Publication number
JP2002093918A5
JP2002093918A5 JP2001193836A JP2001193836A JP2002093918A5 JP 2002093918 A5 JP2002093918 A5 JP 2002093918A5 JP 2001193836 A JP2001193836 A JP 2001193836A JP 2001193836 A JP2001193836 A JP 2001193836A JP 2002093918 A5 JP2002093918 A5 JP 2002093918A5
Authority
JP
Japan
Prior art keywords
integrated circuit
bonding pads
conductive
interconnect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001193836A
Other languages
English (en)
Other versions
JP3944764B2 (ja
JP2002093918A (ja
Filing date
Publication date
Priority claimed from US09/604,519 external-priority patent/US6833557B1/en
Application filed filed Critical
Publication of JP2002093918A publication Critical patent/JP2002093918A/ja
Publication of JP2002093918A5 publication Critical patent/JP2002093918A5/ja
Application granted granted Critical
Publication of JP3944764B2 publication Critical patent/JP3944764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (10)

  1. 内部メタライゼーション層及び相互接続集積回路デバイスにより形成された相互接続を有する基板;
    基板上に形成された複数のボンディングパッド;及び
    基板の外部領域に内部メタライゼーション層により形成され、複数のボンディングパッドの少くとも2つに結合された第1の導電性トレースを含み、前記第1の導電性トレースと前記少なくとも2つのボンディングパッドが、前記相互接続から電気的に分離していることを特徴とする集積回路。
  2. 第1の分離した導電性トレースは複数のボンディングパッドを囲む請求項1記載の集積回路。
  3. 第1の分離した導電性トレースは面取り領域を有する請求項2記載の集積回路。
  4. 第1の分離した導電性トレースは少くとも2つの別々の第1の分離した導電性トレースを含む請求項1記載の集積回路。
  5. 第1の分離した導電性トレースは集積回路の周囲に形成される請求項1記載の集積回路。
  6. 第1の分離した導電性トレースは少くとも2つの別々の導電性トレースを含み、別々の分離した導電性トレースのそれぞれは複数のボンディングパッドの少くとも2つに結合された請求項1記載の集積回路。
  7. 内部メタライゼーション層及び相互接続集積回路により形成された相互接続を有する基板;
    前記基板の上方に形成された複数のボンディングパッド;及び
    前記内部メタライゼーション層により形成され、ボンディングパッド周囲に形成され、
    複数のボンディングパッドの少くとも2つに電気的に結合された導電性テスタランナを含み、前記導電性テスタランナと少なくとも2つのボンディングパッドは、相互接続から電気的に分離されていることを特徴とする集積回路。
  8. 複数の分離した導電性テスタランナを更に含む請求項7記載の集積回路。
  9. 複数の分離した導電性テスタランナの少くとも2つは、基板の上面に対し、異なる高さを有する請求項8記載の集積回路。
  10. 前記分離した導電性テスタランナは面取り領域を有する請求項7記載の集積回路。
JP2001193836A 2000-06-27 2001-06-27 集積回路及び集積回路の製造方法 Expired - Fee Related JP3944764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/604,519 US6833557B1 (en) 2000-06-27 2000-06-27 Integrated circuit and a method of manufacturing an integrated circuit
US09/604519 2000-06-27

Publications (3)

Publication Number Publication Date
JP2002093918A JP2002093918A (ja) 2002-03-29
JP2002093918A5 true JP2002093918A5 (ja) 2004-07-22
JP3944764B2 JP3944764B2 (ja) 2007-07-18

Family

ID=24419923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001193836A Expired - Fee Related JP3944764B2 (ja) 2000-06-27 2001-06-27 集積回路及び集積回路の製造方法

Country Status (5)

Country Link
US (1) US6833557B1 (ja)
JP (1) JP3944764B2 (ja)
KR (1) KR100823043B1 (ja)
GB (1) GB2368973A (ja)
TW (1) TW512511B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888672B2 (en) 2002-11-23 2011-02-15 Infineon Technologies Ag Device for detecting stress migration properties
DE10254756B4 (de) * 2002-11-23 2011-07-07 Infineon Technologies AG, 81669 Vorrichtung und Verfahren zur Erfassung von Stressmigrations-Eigenschaften
JP4949733B2 (ja) * 2006-05-11 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置
KR100764660B1 (ko) * 2006-11-01 2007-10-08 삼성전기주식회사 주파수 종속 특성을 가지는 다중 배선의 신호 천이시뮬레이션 방법
DE102014222203B3 (de) 2014-10-30 2016-03-10 Infineon Technologies Ag Überprüfung von Randschäden
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387736A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体装置
JP2842598B2 (ja) * 1988-12-01 1999-01-06 日本電気株式会社 半導体集積回路
JPH04199651A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd 半導体装置およびその製造方法
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品lsi、ウエハー
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
KR100190927B1 (ko) * 1996-07-18 1999-06-01 윤종용 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
JP3111938B2 (ja) * 1997-09-16 2000-11-27 日本電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
JP3742252B2 (ja) Icパッケージ
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
WO2005112114A3 (en) Universal interconnect die
JP2007059916A5 (ja)
US20070085219A1 (en) Method for manufacture of wafer level package with air pads
KR960035835A (ko) 반도체장치와 그 제조방법
JP2005520342A5 (ja)
JP2006507686A5 (ja)
JP2006093189A5 (ja)
TW200743199A (en) Bonding pad structure and semiconductor chip
JP2004501504A5 (ja)
US7109573B2 (en) Thermally enhanced component substrate
JP2004103843A5 (ja)
JP2002093949A5 (ja)
JP2002093918A5 (ja)
JP2003264260A5 (ja)
JP2009129982A5 (ja)
WO2005036644A3 (en) Electronic device and carrier substrate
JPH10242332A (ja) 半導体装置
JP2002057238A5 (ja)
TWI433278B (zh) 無承載板之封裝件及其製法
US6493935B1 (en) Interleaving a bondwire between two bondwires coupled to a same terminal
US20030146504A1 (en) Chip-size semiconductor package
TW200845332A (en) Package substrate and its solder pad