KR100823043B1 - 집적 회로 및 집적 회로 제조 방법 - Google Patents

집적 회로 및 집적 회로 제조 방법 Download PDF

Info

Publication number
KR100823043B1
KR100823043B1 KR1020010037069A KR20010037069A KR100823043B1 KR 100823043 B1 KR100823043 B1 KR 100823043B1 KR 1020010037069 A KR1020010037069 A KR 1020010037069A KR 20010037069 A KR20010037069 A KR 20010037069A KR 100823043 B1 KR100823043 B1 KR 100823043B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
adhesive pads
conductive
substrate
conductive runners
Prior art date
Application number
KR1020010037069A
Other languages
English (en)
Other versions
KR20020001632A (ko
Inventor
랸비비안
실링토마스헐버트
Original Assignee
에이저 시스템즈 가디언 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 가디언 코포레이션 filed Critical 에이저 시스템즈 가디언 코포레이션
Publication of KR20020001632A publication Critical patent/KR20020001632A/ko
Application granted granted Critical
Publication of KR100823043B1 publication Critical patent/KR100823043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 집적 회로의 손상 가능성 또는 발생을 평가하기 위한 장치 및 공정에 관한 것이다. 이 공정은 기판 또는 다이의 주변에서의 런너 등과 같은 도전성 영역을 형성하는 것을 포함한다. 도전성 영역들은 집적 회로내의 하나 이상의 상이한 금속화 층들에 위치할 수 있다. 도전성 영역은 하나 이상의 접착 패드들에 결합된다. 다이는 접착 패드들을 통해 도전성 영역에서의 저항, 도전성, 크로스 토크(cross talk) 또는 다른 전기 특성들을 측정함으로써 평가된다. 그 후 평가는 예를 들어 집적 회로에 포함된 런너들이 손상되거나 손상될 것 같은지 예측하기 위해 사용될 수 있다.
다이, 접착 패드들, 도전성 영역들, 집적 회로, 크로스 토크

Description

집적 회로 및 집적 회로 제조 방법{An integrated circuit and a method of manufacturing an integrated circuit}
도 1은 본 발명의 예시적인 실시예에 따른 부분적인 제조 상태의 집적 회로의 평면도.
도 2는 선(Z-Z)을 따라 도 1에 도시된 집적 회로의 개략도.
도 3a 및 도 3b는 도 2에 도시된 집적 회로의 부분의 확대도.
도 4는 본 발명의 또 다른 예시적인 실시예에 따른 집적 회로의 평면도.
도 5는 본 발명의 또 다른 예시적인 실시예에 따른 집적 회로의 확대도.
도 6은 본 발명의 예시적인 실시예에 따른 테스트하의 집적 회로의 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 다이 20 : 접착 패드들
30a,30b,30c : 도전성 영역들
발명의 분야
본 발명은 일반적으로 집적 회로 및 패키징(packaging)에 관한 것으로, 특히, 집적 회로를 평가하는 장치 및 방법에 관한 것이다.
발명의 배경
집적 회로들은 패터닝된 금속화 층들 사이의 전기적 접속들을 제공하기 위해 선택된 위치들을 경유하여 포함하는 층간 유전체들에 의해 전기적으로 분리된 패터닝된 금속화의 다중 레벨로 전형적으로 제조된다. (예를 들어, 디바이스 속도를 증가시키고 소정의 영역의 칩에서 더 큰 회로 기능성을 제공함으로써) 증가된 성능을 제공하기 위해 빈번한 노력으로 더 작은 크기로 집적 회로들이 비율이 정해지므로, 상호접속선 폭 크기는 점점 좁아지고 금속 레벨들의 수는 증가하게 된다. 이것은 몰드 합성물의 엽렬(delamination) 및 응력 이동에 의해 유도된 손상 등과 같은 유해한 효과들에 더 영향을 받기 쉽게 한다. 응력 이동은 도전성 런너(runner)들과 주변(예를 들어 오버라잉(overlying) 및/또는 언더라잉(underlying) 유전 재료들 또는 몰드 합성물 사이의 컴플라이언스 부조화 및 열 팽창 계수 부조화로 인해 야기되는 상호접속부들에서 존재하는 기계적 응력 기울기에 응답하여 상호접속 재료의 대량 수송에 관련된다.
열 기술에 따르면, 응력은 압축성이거나 신장성일 수 있다. 신장 응력은 보이드(void) 정보를 야기할 수 있는 반면, 압축 응력은 정보를 무더기화 할 수 있다. 보이드들은 성장을 계속하기에 형편이 나쁠 때까지 응력을 감소시기 위해 성장을 계속하고, 보이드들을 이동시키는 것은 또한 다른 보이드들과 유착하여 유효한 보이드 성장 메커니즘을 제공할 수 있다. 예를 들면, 기판 상에 위치하는 알루미늄(Al)선(종종 "런너"라 부른다) 위에 층간 유전체 또는 반도체 기판 위에 위치하는 다른 유전 재료를 침착하는 공정을 고려한다. 전형적으로, 이와 같은 침착은 화학 증착법(CVD)에 의해 실행된다. 침착 후에, 구조가 방 온도로 시원해짐에 따라, 층간 유전체보다 훨씬 큰 열 팽창 계수를 갖는 알루미늄선은 층간 유전체 위에 위치하는 것보다 더 수축하도록 요구된다.
알루미늄층에 대해 매우 양호한 접착력을 갖는 층간 유전체는 알루미늄선이 희망하는 평형 길이로 수축하는 것을 방지하여, 알루미늄선에서의 신장 응력을 가져온다. 신장 응력은 알루미늄선의 가장자리들에서 가장 크고 중심부를 향해 감소되므로, 알루미늄선의 폭 양단에 0이 아닌 신장 응력 기울기가 존재한다. 이 응력 기울기는 대량 수송을 위한 열역학 구동력을 나타내는 화학 전위 기울기에 대응한다. 따라서, 알루미늄 원자들은 알루미늄선에서의 전체 스트레인(strain) 에너지를 감소시키기 위해 확산한다. 전형적으로 여러 달 또는 수 년간의 시간을 통해, 이 도전성 층의 대량 수송은 손상으로 이끌 수 있는 도전성 런너들에서의 보이드들을 발생시킨다. 보이드들은 알루미늄선을 전체적으로 트래버스할 수 있거나(즉, 오픈 회로), 전자이동 효과들이 악화 및/또는 전류 전도가 파멸적인 열 손상의 경우를 야기하도록 전류가 전도될 수 있는 단면 구역을 감소시킬 수 있다.
도전성 런너들의 응력 이동 특성들을 평가하기 위해서는 이들 효과들을 평가하기 위한 방법이 필수적이다. 특히, 이와 같은 방법들은 잠재적 응력 문제들의 용이한 평가를 제공하는 장치를 제공해야만 한다.
발명의 요약
본 발명은 집적 회로의 손상 가능성 또는 발생을 평가하기 위한 장치 및 공정에 관한 것이다. 이 공정은 기판 또는 다이의 주변에서의 런너 등과 같은 도전성 영역을 형성하는 것을 포함한다. 도전성 영역은 집적 회로내의 하나 이상의 상이한 금속화 층들에 위치할 수 있다. 도전성 영역은 하나 이상의 접착 패드들에 결합된다. 다이는 접착 패드들을 통해 도전성 영역에서의 저항, 도전성, 크로스 토크(cross talk) 또는 다른 전기 특성들을 측정함으로써 평가된다. 그 후 평가는 예를 들어 집적 회로에 형성된 런너들이 손상되거나 손상될 가능성을 예측하기 위해 사용될 수 있다.
전술한 일반적인 설명 및 다음의 상세한 설명 모두는 예시적인 것이만, 본 발명을 제한하지 않는다는 것에 유의한다.
본 발명은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 가장 잘 이해된다. 반도체 산업에서의 일반적인 관습에 따르면, 도면의 각종 특징들이 축적화되지 않는 다는 것이 강조되었다. 이와 반대로, 각종 특징들의 크기는 명료함을 위해 임의로 확대되거나 축소된다.
발명의 상세한 설명
간단히 말해서, 본 발명의 예시적인 실시예는 집적 회로에서의 손상의 발생 및 가능성을 평가하기 위한 장치 및 공정을 제공한다. 이 공정은 기판 또는 다이의 주변에서의 런너 등과 같은 도전성 영역을 형성하는 것을 포함한다. 도전성 영역은 집적 회로내의 2개 이상의 상이한 금속화 층들에 위치할 수 있다. 도전성 영역은 하나 이상의 접착 패드들에 결합된다. 다이는 접착 패드들을 통해 도전성 영역에서의 저항, 도전성, 크로스 토크 또는 다른 전기 특성들을 측정함으로써 평가된다. 그 후 평가는 예를 들어 집적 회로에 포함된 런너들이 손상 되거나 손상될 가능성을 예측하기 위해 사용될 수 있다.
이제 도면을 참조하면, 여기서 동일한 참조 번호들은 동일한 소자들을 나타낸다. 도 1은 본 발명에 따른 다이 또는 기판(10)의 평면도이다. 도 2는 선(Z-Z)를 따라 도 1에 도시된 집적 회로의 개략도이다. 다이(10)는 접착 패드들(20)과 도전성 영역들(30a,30b,30c)을 포함한다. 도전성 영역들(30a,30b,30c)은 금속, 금속 합금, 도전성 규화물, 도전성 질화물, 도전성 유기 폴리머, 또는 그 결합물 등과 같은 도전성 재료로 형성될 수 있다. 금속들은 구리, 알루미늄, 텅스텐, 티타늄 또는 그 결합물을 포함할 수 있다. 접착 패드들(20)은 별 모양, 정사각형, 직사각형, 원형 또는 다른 형태로 형성될 수 있다.
또한, 도전성 영역들(30a,30b,30c)용 재료는 도전성 영역(40)을 형성하는 재료들 등과 동일하거나 실질적으로 동일하게 선택될 수 있다. 도전성 영역들(30a,30b,30c)은 도전성 영역(40)이 형성될 때 형성될 수 있다. 도전성 영역(40)은 예를 들어 다이(10)에 형성된 상호접속 디바이스들을 위한 인터-레벨(inter-level) 상호접속부들(예를 들어, 플러그들) 또는 런너들이다. 즉, 도전성 영역(40)은 집적 회로를 형성하기 위해 다이(10)내의 구조물들을 상호접속하기 위해 사용된다.
전형적으로, 집적 회로들을 형성하기 위한 제조 공정과 관련된 응력들은 다이의 주변부에 크게 나타난다. 예를 들면, 다이에 가해진 응력은 다이(50)의 중심으로부터 외부 영역(60)을 향해 증가한다. 전술한 바와 같이, 이것은 도전성 영역들(30a,30b,30c,40)과 집적 회로를 형성하는 다른 재료들 사이의 부조화로 인해 발생한다. 다른 재료들은 인터-레벨 유전체들, 몰드 합성물들, 기판 또는 다이(10)를 포함한다.
도전성 영역들(30a,30b,30c)은 다이와 관련한 많은 구역들에 위치할 수 있다. 예를 들면, 도전성 영역들(30a,30b,30c)은 다이의 주변 또는 외부 구역에 형성될 수 있다. 또는, 도전성 영역들(30a,30b,30c)은 다이(10)의 외부 에지와 접착 패드들(20) 사이에 형성될 수 있다. 다른 실시예에서, 도전성 영역들(30a,30b,30c)은 도전성 영역(40)보다는 외부 에지(15)에 더 가까이 형성될 수 있다. 도전성 영역들(30a,30b,30c)은 또한 이들 도전성 영역들이 도전성 영역(40)에 가해진 힘들과 같거나 더 큰 힘들을 경험하도록 위치할 수 있고, 테스트를 용이하게 하기 위해 접착 패드들(20)에 결합될 수 있다. 다른 대체 실시예에서, 도전성 영역들(30a,30b,30c)중 적어도 하나는 다이(10) 또는 다른 층상에 형성될 수 있고, 도전성 영역을 테스트하는 동안 사용될 수 있는 적어도 2개의 접착 패드들에 접속될 수 있다.
상이한 팽창률은 다이, 다이상에 형성된 몰드 합성물(80), 인터-레벨 유전체(도시 안됨), 도전성 영역들 중 하나 또는 전체 사이에 응력을 야기한다. 이들 응력들은 도전성 영역들을 손상시킬 수 있다. 많은 양의 응력은 다이(10)의 외부 영역(60)을 향해 형성되기 때문에 이 도전성 영역들(30a,30b,30c)에 가해져야 한다. 그 결과, 더 큰 양의 응력이 도전성 영역들(30a,30b,30c)에 가해지기 때문에 도전성 영역들(30a,30b,30c)은 더 손상될 가능성이 있다. 따라서, 도전성 영역들(30a,30b,30c)의 손상은 도전성 영역(40)의 손상을 예측하는데 이용될 수 있다. 그러므로, 도전성 영역들(30a,30b,30c)이 손상되었거나 손상될 가능성이 있음을 결정하는 것은 다이(10)를 거부하는데 사용될 수 있고, 다이(10)가 거부되어야 하는지 여부를 결정하기 이해 다이(10)가 더 넓은 범위의 테스트를 받는 것을 요구하는데 사용될 수 있다.
접착 패드들(20)과 도전성 영역들(30a,30b,30c)은 동일한 금속화 층 또는 상이한 금속화 층들 상에 형성될 수 있다. 상이한 금속화 층들 상에 형성되는 경우, 접착 패드들(20)은 플러그들을 사용하여 도전성 영역들과 상호접속될 수 있다.
도전성 영역들(30a,30b,30c)들의 손상은 잘 알려진 기술들을 이용하여 도전성 영역들의 전기적 특성들의 변화를 측정함으로써 결정될 수 있다. 예를 들면, 저항 또는 시간을 통한 저항의 변화는 도전성 영역들(30a,30b,30c)에 대해 측정될 수 있다. 도전성 영역들(30a,30b,30c)의 콘덕턴스(conductance)가 측정될 수 있다. 2개 이상의 도전성 선(line)들 사이의 크로스 토크가 측정될 수 있다. 이들은 전형적인 텍스트들이다. 도전성 재료들을 평가하기 위한 많은 알려진 테스트들 중 하나가 이용될 수 있다.
도전성 영역들의 전기적 특성들을 측정하는 것 외에, 다이는 도전성 영역들의 손상을 유도하기 위해 열적, 전기적 및/또는 다른 응력들을 받을 수 있다. 이 방법으로, 도전성 영역들의 측정된 전기적 특성들은 도전성 런너들(40)의 손상 가능성 또는 도전성 런너들이 소정의 지정된 시간 또는 소정의 조건들 아래에서 손상될 것이라는 가능성을 예측하는데 사용될 수 있다. 즉, 도전성 영역들은 응력 테스트 동안 집적 회로 성능의 양상을 평가하는데 사용될 수 있다. 이것은 집적 회로에 형성된 도전성 영역들상의 응력들의 효과를 결정하기 위한 테스트를 더 빠르게 하고 테스트 비용을 절감하게 할 수 있다.
도전성 영역들의 전기적 특성들은 도전성 영역들(30a,30b,30c)에 결합되는 접착 패드들(20)을, 접착 패드들(20) 사이의 전기적 접속을 형성하기 위한 탐침들(305)(도 6 참조) 또는 다른 적절한 수단을 이용하여 테스터(300)(도 6 참조)에 전기적으로 결합하고 도전성 영역들을 평가하기 위한 테스터(300)에 전기적으로 결합함으로써 측정된다. 테스트는 다이(10)의 제조 동안 다수의 상이한 지점들에서 실행될 수 있다. 이들 제조 기간은 (1) 하나 이상의 유전체 층들, (2) 패시베이션 층, 또는 (3) 몰딩 합성물을 다이(10)상에 형성하기 전 또는 후를 포함한다. 전기적 테스트 평가가 하나 이상의 다이들(10)에서 실행되면, 어느 다이(들)(10)이 테스트를 위해 선택되는지로부터 추첨을 거부하거나 받아들이는데 데이터가 사용될 수 있다. 또는, 다이들(10) 각각은 예시적인 실시예에 의해 허용된 낮은 비용 테스트와 소정의 전위의 안정에서 테스트될 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 도전성 영역들(30a,30b,30c) 사이의 간격은 다이(10)의 상이한 영역들 양단의 응력 효과들을 평가하기 위해 변경될 수 있다. 예를 들면, 도전성 영역들(30a,30b) 사이의 간격(X1)은 도전성 영역들(30b,30c) 사이의 간격(X2) 보다 더 작을 수 있다. 그 결과, 가까이 이격된 도전성 영역들(예를 들어, 런너들 또는 상호접속부들)상의 응력들의 해로운 효과들이 검출될 수 있다. 도 3a는 간격(X1)이 간격(X2) 보다 더 큰 것을 나타내지만, 이것은 간격(X2)가 간격(X1)보다 더 크도록 변경될 수 있다(도 3b 참조). 3개의 도전성 영역들(30a,30b,30c)이 예시를 목적으로 도시되어 있으나, 하나 이상의 도전성 여역들이 다이 상에 포함될 수 있다. 예를 들면, 하나의 도전성 영역(30) 또는 5개의 도전성 영역들(30)이 다이(10) 상에 포함될 수 있다.
도 4는 본 발명에 따른 다른 실시예를 설명한다. 도 4에서, 도전성 영역들(70)의 코너 영역들(75)은 다이의 중심(50)으로부터 다이의 코너들을 향해 방사하는 응력들이 코너 영역들(75)에 실질적으로 수직이 되도록 45도(θ는 45°) 모서리를 깎아낸 면(chamfer)을 갖는다. 이 방법에서, 코너 영역들(75)에서 도전성 영역들(70)의 긴 축상의 테(hoop) 응력의 양이 증가된다. θ는 0°와 90°일 수 있다. 도전성 영역들(70)은 도 1과 관련하여 전술된 동일한 공정을 이용하여 평가된다.
도 5는 본 발명의 다른 예시적인 실시예를 설명한다. 이 실시예에서, 도전성 영역들의 높이(Y1,Y2,Y3,Y4,Y5)는 다이(10)의 상부면(100)에 대해 변경된다. 이것은 언더라잉(underlying) 층의 상이한 깊이들을 갖는 개구들 또는 바이어들(vias)를 형성하고 도전성 층을 침착함으로써 달성될 수 있다. 도전성 층은 잘 알려진 리소그래피 및 에칭 기술을 이용하여 패터닝된다. 다중 에칭 및 리소그래피 스텝들은 가변 높이 도체들을 형성하기 위해 사용될 수 있다. 유사하게, 다중 에칭 및 리소그래피 스텝들은 가변 깊이 개구들 또는 바이어들을 형성하는데 사용될 수 있다.
가변 깊이 도전성 영역들은 상이한 도전성 영역들의 높이들을 따라 상이한 위치들에서 도전성 영역들상의 응력을 두드러지게 한다. 예를 들면, 응력들은 도전도전성 영역(200)의 바닥으로부터 Z1의 높이 또는 영역(205)에서 도전성 영역(200)상에 가해질 것이다. 이것은 도전성 영역(210)보다 다른 높이(Z2)에서 바이어 위에 도전성 영역이 확장하는 도전성 영역(210)과 상이하다. 응력들은 영역(215)에서 도전성 영역(210)상에 가해질 것이다. 그 결과, 도전성 런너들의 재료 기울기에 의해 야기되는 것 등과 같은 도전성 영역들을 형성하는 재료들의 손상을 야기할 수 있는 차이들이 확인될 수 있다.
예를 들면, 구리로 구성되는 도전성 영역들을 고려하자. 불순물들이 전기도금 경로들로부터 구리(Cu)막들에 포함되거나 신중히 공동-도금될 수 있다. 전형적으로, 불순물들은 표백제(예를 들어, 프로판 술폰판 유도체), 캐리어(예를 들어, 폴리알킬렌 글리콜), 레블러(leveler)(예를 들어, 아민, 아미드, 이홍화물 기능 그룹들을 갖는 술폰산 알칸), 염화물 이온들을 포함한다. 불순물들은 그들이 성장되는 바와 같이, 구리막들의 두께를 따라 기울기를 자연적으로 형성한다. 탄소는 전자 도금후에 구리막들에 존재하는 대부분의 두드러진 소자들 중 하나 일 수 있다. 탄소의 농도는 구리막의 상단에서 바닥까지 일반적으로 증가한다. 구리막에서의 이들 부가적인 소자들 및 재료의 존재는, 특히 이들이 구리막의 두께 양단에서 변화된다면, 구리막에서의 약한 스폿(spot)들을 야기할 수 있다. 도 5에 도시된 실시예는 도전성 영역들이 손상되었거나 손상될 가능성이 있는지 여부를 평가하기 위해 도전성 영역들에서의 잠재적인 약한 스폿들상에 응력을 맞추기 위한 장치를 제공한다.
도 6은 테스터(300)을 이용하여 테스트할 때 도전성 영역들(30a,30b,30c)을 포함하는 집적 회로(310)를 도시하는 블록도이다. 테스터는 도전성 영역들(30a,30b,30c)을 테스트하기 위한 접착 패드들에 접속되는 탐침들(305)을 포함한다.
본 발명은 예시적인 실시예들을 참조하여 설명하였지만, 이들 실시예들에 한정되지 않는다. 오히려, 첨부된 청구항들은 본 발명의 참된 정신 및 범위로부터 벗어나지 않고 종래 기술에 숙련된 당업자에 의해 만들어 질수 있는 본 발명의 다른 변형예들 및 실시예들을 포함하도록 해석되어야 한다.
본 발명에 따르면 집적 회로의 손상 가능성 또는 발생을 효과적으로 평가할 수 있다.

Claims (15)

  1. 집적 회로에 있어서,
    내부 금속화 층에 의해 형성되어 집적 회로 장치들을 상호 접속하는 상호접속부들을 갖는 기판;
    상기 기판 위에 형성된 복수의 접착 패드들; 및
    상기 기판의 외부 영역에 형성된 적어도 2개의 개별적인 절연된 도전성 런너들을 포함하고,
    상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 복수의 접착 패드들 중 적어도 2개에 결합되고, 상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각 및 결합된 복수의 접착 패드들은 상기 상호접속부들로부터 전기적으로 절연되고, 또한, 상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 기판의 상부면에 대해 변화하는 높이를 갖는, 집적 회로.
  2. 제 1 항에 있어서,
    상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 복수의 접착 패드들을 둘러싸는, 집적 회로.
  3. 제 2 항에 있어서,
    상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 모서리를 깎아낸(chamfered) 영역을 갖는, 집적 회로.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 집적 회로의 주변에 형성되는, 집적 회로.
  8. 삭제
  9. 삭제
  10. 집적 회로에 있어서,
    내부 금속화 층에 의해 형성되어 집적 회로 장치들을 상호 접속하는 상호접속부들을 갖는 기판;
    상기 기판 위에 형성된 복수의 접착 패드들; 및
    상기 내부 금속화 층에 의해 형성되고 상기 복수의 접착 패드들 주위에 형성된 복수의 도전성 런너들을 포함하고,
    상기 복수의 절연된 도전성 런너들의 각각은 상기 복수의 접착 패드들 중 적어도 2개에 전기적으로 결합되고, 상기 복수의 절연된 도전성 런너들 및 결합된 접착 패드들은 상기 상호접속부들로부터 전기적으로 절연되고, 상기 복수의 절연된 도전성 런너들 중 적어도 2개는 상기 기판의 상부면에 대해 변화하는 높이를 갖는, 집적 회로.
  11. 제 10 항에 있어서,
    상기 복수의 도전성 런너들의 각각은 모서리를 깎아낸 영역을 갖는, 집적 회로.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 집적 회로 제조 방법에 있어서,
    내부 금속화 층에 의해 형성되어 집적 회로 장치들을 상호 접속하는 상호접속부들을 갖는 기판;
    상기 기판 위에 복수의 접착 패드들을 형성하는 단계; 및
    상기 기판의 외부 영역에 적어도 2개의 개별적인 절연된 도전성 런너들을 형성하는 단계들을 포함하고,
    상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 복수의 접착 패드들 중 적어도 2개에 결합되고, 상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각 및 결합된 복수의 접착 패드들은 상기 상호접속부들로부터 전기적으로 절연되고, 또한, 상기 적어도 2개의 개별적인 절연된 도전성 런너들의 각각은 상기 기판의 상부면에 대해 변화하는 높이를 갖는, 집적 회로 제조 방법.
KR1020010037069A 2000-06-27 2001-06-27 집적 회로 및 집적 회로 제조 방법 KR100823043B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/604,519 US6833557B1 (en) 2000-06-27 2000-06-27 Integrated circuit and a method of manufacturing an integrated circuit
US09/604,519 2000-06-27

Publications (2)

Publication Number Publication Date
KR20020001632A KR20020001632A (ko) 2002-01-09
KR100823043B1 true KR100823043B1 (ko) 2008-04-17

Family

ID=24419923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037069A KR100823043B1 (ko) 2000-06-27 2001-06-27 집적 회로 및 집적 회로 제조 방법

Country Status (5)

Country Link
US (1) US6833557B1 (ko)
JP (1) JP3944764B2 (ko)
KR (1) KR100823043B1 (ko)
GB (1) GB2368973A (ko)
TW (1) TW512511B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10254756B4 (de) * 2002-11-23 2011-07-07 Infineon Technologies AG, 81669 Vorrichtung und Verfahren zur Erfassung von Stressmigrations-Eigenschaften
US7888672B2 (en) 2002-11-23 2011-02-15 Infineon Technologies Ag Device for detecting stress migration properties
JP4949733B2 (ja) * 2006-05-11 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置
KR100764660B1 (ko) * 2006-11-01 2007-10-08 삼성전기주식회사 주파수 종속 특성을 가지는 다중 배선의 신호 천이시뮬레이션 방법
DE102014222203B3 (de) 2014-10-30 2016-03-10 Infineon Technologies Ag Überprüfung von Randschäden
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199651A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd 半導体装置およびその製造方法
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387736A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体装置
JP2842598B2 (ja) * 1988-12-01 1999-01-06 日本電気株式会社 半導体集積回路
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
KR100190927B1 (ko) * 1996-07-18 1999-06-01 윤종용 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
JP3111938B2 (ja) * 1997-09-16 2000-11-27 日本電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199651A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd 半導体装置およびその製造方法
JPH06177221A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR20020001632A (ko) 2002-01-09
GB2368973A (en) 2002-05-15
JP3944764B2 (ja) 2007-07-18
GB0115078D0 (en) 2001-08-15
TW512511B (en) 2002-12-01
US6833557B1 (en) 2004-12-21
JP2002093918A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
JP5011459B2 (ja) 集積回路の試験方法
TWI330877B (en) Semiconductor device
US7247552B2 (en) Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
US8323990B2 (en) Reliability test structure for multilevel interconnect
US20080231312A1 (en) Structure for modeling stress-induced degradation of conductive interconnects
US8323991B2 (en) Method for detecting stress migration properties
US6066561A (en) Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US6897475B2 (en) Test structure and related methods for evaluating stress-induced voiding
US8174010B2 (en) Unified test structure for stress migration tests
US9875964B2 (en) Semiconductor device components and methods
KR100823043B1 (ko) 집적 회로 및 집적 회로 제조 방법
Chien et al. A thermal performance measurement method for blind through silicon vias (TSVs) in a 300mm wafer
US6864171B1 (en) Via density rules
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
US6294396B1 (en) Monitoring barrier metal deposition for metal interconnect
KR100638042B1 (ko) 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치
US6218726B1 (en) Built-in stress pattern on IC dies and method of forming
US6500685B2 (en) Method for evaluating molding material with dams formed on a semiconductor substrate to define slits for capturing fillers contained in the molding material
KR100450260B1 (ko) 박막의 파괴강도 시험방법
US20030155933A1 (en) Dielectric test structure and test method
JP2000243800A (ja) 配線のエレクトロマイグレーション耐性評価方法
JPH06302664A (ja) 検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee