JP5011459B2 - 集積回路の試験方法 - Google Patents

Description

本発明は一般に集積回路及びパッケージング、より具体的には、集積回路を評価する機構及び方法に関する。

集積回路は典型的な場合、パターン形成されたメタライゼーション層間の電気的接続をするため、選択された位置に管を含む層間誘電体により、電気的に分離された複数のレベルのパターン形成されたメタライゼーションとともに作製される。特性向上のための（たとえばデバイス速度を増したり、与えられた面積のチップ内での回路の機能を増すことにより）断えざる努力の中で、集積回路の寸法がより小さくなるとともに、相互接続線幅は次第に狭くなり、金属レベルの数は増加している。これによりモールドした化合物が裂けたり応力による移動によって生じる損傷のような有害な効果を、より受けやすくなる。応力による移動というのは、相互接続中に存在する機械的な応力勾配に応答して、相互接続する材料が質量移動することをさし、応力勾配は導電性ランナと周囲（たとえば上又は下）の誘電体材料又はモールド化合物間の熱膨張係数の不整合及びコンプライアンス不整合から生じる。

熱履歴に依存して、応力は圧縮性又は伸張性である。伸張性応力は空孔を形成し、一方圧縮性応力はヒロックを形成することがある。空孔は成長を続け、成長を続けることがエネルギー的に不可能となるまで、応力を減し、移動する空孔はまた他の空孔と合体し、実効的に空孔成長機構を生じる可能性がある。たとえば、層間誘電体をアルミニウム（Ａｌ）線（しばしば“ランナ”とよばれる）上に堆積させるプロセスを考える。アルミニウム線は基板上又は半導体基板上の他の誘電体材料上にある。典型的な場合、そのような堆積は化学気相堆積（ＣＶＤ）により行われる。堆積後、構造を室温に冷却するにつれ、層間誘電体よりはるかに大きな熱膨張係数をもつアルミニウム線は、上の層間誘電体より収縮しようとする。

アルミニウム層への固着性が非常に良い層間誘電体は、アルミニウム線がその所望の平衡長に収縮するのを妨げ、その結果アルミニウム線中に伸張性の応力が発生する。伸張性の応力は線の端部で最大であり、中心に向って減少し、そのため線の幅に渡って、ゼロでない伸張性応力勾配が存在する。この応力勾配は質量移動に対する熱力学的駆動力を表わす化学ポテンシャル勾配に対応する。従って、アルミニウム原子はアルミニウム線中の全体的な歪エネルギーを減すため、拡散する。典型的な場合、数カ月又は数年という時間がたつと、導電層のこの質量移動により、導電性ランナ中に空孔が発生し、故障を起す可能性がある。空孔は線全体を横切る（すなわち回路の開放）可能性があったり、断面積を減す可能性があり、そこを通ってエレクトロマイグレーション効果が生じるよう電流が流れたり、あるいは電流が流れることにより、致命的な熱的損傷を起しうる。

導電性ランナのストレスマイグレーション特性を解決する本質は、これらの効果を評価する方法である。特にそのような方法は潜在的な応力の問題を容易に解決する機構を提供する必要がある。

本発明の要約
本発明は集積回路中で生じる故障又はその可能性を解決するプロセスに関する。プロセスは基板又はダイスの周囲にランナのような導電性領域を形成することを含む。導電性領域は集積回路内の１ないし複数の異なるメタライゼーション層に配置してよい。導電性領域は１ないし複数のボンディングパッドに結合される。ダイスは抵抗率、導電率、漏話又は導電性領域上の他の電気的特性を、ボンディングパッドを通して測定することにより、評価する。評価は次に集積回路内に形成されたランナが、故障しているかあるいは故障の可能性があるかを予測するために、使うことができる。

先の一般的な記述及び以下の詳細な記述は例であり、本発明を限定するものではないことを、理解すべきである。

発明の詳細な説明
簡単に言うと、本発明の実施例は、集積回路中に故障が発生したこと又はその可能性を評価する装置及びプロセスを提供する。このプロセスはランナのような導電性領域を、基板又はダイスの周囲に形成することを含む。導電性領域は集積回路内の１ないし複数の異なるメタライゼーション層に配置してよい。導電性領域はボンディングパッドの２つないしそれ以上のボンディングパッドに結合される。ダイスは抵抗、導電率、漏話又は導電性領域上の他の電気的特性を測定することにより、評価される。評価はたとえば、集積回路内に形成されたランナが故障しているかあるいはする可能性があるかを予測するために使用できる。

次に、図面を参照すると、同様の参照用数字は同様の要素をさしており、図１は本発明に従うダイス又は基板１０の上面図である。図２は線２−２に沿った図１中に示された集積回路の概略図である。ダイス１０はボンディングパッド２０及び導電性領域３０ａ，３０ｂ，３０ｃを含む。導電性領域３０ａ，３０ｂ，３０ｃは金属、合金、導電性シリサイド、導電性窒化物、導電性有機ポリマ又はそれらの組合せで形成してよい。金属は銅、アルミニウム、タングステン、チタン又はそれらの組合せを含んでよい。ボンディングパッド２０は星形、正方形、長方形、円形又は他の形に形成してよい。

更に、導電性領域３０ａ，３０ｂ，３０ｃ用の材料は、導電性領域４０を形成する材料と同じ、又は本質的に同じものを選んでもよい。導電性領域３０ａ，３０ｂ，３０ｃは導電性領域４０が形成される時、形成してもよい。導電性領域４０はたとえばダイス１０内に形成されたデバイスを相互接続するためのランナ又はレベル間相互接続（たとえばプラグ）である。言いかえると、導電性領域４０は集積回路を形成するために、ダイス１０中の構造を相互接続するために用いられる。

典型的な場合、集積回路を形成する製造プロセスに付随した応力は、ダイスの周辺でより大きく現われる。たとえば、ダイス周辺に生じる応力はダイス５０の中心から、外部領域６０に向って増加する。上述のように、これは導電性領域３０ａ，３０ｂ，３０ｃ及び４０を形成するのに用いられる材料と、集積回路を形成する他の材料との間の不整合のために生じる。他の材料には、層間誘電体、モールド化合物及び基板又はダイス１０が含まれる。

導電性領域３０ａ，３０ｂ及び３０ｃはダイスに比べ多くの領域に配置してよい。たとえば、導電性領域３０ａ，３０ｂ及び３０ｃはダイスの周囲又は外側の領域に形成してよい。あるいは、導電性領域３０ａ，３０ｂ及び３０ｃは、ダイス１０の外側の端部とボンディングパッド２０の間に形成してよい。別の実施例において、導電性領域３０ａ，３０ｂ及び３０ｃは導電性領域４０より外側の端部１５に近く形成してもよい。導電性領域３０ａ，３０ｂ及び３０ｃは導電性領域４０上に生じる力と等しいか大きい力を経験するように配置してよく、試験を容易にするため、ボンディングパッド２０に結合される。更に別の実施例において、導電性パッド３０ａ，３０ｂ及び３０ｃの少くとも１つをダイス１０又は他の層上に形成し、導電性領域の試験中用いてよい少くとも２つのボンディングパッドに接続してよい。

膨張率の違いにより、ダイス、ダイス上に形成されたモールド化合物８０、層間誘電体（図示されていない）及び導電性領域の１つ又はすべての間に、応力が発生する。これらの応力は導電性領域を故障させる可能性がある。導電性領域はダイス１０の外側の領域上に形成されるため、導電性領域３０ａ，３０ｂ及び３０ｃ上に最も大きな応力が生じるはずである。その結果、導電性領域３０ａ，３０ｂ及び３０ｃ上に、より大きな応力が生じるため、導電性領域３０ａ，３０ｂ及び３０ｃは故障する可能性がある。従って、導電性領域３０ａ，３０ｂ及び３０ｃが故障しているか故障する可能性があるかという決定は、ダイス１０を除去するか、除去すべきか否かを決るために、ダイス１０を更に試験する必要があるか否かを決るために用いることができる。

ボンディングパッド２０及び導電性領域３０ａ，３０ｂ及び３０ｃは同じメタライゼーション又は異なるメタライゼーション層上に形成してよい。後者の場合、ボンディングパッドはプラグを用いて導電性領域と相互接続してよい。
導電性領域３０ａ，３０ｂ及び３０ｃの故障は、周知の方法を用いて、導電性領域の電気的特性の変化を測定することによって、決めてよい。たとえば、時間に伴う抵抗又は抵抗の変化は、導電性領域３０ａ，３０ｂ及び３０ｃに対して測定した。導電性領域３０ａ，３０ｂ及び３０ｃのコンダクタンスを測定してもよい。２つ又はそれ以上の導電性ライン間での漏話の発生を測定してもよい。この場合、信号が１つの導電性ラインに加えられ、他の導電性ライン上で漏和を測定してよい。これらは試験の礼である。導電性材料を試験するための多くの周知の試験の任意の１つを用いてよい。

導電性領域の電気的特性を測定するのに加え、ダイスは導電性領域の故障を誘発する熱的、電気的又は他の応力を受ける可能性がある。このようにして、導電性領域の測定された電気的特性は、導電性ランナ４０の故障の可能性又は導電性ランナがある指定された時間又はある条件下で、故障する可能性を予測するために用いることができる。言いかえると、導電性領域は応力試験中、集積回路特性の特徴を評価するために用いることができる。これにより、集積回路中に形成された導電性領域に対する応力の効果を決るために、より早くかつ費用のかからない試験が可能になる。

導電性領域の電気的特性は、プローブ３０５（図６参照）又は導電性領域を評価するために、ボンディングパッド２０とテスター３００の電気的接触する他の適当な手段を用いて、導電性領域３０ａ，３０ｂ及び３０ｃに結合されたボンディングパッド２０をテスター３００（図６参照）に電気的に接続することにより、測定される。試験はダイス１０の製造中、多くの異なる点で行ってよい。これらには、（１）１ないし複数の誘電体層、（２）不活性化層又は（３）モールド化合物をダイス１０上に形成する前又は後が含まれる。これらの層を形成するこれらの層又はプロセスのそれぞれが、導電性領域３０ａ，３０ｂ，３０ｃ及び４０上に応力を生じる可能性をもつ。１ないし複数のダイス１０について一度電気的試験を行ったら、データは試験のため、ダイス１０を選択したロットを除去するか、受け入れるために使用してよい。あるいはダイス１０のそれぞれは、実施例で可能になった容易で低価格の試験ができるなら、個々に試験をしてもよい。

図３（ａ）及び（ｂ）に示されるように、導電性領域３０ａ，３０ｂ及び３０ｃ間の間隔は、ダイス１０の異なる領域間で応力効果を評価するため、変化させてもよい。たとえば、導電性領域３０ａ及び３０ｂ間の間隔Ｘ１は、導電性領域３０ｂ及び３０ｃ間の間隔Ｘ２より小さくしてよい。その結果、近接した導電性領域（たとえばランナ又は相互接続）に対する有害な応力の効果が検出できる。図３（ａ）は間隔Ｘ１がＸ２より大きいように示しているが、これはＸ２がＸ１より大きいように逆転してもよい（図３（ｂ））。しかし、３個の導電性領域３０ａ，３０ｂ及び３０ｃは例として示したもので、ダイス上には１ないしそれ以上の導電性領域を含んでよい。たとえば、１つの導電性領域３０又は５個の導電性領域３０をダイス１０上に形成してもよい。

図４は本発明の別の実施例を示す。図４において、導電性領域７０の角領域７５は４５度（θは４５°）食いつき部をもち、そのためダイスの中心５０からダイスの角の方へ広がる応力は、角領域７５に対し、本質的に垂直である。このようにして、角領域７５中の導電性領域７０の長い方の軸上の輪状応力の大きさは、増加する。導電性領域７０は図１に関して上で述べたのと同じプロセスを用いて評価される。

図５は本発明の更に別の実施例を示す。この実施例において、導電性領域の高さ（Ｙ１，Ｙ２，Ｙ３，Ｙ４及びＹ５）はダイス１０の上面１００に対して変化させる。これは下の層中に異なる深さをもつ管又は開口を形成し、導電層を堆積させることにより、実現できる。導電層は周知のリソグラフィ及びエッチング技術を用いて、パターン形成される。異なる高さの導電体を形成するために、複数のエッチング及びリソグラフィ工程を用いてよい。同様に、異なる深さの開口又は管を形成するために、複数のエッチング及びリソグラフィ工程を用いてよい。

異なる高さの導電性領域は、異なる導電性領域の高さに沿った異なる位置において、導電性領域上の応力が強調される。たとえば、領域２０５又は導電性領域２００の底から（Ｚ１）の高さにおける導電性領域２００上で、応力は大きくなるであろう。これは導電性領域２１０より異なる高さ２２において、管を越えて延びる導電性領域２１０とは異なる。応力は領域２１５において導電性領域２１０上で大きくなるであろう。その結果、導電性ランナ中の材料勾配により生じるような導電性領域を形成する材料中に損傷を生じる可能性のある差異は、同一化される。

たとえば、銅で形成された導電性領域を考える。ドーパントは電解槽から銅（Ｃｕ）中に導入されるか、意図的に同時メッキされる。典型的な場合、ドーパントは光沢剤（たとえばプロパンスルホン酸誘導体）、キャリヤ（たとえばポリアルキレングリコール）、均一性剤（たとえば、アミン添加スルホン酸アルカン、アミド、ジスルフィド官能基）及び塩素イオンを含む。ドーパントは銅薄膜の成長中、その厚さに沿って自然に勾配を形成する。炭素は電解メッキ後、銅薄膜中に存在する最も目につくものの１つである。炭素の濃度は通常、薄膜の最上部から底部へ増加する。銅薄膜中に追加したこれらの元素及び物質が存在することは、特にそれらが膜の厚さに渡って変化するなら、銅薄膜中に弱点を生じうる。図５に示された実施例は、導電性領域が故障しているが、故障する可能性があるかを評価するために、導電性領域中の潜在的な弱い点に焦点をあわせる機能を提供している。

図６はテスタ３００を用いて試験している導電性領域３０ａ，３０ｂ及び３０ｃを含む集積回路３１０を示すブロッタダイヤグラムである。
本発明について、実施例をあげて述べてきたが、それはこれらの実施例に限定するためのものではない。特許請求の範囲は、本発明の真の精神及び視野を離れることなく、当業者ができる他の変形及び実施例を含むと解釈すべきである。

本発明の実施例に従い部分的に作製された状態の集積回路の上面図である。 線２−２に沿ってとった図１に示された集積回路の概略図である。 （ａ）は図２に示された集積回路の一部の分解組立図である。（ｂ）は図２に示された集積回路の一部の分解組立図である。 本発明の別の実施例に従う集積回路の上面図である。 本発明の更に別の実施例に従う集積回路の分解組立図である。 本発明の実施例に従い評価されている集積回路のブロック図である。

符号の説明

１０ ダイス、基板
１５ 端部
２０ ボンディングパッド
３０，３０ａ，３０ｂ，３０ｃ 導電性領域、導電性パッド
４０ 導電性領域
５０ 中心
７０，７０ａ，７０ｂ，７０ｃ 導電性領域
７５ 角領域
８０ モールド化合物
１００ 上面
２００，２１０ 導電性領域
２１５ 領域
３００ テスター
３０５ プローブ
３１０ 集積回路

Claims (10)

1. （ａ）基板の少なくとも一つの表面上に配置された複数のボンディングパッドを有する前記基板を準備する工程；
   （ｂ）前記基板内に相互接続配線を形成する内部金属化層及び前記相互接続配線から電気的に分離された第１及び第２の導電性ランナを設ける工程、前記第１及び第２の導電性ランナは複数のボンディングパッドを実質的に取り囲み、前記複数のボンディングパッドの少なくとも２つとそれぞれ電気的に結合し、更に、前記第１及び第２の導電性ランナの各々は前記基板の上部表面からの高さが異なる相関性を有し；及び
   （ｃ）前記第１及び第２の導電性ランナに結合した少くとも２つのボンディングパッドを通して前記第１及び第２の導電性ランナを評価する工程
   を含む集積回路の試験方法。
2. 工程（ｃ）は、
   （ｄ）一つ又はそれ以上の前記第１及び第２の導電性ランナを評価することにより、集積回路の電気的特性を評価すること
   を含む請求項１記載の方法。
3. 工程（ｃ）は一つ又はそれ以上の前記第１及び第２の導電性ランナの電気的特性を測定することを含む請求項２記載の方法。
4. 工程（ｃ）は一つ又はそれ以上の前記第１及び第２の導電性ランナの抵抗を測定することを含む請求項３記載の方法。
5. 工程（ｃ）は一つ又はそれ以上の前記第１及び第２の導電性ランナの導電率を測定することを含む請求項３記載の方法。
6. 工程（ｃ）は一つ又はそれ以上の前記第１及び第２の導電性ランナの漏話を測定することを含む請求項３記載の方法。
7. 前記基板のエッジに直近であり実質的に平行な一部
   を有する一つ又はそれ以上の前記第１及び第２の導電性ランナを形成する工程；及び
   前記基板のコーナーに直近であり、前記一部に対して約４５°に方向付けられた角領域を有する少なくとも一つの前記第１及び第２の導電性ランナを形成する工程を含む請求項１記載の方法。
8. （ａ）基板の少なくとも一つの表面上に配置された複数のボンディングパッドを有する前記基板を準備する工程；
   （ｂ）前記基板内に相互接続配線を形成する内部金属化層及び前記相互接続配線から電気的に分離された第１及び第２の導電性ランナを設ける工程、前記第１及び第２の導電性ランナは前記基板の周囲に形成され、前記複数のボンディングパッドの少なくとも２つとそれぞれ電気的に結合し、更に、前記第１及び第２の導電性ランナの各々は前記基板の上部表面からの高さが異なる相関性を有し；及び
   （ｃ）前記第１及び第２の導電性ランナに結合した少くとも２つのボンディングパッドを通して前記第１及び第２の導電性ランナを評価する工程
   を含む集積回路の試験方法。
9. 工程（ｃ）は、
   （ｄ）一又はそれ以上の前記第１及び第２の導電性ランナを評価することにより、集積回路の電気的特性を評価する工程
   を含む請求項８記載の方法。
10. 工程（ｃ）は一又はそれ以上の前記第１及び第２の導電性ランナの電気的特性を測定することを含む請求項９記載の方法。

Images