JP2002044524A - Ｃｍｏｓイメージセンサー及びその駆動方法 - Google Patents
Ｃｍｏｓイメージセンサー及びその駆動方法Info
- Publication number
- JP2002044524A JP2002044524A JP2001154545A JP2001154545A JP2002044524A JP 2002044524 A JP2002044524 A JP 2002044524A JP 2001154545 A JP2001154545 A JP 2001154545A JP 2001154545 A JP2001154545 A JP 2001154545A JP 2002044524 A JP2002044524 A JP 2002044524A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- image sensor
- transistor
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000370685 Arge Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 レイアウト面積を顕著に縮小できるＣＭＯＳ
イメージセンサー及びその駆動方法を提供する。 【解決手段】 ピクセルセンサー２０１と、データ入出
力線ＤＩＯと、２重サンプリング回路２０３と、出力回
路２０５とを備える。ピクセルセンサー２０１は、信号
データ及びリセットデータを生じる。信号データは、外
部のエネルギーが生成された光電荷の量による電圧レベ
ルを持つ。そして、リセットデータは、リセットモード
で生成される。データ入出力線ＤＩＯは、ピクセルセン
サーから生じたリセットデータ及び信号データを伝送す
る。２重サンプリング回路２０３は、データ入出力線か
ら伝送された信号データ及びリセットデータをサンプリ
ングして出力端子ＤＱを駆動させる。この場合、２重サ
ンプリング回路２０３は、リセットデータに先立って信
号データをサンプリングする。出力回路は、出力端子の
電圧レベルに関するデータを出力する。
イメージセンサー及びその駆動方法を提供する。 【解決手段】 ピクセルセンサー２０１と、データ入出
力線ＤＩＯと、２重サンプリング回路２０３と、出力回
路２０５とを備える。ピクセルセンサー２０１は、信号
データ及びリセットデータを生じる。信号データは、外
部のエネルギーが生成された光電荷の量による電圧レベ
ルを持つ。そして、リセットデータは、リセットモード
で生成される。データ入出力線ＤＩＯは、ピクセルセン
サーから生じたリセットデータ及び信号データを伝送す
る。２重サンプリング回路２０３は、データ入出力線か
ら伝送された信号データ及びリセットデータをサンプリ
ングして出力端子ＤＱを駆動させる。この場合、２重サ
ンプリング回路２０３は、リセットデータに先立って信
号データをサンプリングする。出力回路は、出力端子の
電圧レベルに関するデータを出力する。
Description
【０００１】
【発明の属する技術分野】本発明はイメージセンサーに
係り、特に、ＣＭＯＳ（Complementary Metal Oxide Se
miconductor ）ピクセルを持つイメージセンサー及びそ
の駆動方法に関する。
係り、特に、ＣＭＯＳ（Complementary Metal Oxide Se
miconductor ）ピクセルを持つイメージセンサー及びそ
の駆動方法に関する。
【０００２】
【従来の技術】イメージセンサーは、外部のエネルギー
（例えば、光エネルギー）に反応する半導体の特性を利
用してイメージを捕獲する装置である。一般に、イメー
ジセンサーは、ＣＭＯＳイメージセンサーとＣＣＤ（Ch
arge Coupled Devic）イメージセンサーとに大別でき
る。ＣＭＯＳイメージセンサーは、単一の電源電圧で作
動できる。従って、ＣＭＯＳイメージセンサーは、ＣＣ
Ｄイメージセンサーに比べて相対的に消耗電力量が小さ
く、しかも小型化できるという長所を持つ。これらの理
由から、現在は、ＣＭＯＳイメージセンサーが汎用され
ている。
（例えば、光エネルギー）に反応する半導体の特性を利
用してイメージを捕獲する装置である。一般に、イメー
ジセンサーは、ＣＭＯＳイメージセンサーとＣＣＤ（Ch
arge Coupled Devic）イメージセンサーとに大別でき
る。ＣＭＯＳイメージセンサーは、単一の電源電圧で作
動できる。従って、ＣＭＯＳイメージセンサーは、ＣＣ
Ｄイメージセンサーに比べて相対的に消耗電力量が小さ
く、しかも小型化できるという長所を持つ。これらの理
由から、現在は、ＣＭＯＳイメージセンサーが汎用され
ている。
【０００３】図１は、従来のＣＭＯＳイメージセンサー
を示した図である。
を示した図である。
【０００４】これを参照すれば、従来のＣＭＯＳイメー
ジセンサーは、ピクセルセンサー１０１及び２重サンプ
リング回路１０３を備える。このような従来のイメージ
センサーにおいて、リセット信号ＲＳが「ハイ（ＨＩＧ
Ｈ）」となれば、リセットトランジスタ１０１ａがター
ン−オンされ、ノードＮ１０１の電圧が上がる。する
と、ほぼ電源電圧ＶＤＤであるリセットデータがドライ
ブトランジスタ１０１ｃ及び選択トランジスタ１０１ｄ
を通じてデータ入出力線ＤＩＯに伝送される。
ジセンサーは、ピクセルセンサー１０１及び２重サンプ
リング回路１０３を備える。このような従来のイメージ
センサーにおいて、リセット信号ＲＳが「ハイ（ＨＩＧ
Ｈ）」となれば、リセットトランジスタ１０１ａがター
ン−オンされ、ノードＮ１０１の電圧が上がる。する
と、ほぼ電源電圧ＶＤＤであるリセットデータがドライ
ブトランジスタ１０１ｃ及び選択トランジスタ１０１ｄ
を通じてデータ入出力線ＤＩＯに伝送される。
【０００５】続いて、リセット信号ＲＳが「ロー（ＬＯ
Ｗ）」となり、制御信号ＴＸが「ハイ」となれば、リセ
ットトランジスタ１０１ａがターン−オフされ、トラン
スファトランジスタ１０１ｂがターン−オンされる。そ
して、フォトダイオード１０１ｅで生じる信号データが
ドライブトランジスタ１０１ｃ及び選択トランジスタ１
０１ｄを通じてデータ入出力線ＤＩＯに伝送される。こ
のとき、データ入出力線ＤＩＯに伝送されるリセットデ
ータ及び信号データは、データ入出力線ＤＩＯに接続さ
れた２重サンプリング回路１０３によりサンプリングさ
れる。
Ｗ）」となり、制御信号ＴＸが「ハイ」となれば、リセ
ットトランジスタ１０１ａがターン−オフされ、トラン
スファトランジスタ１０１ｂがターン−オンされる。そ
して、フォトダイオード１０１ｅで生じる信号データが
ドライブトランジスタ１０１ｃ及び選択トランジスタ１
０１ｄを通じてデータ入出力線ＤＩＯに伝送される。こ
のとき、データ入出力線ＤＩＯに伝送されるリセットデ
ータ及び信号データは、データ入出力線ＤＩＯに接続さ
れた２重サンプリング回路１０３によりサンプリングさ
れる。
【０００６】従来のＣＭＯＳイメージセンサーによれ
ば、信号データがリセットデータよりも後でサンプリン
グされて出力される。このため、信号データがデータ入
出力線ＤＩＯ内に保持される。
ば、信号データがリセットデータよりも後でサンプリン
グされて出力される。このため、信号データがデータ入
出力線ＤＩＯ内に保持される。
【０００７】また、従来のＣＭＯＳイメージセンサーに
おける２重サンプリング回路１０３は、サンプリングト
ランジスタ１０３ａ、補助キャパシタ１０３ｂ、カップ
リングキャパシタ１０３ｃ及びプレチャージトランジス
タ１０３ｄを備える。サンプリングトランジスタ１０３
ａはサンプリングされた信号データをデータ入出力線Ｄ
ＩＯから遮り、その結果、安定した電圧を持つ出力信号
ＶＯＵＴが出力端子ＤＱを通じて出力される。補助キャ
パシタ１０３ｂは、ノードＮ１０３が浮遊されることを
防止する。もし、このような補助キャパシタ１０３ｂが
なければ、ノードＮ１０３は、サンプリングトランジス
タ１０３ａがターン−オフされるときに浮遊される恐れ
がある。補助キャパシタ１０３ｂ及びカップリングキャ
パシタ１０３ｃによる仮想キャパシタのキャパシタンス
は、出力回路１０５内の出力キャパシタ１０５ａのそれ
とほぼ同じである。プレチャージトランジスタ１０３ｄ
は、カップリングキャパシタ１０３ｃの一側端子をＶＤ
Ｄ−Ｖｔｈよりも低い基準電圧でプレチャージする。
おける２重サンプリング回路１０３は、サンプリングト
ランジスタ１０３ａ、補助キャパシタ１０３ｂ、カップ
リングキャパシタ１０３ｃ及びプレチャージトランジス
タ１０３ｄを備える。サンプリングトランジスタ１０３
ａはサンプリングされた信号データをデータ入出力線Ｄ
ＩＯから遮り、その結果、安定した電圧を持つ出力信号
ＶＯＵＴが出力端子ＤＱを通じて出力される。補助キャ
パシタ１０３ｂは、ノードＮ１０３が浮遊されることを
防止する。もし、このような補助キャパシタ１０３ｂが
なければ、ノードＮ１０３は、サンプリングトランジス
タ１０３ａがターン−オフされるときに浮遊される恐れ
がある。補助キャパシタ１０３ｂ及びカップリングキャ
パシタ１０３ｃによる仮想キャパシタのキャパシタンス
は、出力回路１０５内の出力キャパシタ１０５ａのそれ
とほぼ同じである。プレチャージトランジスタ１０３ｄ
は、カップリングキャパシタ１０３ｃの一側端子をＶＤ
Ｄ−Ｖｔｈよりも低い基準電圧でプレチャージする。
【０００８】
【発明が解決しようとする課題】しかし、従来のＣＭＯ
Ｓイメージセンサーは、極めて大きいレイアウト面積を
要するという問題があった。すなわち、従来のＣＭＯＳ
イメージセンサーは、基準電圧ＶＲを生じるための基準
電圧発生回路（図示せず）と、サンプリングトランジス
タ１０３ａ及び補助キャパシタ１０３ｂが配置できるよ
うなレイアウト面積を必要としていた。
Ｓイメージセンサーは、極めて大きいレイアウト面積を
要するという問題があった。すなわち、従来のＣＭＯＳ
イメージセンサーは、基準電圧ＶＲを生じるための基準
電圧発生回路（図示せず）と、サンプリングトランジス
タ１０３ａ及び補助キャパシタ１０３ｂが配置できるよ
うなレイアウト面積を必要としていた。
【０００９】本発明は上記事情に鑑みてなされたもので
あり、その目的は、レイアウト面積が最小化できるＣＭ
ＯＳイメージセンサー及びその駆動方法を提供すること
にある。
あり、その目的は、レイアウト面積が最小化できるＣＭ
ＯＳイメージセンサー及びその駆動方法を提供すること
にある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明からは、リセットデータに先立って信号デー
タを出力するＣＭＯＳイメージセンサーが提供される。
すなわち、本発明によるＣＭＯＳイメージセンサーは、
ピクセルセンサーと、データ入出力線と、２重サンプリ
ング回路と、出力回路とを備える。ピクセルセンサー
は、信号データ及びリセットデータを生じる。信号デー
タは、外部のエネルギーにより生成された光電荷の量に
よる電圧レベルを持つ。そして、リセットデータは、リ
セットモードで生成される。データ入出力線は、ピクセ
ルセンサーから生じたリセットデータ及び信号データを
伝送する。２重サンプリング回路は、データ入出力線か
ら伝送された信号データ及びリセットデータをサンプリ
ングして出力端子を駆動させる。この場合、２重サンプ
リング回路は、リセットデータに先立って信号データを
サンプリングする。出力回路は、出力端子の電圧レベル
に関するデータを出力する。
に、本発明からは、リセットデータに先立って信号デー
タを出力するＣＭＯＳイメージセンサーが提供される。
すなわち、本発明によるＣＭＯＳイメージセンサーは、
ピクセルセンサーと、データ入出力線と、２重サンプリ
ング回路と、出力回路とを備える。ピクセルセンサー
は、信号データ及びリセットデータを生じる。信号デー
タは、外部のエネルギーにより生成された光電荷の量に
よる電圧レベルを持つ。そして、リセットデータは、リ
セットモードで生成される。データ入出力線は、ピクセ
ルセンサーから生じたリセットデータ及び信号データを
伝送する。２重サンプリング回路は、データ入出力線か
ら伝送された信号データ及びリセットデータをサンプリ
ングして出力端子を駆動させる。この場合、２重サンプ
リング回路は、リセットデータに先立って信号データを
サンプリングする。出力回路は、出力端子の電圧レベル
に関するデータを出力する。
【００１１】また、前記目的を達成するために、本発明
からは、行及び列に配列される多数のピクセルセンサー
を持ち、外部のエネルギーにより生じる光電荷による信
号データ及びリセットモードで生成されるリセットデー
タを生じるＣＭＯＳイメージセンサーの駆動方法が提供
される。本発明によるＣＭＯＳイメージセンサーの駆動
方法は、行を選択する行選択信号を活性化させ、読出し
信号を生じる段階と、データ出力信号を活性化させる段
階と、データ出力信号に応答して信号データを出力する
段階と、信号データが出力された後、リセットモードを
駆動させる段階と、リセットデータを出力する段階とを
含んでなる。
からは、行及び列に配列される多数のピクセルセンサー
を持ち、外部のエネルギーにより生じる光電荷による信
号データ及びリセットモードで生成されるリセットデー
タを生じるＣＭＯＳイメージセンサーの駆動方法が提供
される。本発明によるＣＭＯＳイメージセンサーの駆動
方法は、行を選択する行選択信号を活性化させ、読出し
信号を生じる段階と、データ出力信号を活性化させる段
階と、データ出力信号に応答して信号データを出力する
段階と、信号データが出力された後、リセットモードを
駆動させる段階と、リセットデータを出力する段階とを
含んでなる。
【００１２】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の望ましい実施形態について詳細に説明する。
発明の望ましい実施形態について詳細に説明する。
【００１３】図２は、本発明の望ましい実施形態による
ＣＭＯＳイメージセンサーを示した回路図である。
ＣＭＯＳイメージセンサーを示した回路図である。
【００１４】これを参照すれば、本発明によるＣＭＯＳ
イメージセンサーは、ピクセルセンサー２０１と、デー
タ入出力線ＤＩＯと、２重サンプリング回路２０３と、
出力回路２０５とを含む。
イメージセンサーは、ピクセルセンサー２０１と、デー
タ入出力線ＤＩＯと、２重サンプリング回路２０３と、
出力回路２０５とを含む。
【００１５】前記ピクセルセンサー２０１は、リセット
トランジスタ２０１ａと、フォトダイオード２０１ｂ
と、ドライブトランジスタ２０１ｃと、選択トランジス
タ２０１ｄとを含む。参照符号２０１ｅは、リセットト
ランジスタ２０１ａ、フォトダイオード２０１ｂ及びド
ライブトランジスタ２０１ｃの共通接合ノードを示す。
フォトダイオード２０１ｂは、外部のエネルギー（例え
ば、光エネルギー）に反応して光電荷を生成し、生成さ
れた光電荷の量によって信号データを生じる。リセット
トランジスタ２０１ａはリセット信号ＲＳに応答してゲ
ートされて、共通接合ノード２０１ｅの電圧レベルをＶ
ＤＤ−Ｖｔａにする。ここで、ＶＤＤは外部の電源電圧
であり、Ｖｔａはしきい電圧である。リセットトランジ
スタ２０１ａのソース及びドレインは外部電源電圧ＶＤ
Ｄ及び共通接合ノード２０１ｅに各々接続される。望ま
しくは、リセットトランジスタ２０１ａは、ＮＭＯＳ
（Ｎ−Channel Metal Oxide Semiconductor ）トランジ
スタである。
トランジスタ２０１ａと、フォトダイオード２０１ｂ
と、ドライブトランジスタ２０１ｃと、選択トランジス
タ２０１ｄとを含む。参照符号２０１ｅは、リセットト
ランジスタ２０１ａ、フォトダイオード２０１ｂ及びド
ライブトランジスタ２０１ｃの共通接合ノードを示す。
フォトダイオード２０１ｂは、外部のエネルギー（例え
ば、光エネルギー）に反応して光電荷を生成し、生成さ
れた光電荷の量によって信号データを生じる。リセット
トランジスタ２０１ａはリセット信号ＲＳに応答してゲ
ートされて、共通接合ノード２０１ｅの電圧レベルをＶ
ＤＤ−Ｖｔａにする。ここで、ＶＤＤは外部の電源電圧
であり、Ｖｔａはしきい電圧である。リセットトランジ
スタ２０１ａのソース及びドレインは外部電源電圧ＶＤ
Ｄ及び共通接合ノード２０１ｅに各々接続される。望ま
しくは、リセットトランジスタ２０１ａは、ＮＭＯＳ
（Ｎ−Channel Metal Oxide Semiconductor ）トランジ
スタである。
【００１６】ドライブトランジスタ２０１ｃは、共通接
合ノード２０１ｅに接続されるゲート、及び外部電源電
圧ＶＤＤと接続されるドレインを持つＮＭＯＳトランジ
スタである。従って、ドライブトランジスタ２０１ｃの
ソースノード２０１ｆの電圧レベルは共通接合ノード２
０１ｅの電圧レベルをＶｔｃだけ下げる。ここで、Ｖｔ
ｃはドライブトランジスタ２０１ｃのしきい電圧であ
る。
合ノード２０１ｅに接続されるゲート、及び外部電源電
圧ＶＤＤと接続されるドレインを持つＮＭＯＳトランジ
スタである。従って、ドライブトランジスタ２０１ｃの
ソースノード２０１ｆの電圧レベルは共通接合ノード２
０１ｅの電圧レベルをＶｔｃだけ下げる。ここで、Ｖｔ
ｃはドライブトランジスタ２０１ｃのしきい電圧であ
る。
【００１７】そして、ソースノード２０１ｆの電圧レベ
ルは、選択トランジスタ２０１ｄによりデータ入出力線
ＤＩＯに伝送される。選択トランジスタ２０１ｄは、行
選択信号ＲＳＥＬに応答してゲートされる。行選択信号
ＲＳＥＬは、ピクセルアレイ（図示せず）で一本の行を
選択する。すなわち、行選択信号ＲＳＥＬによって選択
された行に配列されたピクセルセンサー２０１の信号デ
ータ及びリセットデータは各列ごとに配列されるデータ
入出力線ＤＩＯに伝送される。このとき、ピクセルセン
サー２０１の信号データは２重サンプリング回路２０３
に伝送されて、２重サンプリング回路２０３によりサン
プリングされる。望ましい実施形態において、選択トラ
ンジスタ２０１ｄは、ＮＭＯＳトランジスタである。そ
の後、ピクセルセンサー２０１のリセットデータは２重
サンプリング回路２０３に伝送されて、２重サンプリン
グ回路２０３によりサンプリングされる。すなわち、本
発明によれば、信号データがリセットデータよりも先に
サンプリングされる。
ルは、選択トランジスタ２０１ｄによりデータ入出力線
ＤＩＯに伝送される。選択トランジスタ２０１ｄは、行
選択信号ＲＳＥＬに応答してゲートされる。行選択信号
ＲＳＥＬは、ピクセルアレイ（図示せず）で一本の行を
選択する。すなわち、行選択信号ＲＳＥＬによって選択
された行に配列されたピクセルセンサー２０１の信号デ
ータ及びリセットデータは各列ごとに配列されるデータ
入出力線ＤＩＯに伝送される。このとき、ピクセルセン
サー２０１の信号データは２重サンプリング回路２０３
に伝送されて、２重サンプリング回路２０３によりサン
プリングされる。望ましい実施形態において、選択トラ
ンジスタ２０１ｄは、ＮＭＯＳトランジスタである。そ
の後、ピクセルセンサー２０１のリセットデータは２重
サンプリング回路２０３に伝送されて、２重サンプリン
グ回路２０３によりサンプリングされる。すなわち、本
発明によれば、信号データがリセットデータよりも先に
サンプリングされる。
【００１８】２重サンプリング回路２０３は、第１トラ
ンジスタ２０３ａと、電流ソース２０３ｂと、カップリ
ングキャパシタ２０３ｃと、第２トランジスタ２０３ｄ
と、第３トランジスタ２０３ｅとを含む。読出し命令が
生じれば、第１トランジスター２０３ａは読出し命令信
号ＲＥＡＤに応答してターン−オンされる。そして、デ
ータ入出力線ＤＩＯは第１基準電圧（例えば、接地電圧
ＶＳＳ）に駆動される。すなわち、本発明によるＣＭＯ
Ｓイメージセンサーは、読出し命令によりピクセルセン
サー２０１に貯蔵された信号データに関わる値を出力す
るように制御される。
ンジスタ２０３ａと、電流ソース２０３ｂと、カップリ
ングキャパシタ２０３ｃと、第２トランジスタ２０３ｄ
と、第３トランジスタ２０３ｅとを含む。読出し命令が
生じれば、第１トランジスター２０３ａは読出し命令信
号ＲＥＡＤに応答してターン−オンされる。そして、デ
ータ入出力線ＤＩＯは第１基準電圧（例えば、接地電圧
ＶＳＳ）に駆動される。すなわち、本発明によるＣＭＯ
Ｓイメージセンサーは、読出し命令によりピクセルセン
サー２０１に貯蔵された信号データに関わる値を出力す
るように制御される。
【００１９】カップリングキャパシタ２０３ｃは、デー
タ入出力線ＤＩＯと貯蔵ノードＮＳＴＯとの間に形成さ
れて、貯蔵ノードＮＳＴＯとデータ入出力線ＤＩ０とを
カップリングさせる。この実施形態において、カップリ
ングキャパシタ２０３ｃの端子はデータ入出力線ＤＩＯ
に直接接続される。これにより、従来の技術によるＣＭ
ＯＳイメージセンサーに具備されたサンプリングトラン
ジスタ１０３ａ及び補助キャパシタ１０３ｂが、本発明
では不要になる。
タ入出力線ＤＩＯと貯蔵ノードＮＳＴＯとの間に形成さ
れて、貯蔵ノードＮＳＴＯとデータ入出力線ＤＩ０とを
カップリングさせる。この実施形態において、カップリ
ングキャパシタ２０３ｃの端子はデータ入出力線ＤＩＯ
に直接接続される。これにより、従来の技術によるＣＭ
ＯＳイメージセンサーに具備されたサンプリングトラン
ジスタ１０３ａ及び補助キャパシタ１０３ｂが、本発明
では不要になる。
【００２０】第２トランジスタ２０３ｄは第１制御信号
ＰＣ１に応答してゲートされて、貯蔵ノードＮＳＴＯを
第２基準電圧（例えば、接地電圧ＶＳＳ）に駆動させ
る。第１制御信号ＰＣ１は読出し命令が入力されると
き、パルスの形で生じる。第３トランジスタ２０３ｅは
列選択信号ＣＳＥＬに応答してゲートされて、貯蔵ノー
ドＮＳＴＯの電圧を出力端子ＤＱに伝送する。出力信号
ＶＯＵＴは出力端子ＤＱを通じて出力される。列選択信
号ＣＳＥＬはピクセルアレイで一本の列を選択する。す
なわち、列選択信号ＣＳＥＬにより選択された列に貯蔵
された信号データ及びリセットデータは出力端子ＤＱに
伝送される。
ＰＣ１に応答してゲートされて、貯蔵ノードＮＳＴＯを
第２基準電圧（例えば、接地電圧ＶＳＳ）に駆動させ
る。第１制御信号ＰＣ１は読出し命令が入力されると
き、パルスの形で生じる。第３トランジスタ２０３ｅは
列選択信号ＣＳＥＬに応答してゲートされて、貯蔵ノー
ドＮＳＴＯの電圧を出力端子ＤＱに伝送する。出力信号
ＶＯＵＴは出力端子ＤＱを通じて出力される。列選択信
号ＣＳＥＬはピクセルアレイで一本の列を選択する。す
なわち、列選択信号ＣＳＥＬにより選択された列に貯蔵
された信号データ及びリセットデータは出力端子ＤＱに
伝送される。
【００２１】出力端子ＤＱには、ピクセルセンサーの列
と同数の列選択トランジスタが接続される。従って、貯
蔵キャパシタ２０５ｂは、出力端子ＤＱに接続された列
選択トランジスタ２０３ｅにより生成されたキャパシタ
ンスをモデリングしたものである。
と同数の列選択トランジスタが接続される。従って、貯
蔵キャパシタ２０５ｂは、出力端子ＤＱに接続された列
選択トランジスタ２０３ｅにより生成されたキャパシタ
ンスをモデリングしたものである。
【００２２】第４トランジスタ２０５ａは第２制御信号
ＰＣ２に応答してゲートされて、出力端子ＤＱを接地電
圧ＶＳＳに駆動させる。列選択信号ＣＳＥＬが活性化さ
れる前に、第２制御信号ＰＣ２は活性化されて出力端子
ＤＱをプレチャージする。
ＰＣ２に応答してゲートされて、出力端子ＤＱを接地電
圧ＶＳＳに駆動させる。列選択信号ＣＳＥＬが活性化さ
れる前に、第２制御信号ＰＣ２は活性化されて出力端子
ＤＱをプレチャージする。
【００２３】列選択信号ＣＳＥＬが「ハイ」となれば、
貯蔵ノードＮＳＴＯに貯蔵された電荷は、カップリング
キャパシタ２０３ｃ及び貯蔵キャパシタ２０５ｂのキャ
パシタンスの割合でカップリングキャパシタ２０３ｃ及
び貯蔵キャパシタ２０５ｂに分配される。このとき、貯
蔵ノードＮＳＴＯの電圧は出力端子ＤＱの電圧となる。
貯蔵ノードＮＳＴＯに貯蔵された電荷は、カップリング
キャパシタ２０３ｃ及び貯蔵キャパシタ２０５ｂのキャ
パシタンスの割合でカップリングキャパシタ２０３ｃ及
び貯蔵キャパシタ２０５ｂに分配される。このとき、貯
蔵ノードＮＳＴＯの電圧は出力端子ＤＱの電圧となる。
【００２４】図３は、本発明によるＣＭＯＳイメージセ
ンサーを駆動させるときの主な信号及びノードでの電圧
レベルを説明するためのタイミング図である。
ンサーを駆動させるときの主な信号及びノードでの電圧
レベルを説明するためのタイミング図である。
【００２５】まず、時点ｔ１において、第１制御信号Ｐ
Ｃ１が「ハイ」となれば、貯蔵ノードＮＳＴＯは接地電
圧ＶＳＳにプレチャージされる。そして、時点ｔ１前に
リセットされたフォトダイオード２０１ｂは、光電荷を
蓄積した状態である。
Ｃ１が「ハイ」となれば、貯蔵ノードＮＳＴＯは接地電
圧ＶＳＳにプレチャージされる。そして、時点ｔ１前に
リセットされたフォトダイオード２０１ｂは、光電荷を
蓄積した状態である。
【００２６】続いて、時点ｔ２において、行選択信号Ｒ
ＳＥＬ及び読出し命令信号ＲＥＡＤが「ハイ」となれ
ば、第１トランジスタ２０３ａ、ドライブトランジスタ
２０３ｃ及び選択トランジスタ２０１ｄよりなるソース
フォロア回路（Source Follower Circuit ）が駆動され
る。このとき、データ入出力線ＤＩＯには、リセットデ
ータの電圧レベルＶｒｓｔと光信号電圧レベルＶｓｉｇ
との間の電圧差Ｖ１が印加される。この場合、第２トラ
ンジスタ２０３ｄがターン−オンされた状態であるた
め、貯蔵ノードＮＳＴＯは接地電圧ＶＳＳに維持され
る。従って、電圧差Ｖ１はカップリングキャパシタ２０
３ｃの両端の間に貯蔵される。
ＳＥＬ及び読出し命令信号ＲＥＡＤが「ハイ」となれ
ば、第１トランジスタ２０３ａ、ドライブトランジスタ
２０３ｃ及び選択トランジスタ２０１ｄよりなるソース
フォロア回路（Source Follower Circuit ）が駆動され
る。このとき、データ入出力線ＤＩＯには、リセットデ
ータの電圧レベルＶｒｓｔと光信号電圧レベルＶｓｉｇ
との間の電圧差Ｖ１が印加される。この場合、第２トラ
ンジスタ２０３ｄがターン−オンされた状態であるた
め、貯蔵ノードＮＳＴＯは接地電圧ＶＳＳに維持され
る。従って、電圧差Ｖ１はカップリングキャパシタ２０
３ｃの両端の間に貯蔵される。
【００２７】時点ｔ３において、第１制御信号ＰＣ１が
「ロー」となれば、貯蔵ノードＮＳＴＯは浮遊される。
続いて、時点ｔ４において、リセット信号ＲＳが「ハ
イ」となれば、データ入出力線ＤＩＯがリセットデータ
電圧Ｖｒｓｔに駆動される。このとき、貯蔵ノードＮＳ
ＴＯの電圧レベルはカップリングキャパシタ２０３ｃに
より光信号レベルＶｓｉｇ（Ｖｓｉｇ＝Ｖｒｓｔ−Ｖ１
＝Ｖｒｓｔ−Ｖｒｓｔ＋Ｖｓｉｇ）まで上がる。
「ロー」となれば、貯蔵ノードＮＳＴＯは浮遊される。
続いて、時点ｔ４において、リセット信号ＲＳが「ハ
イ」となれば、データ入出力線ＤＩＯがリセットデータ
電圧Ｖｒｓｔに駆動される。このとき、貯蔵ノードＮＳ
ＴＯの電圧レベルはカップリングキャパシタ２０３ｃに
より光信号レベルＶｓｉｇ（Ｖｓｉｇ＝Ｖｒｓｔ−Ｖ１
＝Ｖｒｓｔ−Ｖｒｓｔ＋Ｖｓｉｇ）まで上がる。
【００２８】続いて、時点ｔ５において、読出し命令信
号ＲＥＡＤが「ロー」に下がると、電流ソース２０３ｂ
が遮断される。この状態で、単一の行に該当する全ての
列のデータは貯蔵ノードＮＳＴＯに貯蔵される。このと
き、各列のデータが順次読み出される。
号ＲＥＡＤが「ロー」に下がると、電流ソース２０３ｂ
が遮断される。この状態で、単一の行に該当する全ての
列のデータは貯蔵ノードＮＳＴＯに貯蔵される。このと
き、各列のデータが順次読み出される。
【００２９】各列のデータの読出し過程は、具体的に、
下記の通りである。
下記の通りである。
【００３０】時点ｔ６において、第２制御信号ＰＣ２が
「ハイ」となれば、出力端子ＤＱは接地電圧ＶＳＳにプ
レチャージされる。次に、第２制御信号ＰＣ２は再び
「ロー」となる。このとき、時点ｔ７において、列を選
択する列選択信号ＣＳＥＬ及び読出し命令信号ＲＥＡＤ
がパルスの形で生じれば、各列に貯蔵されたデータが読
み出される。
「ハイ」となれば、出力端子ＤＱは接地電圧ＶＳＳにプ
レチャージされる。次に、第２制御信号ＰＣ２は再び
「ロー」となる。このとき、時点ｔ７において、列を選
択する列選択信号ＣＳＥＬ及び読出し命令信号ＲＥＡＤ
がパルスの形で生じれば、各列に貯蔵されたデータが読
み出される。
【００３１】以上述べたように、本発明によるＣＭＯＳ
イメージセンサーの駆動方法では、リセットデータが信
号データよりも後で出力される。すると、データ入出力
線ＤＩＯ及び出力端子ＤＱはリセットデータの電圧レベ
ルに維持される。これにより、本発明によるＣＭＯＳイ
メージセンサー及びその駆動方法は、下記のような長所
を持つ。
イメージセンサーの駆動方法では、リセットデータが信
号データよりも後で出力される。すると、データ入出力
線ＤＩＯ及び出力端子ＤＱはリセットデータの電圧レベ
ルに維持される。これにより、本発明によるＣＭＯＳイ
メージセンサー及びその駆動方法は、下記のような長所
を持つ。
【００３２】１）本発明では、従来の技術で必要とされ
たサンプリングトランジスタ１０３ａが不要になる。
たサンプリングトランジスタ１０３ａが不要になる。
【００３３】２）前述した理由から、本発明は、従来の
技術で必要とされた補助キャパシタ１０３ｂが不要にな
る。さらに、カップリングキャパシタ２０３ｃのキャパ
シタンスは、従来の技術によるカップリングキャパシタ
１０３ｃのそれよりも約１／４程度に減る。
技術で必要とされた補助キャパシタ１０３ｂが不要にな
る。さらに、カップリングキャパシタ２０３ｃのキャパ
シタンスは、従来の技術によるカップリングキャパシタ
１０３ｃのそれよりも約１／４程度に減る。
【００３４】３）従来の技術での基準電圧ＶＲが不要に
なるので、本発明では、基準電圧を生じるための回路が
不要になる。
なるので、本発明では、基準電圧を生じるための回路が
不要になる。
【００３５】これにより、本発明によれば、従来の技術
によるＣＭＯＳイメージセンサーに比べてレイアウト面
積を顕著に縮小できる。
によるＣＭＯＳイメージセンサーに比べてレイアウト面
積を顕著に縮小できる。
【００３６】本発明は図面に示された一実施形態を参考
として説明されたが、これは単なる例示的なものに過ぎ
ず、この技術分野における通常の知識を有した者なら、
これより各種の変形及び均等な他の実施形態が可能であ
ることは言うまでもない。例えば、前述した実施形態で
は、第２トランジスタ２０３ｄ及び第４トランジスタ２
０５ａのソースが接地電圧ＶＳＳに接続されると述べて
いた。しかし、第２トランジスタ２０３ｄ及び第４トラ
ンジスタ２０５ａのソースが接地電圧ＶＳＳとは異なる
固定電圧（例えば、電源電圧ＶＤＤの１／２）に接続で
きるということは当業者にとって自明である。よって、
本発明の真の技術的な保護範囲は請求範囲上の技術的な
思想によって定まるべきである。
として説明されたが、これは単なる例示的なものに過ぎ
ず、この技術分野における通常の知識を有した者なら、
これより各種の変形及び均等な他の実施形態が可能であ
ることは言うまでもない。例えば、前述した実施形態で
は、第２トランジスタ２０３ｄ及び第４トランジスタ２
０５ａのソースが接地電圧ＶＳＳに接続されると述べて
いた。しかし、第２トランジスタ２０３ｄ及び第４トラ
ンジスタ２０５ａのソースが接地電圧ＶＳＳとは異なる
固定電圧（例えば、電源電圧ＶＤＤの１／２）に接続で
きるということは当業者にとって自明である。よって、
本発明の真の技術的な保護範囲は請求範囲上の技術的な
思想によって定まるべきである。
【００３７】
【発明の効果】以上述べたように、本発明によるＣＭＯ
Ｓイメージセンサーは、リセットデータに先立って信号
データを出力するので、信号データの電圧レベルを維持
するための構成要素の点数が減り、その結果、レイアウ
ト面積が顕著に縮められる。
Ｓイメージセンサーは、リセットデータに先立って信号
データを出力するので、信号データの電圧レベルを維持
するための構成要素の点数が減り、その結果、レイアウ
ト面積が顕著に縮められる。
【図１】従来のＣＭＯＳイメージセンサーを示した図で
ある。
ある。
【図２】本発明の望ましい一実施形態によるＣＭＯＳイ
メージセンサーを説明するための回路図である。
メージセンサーを説明するための回路図である。
【図３】本発明によるＣＭＯＳイメージセンサーを駆動
させるときの主な信号及びノードでの電圧レベルを説明
するためのタイミング図である。
させるときの主な信号及びノードでの電圧レベルを説明
するためのタイミング図である。
１０１、２０１ ピクセルセンサー １０３、２０３ ２重サンプリング回路 １０５、２０５ 出力回路 ＤＩＯ データ入出力線
フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 DB09 DD09 DD12 FA06 5C024 CY47 GX03 GY38 GY39 GZ22 HX35 HX40 HX41
Claims (11)
- 【請求項１】ＣＭＯＳイメージセンサーにおいて、 外部のエネルギーにより生成される光電荷の量による電
圧レベルを持つ信号データ、及びリセットモードで生成
されるリセットデータを生じるピクセルセンサーと、 前記ピクセルセンサーから生じた信号データ及びリセッ
トデータを伝送するデータ入出力線と、 前記データ入出力線から伝送された信号データ及びリセ
ットデータをサンプリングして出力端子を駆動させる２
重サンプリング回路と、 前記出力端子の電圧レベルに関するデータを出力するた
めの出力回路とを含み、 前記２重サンプリング回路が、リセットデータに先立っ
て信号データをサンプリングングすることを特徴とする
ＣＭＯＳイメージセンサー。 - 【請求項２】前記ピクセルセンサーは、 共通接合ノードと、 前記共通接合ノード及び所定の外部電源電圧に各々接続
されるソース及びドレインを持ち、リセット信号に応答
してゲートされるリセットトランジスタと、 前記信号データを生じるフォトダイオードと、 前記共通接合ノードに接続されたゲート、及び前記外部
電源電圧に接続されたドレインを持つドライブトランジ
スタと、 第１選択信号に応答して前記ドライブトランジスタのソ
ース電圧を前記データ入出力線に伝送する選択トランジ
スタとを含むことを特徴とする請求項１に記載のＣＭＯ
Ｓイメージセンサー。 - 【請求項３】前記リセットトランジスタ、前記ドライブ
トランジスタ及び前記選択トランジスタの各々は、ＮＭ
ＯＳトランジスタであることを特徴とする請求項２に記
載のＣＭＯＳイメージセンサー。 - 【請求項４】前記第１選択信号は、ピクセルアレイで一
本の行を選択するための行選択信号であることを特徴と
する請求項２に記載のＣＭＯＳイメージセンサー。 - 【請求項５】前記２重サンプリング回路は、 読出し命令に応答して前記データ入出力線を第１基準電
圧に駆動させ、前記信号データに関わる値を出力する第
１トランジスタと、 貯蔵ノードと前記データ入出力線とをカップリングさせ
るカップリングキャパシタと、 制御信号に応答して前記貯蔵ノードを第２基準電圧に駆
動させる第２トランジスタと、 第２選択信号に応答して前記貯蔵ノードの電圧を前記出
力端子に伝送する第３トランジスタとを含むことを特徴
とする請求項１に記載のＣＭＯＳイメージセンサー。 - 【請求項６】前記第１基準電圧は、接地電圧であること
を特徴とする請求項５に記載のＣＭＯＳイメージセンサ
ー。 - 【請求項７】前記第２基準電圧は、接地電圧であること
を特徴とする請求項５に記載のＣＭＯＳイメージセンサ
ー。 - 【請求項８】前記第１トランジスタ及び前記第２トラン
ジスタの各々は、ＮＭＯＳトランジスタであることを特
徴とする請求項５に記載のＣＭＯＳイメージセンサー。 - 【請求項９】前記第２選択信号は、ピクセルアレイで一
本の列を選択する列選択信号であることを特徴とする請
求項５に記載のＣＭＯＳイメージセンサー。 - 【請求項１０】前記カップリングキャパシタは、前記デ
ータ入出力線に接続された端子を含むことを特徴とする
請求項５に記載のＣＭＯＳイメージセンサー。 - 【請求項１１】行及び列に配列される多数のピクセルセ
ンサーを持ち、外部のエネルギーにより生成された光電
荷の量による信号データ及びリセットモードで生成され
るリセットデータを生じるＣＭＯＳイメージセンサーの
駆動方法において、 （ａ）前記行を選択するための行選択信号を活性化さ
せ、読出し信号を生じる段階と、 （ｂ）データ出力信号を活性化させる段階と、 （ｃ）前記データ出力信号に応答して前記信号データを
出力する段階と、 （ｄ）前記信号データが出力された後に、前記リセット
モードを駆動させる段階と、 （ｅ）前記リセットデータを出力する段階とを含むこと
を特徴とするＣＭＯＳイメージセンサーの駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-34912 | 2000-06-23 | ||
| KR10-2000-0034912A KR100397663B1 (ko) | 2000-06-23 | 2000-06-23 | 데이터 입출력선이 리셋 모드의 전압으로 유지되는 씨모스 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002044524A true JP2002044524A (ja) | 2002-02-08 |
Family
ID=19673554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001154545A Pending JP2002044524A (ja) | 2000-06-23 | 2001-05-23 | Ｃｍｏｓイメージセンサー及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6933974B2 (ja) |
| JP (1) | JP2002044524A (ja) |
| KR (1) | KR100397663B1 (ja) |
| CN (1) | CN1309088C (ja) |
| TW (1) | TW506217B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394491B2 (en) | 2003-01-13 | 2008-07-01 | Magnachip Semiconductor, Ltd. | Image sensor having clamp circuit |
| KR100985508B1 (ko) * | 2007-05-16 | 2010-10-05 | 샤프 가부시키가이샤 | 이미지 센서 및 전자 정보 기기 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962561B2 (ja) * | 2001-07-12 | 2007-08-22 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
| US20040113151A1 (en) * | 2002-10-11 | 2004-06-17 | Kabushiki Kaisha Toshiba | CMOS image sensor |
| US20040119869A1 (en) * | 2002-12-24 | 2004-06-24 | Tretter Daniel R. | Dual sensor camera |
| US7663681B2 (en) * | 2003-02-07 | 2010-02-16 | Siliconfile Technologies Inc. | CMOS active pixel and method of driving the same |
| KR101028137B1 (ko) * | 2003-04-30 | 2011-04-08 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지 센서의 단위화소 |
| US7038259B2 (en) * | 2003-10-22 | 2006-05-02 | Micron Technology, Inc. | Dual capacitor structure for imagers and method of formation |
| KR100588731B1 (ko) * | 2004-04-26 | 2006-06-12 | 매그나칩 반도체 유한회사 | 고속 아날로그 신호 처리를 위한 ｃｍｏｓ 이미지센서 |
| JP2006005711A (ja) * | 2004-06-18 | 2006-01-05 | Iwate Toshiba Electronics Co Ltd | Ｃｍｏｓイメージセンサ |
| KR100494100B1 (ko) * | 2004-07-01 | 2005-06-10 | 엠텍비젼 주식회사 | Cmos 이미지 센서 |
| CN100433197C (zh) * | 2005-03-17 | 2008-11-12 | 北京思比科微电子技术有限公司 | 低噪声相关双取样电路 |
| JP4328327B2 (ja) * | 2005-12-14 | 2009-09-09 | パナソニック株式会社 | 固体撮像装置及びその駆動方法 |
| US7791010B2 (en) * | 2006-11-01 | 2010-09-07 | International Business Machines Corporation | CMOS image sensor having a third FET device with the gate terminal coupled to the diffusion region of a first FET device, the second terminal coupled to a column signal line, and the first terminal coupled to a row select signal |
| US7692130B2 (en) | 2006-11-01 | 2010-04-06 | International Business Machines Corporation | CMOS imaging sensor having a third FET device with a gate terminal coupled to a second diffusion region of a first FET device and a first terminal coupled to a row select signal |
| US7924333B2 (en) * | 2007-08-17 | 2011-04-12 | Aptina Imaging Corporation | Method and apparatus providing shared pixel straight gate architecture |
| US7989749B2 (en) * | 2007-10-05 | 2011-08-02 | Aptina Imaging Corporation | Method and apparatus providing shared pixel architecture |
| US20090237540A1 (en) * | 2008-03-20 | 2009-09-24 | Micron Technology, Inc. | Imager method and apparatus having combined gate signals |
| JP5006281B2 (ja) * | 2008-07-24 | 2012-08-22 | パナソニック株式会社 | 固体撮像装置、カメラ |
| KR101156445B1 (ko) * | 2010-05-14 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 광검출 픽셀의 구동방법 및 이 광검출 픽셀을 포함하는 엑스레이 검출기의 구동방법 |
| CN102769721B (zh) * | 2011-05-03 | 2016-06-22 | 联咏科技股份有限公司 | 影像传感器的相关双重取样装置及其方法 |
| MX2018006791A (es) | 2012-07-26 | 2022-01-20 | Depuy Synthes Products Inc | Video continuo en un entorno deficiente de luz. |
| CA2878514A1 (en) | 2012-07-26 | 2014-01-30 | Olive Medical Corporation | Ycbcr pulsed illumination scheme in a light deficient environment |
| US10206561B2 (en) | 2013-02-28 | 2019-02-19 | DePuy Synthes Products, Inc. | Videostroboscopy of vocal cords with CMOS sensors |
| WO2014144986A1 (en) | 2013-03-15 | 2014-09-18 | Olive Medical Corporation | Scope sensing in a light controlled environment |
| WO2014145249A1 (en) | 2013-03-15 | 2014-09-18 | Olive Medical Corporation | Controlling the integral light energy of a laser pulse |
| EP2967294B1 (en) | 2013-03-15 | 2020-07-29 | DePuy Synthes Products, Inc. | Super resolution and color motion artifact correction in a pulsed color imaging system |
| US10084944B2 (en) | 2014-03-21 | 2018-09-25 | DePuy Synthes Products, Inc. | Card edge connector for an imaging sensor |
| CN103927982B (zh) * | 2014-03-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| KR102307376B1 (ko) * | 2015-06-09 | 2021-10-06 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 리드아웃 방법 |
| CN108063905B (zh) * | 2016-11-09 | 2020-04-14 | 京东方科技集团股份有限公司 | 像素感应电路及其驱动方法、图像传感器、电子设备 |
| KR102552277B1 (ko) * | 2018-06-21 | 2023-07-10 | 삼성디스플레이 주식회사 | 인터페이스 시스템 및 이를 포함하는 표시 장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021172A (en) * | 1994-01-28 | 2000-02-01 | California Institute Of Technology | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter |
| WO1995032580A1 (en) * | 1994-05-19 | 1995-11-30 | Polaroid Corporation | Cmos imaging array with active pixels |
| JPH09284658A (ja) * | 1996-04-10 | 1997-10-31 | Sony Corp | 固体撮像素子 |
| US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| JPH10126695A (ja) * | 1996-10-18 | 1998-05-15 | Sony Corp | 固体撮像素子およびその駆動方法並びにカメラ |
| US6320616B1 (en) * | 1997-06-02 | 2001-11-20 | Sarnoff Corporation | CMOS image sensor with reduced fixed pattern noise |
| EP0928103A3 (en) * | 1997-12-31 | 2000-08-02 | Texas Instruments Incorporated | CMOS imaging sensors |
| US6201572B1 (en) * | 1998-02-02 | 2001-03-13 | Agilent Technologies, Inc. | Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor |
| US6388241B1 (en) * | 1998-02-19 | 2002-05-14 | Photobit Corporation | Active pixel color linear sensor with line—packed pixel readout |
| US6040570A (en) * | 1998-05-29 | 2000-03-21 | Sarnoff Corporation | Extended dynamic range image sensor system |
| KR20000000938A (ko) * | 1998-06-05 | 2000-01-15 | 윤종용 | 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환장치 및 그의 디지털 영상신호 발생방법 |
| US6532040B1 (en) * | 1998-09-09 | 2003-03-11 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| KR100339248B1 (ko) * | 1998-09-15 | 2002-07-18 | 박종섭 | 씨모스이미지센서 |
| US6753912B1 (en) * | 1999-08-31 | 2004-06-22 | Taiwan Advanced Sensors Corporation | Self compensating correlated double sampling circuit |
| US6727946B1 (en) * | 1999-12-14 | 2004-04-27 | Omnivision Technologies, Inc. | APS soft reset circuit for reducing image lag |
| US6710804B1 (en) * | 2000-01-18 | 2004-03-23 | Eastman Kodak Company | CMOS active pixel image sensor with extended dynamic range and sensitivity |
-
2000
- 2000-06-23 KR KR10-2000-0034912A patent/KR100397663B1/ko active IP Right Grant
-
2001
- 2001-05-23 JP JP2001154545A patent/JP2002044524A/ja active Pending
- 2001-05-25 TW TW090112680A patent/TW506217B/zh not_active IP Right Cessation
- 2001-06-01 US US09/870,943 patent/US6933974B2/en not_active Expired - Lifetime
- 2001-06-19 CN CNB011292695A patent/CN1309088C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394491B2 (en) | 2003-01-13 | 2008-07-01 | Magnachip Semiconductor, Ltd. | Image sensor having clamp circuit |
| KR100985508B1 (ko) * | 2007-05-16 | 2010-10-05 | 샤프 가부시키가이샤 | 이미지 센서 및 전자 정보 기기 |
| US7978244B2 (en) | 2007-05-16 | 2011-07-12 | Sharp Kabushiki Kaisha | Image sensor and an electronic information device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1309088C (zh) | 2007-04-04 |
| US20020001038A1 (en) | 2002-01-03 |
| KR100397663B1 (ko) | 2003-09-13 |
| TW506217B (en) | 2002-10-11 |
| CN1330411A (zh) | 2002-01-09 |
| KR20020003665A (ko) | 2002-01-15 |
| US6933974B2 (en) | 2005-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002044524A (ja) | Ｃｍｏｓイメージセンサー及びその駆動方法 | |
| US7612819B2 (en) | CMOS image sensor and method of operating the same | |
| US8026969B2 (en) | Pixel for boosting pixel reset voltage | |
| US6937278B2 (en) | Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit | |
| US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
| CN102224730B (zh) | 像素电路、固态摄像器件和相机系统 | |
| US8558931B2 (en) | Method and image sensor pixel without address transistor | |
| US6920078B2 (en) | CMOS image sensor having row decoder capable of shutter timing control | |
| JP4320100B2 (ja) | Ｃｍｏｓイメージセンサ及びその駆動方法 | |
| JPH11355662A (ja) | Ｃｍｏｓイメ―ジセンサ及びその駆動方法 | |
| WO2014183311A1 (zh) | Cmos图像传感器、像素单元及其控制方法 | |
| GB2400767A (en) | Low noise reset in CMOS image sensors | |
| US8035718B2 (en) | Systems, methods, and devices for preventing shoot-through current within and between signal line drivers of semiconductor devices | |
| KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| JP2000125207A (ja) | 画素アレイ駆動方法及びそのイメ―ジセンサ | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| CN114640812B (zh) | 图像传感器的复位与读出时序控制方法 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| US7646048B2 (en) | CMOS image sensor | |
| CN111601056B (zh) | 大动态范围半浮栅图像传感器 | |
| JP2005198239A (ja) | 感度に優れたイメージセンサ及びその駆動方法 | |
| JP2002330351A (ja) | 固体撮像素子 | |
| KR100496469B1 (ko) | 광 화상 수신 소자 어레이의 구동 방법 | |
| JP3142943B2 (ja) | 固体撮像装置 | |
| US11070759B2 (en) | Image sensing device comprising dummy pixel row and active pixel rows coupled to read-out column line, and using a high speed active pixel row read-out method that reduces settling time by precharging the column line during a dummy pixel row selection time between active pixel row selection times |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |