KR20000000938A

KR20000000938A - 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환장치 및 그의 디지털 영상신호 발생방법

Info

Publication number: KR20000000938A
Application number: KR1019980020891A
Authority: KR
Inventors: 안길초; 조율호; 장동영
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-06-05
Filing date: 1998-06-05
Publication date: 2000-01-15

Abstract

디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환 장치 및 그의 디지털 영상신호 발생 방법이 개시된다. N*M 픽셀 어레이를 갖는 씨모스 이미지 센서에서 이용되는 본 발명에 의한 병렬구조의 아날로그/디지털 변환 장치는 로우 단위의 N픽셀들에 각각 축적된 신호레벨을 디지털 변환후 저장하는 N개의 제1 디지털 변환 수단들, 로우의 N 픽셀들을 기준레벨로 초기화하여 각 픽셀의 초기레벨을 디지털 변환후 저장하는 N개의 제2 디지털 변환 수단들, N개의 제1 디지털 변환 수단들부터 디지털 변환된 신호레벨을 입력하고, 제1 선택신호에 상응하여 디지털 변환된 신호레벨을 제1 입력 데이터로서 출력하는 제1 멀티플렉서, N개의 제2 디지털 변환 수단에서 출력된 디지털 변환된 초기레벨을 입력하고, 제2 선택신호에 응답하여 디지털 변환된 초기레벨을 제2 입력 데이터로서 출력하는 제2 멀티플렉서 및 제1 입력데이터와 제2 입력데이터를 각각 입력하여 제1 입력데이터에서 제2 입력데이터를 감산하고, 감산된 결과를 최종적으로 잡음이 제거된 디지털 영상신호로서 출력하는 연산 처리기를 구비하는 것을 특징으로 하고, 각 픽셀에 축적된 신호레벨과 각 픽셀이 갖는 초기레벨을 각각 디지털 변환하여 디지털 영역에서 이중상관 샘플링이 이루어지도록 하므로서 아나로그/디지털 변환기 간의 특성 부정합에 의한 오프셋 영향에 의한 잡음을 최소화 할 수 있는 효과가 있다.

Description

디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환 장치 및 그의 디지털 영상신호 발생 방법

본 발명은 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서(image sensor)를 이용한 시스템에 관한 것으로서, 특히, 디지털 영역에서 이중상관 샘플링(CDS:Correlated Double Sampling)을 하므로서 잡음이 최소화된 디지털 영상신호를 얻을 수 있는 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환 장치 및 그의 디지털 영상신호 발생 방법에 관한 것이다.

일반적으로, CCD(Charge Coupled Dvice)나 CMOS 이미지 센서와 같은 촬상소자는 신호를 추출하는 방법으로 이중상관 샘플링을 사용하고 있다. 여기서, 이중상관 샘플링이란 신호레벨과 초기레벨을 샘플링하여 그 차이를 출력하는 것으로, CCD나 CMOS 이미지 센서와 같은 촬상소자에 많이 사용된다. 여기서, 초기레벨이란 각 픽셀을 기준레벨로 초기화하였을 때, 각 픽셀이 초기적으로 갖는 레벨을 말한다. 이렇게 이중상관 샘플링을 하는 이유는 각 픽셀(pixel)의 초기레벨이 서로 상이하므로서 발생되는 고정잡음(FPN:Fixed Pattern Noise)을 줄이기 위한 것이다.

도 1은 종래에 고정잡음을 줄이기 위한 이중상관 샘플링 장치를 설명하기 위한 블록도로서, 신호레벨 SHA(Sample and Hold Amplefier)(10), 초기레벨 SHA(12), 감산기(14) 및 출력 버퍼(16)를 포함한다.

도 1을 참조하면, 초기레벨 SHA(12)는 각 픽셀을 기준 전압으로 리셋을 시킨후 각 픽셀이 갖는 초기레벨을 입력단자 Pout으로부터 입력하고, 이를 샘플링하여 출력한다. 신호레벨 SHA(10)는 각 픽셀을 초기화한 후, 일정 시간동안 각 픽셀을 노광시켜 축적된 전하량에 상응하는 신호레벨을 입력단자 Pout으로부터 입력하여 샘플링하고, 이를 출력한다. 여기서, 각 픽셀에 축적된 신호레벨은 각 픽셀의 초기화 레벨의 오차에 대한 오프셋을 포함하고 있다. 따라서, 감산기(14)는 신호레벨 SHA(10)에서 출력되는 신호레벨의 샘플링 값에서 초기레벨 SHA(10)에서 출력되는 초기레벨의 샘플링 값을 빼주므로서, 각 픽셀이 갖는 오프셋 전압이 제거되고 순수한 영상 신호만이 샘플링된 값을 얻을 수 있게 된다.

도 2는 종래의 병렬구조의 아날로그/디지털 변환장치를 설명하기 위한 블록도로서, 각 픽셀로부터 출력되는 신호(Pout)를 입력하여 각 픽셀이 갖는 오프셋을 제거하여 순수한 영상신호를 추출하여 출력하는 CDS(Correlated Double Sampling)(20)들과 각 CDS(20)에서 출력되는 영상 신호를 아날로그/디지털 변환하는 ADC(Analog to Digital Convertor)(22)들, ADC(22)로부터 출력되는 디지털 변환된 데이터를 저장하는 레지스터(24)들 및 레지스터(24)로부터 출력되는 신호를 입력하고, 선택신호(SEL)에 응답하여 순차적으로 출력하는 멀티플렉서(26)로 구성된다.

이와 같이, 종래에는 아날로그/디지털 변환되기 전에 이중상관 샐플링을 수행하므로서 고정잡음에 대한 영향을 줄일 수는 있으나, 병렬구조의 ADC 각각의 특성 부정합으로 인해 발생되는 오차는 제거되지 않고 그대로 영상신호에 포함되게 되는 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 픽셀간의 오프셋에 의한 고정잡음이외에 ADC들 간의 특성 부정합에 의한 잡음의 영향을 최소화하는 CMOS 이미지 센서에서 이용되는 병렬구조의 아날로그/디지털 변환 장치를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 CMOS 이미지 센서에서 이용되는 병렬구조의 아날로그/디지털 변환 장치에서 수행되는 디지털 영상 신호 발생 방법을 제공하는 데 있다.

도 1은 종래에 고정잡음을 줄이기 위한 이중상관 샘플링 장치를 설명하기 위한 블록도이다.

도 2는 종래의 병렬구조의 아날로그/디지털 변환장치를 설명하기 위한 블록도이다.

도 3은 본 발명에 의한 병렬구조의 아날로그/디지털 변환 장치를 설명하기 위한 블록도이다.

도 4는 본 발명에 의한 디지털 영상신호 발생 방법을 설명하기 위한 플로우 차트이다.

상기 과제를 이루기 위해, N*M 픽셀 어레이를 갖는 씨모스 이미지 센서에서 이용되는 본 발명에 의한 병렬구조의 아날로그/디지털 변환 장치에 있어서, 로우 단위의 N 픽셀들에 각각 축적된 신호레벨을 디지털 변환하고 디지털 변환된 값을 저장하는 N개의 제1 디지털 변환 수단들, 로우 단위의 N 픽셀들을 기준레벨로 초기화하여 각 픽셀의 초기레벨을 디지털 변환하고, 디지털 변환된 값을 저장하는 N개의 제2 디지털 변환 수단들, N개의 제1 디지털 변환 수단에서 출력되는 디지털 변환된 신호레벨을 입력하고, 제1 선택신호에 상응하여 픽셀 순서대로 디지털 변환된 신호레벨을 제1 입력 데이터로서 출력하는 제1 멀티플렉서, N 개의 제2 디지털 변환 수단에서 출력된 디지털 변환된 초기레벨을 입력하고, 제2 선택신호에 응답하여 순차적으로 디지털 변환된 초기레벨을 제2 입력 데이터로서 출력하는 제2 멀티플렉서 및 제1 입력데이터와 제2 입력데이터를 각각 입력하여 제1 입력데이터에서 제2 입력데이터를 감산하고, 감산된 결과를 최종적으로 잡음이 제거된 디지털 영상신호로서 출력하는 연산 처리기를 포함한다.

상기 다른 과제를 이루기 위해, N*M 픽셀 어레이를 갖는 씨모스 이미지 센서에서 이용되는 병렬구조의 아날로그/디지털 변환 장치의 디지털 영상신호 발생 방법에 있어서, 로우단위의 N개의 픽셀에 축적된 신호레벨을 디지털 변환하여 디지털 변환된 신호레벨을 발생하는 단계, 로우단위의 N개의 픽셀의 초기레벨을 디지털 변환하여 디지털 변환된 초기레벨을 발생하는 단계, 하나의 픽셀씩 순차적으로, 디지털 변환된 신호레벨에서 디지털 변환된 초기레벨을 감산하는 단계 및 감산된 결과를 최종적으로 잡음이 제거된 디지털 영상신호로서 발생하는 단계로 이루어진다.

이하, 본 발명에 의한 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환 장치 및 그의 디지털 영상신호 발생 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 3은 본 발명에 의한 병렬구조의 아날로그/디지털 변환 장치를 설명하기 위한 블록도이다. 본 발명에 의한 병렬구조의 아날로그/디지털 변환 장치는 신호레벨 S/H(Sample and Holder)(30), 신호레벨 ADC(34) 및 제1 레지스터(50)를 포함하는 제1 디지털 변환부(60)와 초기레벨 S/H(32), 초기레벨 ADC(36) 및 제2 레지스터(52)를 포함하는 제2 디지털 변환부(62)와 제1 멀티플렉서(이하, 먹스라고도 함)(54), 제2 먹스(56) 및 연산 처리기(58)를 포함한다.

도 3에서 각각의 신호레벨 및 초기레벨 S/H(30 및 32)로 입력되는 신호는 N*M 픽셀 어레이를 갖는 CMOS 이미지 센서에서 로우단위인 N개의 픽셀에서 각각 출력되는 픽셀 출력신호(Pout)이다.

먼저, N개의 제1 디지털 변환부(60)의 신호레벨 S/H(30)는 N개의 픽셀들 각각에 축적된 신호레벨을 샘플 앤드 홀드하여 N개의 신호레벨 ADC(34)들로 각각 출력한다. N개의 신호레벨 ADC(34)들은 각각의 신호레벨 S/H(30)에서 출력된 신호를 입력하여 디지털 변환하고 이를 N개의 제1 레지스터(50)들로 각각 출력한다. N개의 제1 레지스터(50)들은 각각의 신호레벨 ADC(34)에서 출력되는 디지털 변환된 신호를 저장하고, 이를 제1 먹스(54)로 출력한다. 제1 먹스(54)는 제1 선택신호(S1)에 상응하여 제1 먹스(54)로 입력된 신호를 픽셀 순서대로 연산 처리기(58)의 제1 입력 데이터로서 출력한다.

또한, N개의 제1 디지털 변환부(62)의 각 초기레벨 S/H(32)는 각 픽셀을 기준레벨로 초기화하였을 때, 각 픽셀에서 출력되는 초기레벨을 샘플 앤드 홀드하여 N개의 초기레벨 ADC(36)들로 각각 출력한다. N개의 초기레벨 ADC(36)은 입력된 신호를 각각 디지털 신호로 변환하고, 이를 N개의 제2 레지스터(52)들로 각각 출력한다. N개의 제2 레지스터(52)들은 각각의 초기레벨 ADC(34)에서 출력되는 디지털 변환된 신호를 저장하고, 이를 제2 먹스(56)로 출력한다. 제2 먹스(56)는 제2 선택신호(S2)에 상응하여 제2 먹스(56)로 입력된 신호를 픽셀 순서대로 연산 처리기(58)의 제2 입력 데이터로서 출력한다.

연산 처리기(58)는 입력되는 제1 입력 데이터에서 제2 입력 데이터를 감산하여 이를 최종적으로 잡음이 제거된 디지털 변환된 영상신호로서 출력단자 OUT으로 출력한다.

즉, 각 픽셀에 축적된 신호레벨과 각 픽셀이 갖는 초기레벨을 각각 ADC를 거쳐 디지털 변환된 디지털 영역에서 이중상관 샘플링이 이루어지므로서, 각 픽셀간의 오프셋 전압으로 인한 잡음 뿐만아니라 각 ADC간의 특성 부정합에 의한 오프셋전압으로 인한 잡음의 영향도 함께 줄일 수 있게 된다.

이제, 본 발명에 의한 디지털 영상신호 발생 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 4는 본 발명에 의한 디지털 영상신호 발생 방법을 설명하기 위한 플로우 차트로서 각 픽셀의 신호레벨 및 초기레벨을 각각 디지털 변환하는 단계(제40~42 단계) 및 디지털 변환된 신호레벨에서 디지털 변환된 초기레벨를 감산하여 디지털 변환된 영상신호를 발생하는 단계(제44~46 단계)로 이루어진다.

도 4를 참조하면, N*M 픽셀 어레이를 갖는 CMOS 이미지 센서에서 픽셀 어레이를 소정시간 노광하여 로우단위인 N개의 픽셀들에 축적된 신호레벨을 각각 디지털 변환한다(제40 단계). 제40 단계 후에, 로우단위인 N개의 픽셀들을 기준레벨로 초기화 하여 각 픽셀이 갖는 초기레벨을 디지털 변환한다(제40 단계). 제42 단계 후에, 하나의 픽셀씩 순차적으로, 디지털 변환된 신호레벨에서 디지털 변환된 초기레벨을 감산한다(제44 단계). 제44 단계 후에, 감산된 결과를 최종적인 잡음의 제거된 디지털 영상신호로서 발생한다(제46 단계).

상술한 바와 같이, 본 발명에 의한 디지털 영역에서의 이중 상관 샘플링을 위한 병렬구조의 아날로그/디지털 변환 장치 및 그의 디지털 영상신호 발생 방법은 각 픽셀에서 출력되는 신호레벨과 각 픽셀의 초기 레벨이 각각 디지털 변환된 디지털 영역에서 이중상관 샘플링이 이루어지도록 하므로서 각 픽셀의 오프셋 전압으로 인한 잡음 뿐만아니라 각 아날로그/디지털 변환기의 오프셋 전압으로 인한 잡음의 영향도 함께 줄일 수 있는 효과가 있다.

Claims

N*M 픽셀 어레이를 갖는 씨모스 이미지 센서에서 이용되는 병렬구조의 아날로그/디지털 변환 장치에 있어서,

로우 단위의 N개의 픽셀들에 각각 축적된 신호레벨을 디지털 변환하고 디지털 변환된 값을 저장하는 N개의 제1 디지털 변환 수단들;

상기 로우 단위의 N개의 픽셀들을 기준레벨로 초기화하여 각 픽셀이 갖는 초기레벨을 디지털 변환하고, 디지털 변환된 값을 저장하는 N개의 제2 디지털 변환 수단들;

상기 N개의 제1 디지털 변환 수단에서 각각 출력되는 디지털 변환된 신호레벨을 입력하고, 제1 선택신호에 상응하여 순차적으로 상기 디지털 변환된 신호레벨을 제1 입력 데이터로서 출력하는 제1 멀티플렉서;

상기 N개의 제2 디지털 변환 수단에서 각각 출력된 디지털 변환된 초기레벨을 입력하고, 제2 선택신호에 응답하여 순차적으로 상기 디지털 변환된 초기레벨을 제2 입력 데이터로서 출력하는 제2 멀티플렉서; 및

상기 제1 입력 데이터와 상기 제2 입력 데이터를 각각 입력하여 상기 제1 입력 데이터에서 상기 제2 입력 데이터를 감산하고, 감산된 결과를 최종적으로 잡음이 제거된 디지털 영상신호로서 출력하는 연산 처리기를 구비하는 것을 특징으로 하는 병렬구조의 아날로그/디지털 변환장치.
제1 항에 있어서, 상기 제1 디지털 변환 수단은

상기 N개의 픽셀들에 각각 축적된 신호레벨을 각각 샘플 앤드 홀드하는 N개의 신호레벨 샘플 앤드 홀더들;

상기 각각의 신호레벨 샘플 앤드 홀더에서 출력되는 신호를 디지털 변환하는 N개의 신호레벨 아날로그/디지털 변환기들; 및

상기 각각의 신호레벨 아날로그/디지털 변환기에서 출력되는 디지털 변한된 신호레벨을 저장하고, 저장된 데이터를 상기 제1 멀티플렉서로 출력하는 N개의 제1 레지스터들을 구비하는 것을 특징으로 하는 병렬구조의 아날로그/디지털 변환 장치.
제1 항에 있어서, 상기 제2 디지털 변환 수단은

상기 N개의 픽셀들을 기준레벨로 초기화하여 상기 각 픽셀들이 갖는 초기레벨을 각각 샘플 앤드 홀드하는 N개의 초기레벨 샘플 앤드 홀더들;

상기 각각의 초기레벨 샘플 앤드 홀더에서 출력되는 신호를 디지털 변환하는 N개의 초기레벨 아날로그/디지털 변환기들; 및

상기 각각의 초기레벨 아날로그/디지털 변환기에서 출력되는 디지털 변환된 초기레벨을 저장하고, 저장된 데이터를 상기 제2 멀티플렉서로 출력하는 N개의 제2 레지스터들을 구비하는 것을 특징으로 하는 병렬구조의 아날로그/디지털 변환 장치.
N*M 픽셀 어레이를 갖는 씨모스 이미지 센서에서 이용되는 병렬구조의 아날로그/디지털 변환 장치의 디지털 영상신호 발생 방법에 있어서,

로우단위인 N개의 픽셀들에 각각 축적된 신호레벨을 디지털 변환하여 디지털 변환된 신호레벨을 발생하는 단계;

상기 로우단위인 N개의 픽셀들의 초기레벨을 구하고, 상기 N개의 픽셀들 각각의 초기레벨을 디지털 변환하여 디지털 변환된 초기레벨을 발생하는 단계;

하나의 픽셀씩 순차적으로, 상기 디지털 변환된 신호레벨에서 상기 디지털 변환된 초기레벨을 감산하는 단계; 및

감산된 결과를 최종적으로 잡음이 제거된 디지털 영상신호로서 발생하는 단계로 이루어지는 것을 특징으로 하는 디지털 영상신호 발생 방법.