JP2008245121A - 撮像装置、およびイメージセンサデバイス - Google Patents

Abstract

【課題】ランダムテレグラフノイズを低減し、低ノイズの撮像装置を提供する。
【解決手段】撮像装置１１では、画素１３は、トランジスタＭ１を介して、フォトダイオードＰＤに受けた光Ｌに対応した電気信号Ｓ_Ｌを提供する。ヒストグラム回路１７は、ヒストグラムのための計数値Ｓ_ＨＩＳを生成するために、アナログ・ディジタル変換器１５の出力ディジタル値の範囲の少なくとも一部分を区分した複数の出力セグメントを用いる。信号生成回路１９は、計数値に応じて補正用信号Ｓ_{ＣＯＬＬＥＣＴ}を生成する。補正回路２１は、補正用信号Ｓ_{ＣＯＬＬＥＣＴ}用いて、アナログ・ディジタル変換器１５からの出力信号Ｓ_Ａ／Ｄを補正して、補正されたディジタル信号Ｓ_ＯＵＴを生成する。信号生成回路１９は、ヒストグラム回路１７からの計数値を用いて補正用信号を生成Ｓ_{ＣＯＬＬＥＣＴ}すると共に、補正回路２１は、A/D変換器からの出力信号Ｓ_Ａ／Ｄを補正する。
【選択図】図１

Description

本発明は、撮像装置、およびイメージセンサデバイスに関する。

ランダムテレグラフノイズが、４トランジスタのＣＭＯＳイメージセンサ（ＣＩＳ）ピクセルで観測された。このピクセルは、０．１８７マイクロメートルルールのＣＭＯＳプロセスで作製された。ピクセルからの支配的な読み出しノイズは、フォトダイオードＣＭＯＳピクセル中のソースフォロアからのものである。
"Random Telegraph Signal in CMOS Image Sensor Pixels," X. Wang, P.R. Rao, A. Mierop*, A.J.P. Theuwissen, Delft University ofTechnology, Delft, The Netherlands, *DALSA B.V., Eindhoven, The Netherlands Technical Digest,International Electron Device Meeting, 2006.

ＣＭＯＳイメージセンサの画素では、埋め込みフォトダイオードを用いることによりフォトダイオードの暗電流が低減されると共に、またリセットノイズがキャンセルされた結果、画素の読み出しトランジスタが発生するノイズが支配的になっている。特に、ランダムテレグラフノイズ（ＲＴＮ：Random Telegraph Noise）が観測されている。このノイズは、微小なトランジスタにおいて発生される。画素によっては、極端に大きなランダムテレグラフノイズを発生することがあり、その低減が、例えば極低照度でのＣＭＯＳイメージセンサの応用において重要である。本発明は、ランダムテレグラフノイズを低減可能であり低ノイズの撮像装置を提供することを目的とし、また撮像装置のためのＣＭＯＳイメージセンサを提供することを目的とする。

本発明の一側面に係る撮像装置およびイメージセンサデバイスは、（ａ）受けた光に対応した電気信号をトランジスタを介して提供する画素と、（ｂ）受けたアナログ信号の複数回のサンプリングを行うと共に、サンプリングに対応する複数のディジタル信号を生成し、画素から読み出しを行うためのアナログ・ディジタル変換器とを含む。

アナログ・ディジタル変換器は、ヒストグラムのための計数値を生成するための複数回のサンプリングを画素からの単一の読み出しアナログ信号に対して行う。また、アナログ・ディジタル変換器は、複数回のサンプリングに対応した複数のディジタル信号を生成する。

また、本発明に係る撮像装置およびイメージセンサデバイスは、（ｃ）アナログ・ディジタル変換器の出力ディジタル値の範囲の少なくとも一部分を区分しており出力ディジタル値に関連づけて番地付けた複数の出力セグメントそれぞれにおけるの出現頻度を計数して、ヒストグラムのための計数値を生成するためのヒストグラム回路を含むことができる。

ヒストグラム回路は、アナログ・ディジタル変換器からの複数のディジタル信号の出現頻度を出力セグメント毎に計数するので、ヒストグラムのための計数値が生成される。

さらに、本発明に係る撮像装置は、（ｄ）計数値に応じて補正用信号を生成するための信号生成回路と、（ｅ）補正用信号を用いて、画素の読み出し信号に対応するアナログ・ディジタル変換器からの出力信号を補正する補正回路とを備えることができる。

この撮像装置によれば、信号生成回路は、ヒストグラム回路からの計数値を用いて補正用信号を生成すると共に、補正回路は、アナログ・ディジタル変換器からの出力信号を補正する。これ故に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

本発明に係る撮像装置およびイメージセンサデバイスは、ヒストグラム回路からの計数値の情報量をデータ圧縮して、計数値に関する圧縮信号を生成するための圧縮回路を備えることができる。

この撮像装置およびイメージセンサデバイスによれば、計数値の情報量が圧縮されるので、所望の場所に設置される信号生成回路および補正回路へ計数値情報が転送可能になる。これ故に、計数値情報の転送の後に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの画像装置が提供される。

本発明に係る撮像装置では、信号生成回路は、出力セグメントのうち計数値が非ゼロである出力セグメントから番地付けにおける最大番地および最小番地の出力セグメントを検出して、ヒストグラムにおけるメジアンに対応するメジアン信号を補正用信号として生成することが好ましい。

この撮像装置によれば、ヒストグラムにおけるメジアンに対応するメジアン信号によりアナログ・ディジタル変換出力信号を補正するので、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

本発明に係る撮像装置では、信号生成回路は、出力セグメントのうち計数値が非ゼロである出力セグメントから番地付けにおける最大番地および最小番地の出力セグメントを検出して、ヒストグラムにおけるメジアンに対応するメジアン信号を生成し、信号生成回路は、出力セグメントの番地付けでメジアン信号に対応するメジアン出力セグメントを含む部分的な範囲内の出力セグメントの番地の平均値に対応する信号を補正用信号として生成することが好ましい。

この撮像装置によれば、所定の範囲内の出力セグメントの番地の平均値による補正用信号によりアナログ・ディジタル変換出力信号を補正するので、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、画素からの信号を受けるプリアンプと、プリアンプによって処理された信号を受けるＡ／Ｄ変換回路とを含むことができる。帯域を抑えた大きな利得のプリアンプを用いることにより、低周波領域の増幅率を大きくしまた高周波領域における増幅率を小さくできるので、画素からの読み出し信号における高周波ノイズを低減できる。このため、熱雑音が低減される。

本発明に係る撮像装置は、画素は、リセットレベルおよび信号レベルを提供し、複数回のサンプリングは、リセットレベルの複数回のサンプリングおよび信号レベルの複数回のサンプリングを含むことができる。この撮像装置によれば、画素のリセットノイズをキャンセルできる。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、リセットレベルのためのサンプリングに対応するＡ／Ｄ変換回路からのディジタル変換値を格納する複数の記憶回路と、信号レベルのためのサンプリングに対応するＡ／Ｄ変換回路からのディジタル変換値の各々と記憶回路に格納されリセットレベルの対応するディジタル変換値との差信号を生成する差分回路とを備え、該差信号は記憶回路の一つに格納される。この撮像装置によれば、リセットレベルおよび信号レベルそれぞれのサンプリングをＡ／Ｄ変換回路によって行った後に、リセットノイズをキャンセルすることができる。

本発明に係る撮像装置では、ヒストグラム回路は、リセットレベルの複数回のサンプリンの信号から第１の計数値を生成すると共に、信号レベルの複数回のサンプリングの信号から第２の計数値を生成できる。信号生成回路は、第１および第２の計数値に応じて第１および第２の補正用信号をそれぞれ生成と共に、第１の補正信号と第２の補正信号との差信号を補正用信号として生成できる。信号生成回路は、リセットレベルに対応したアナログ・ディジタル変換器からの第１の出力信号と信号レベルに対応したアナログ・ディジタル変換器からの第２の出力信号との差信号を生成すると共に、補正用信号を用いて該差信号を補正できる。この撮像装置によれば、リセットレベルおよび信号レベルについてそれぞれのヒストグラムの計数値を用いて、個々の計数値から第１および補正信号から差信号を生成すると共に、この差信号を用いて、リセットレベルおよび信号レベルにそれぞれ対応した第１および第２の出力信号の差信号を補正できる。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路から提供された第１回サンプリング信号を格納するための第１の記憶回路と、Ａ／Ｄ変換回路から提供された第２回〜第Ｍ回サンプリング信号の各々と第１の記憶回路に格納された信号との差分信号を生成する差分回路と、差分信号を格納するための複数の第２の記憶回路とを含むことができる。

この撮像装置によれば、第２回サンプリング以降のサンプリング信号の各々は、第１の記憶回路に格納された第１回サンプリング信号との差分を取られて、差分値は順に第２の記憶回路に格納される。ヒストグラム回路は差分信号に対応する計数値を生成し、該計数値に基づいた補正値を用いて、Ａ／Ｄ変換回路からのディジタル変換値を補正できる。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路から提供された第１回サンプリング信号を格納するための第１の記憶回路と、複数の第２の記憶回路と、第１〜第３のディジタル差分回路とを含み、第１のディジタル差分回路は、Ａ／Ｄ変換回路の出力からの信号と第１の記憶回路からの信号との差分信号を生成し該差分信号を第１の記憶回路に提供し、第２のディジタル差分回路は、Ａ／Ｄ変換回路の出力からの信号と第１の記憶回路からの信号との差分信号を生成し該差分信号を第２の記憶回路に提供し、第３のディジタル差分回路は、複数の第２の記憶回路の出力から順に選択的に提供される信号と第２のディジタル差分回路からの信号との差分を生成し該差分信号を複数の第２の記憶回路のうちの対応する第２の記憶回路に提供する。

この撮像装置によれば、リセットレベルの１回目サンプリング信号は、第１のディジタル差分回路をパススルーして第１の記憶回路に格納される。第２のディジタル差分回路は、Ａ／Ｄ変換回路から順に提供されるディジタル変換値と第１の記憶回路からの信号との差分信号を生成し該差分信号を第２の記憶回路に提供するので、リセットレベルの２回目以降のサンプリング値の各々と第１回サンプリング信号との差分が、第３のディジタル差分回路をパススルーして第２の記憶回路に順に格納される。第１のディジタル差分回路は、第１の記憶回路に格納されたリセットレベルの１回目サンプリング信号と信号レベルの１回目サンプリング信号とのＲＳ差分を生成し、このＲＳ差分値は、第１の記憶回路に再格納される。第２のディジタル差分回路は、ＲＳ差分値と信号レベルの２回目以降のサンプリング値の各々との差分を生成し、第３のディジタル差分回路は、さらに、この差分信号と第２の記憶回路の出力から順に選択的に提供される信号との差分を生成する。この差分信号は、対応する第２の記憶回路に再格納される。このアナログ・ディジタル変換器によって、リセットノイズのキャンセルのためにリセットレベルと信号レベルとの差分が生成され、また複数回のサンプリング値は、第１回サンプリング信号と、第２回目以降のサンプリング値の各々と第１回サンプリング信号との差分として格納される。

アナログ・ディジタル変換器として、巡回型Ａ／Ｄ変換回路を用いることが好ましい。巡回型Ａ／Ｄ変換回路の回路規模はそれほど大きくなく、画素の近傍にアナログ・ディジタル変換器を配置できる。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、画素からの信号を受けており該信号に処理を施すアナログ処理回路と、アナログ処理回路によって処理された信号を受けるＡ／Ｄ変換回路とを含み、アナログ処理回路は、画素から提供され第１回サンプリング信号のためのサンプル／ホールド（Ｓ／Ｈ）回路と、画素から提供され第２回サンプリング以降のサンプリング信号の各々とＳ／Ｈ回路に保持された信号との差分信号を生成するアナログ差分回路とを含むことができる。この撮像装置では、Ａ／Ｄ変換に先だって、第１回サンプリング信号をＳ／Ｈ回路に保持すると共に、この第１回サンプリング信号と第２回目以降のサンプリング信号とのアナログ差分が生成される。また、本発明に係る撮像装置では、アナログ・ディジタル変換器は積分型Ａ／Ｄ変換回路を有することが好ましい。この撮像装置では、第１回サンプリング信号はフルレベルスケールにわたって積分方式のＡ／Ｄを行うけれども、第２回目以降のサンプリングについてはアナログ差分値をＡ／Ｄ変換するので、積分型Ａ／Ｄ変換回路によって変換時間を短縮できる。

本発明に係る撮像装置では、アナログ・ディジタル変換器は、複数のサンプリングに対応しておりＡ／Ｄ変換器からのディジタル変換値を格納するための複数のディジタル記憶回路を更に含むことができる。この撮像装置によれば、ディジタル記憶回路は、フルレベルスケールのディジタル変換値と、Ｍ−１個の差分値のディジタル変換値とを格納する。

以上説明したように、本発明によれば、撮像装置およびＣＭＯＳイメージセンサが提供される。この撮像装置によれば、ランダムテレグラフノイズが低減される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、本発明の撮像装置およびＣＭＯＳイメージセンサの実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１（ａ）は、本発明の実施の形態に係る撮像装置およびイメージセンサデバイスのブロックを概略的に示す図面である。図１（ｂ）は一回の読み出し期間Ｔ_ＲＥＡＤのタイミングチャートを示す図面である。図２に示されるように、ランダムテレグラフノイズは、様々なパターンを示す。図３（ａ）および図３（ｂ）は、典型的なランダムテレグラフノイズの測定値とそのヒストグラムとを示す図面である。この画素（Ｐｉｘｅｌ＃００７）では、全体的に見て、２つのピークが観測される。図３（ｃ）および図３（ｄ）は、詳細にランダムテレグラフノイズを測定した結果であり、それぞれ、画素のリセットレベルおよび信号レベルの変化の様子と複数回のサンプリングによるヒストグラムを示す。「Ｃｅｎｔｅｒ」は、全てのサンプリング値にわたる平均値を示す。全体的に見て、２つのピークが観測されており、各ピークには「○」が描かれている。いずれにしても、ランダムテレグラフノイズの大きさは、非常に小さく、１０^−４ボルト程度に大きさである。これらの図面から理解されるように、ランダムテレグラフノイズによる分布は、ガウス関数により示されるような単一ピークを有するものではなく、その補正は単純には行えない。このため、ヒストグラムを用いることが有効である。

図１（ａ）を参照すると、撮像装置１１では、画素１３は、トランジスタＭ１を介して、フォトダイオードＰＤに受けた光Ｌに対応した電気信号Ｓ_Ｌを提供する。フォトダイオードＰＤとして、例えば埋め込みフォトダイオードを使用できる。アナログ・ディジタル変換器１５は、画素１３から信号Ｓ_Ｌの読み出しを行うためのものである。このため、アナログ・ディジタル変換器１５は、受けたアナログ信号の複数回のサンプリングを行うと共に、サンプリングに対応する複数のディジタル信号を生成する。このアナログ・ディジタル変換器１５は、単一の光学サンプリングＬに対応した電気信号Ｓ_Ｌの複数回のサンプリングを行って、引き続く説明から理解されるように、ランダムテレグラフノイズを低減するためのディジタル値の列を提供する。この撮像装置１１では、画素からの単一の読み出しアナログ信号に複数回のサンプリングを行って、これらのサンプリング値を用いて、いわゆるヒストグラムのための計数値Ｓ_ＨＩＳを生成する。このために、アナログ・ディジタル変換器１５は、複数回のサンプリングに対応した複数のディジタル信号を生成する。

ヒストグラム回路１７は、アナログ・ディジタル変換器１５からのディジタル信号を受ける。ヒストグラム回路１７は、ヒストグラムのための計数値Ｓ_ＨＩＳを生成するために、アナログ・ディジタル変換器１５の出力ディジタル値の範囲の少なくとも一部分を区分した複数の出力セグメントを用いる。出力セグメントは、例えば図３に示されたヒストグラムの電圧軸における度数の一つ分に対応すると考えられる。ヒストグラム回路１７の出力セグメントは、出力ディジタル値の大きさに関連づけて番地付けている。ヒストグラム回路１７は、アナログ・ディジタル変換器１５からのディジタル信号を分類すると共に出力セグメント毎のディジタル値の出現頻度を計数して、ヒストグラムのための計数値Ｓ_ＨＩＳを生成する。

図１（ｂ）を参照すると、ＣＭＯＳイメージセンサ用の画素が示される。画素１３では、ソースフォロア（ＳＦ）トランジスタＭ１は、浮遊半導体領域ＦＤに接続されたゲートを有し、浮遊半導体領域ＦＤの信号を増幅してカラム線に信号Ｓ_Ｌを提供する。選択トランジスタＭ２は、信号Ｓ_Ｌのスイッチを行う。カラム線には、バイアスＶｂを受ける電流源トランジスタＭ_Ｃが接続されている。画素１３は、ＳＦトランジスタＭ１に直列に接続された選択トランジスタＭ２を含む。リセット信号Ｒに応答するリセットトランジスタＭ３を用いてリセット期間Ｔ_ＲＳに浮遊半導体領域ＦＤをリセットする。ＳＦトランジスタＭ１は、期間Ｔ_Ｒにリセットレベルを提供する。リセットの後に、フォトダイオードＰＤからの電荷は、転送信号ＴＸに応答する転送トランジスタＭ４を介して浮遊半導体領域ＦＤに移動する。ＳＦトランジスタＭ１は、期間Ｔ_Ｓに信号レベルを提供する。このように、画素１３はリセットレベルおよび信号レベルを提供するので、画素のリセットノイズをキャンセルできる。複数回のサンプリングは、図１（ｂ）に示されるように、リセットレベルのＭ回のサンプリング及び信号レベルのＭ回のサンプリングを含むことができる。

再び図１（ａ）を参照する。撮像装置１１では、信号生成回路１９は、計数値に応じて補正用信号Ｓ_{ＣＯＬＬＥＣＴ}を生成する。補正回路２１は、補正用信号Ｓ_{ＣＯＬＬＥＣＴ}用いて、アナログ・ディジタル変換器１５からの出力信号Ｓ_Ａ／Ｄを補正して、補正されたディジタル信号Ｓ_ＯＵＴを生成する。アナログ・ディジタル変換器からの出力信号Ｓ_Ａ／Ｄは、信号生成回路１９からの補正用信号Ｓ_{ＣＯＬＬＥＣＴ}を用いて補正回路２１によって補正されるので、画素１３の読み出し信号におけるランダムテレグラフノイズが低減される。

図４（ａ）は、一例のＣＭＯＳイメージセンサデバイスのブロックを示す。ＣＭＯＳイメージセンサデバイス３１は、行および列に配列された複数の画素１３を含む画素アレイ３３と、カラム線にそれぞれ接続された電流源トランジスタを含む負荷３５と、アレイ３３の行を選択する垂直スキャナ３７と、カラム線に接続されたアナログ・ディジタル変換器１５のアレイを含むアナログ・ディジタル変換器アレイ３９と、アレイ３９内の個々のアナログ・ディジタル変換器からの信号を受けるヒストグラム回路１７のアレイを含むディジタル信号処理回路４１とを含むことができる。このとき、信号生成回路１９および補正回路２１は、ＣＭＯＳイメージセンサデバイスの外側の装置（例えば、信号処理プロセッサ）で行われる。好ましくは、イメージセンサデバイスは、ヒストグラム回路１７からの計数値Ｓ_ＨＩＳの情報量をデータ圧縮して、計数値Ｓ_ＨＩＳに関する圧縮信号を生成するための計数値処理回路を備えることができる。計数値Ｓ_ＨＩＳの情報量が圧縮されるので、所望の場所に設置される信号生成回路１９および補正回路２１へ計数値情報が転送可能になる。これ故に、計数値情報の転送の後に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

或いは、ＣＭＯＳイメージセンサデバイス３１は、画素アレイ３３、負荷３５、およびアナログ・ディジタル変換器アレイ３９に加えて、信号生成回路１９および補正回路２１のアレイを含むノイズ処理回路４１を更に備えることができる。これらの集積により、読み出し信号をカラム毎の並列処理することにより、画素１３内のアンプが発生するノイズを低減した後に、補正されたディジタル信号を出力できる。アレイ３９は、アナログ信号処理回路３９ａ、Ａ／Ｄ変換回路３９ｂおよびディジタル信号処理回路３９ｃを含む。

図４（ｂ）は、ヒストグラム回路を用いて補正によるノイズ（ランダムテレグラフノイズ）の低減効果を示す図面であり、以下の方式における、測定したＲＴＮノイズの slow relaxation time に対するものである。シンボル「□」は、ＣＤＳ方式（Corrected DoubleSampling）におけるヒストグラム補正に結果を示し、ＣＤＳ（補正二重サンプリング）方式は、信号レベルとリセットレベルとの差分を生成した後に、ヒストグラムのための計数値を用いてノイズ補正を行う。シンボル「●」は、ＣＭＳＤＡ（CascadedMulti-Stage Distributed Amplifier）におけるヒストグラム補正に結果を示し、ＣＭＳＤＡ方式はリセットレベルに対する多数回のサンプルと加算、信号レベルに対する多数回のサンプルと 加算を行い、両者の差を求める処理である。シンボル「▼」は、ＨＢ−ＣＭＳＤＡ（Histgram-based CMSDA）におけるヒストグラム補正に結果を示し、Ａ／Ｄ変換されたデジタル値によるヒストグラムのための計数値を用いてノイズ補正を行う。ＨＢ−ＣＭＳＤＡは、例えば図７のブロック図に沿った処理により、信号レベルとリセットレベルの多数回の差に対するヒストグラムを求め、その中央値（メデイアン）付近のみを取り出して平均値処理を行う処理である。このＨＢ−ＣＭＳＤＡ方式の一例では、８個を超えるサンプリング回数では、ノイズ低減効果が明らかになる。また、１６個以上のサンプリング回数では、ノイズ低減効果が良好になる。３２個以上のサンプリング回数では、ノイズ低減効果が顕著に優れる。つまり、本実施の形態に示された撮像装置１１によれば、ランダムテレグラフノイズの低減が可能である。このグラフおよび以下の説明から理解されるように、ＨＢ−ＣＭＳＤＡ（中央値及び平均値を利用する処理）は、単なる平均値処理（ＣＭＳＤＡ）に比べて、より高いノイズの低減効果を有する。

図５は、撮像装置のアナログ・ディジタル変換器の例を示す図面である。図５（ａ）を参照すると、アナログ・ディジタル変換器１５ａは、アナログ・ディジタル変換回路２３と、多重サンプリングによりアナログ・ディジタル変換回路２３によって生成されたディジタル変換値を格納するディジタル処理回路２４と、プリアンプ２７とを含む。アナログ・ディジタル変換回路２３は、プリアンプ２７によって処理された信号を受ける。帯域を抑えた大きな利得のプリアンプ２７を用いることにより、低周波領域の増幅率を大きくしまた高周波領域における増幅率を小さくできるので、画素１３からの読み出し信号における高周波ノイズを低減できる。プリアンプ２７は、画素１３からの信号を受けており該信号における熱雑音を低減できる。例えば、プリアンプ２７は、演算増幅回路２７ａと、演算増幅回路２７ａの入力と出力との間に接続された帰還キャパシタ２７ｂと、演算増幅回路２７ａの入力と出力との間に接続されたリセットスイッチ２７ｃと、演算増幅回路２７ａの入力に接続され電気信号Ｓ_Ｌを受ける入力キャパシタ２７ｄと、演算増幅回路２７ａの出力に接続された負荷キャパシタ２７ｅとを含む。

図５（ｂ）を参照すると、ディジタル処理回路２４は、第１の記憶回路４５と、差分回路４７と、複数の第２の記憶回路４９ａ〜４９ｌとを含むことができる。第１の記憶回路４５は、Ａ／Ｄ変換回路２３から提供されＭ回のサンプリングのうちの第１回サンプリング信号Ｓ１を格納する。差分回路４７は、Ａ／Ｄ変換回路２３から提供され第２回サンプリング以降のサンプリング信号Ｓｎの各々と第１の記憶回路４５に格納された信号との差分信号を生成する。第２の記憶回路４９ａ〜４９ｌは、差分信号を格納する。第２回サンプリング以降のサンプリング信号の各々は、第１の記憶回路４５に格納された第１回サンプリング信号との差分を取られて、差分値は順に第２の記憶回路４９ａ〜４９ｌに格納される。ヒストグラム回路１７は差分信号に対応する計数値を生成し、該計数値に基づいた補正値を用いて、Ａ／Ｄ変換回路２３からのディジタル変換値を補正できる。

図５（ｃ）を参照すると、アナログ・ディジタル変換器１５ｂは、アナログ・ディジタル変換回路２３ａと、多重サンプリングによりアナログ・ディジタル変換回路２３によって生成されたディジタル変換値を格納するディジタル処理回路２５と、画素１３からの信号Ｓ_Ｌを受けており該信号Ｓ_Ｌに処理を施すアナログ処理回路２９とを含む。

アナログ処理回路２９は、サンプル／ホールド（Ｓ／Ｈ）回路２９ａと、アナログ差分回路２９ｂとを含む。Ｓ／Ｈ回路２９ａは、画素１３から提供され第１回サンプリング信号Ｓ１を格納する。アナログ差分回路２９ｂは、画素１３から提供され第２回サンプリング以降のサンプリング信号の各々とＳ／Ｈ回路２９ａに保持された信号との差分信号Ｓ_ＤＩＦＦを生成する。Ｓ／Ｈ回路２９ａとＡ／Ｄ変換回路２３ａとの間には、クロックφ１に応答するスイッチ２９ｃが接続されている。アナログ差分回路２９ｂとＡ／Ｄ変換回路２３ａとの間には、クロックφｎに応答するスイッチ２９ｄが接続されている。第１回サンプリング信号Ｓ１は、スイッチ２９ｃを介してＡ／Ｄ変換回路２３に提供される。差分信号Ｓ_ＤＩＦＦはスイッチ２９ｄを介してＡ／Ｄ変換回路２３ａに提供される。

図５（ｄ）を参照すると、記憶回路２５の一例が示されている。記憶回路２５は、第１回サンプリング信号Ｓ１および第２回サンプリング以降のサンプリング信号Ｓｍを順に格納するためにＭ個の記憶回路（例えば、レジスタ）２５ａ〜２５ｍを含む。記憶回路２５ａ〜２５ｍは、クロックφ_Ｌ１、φ_Ｌ２、φ_ＬＭに応じて、Ａ／Ｄ変換回路２３ａからのディジタル変換値を受ける。Ａ／Ｄ変換に先だって、第１回サンプリング信号Ｓ１をＳ／Ｈ回路２９に保持すると共に、第１回サンプリング信号Ｓ１と第２回目以降のサンプリング信号Ｓｍとのアナログ差分が生成される。

図６（ａ）は、積分型Ａ／Ｄ変換回路の一例を示す図面である。アナログ差分を生成する撮像装置１１では、アナログ・ディジタル変換器１５が積分型Ａ／Ｄ変換回路４０を有することが好ましい。積分型Ａ／Ｄ変換回路４０は、比較器４０ａと、比較器４０ａからの出力を受けるカウンタ４０ｂとを含む。比較器４０ａの一入力は、Ａ／Ｄ変換の対象となるアナログ信号を受ける。比較器４０ａの他入力は、ランプ信号生成回路４０ｃからのランプ信号を受ける。カウンタ４０ｂは、比較器４０ａからのラッチ信号を受けるまでクロック信号φｃを計数する。この計数値がＡ／Ｄ変換値を与える。

アナログ差分回路２９ｂからは、第１回サンプリング信号Ｓ１と第２回目以降のサンプリング信号Ｓｍとのアナログ差分が提供されるので、ランプ信号生成回路４０ｃは、図６（ｂ）に示されるフルスイングのランプ信号ＦＳと、部分スイングの複数のランプ信号ＰＳとの列からなるランプ信号を生成する。故に、第１回サンプリング信号はフルレベルスケールにわたって積分方式のＡ／Ｄ変換を行うけれども、第２回目以降のサンプリングについてはアナログ差分値をＡ／Ｄ変換するので、積分型Ａ／Ｄ変換によって変換時間を短縮できる。Ａ／Ｄ変換結果は、１つのフルレベルスケールのディジタル変換値とＭ−１個の差分値のディジタル変換値とからなり、ディジタル処理回路２５に格納される。

図６（ｃ）は、アナログ・ディジタル変換器の一例を示す図面である。アナログ・ディジタル変換器１５ｃは、Ａ／Ｄ変換回路２３ｂと、第１の記憶回路５１と、複数の第２の記憶回路５３と、第１〜第３のディジタル差分回路５５、５７、５９とを含むことができる。第１のディジタル差分回路５５は、Ａ／Ｄ変換回路２３ｂの出力からの信号と第１の記憶回路５１からの信号との差分信号を生成し該差分信号を第１の記憶回路５１に提供する。第２のディジタル差分回路５７は、Ａ／Ｄ変換回路２３ｂの出力からの信号と第１の記憶回路５１からの信号との差分信号を生成し該差分信号を第２の記憶回路５３に提供する。第３のディジタル差分回路５９は、複数の第２の記憶回路５３の出力から順にスイッチＳＷ_２〜ＳＷ_Ｍを介して選択的に提供される信号と第２のディジタル差分回路５７からの信号との差分を生成し該差分信号を複数の第２の記憶回路５３のうちの対応する第２の記憶回路５３に提供する。

このアナログ・ディジタル変換器１５ｂによれば、リセットレベルの１回目サンプリング信号は、第１のディジタル差分回路５３をパススルーして第１の記憶回路５１に格納される。第２のディジタル差分回路５７は、Ａ／Ｄ変換回路２３ｂから順に提供されるディジタル変換値と第１の記憶回路５１からの信号との差分信号を生成し該差分信号を第２の記憶回路５３に提供するので、リセットレベルの２回目以降のサンプリング値の各々と第１回サンプリング信号との差分が、第３のディジタル差分回路５９をパススルーして第２の記憶回路５３に順に格納される。第１のディジタル差分回路５５は、第１の記憶回路５１に格納されたリセットレベルの１回目サンプリング信号と信号レベルの１回目サンプリング信号とのＲＳ差分を生成し、ＲＳ差分値は、第１の記憶回路５１に格納される。第２のディジタル差分回路５７は、ＲＳ差分値と信号レベルの２回目以降のサンプリング値の各々との差分を生成し、第３のディジタル差分回路５９は、さらに、この差分信号と第２の記憶回路５３の出力から選択的に提供されるリセットレベル差分信号との再差分を生成する。再差分信号は、対応する第２の記憶回路５３に格納される。このアナログ・ディジタル変換器１５ｂによって、リセットノイズのキャンセルのためにリセットレベルと信号レベルとの差分が生成される。残りのサンプリング値は、第１回サンプリング信号と、第２回目以降のサンプリング値の各々との差分として格納される。

図１（ｂ）に示された参照符合を用いて、Ｍ回のリセットレベルサンプリングとＭ回の信号レベルサンプリングのキャンセルについて説明する。例えば、信号レベルサンプリング１_Ｓ、２_Ｓ、・・・Ｍ_Ｓは、それぞれ、リセットレベルサンプリングＭ_Ｒ・・・２_Ｒ、１_Ｒとキャンセルさせることが好ましい。或いは、信号レベルサンプリング１_Ｓ、２_Ｓ・・・Ｍ_Ｓは、それぞれ、リセットレベルサンプリング１_Ｒ、２_Ｒ・・・Ｍ_Ｒとキャンセルさせることが好ましい。これらの対応付けは、レジスタへのラッチパルスを制御することによってキャンセル対象の信号を格納するレジスタの選択により実現される。この対応付けは必要に応じて変更されることができる。

アナログ・ディジタル変換器１５ａ、１５ｂは、Ａ／Ｄ変換回路２３ｂとして巡回型Ａ／Ｄ変換回路を用いることが好ましい。巡回型Ａ／Ｄ変換回路の回路規模はそれほど大きくなく、画素の近傍にアナログ・ディジタル変換器を配置することに好適である。

図７（ａ）は、信号生成回路の一例を示す図面である。信号生成回路１９ａは、計数値が非ゼロである出力セグメントのうち出力セグメントの番地付けにおける最大番地および最小番地の出力セグメントを検出して、ヒストグラムにおけるメジアン（中央値）に対応するメジアン信号を補正用信号として生成することが好ましい。補正回路２１ａは、この補正用信号を変換器１５からの変換値に演算（加算或いは減算）する。

ランダムテレグラフノイズはガウス分布等に従わないので、単なる平均値を用いてはランダムテレグラフノイズの影響を適切に補正できない。メジアン信号を用いてアナログ・ディジタル変換器からの出力信号を補正することにより、ランダムテレグラフノイズによるの影響を低減できる。画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

図７（ｂ）は、信号生成回路の一例を示す図面である。信号生成回路１９ｂは、第１演算部２０ａおよび第２演算部２０ｂを含むことが好ましい。第１演算部２０ａは、計数値が非ゼロである出力セグメントのうち出力セグメントの番地付けにおける最大番地および最小番地の出力セグメントを検出して、ヒストグラムにおけるメジアンに対応するメジアン信号を生成する。また、第２演算部２０ｂは、出力セグメントの番地付けにおいてメジアン信号に対応するメジアン出力セグメントから所定の範囲内の出力セグメントの番地の平均値に対応する信号を補正用信号として生成する。補正回路２１ｂは、この補正用信号を変換器１５ｂからの変換値に演算（加算或いは減算）する。所定の範囲を示す信号は、第３演算部２０ｃによって提供される。この信号は、中央値付近で選択されたヒストグラム分布が１つの山（ピーク）だけを含むように決定されることが望ましい。

所定の範囲内の出力セグメントの番地の平均値から補正用信号によりアナログ・ディジタル変換器からの出力信号を補正する。このため、中央値から極端に離れた番地からのノイズの影響を除くことができる。これ故に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。

図８は、ヒストグラム回路の一例を示す図面である。ヒストグラム回路１７は、アナログ・ディジタル変換器１５からのディジタル変換値を受けるデコーダ６１含む。デコーダ６１の出力（−Ｎ_ＭＡＸ〜＋Ｎ_ＭＡＸ）の各々は、番地付けられたカウンタ６３が接続されている。番地づけられたカウンタ６３は、入力に受けたイベントの数を計数する。カウンタ６３の数は、出力セグメントの数（例えば２×Ｎ_ＭＡＸ＋１）に対応している。出力セグメントの電圧幅（ヒストグラムの度数幅）は、ディジタル変換値のＬＳＢまたはビット長の大きさに依る。アナログ・ディジタル変換器１５からのディジタル変換値が直接にデコーダ６１に提供されるとき、出力セグメントの電圧幅はディジタル変換値のＬＳＢである。各カウンタ６３の出力は、フラグ回路６５と、マルチプレサ６７とに接続されている。マルチプレサ６７は、番地付けのためのアドレズＡｄｄ（アドレズＡｄｄの値はデコーダ６１の入力値に対応する）に応答して、カウンタ６３の計数値を提供する。フラグ回路６５の出力Ｃ（ｉ）は、
カウンタ６３の計数値がゼロのとき、Ｃ（ｉ）＝０、
カウンタ６３の計数値が非ゼロのとき、Ｃ（ｉ）＝１
を提供する（ｉ＝−Ｎ_ＭＡＸ〜＋Ｎ_ＭＡＸ）。フラグ回路６５の出力信号Ｃ（ｉ）は、信号生成回路１９ａ、２０ａに提供され、信号生成回路１９ａ、２０ａは、出力信号Ｃ（−Ｎ_ｉ）を受ける最大番地回路６９ａおよび最小番地回路６９ｂを含む。最大番地回路６９ａおよび最小番地回路６９ｂは、それぞれ、最大番地および最小番地に対応する値Ｎ_Ｈ、Ｎ_Ｌを生成する。メジアン回路６９ｃは、値Ｎ_Ｈ、Ｎ_Ｌからメジアン値に対応する信号Ｎ_Ｍ＝（Ｎ_Ｈ＋Ｎ_Ｌ）／２を生成する。信号Ｎ_Ｍは、例えば、信号Ｎ_Ｈおよび信号Ｎ_Ｌの加算と、この加算値のビットシフトとにより実現される。

図９は、最大番地回路６９ａおよび最小番地回路６９ｂの一例を示す図面である。図９（ａ）を参照すると、最小番地回路６９ｂは、複数の論理和７１ａ、７１ｂ、７１ｃ、７１ｄと、エンコーダ７３とを含む。エンコーダ７３は、最小アドレスに対応するＣ（−Ｎ_ＭＡＸ）と、全ての論理和７１ａ、７１ｂ、７１ｃ、７１ｄの出力値を受ける。論理和７１ａは、最小アドレスＣ（−Ｎ_ＭＡＸ）及び次に大きいアドレズＣ（−Ｎ_ＭＡＸ＋１）を受ける。論理和７１ｂは、論理和７１ａの出力値と次に大きいアドレズＣ（−Ｎ_ＭＡＸ＋２）を受ける。論理和７１ｄは、前段の論理和の出力値と最大アドレズＣ（Ｎ_ＭＡＸ）を受ける。この回路は、アドレズ番地の小さい方から順にカウンタの計数値の非ゼロを調べる。

図９（ｂ）を参照すると、最大番地回路６９ａは、複数の論理和７５ａ、７５ｂ、７５ｃ、７５ｄと、エンコーダ７７とを含む。エンコーダ７７は、最大アドレスに対応するＣ（＋Ｎ_ＭＡＸ）と、全ての論理和７５ａ、７５ｂ、７５ｃ、７５ｄの出力値を受ける。論理和７３ａは、最大アドレスＣ（＋Ｎ_ＭＡＸ）及び次に小さいアドレズＣ（＋Ｎ_ＭＡＸ−１）を受ける。論理和７５ｂは、論理和７５ａの出力値と次に小さいアドレズＣ（＋Ｎ_ＭＡＸ−２）を受ける。論理和７５ｄは、前段の論理和の出力値と最大アドレズＣ（−Ｎ_ＭＡＸ）を受ける。この回路は、アドレズ番地の大きい方から順にカウンタの計数値を調べる。

図１０は、ヒストグラム回路１７によって生成された計数値をヒストグラムとして描いた図面である。図１０は、リセットレベルと信号レベルとの差分のヒストグラムであり、３つのピークを有する。最大番地回路６９ａおよび最小番地回路６９ｂから値Ｎ_Ｈ、Ｎ_Ｌが提供される。第２演算部２０ｂは、マルチプレサ６７を通してカウンタ６３の計数値Ｈｉを受ける。第２演算部２０ｂは、出力セグメントの番地付けを基にメジアン信号Ｎ_Ｍに対応するメジアン出力セグメントから所定の範囲（Ｎ_Ｍ−Ｎ_Ａ〜Ｎ_Ｍ＋Ｎ_Ａ）内の出力セグメントの番地の平均値Ｙ_ＡＶＧに対応する信号を補正用信号として生成する。この演算により、極端に大きい或いは極端に小さいサンプリング値は除かれる。これ故に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。また、ヒストグラムの中央部分の度数の平均化により熱雑音の影響も低減される。

図１１は、イメージセンサデバイスの一例を示す図面である。図１１（ａ）に示されるように、イメージセンサデバイス１０は、ヒストグラム回路１７からの計数値Ｓ_ＨＩＳの情報量をデータ圧縮して、計数値Ｓ_ＨＩＳに関する圧縮信号を生成するための圧縮回路１８を備えることができる。計数値Ｓ_ＨＩＳの情報量が圧縮されるので、別の装置に設置される信号生成回路１９および補正回路２１へ計数値情報が転送可能になる。これ故に、計数値情報の転送の後に、画素の読み出し信号におけるランダムテレグラフノイズが低減され、また低ノイズの撮像装置が提供される。圧縮回路１８として様々な構成があるが、図１１（ｂ）に示されるように、比較的簡単な構成としてルックアップテーブルＬＵＴを用いることができる。ルックアップテーブルＬＵＴは、カウンタ６３の計数値がコードに対応付けられている。このようなコード化によれば、出力すべき情報量が低減される。この回路によれば、多数のサンプリング値からヒストグラムを作り、そのヒストグラムを符号化して情報量を減らすと共に、外部に出力した後に補正を行う。或いは、水平スキャン後にノイズ低減処理を行い、最終的に補正を行う。

ノイズ除去のために、リセットレベルの一連のサンプリングに関するヒストグラムと信号レベルの一連のサンプリングに関するヒストグラムとを別々に作成してもよい。図１２は、撮像装置１１ｂを示す図面である。撮像装置１１ｂでは、ヒストグラム回路１７は、リセットレベルの複数回のサンプリングの信号から第１の計数値Ｈ_Ｒを生成すると共に、信号レベルの複数回のサンプリングの信号から第２の計数値Ｈ_Ｓを生成できる。レジスタ９３とディジタル差分回路９３を用いて、第１サンプリング値と第２回目以降のサンプリング値との差分を生成できる。この差分信号がヒストグラム回路１７に提供される。

撮像装置１１ｂの信号生成回路１９ｃは、それぞれ、第１及び第２の計数値Ｈ_ｉ（Ｒ）、Ｈ_ｉ（Ｓ）に応じて第１及び第２の補正用信号Ｓ_ＣＲ、Ｓ_ＣＳを生成される。第１及び第２の補正用信号Ｓ_ＣＲ、Ｓ_ＣＳはレジスタ８９ａ、８９ｂに格納される。差分回路８１が、第１および第２の補正信号Ｓ_ＣＲ、Ｓ_ＣＳの差信号を補正用信号Ｓ_{ＣＯＬＬＥＣＴ}として生成する。

撮像装置１１ｂの補正回路２１ｃは、リセットレベルに対応したアナログ・ディジタル変換器からの第１の出力信号Ｓ_ＯＵＴ（Ｒ）を格納するレジスタ回路８５ａと、信号レベルに対応したアナログ・ディジタル変換器からの第２の出力信号Ｓ_ＯＵＴ（Ｓ）を格納するレジスタ回路８５ｂとを含む。なお、レジスタ回路８５ｂは、レジスタ９３によって代用される。第１の出力信号Ｓ_ＯＵＴ（Ｒ）と第２の出力信号Ｓ_ＯＵＴ（Ｓ）との差信号を差分回路８３が生成すると共に、補正用信号を用いて該差信号を補正器８７が補正する

図１３の回路により、第１の補正用信号Ｓ_ＣＲが生成された後に、第２の補正用信号Ｓ_ＣＳが生成される。ヒストグラム回路１７は、差分信号に基づいてリセットレベルのためのヒストグラムＨ_ｉ（Ｒ）を生成した後に、差分信号に基づいて信号レベルのためのヒストグラムＨ_ｉ（Ｓ）を生成する。ヒストグラムＨ_ｉ（Ｒ）、Ｈ_ｉ（Ｓ）は、図１３に示されるように、例えば２つのピークを有する。ヒストグラムＨ_ｉ（Ｒ）に対して、第１演算部２０ａが、最大番地Ｎ_Ｈ ^（Ｒ）、最小番地Ｎ_Ｌ ^（Ｒ）、中央値Ｎ_Ｍ ^（Ｒ）を生成した後に、ヒストグラムＨ_ｉ（Ｓ）に対して最大番地Ｎ_Ｈ ^（Ｓ）、最小番地Ｎ_Ｌ ^（Ｓ）、中央値Ｎ_Ｍ ^（Ｓ）を生成する。

演算回路９１（９１ａ、９１ｂ）は、計数値（以下、ヒストグラムとも記載する）Ｈ_ｉ（Ｒ）、Ｈ_ｉ（Ｓ）を順に処理する。中央値を境にして各ヒストグラムを２つの部分に分けて、それぞれの部分において計数値の部分和Ｓ_Ｌ、Ｓ_Ｈを求める。平均値計算回路９３は、部分和Ｓ_Ｌ、Ｓ_Ｈを比較すると共に、いずれか一方の半部分（例えば、大きい半部分）を選択する。リセットレベル及び信号レベルの一方のヒストグラムにおいて選択した半部分を他方でも選択する。つまり、大きい半部分（Ｓ_Ｌ又はＳ_Ｈ）に対するアドレズの平均値Ｙ_Ｄ ^（Ｒ）、Ｙ_Ｄ ^（Ｓ）を求める。この半部分に対するアドレス平均値を用いるディジタル変換値の補正によってランダムテレグラフノイズを低減できる。この撮像装置によれば、リセットレベル及び信号レベルについてそれぞれの計数値（ヒストグラム）を用いて、個々の計数値に対する第１及び第２の補正信号から差信号を生成すると共に、この差信号を用いてリセットレベルの出力信号と信号レベルの出力信号の差信号を補正できる。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、本実施の形態に係る撮像装置およびイメージセンサデバイスを概略的に示す図面である。 図２は、ランダムテレグラフノイズ（ＲＴＮ）の測定値を示す図面である。 図３は、典型的なＲＴＮの測定値とそのヒストグラムとを示す図面である。 図４は、一例のＣＭＯＳイメージセンサデバイスのブロックおよびヒストグラム回路による補正によるＲＴＮ低減効果を示す図面である。 図５は、アナログ・ディジタル変換器の例を示す図面である。 図６は、積分型Ａ／Ｄ変換回路及びアナログ・ディジタル変換器の一例を示す図面である。 図７は、信号生成回路の一例を示す図面である。 図８は、ヒストグラム回路の一例を示す図面である。 図９は、最大番地回路および最小番地回路の一例を示す図面である。 図１０は、ヒストグラム回路によって生成された計数値をヒストグラムとして描いた図面である。 図１１は、イメージセンサデバイスの一例を示す図面である。 図１２は、撮像装置を示す図面である。 図１３は、リセットレベルの一連のサンプリングに関するヒストグラムと信号レベルの一連のサンプリングに関するヒストグラムとを別々に作成する回路図である。

符号の説明

１１…撮像装置、１３…画素、Ｍ１…トランジスタ、ＰＤ…フォトダイオード、１５…アナログ・ディジタル変換器、１７…ヒストグラム回路、１９…信号生成回路、２１…補正回路、３１…ＣＭＯＳイメージセンサデバイス、３３…画素アレイ、３５…負荷、３７…垂直スキャナ、３９…アナログ・ディジタル変換器アレイ、４１…ディジタル信号処理回路、４３…ノイズ処理回路

Claims (14)

1. 受けた光に対応した電気信号をトランジスタを介して提供する画素と、
   受けたアナログ信号の複数回のサンプリングを行い、前記サンプリングに対応する複数のディジタル信号を生成すると共に、前記画素から読み出しを行うためのアナログ・ディジタル変換器と、
   前記アナログ・ディジタル変換器の出力ディジタル値の範囲の少なくとも一部分を区分すると共に前記出力ディジタル値に関連づけて番地付けた複数の出力セグメントにおける前記出力ディジタル値の出現頻度を計数して、ヒストグラムのための計数値を生成するためのヒストグラム回路と、
   前記計数値に応じて補正用信号を生成するための信号生成回路と、
   前記補正用信号を用いて、前記画素の読み出し信号に対応する前記アナログ・ディジタル変換器からの出力信号を補正する補正回路とを備える、ことを特徴とする撮像装置。
2. 前記信号生成回路は、前記出力セグメントのうち前記計数値が非ゼロである出力セグメントから前記番地付けにおける最大番地および最小番地の出力セグメントを検出して、前記ヒストグラムにおけるメジアンに対応するメジアン信号を前記補正用信号として生成する、ことを特徴とする請求項１に記載された撮像装置。
3. 前記信号生成回路は、前記出力セグメントのうち前記計数値が非ゼロである出力セグメントから前記番地付けにおける最大番地および最小番地の出力セグメントを検出して、前記ヒストグラムにおけるメジアンに対応するメジアン信号を生成し、
   前記信号生成回路は、前記出力セグメントの番地付けで前記メジアン信号に対応するメジアン出力セグメントを含む部分的な範囲内の出力セグメントの番地の平均値に対応する信号を前記補正用信号として生成する、ことを特徴とする請求項１に記載に記載された撮像装置。
4. 受けた光に対応した電気信号をトランジスタを介して提供する画素と、
   受けたアナログ信号の複数回のサンプリングを行い、前記サンプリングに対応する複数のディジタル信号を生成すると共に、前記画素から読み出しを行うためのアナログ・ディジタル変換器と、
   前記アナログ・ディジタル変換器の出力ディジタル値の範囲の少なくとも一部分を区分すると共に前記出力ディジタル値の大きさで番地付けた複数の出力セグメントにおける前記出力ディジタル値の出現頻度を計数して、ヒストグラムのための計数値を生成するためのヒストグラム回路と、
   前記計数値の情報量をデータ圧縮して、前記計数値に関する圧縮信号を生成するための圧縮回路とを備える、ことを特徴とする撮像装置。
5. 前記アナログ・ディジタル変換器は、前記画素からの信号を受けるプリアンプと、前記プリアンプによって処理された信号を受けるＡ／Ｄ変換回路とを含む、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された撮像装置。
6. 前記画素は、リセットレベルおよび信号レベルを提供し、
   前記複数回のサンプリングは、前記リセットレベルの複数回のサンプリングおよび前記信号レベルの複数回のサンプリングを含む、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された撮像装置。
7. 前記アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、前記リセットレベルのためのサンプリングに対応する前記Ａ／Ｄ変換回路からのディジタル変換値を格納する複数の記憶回路と、前記信号レベルのためのサンプリングに対応する前記Ａ／Ｄ変換回路からのディジタル変換値の各々と前記記憶回路に格納され前記リセットレベルの対応するディジタル変換値との差信号を生成する差分回路とを備え、
   該差信号は前記記憶回路の一つに格納される、ことを特徴とする請求項６に記載された撮像装置。
8. 前記ヒストグラム回路は、前記リセットレベルの前記複数回のサンプリンの信号から第１の計数値を生成すると共に、前記信号レベルの複数回のサンプリングの信号から第２の計数値を生成し、
   前記信号生成回路は、前記第１および第２の計数値に応じて第１および第２の補正用信号をそれぞれ生成すると共に、前記第１の補正用信号と前記第２の補正用信号との差信号を前記補正用信号として生成し、
   前記補正回路は、前記リセットレベルに対応した前記アナログ・ディジタル変換器からの第１の出力信号と前記信号レベルに対応した前記アナログ・ディジタル変換器からの第２の出力信号との差信号を生成すると共に、前記補正用信号を用いて該差信号を補正する、ことを特徴とする請求項６に記載された撮像装置。
9. 前記アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から提供された第１回サンプリング信号を格納するための第１の記憶回路と、前記Ａ／Ｄ変換回路から提供された第２回〜第Ｍ回サンプリング信号の各々と前記第１の記憶回路に格納された信号との差分信号を生成する差分回路と、前記差分信号を格納するための複数の第２の記憶回路とを含む、ことを特徴とする請求項１〜請求項６および請求項８のいずれか一項に記載された撮像装置。
10. 前記アナログ・ディジタル変換器は、Ａ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から提供された第１回サンプリング信号を格納するための第１の記憶回路と、複数の第２の記憶回路と、第１〜第３のディジタル差分回路とを含み、
    前記第１のディジタル差分回路は、前記Ａ／Ｄ変換回路の出力からの信号と前記第１の記憶回路からの信号との差分信号を生成し該差分信号を前記第１の記憶回路に提供し、
    前記第２のディジタル差分回路は、前記Ａ／Ｄ変換回路の出力からの信号と前記第１の記憶回路からの信号との差分信号を生成し該差分信号を前記第２の記憶回路に提供し、
    前記第３のディジタル差分回路は、前記複数の第２の記憶回路の出力から順に選択的に提供される信号と前記第２のディジタル差分回路からの信号との差分を生成し該差分信号を前記複数の第２の記憶回路のうちの対応する第２の記憶回路に提供する、ことを特徴とする請求項１〜請求項６および請求項９のいずれか一項に記載された撮像装置。
11. 前記アナログ・ディジタル変換器は巡回型Ａ／Ｄ変換回路を有する、ことを特徴とする請求項１〜請求項１０のいずれか一項に記載された撮像装置。
12. 前記アナログ・ディジタル変換器は、前記画素からの信号を受けており該信号に処理を施すアナログ処理回路と、前記アナログ処理回路によって処理された信号を受けるＡ／Ｄ変換回路とを含み、
    前記アナログ処理回路は、前記画素から提供され第１回サンプリング信号のためのＳ／Ｈ回路と、前記画素から提供され第２回サンプリング以降のサンプリング信号の各々と前記Ｓ／Ｈ回路に保持された信号との差分信号を生成するアナログ差分回路とを含む、ことを特徴とする請求項１〜請求項１０のいずれか一項に記載された撮像装置。
13. 前記アナログ・ディジタル変換器は積分型Ａ／Ｄ変換回路を有する、ことを特徴とする請求項１２に記載された撮像装置。
14. 受けた光に対応した電気信号をトランジスタを介して提供する画素と、
    受けたアナログ信号の複数回のサンプリングを行い、前記サンプリングに対応する複数のディジタル信号を生成すると共に、前記画素から読み出しを行うためのアナログ・ディジタル変換器と、
    前記アナログ・ディジタル変換器の出力ディジタル値の範囲の少なくとも一部分を区分しており前記出力ディジタル値の大きさで番地付けた複数の出力セグメントにおける前記出力セグメントの出現頻度を計数して、ヒストグラムのための計数値を生成するためのヒストグラム回路と
    を備える、ことを特徴とするイメージセンサデバイス。

Images