KR100985508B1

KR100985508B1 - 이미지 센서 및 전자 정보 기기

Info

Publication number: KR100985508B1
Application number: KR1020080045668A
Authority: KR
Inventors: 신지 핫토리
Original assignee: 샤프 가부시키가이샤
Priority date: 2007-05-16
Filing date: 2008-05-16
Publication date: 2010-10-05
Also published as: CN101309369B; US7978244B2; US20080284891A1; JP4385059B2; CN101309369A; JP2008288815A; KR20080101788A

Abstract

이미지 센서가 개시된다. 상기 이미지 센서는 행렬로 배열되는 복수의 화소를 구비하고, 각 화소의 기준 전압인 리셋 전압과 각 화소에서의 광전 변환에 의해 발생되는 신호 전압의 차이 전압에 의거해서 각 화소의 화소 신호를 검출하며, 각 화소열에 배치되어 대응하는 화소열의 화소로부터 리셋 전압과 신호 전압이 판독되는 복수의 판독선; 및 상기 각 판독선에 제공되고, 상기 리셋 전압을 화소로부터 판독할 때 화소로부터 제 1 리셋 전류가 상기 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 제 2 리셋 전류의 합이 일정해지도록 상기 판독선에 공급하는 리셋 전류 공급부를 포함한다.

이미지 센서, 화소, 판독선, 리셋 전류 공급부, 전자 정보 기기

Description

이미지 센서 및 전자 정보 기기{AN IMAGE SENSOR AND AN ELECTRONIC INFORMATION DEVICE}

본 정규 출원은 2007년 5월 16일자로 출원된 일본 특허 출원 2007-131071호에 대한 35 U.S.C. §119(a) 하의 우선권을 주장하며, 그 내용은 여기에 참조문헌으로 포함되어 있다.

본 발명은 이미지 센서 및 전자 정보 기기에 관한 것이고, 특히, 태양광 등의 국소적으로 밝은 화상의 화질 향상에 관한 것이다. 본 발명은 비디오 카메라, 디지털 카메라 등의 전자식 촬상 장치에 사용되는 CM0S 이미지 센서 등의 화소 판독 회로에 적용될 수 있다.

도 8은 종래의 이미지 센서를 설명하는 도면이다. 이 도면은 이미지 센서에 있어서의 1개의 화소와, 상기 화소로부터 판독된 신호 값을 유지하는 회로를 나타내고 있다. 도 9는 종래의 이미지 센서의 동작을 설명하는 타이밍 차트이다.

종래의 이미지 센서(20)를 구성하는 화소(200)는, 도 8에 나타낸 바와 같이, 예를 들면, 광을 전자로 변환하는 광전 변환 소자인 포토다이오드(PD)와, 그 캐소드 전위를 리셋 전압에 리셋하는 리셋 트랜지스터(M1)와, 포토다이오드(PD)에서 발 생된 광전 변환 신호를 증폭해서 화소 전압으로서 판독하는 판독 트랜지스터(M2)와, 화소를 선택하는 선택 트랜지스터(M3)를 포함하고 있다.

이미지 센서에서는 이러한 화소(200)가 행렬로 복수 배열되어 있고, 각 화소열마다 판독선(202)이 배치되어 있다. 각 판독선(202)에는 1개의 화소열의 모든 화소가 접속되고, 또한 각 판독선(202)은 1개의 정전류원(203)에 접속되어 있다.

더욱이, 각 판독선(202)에는 샘플 홀드 회로(210)가 접속되어 있고, 상기 샘플 홀드 회로(210)는 포토다이오드의 캐소드 전위에 대응하는 판독선(202)에 판독된 화소 전압을 유지한다.

상기 캐소드 전위에는 리셋 시에 리셋 노이즈가 중첩된다. 이 리셋 노이즈는 화소내의 트랜지스터 특성의 분산 및 기생 용량의 분산에 의존하므로 화소마다 다르다. 여기서, 이 리셋 노이즈를 제거하기 위해서 샘플 홀드 회로(210)에는 상관 이중 샘플링 회로가 이용되고 있다. 이 상관 이중 샘플링 회로는 각 화소의 기준 전압인 리셋 전압과, 각 화소에서의 광전 변환에 의해 발생되는 화소 전압을 각각 유지하고, 이들의 전압의 차이 전압에 의거해서 각 화소의 화소 신호를 검출하는 것이다.

다음에, 동작이 설명된다.

우선, 화소 선택 신호(SEL)가 H레벨이 되면 선택 트랜지스터(M3)가 온되어 소정의 화소(200)가 선택된다.

그 후, 제 1 리셋 동작이 리셋 기간(T1)에 행하여진다. 즉, 리셋(RST) 신호가 H레벨이 되어 리셋 트랜지스터(M1)가 온됨으로써 판독 트랜지스터(M2)의 게이트 가 이 리셋 전압에 의해 충전되어 상기 판독 트랜지스터(M2)가 온되고, 판독선(202)은 리셋 전위가 된다. 엄밀히 말하면, 리셋 전위(즉, 리셋 트랜지스터가 온될 시의 판독 트랜지스터의 게이트 전위)는 전원 전위(VD)보다 리셋 트랜지스터(M1)의 스레쉬홀드 전압의 양만큼 낮은 전위이지만, 화소의 동작 설명에 있어서 특히 이들의 구별을 필요로 하지 않는 개소에서는 리셋 전위도 VD 전압으로 언급된다.

그 후의 적분 기간(T2)에서는 RST 신호가 L레벨이 되고, 리셋 트랜지스터가 오프된다. 따라서, 판독 트랜지스터(M2)의 게이트(201)의 전위는 포토다이오드(PD)에서 발생되는 전하에 의해 점차 저하되고, 판독선(202)에 판독되는 화소 전압도 점차 저하된다.

상관 이중 샘플링 회로(210)는 이 적분 기간(T2)의 종료 직전에 상기 판독선(202)에 판독된 화소 전압(Vs)을 신호 전압으로서 샘플 홀드한다.

제 2 리셋 동작이 기간(T3)에 행하여진 후 상기 적분 기간(T2)보다 더 짧은 리셋 레벨 판독 기간(T4)내에 상관 이중 샘플링 회로(210)는 상기 판독선(202)에 판독된 화소 전압(VD')을 리셋 전압으로서 샘플 홀드한다.

샘플 홀드 회로는 제 1 리셋 동작 후의 적분 기간(T2)에 샘플 홀드된 신호 전압(Vs)과, 제 2 리셋 동작 후의 짧은 기간(T4)내에 샘플 홀드된 리셋 전압(VD')의 차이 전압을 화소에서 검출된 광검출 신호인 화소 신호로서 출력한다.

이와 같이 2개의 샘플 홀드 전압의 차이를 출력함으로써 화소로부터 판독된 화소 신호로부터 리셋 노이즈가 제거된다.

그러나, 촬상 화상내에 태양광 등 주위의 화상에 비해서 극히 높은 휘도의 영역이 국소적으로 존재할 경우 거기에 대응하는 화소에서는 포토다이오드가 생성되는 광전 변환 전류가 극히 커진다. 그러므로, 도 9(b)에 나타낸 바와 같이, 제 2 리셋 동작 후의 리셋 노이즈 판독 기간(T4)에 있어서 그 캐소드 전위가 급속히 저하된다.

그 결과, 2개의 샘플 홀드 전압의 차이 전압이 대단히 작아진다. 즉, 본래는 태양광 등 높은 휘도의 영역에서 검출되는 화소 신호 레벨은 최대 레벨이 되는 것이 기대된다. 그러나, 리셋 노이즈 판독 기간에 판독되는 리셋 노이즈가 지나치게 커지므로 기대대로 화소 신호 레벨이 얻어질 수 없다. 따라서, 얻어진 출력 화상은 태양의 휘도가 극히 낮은 화상이다. 극단적일 경우에, 도 12(a}에 나타낸 바와 같이, 태양이 블랙 화상(Im1)이 된다.

종래의 이미지 센서에서는 국소적으로 고휘도를 갖는 화상의 화질을 향상시키는 수법이 검토되고 있다. 예를 들면, 특허문헌 1에는 그 일예가 개시되어 있다.

도 10은 이 특허문헌에 개시된 이미지 센서를 설명하는 도면이다. 도 10에서 동일 참조 부호는 도 8과 동일 부분을 나타낸다.

이미지 센서(20a)는 도 8에 나타낸 종래의 이미지 센서(20)에 있어서 상기 판독선(202)과 상관 이중 샘플링 회로(210) 사이에 삽입된 제어 회로(204)를 포함한다. 이미지 센서(20a)는 리셋 노이즈 판독 기간(T4)내에 판독선(202)으로부터 상관 이중 샘플 홀드 회로(210)로 공급되는 전위가 소정의 역치(Vth)보다 저하되지 않도록 제어한다.

이 제어 회로(204)는 인에이블(EN) 신호와 판독선(202)으로부터의 신호를 입력하는 2입력 OR 회로(207)와, 상기 OR 회로(207)의 출력을 반전하는 인버터(INV)와, 판독선(202)과 상관 이중 샘플링 회로(210) 사이에 접속되어 상기 OR 회로(207)의 출력이 게이트에 입력되는 전송 트랜지스터(M40)와, 게이트가 상기 인버터(INV)의 출력에 접속되어 상관 이중 샘플링 회로(210)의 입력을 VD 전압에 고정하는 풀업 트랜지스터(M50)를 포함하고 있다.

이 이미지 센서(20a)에서는 신호 판독 동안(기간 T2) 상기 제어 회로(204)내의 OR 회로(207)에 입력되는 EN 신호가 H레벨에 고정된다. 이 때, 상기 OR 회로(207)의 출력(205)은 항상 H레벨이 되기 때문에 판독선(202)과 상기 제어 회로(204)의 출력 신호(206) 사이에 접속된 전송 트랜지스터(M40)는 온 상태가 된다.

이 때, 상기 제어 회로(204)내의 인버터(INV)의 입력 신호(205)는 H레벨이기 때문에 이 인버터(INV)의 출력 신호는 L레벨이 된다. 따라서, 상기 제어 회로(204)의 출력 신호(206)에 대한 풀업 트랜지스터(M50)의 게이트는 L레벨이 되고, 풀업 트랜지스터(M50)는 오프 상태가 된다.

따라서, 판독선(202)의 전압 레벨이 상기 제어 회로(204)를 통하여 상관 이중 샘플링 회로(210)에 전송된다.

다음에, 리셋 레벨 판독 시(기간(T4))에는 이미지 센서(20a)에서 상기 제어 회로(204)내의 OR 회로(207)에 입력되는 EN 신호가 L레벨에 고정된다. 화상이 태양이나 전구와 같은 국소적으로 고휘도의 화상을 포함할 경우에 상기 OR 회로의 다른 입력 신호인 판독선(202)의 전압이 상기 OR 회로의 역치보다 더 저하된다. 이 때, 상기 OR 회로의 출력(205)은 L레벨이 되기 때문에 판독선(202)과 상기 제어 회로(204)의 출력 신호(206) 사이에 접속되어 있는 전송 트랜지스터(M40)는 오프 상태가 된다.

이 때, 상기 제어 회로(204)내의 인버터(INV)의 입력 신호(205)은 L레벨이기 때문에 이 인버터(INV)의 출력 신호는 H레벨이 된다. 상기 제어 회로(204)의 출력 신호(206)에 대한 풀업 트랜지스터(M50)의 게이트는 H레벨이 되고, 풀업 트랜지스터(M50)는 온 상태가 된다. 따라서, 상기 제어 회로(204)의 출력 신호(206)는 VD 전압에 유지된다.

도 11은 도 10에 나타낸 이미지 센서가 강한 광을 받고 있을 때(고휘도 시)의 구체적인 회로 동작을 설명하는 타이밍도이다. 도 11은 고휘도 시의 화소 신호 판독 동작, 및 고휘도 시의 리셋 신호 판독 동작을 나타내고 있다. 여기에서는 화소(200)가 선택되어 있는 상태가 나타내어져 있고, 상기 화소(200)를 선택하는 SEL 신호는 H레벨로 되어 있다.

고휘도 시의 화소 신호 판독 동작이 설명된다.

제 1 리셋 기간(T1)에서, RST 신호가 H레벨이 된다. 도 10에 나타낸 리셋 트랜지스터(M1)가 온됨으로써 판독 트랜지스터(M2)의 게이트(201)가 VD 전압이 된다. SEL 신호가 H레벨이기 때문에 선택 트랜지스터(M3)는 온 상태이다. 따라서, 판독선(202)의 레벨은 VD 전압이 된다.

이 때, 도 11에 나타낸 EN 신호는 H레벨이기 때문에 제어 회로(204)내의 OR 회로 출력(205)은 H레벨이 되고, 전송 트랜지스터(M40)는 온 상태가 된다. 따라서, 판독선(202)의 VD 전압은 상기 제어 회로(204)의 출력(206)에 전송된다. 그러므로, 도 11에 나타낸 바와 같이, 상기 제어 회로(204)의 출력(206)은 VD 전압이 된다.

다음에, 적분 기간(T2)에서는 RST 신호가 L레벨이 되므로 리셋 트랜지스터(M1)가 오프되고, 그 결과, 리셋 노이즈 및 포토다이오드(PD)에 의해 발생되는 전류에 의해 판독 트랜지스터(M2)의 게이트(201)에서의 전압이 저하된다. 고휘도 시에는 판독 트랜지스터(M2)의 게이트(201)는 판독 트랜지스터(M2)의 역치 전압 이하가 되고, 판독 트랜지스터(M2)는 오프된다.

이 때, 화소(200)로부터 정전류원(203)으로 공급되는 전류가 없어지기 때문에 판독선(202)은 최저 전압이 되고, 상기 제어 회로(204)의 출력(206)도 최저 전압이 된다. 이 최저 전위가 적분 기간(T2)에 신호 전위로서 상관 이중 샘플 홀드 회로(210)에서 유지된다.

다음에, 고휘도 시의 리셋 동작이 설명된다.

제 2 리셋 기간(T3)에서는 다시 RST 신호가 H레벨이 된다. 제 1 리셋 기간(T1)과 마찬가지로, 상기 판독 트랜지스터(M2)의 게이트(201)가 VD 전압이 된다.

다음에, RST 신호가 L레벨이 되면 리셋 판독 기간(T4)이 시작된다. 이 기간에는 리셋 노이즈 및 휘도 신호, 즉 도 10에 나타낸 포토다이오드(PD)에 의해 발생되는 전류의 영향에 의해 도 10에 나타낸 화소(200)내의 판독 트랜지스터(M2)의 게이트(201)에서의 전압이 저하된다. 고휘도 시에는 적분 기간(T2)과 마찬가지로, 판독 트랜지스터(M2)의 게이트(201)는 판독 트랜지스터(M2)의 역치 이하가 되고, 판독 트랜지스터(M2)는 오프된다. 따라서, 판독선(202)은 최저 전압으로 저하된다.

다음에, 리셋 신호를 검지하는 이 타이밍에서는 상기 제어 회로(204)에 입력되는 EN 신호는 L레벨이다. 따라서, 상기 판독선(202)의 전압이 상기 제어 회로(204)내의 OR 회로의 역치 전압(Vth)이하가 되었을 때 다른 입력 신호(EN)은 L레벨이 되기 때문에 상기 제어 회로(204)내의 OR 회로 출력(205)은 L레벨이 된다. 이 OR 회로 출력(205)은 전송 트랜지스터(M40)의 게이트 신호이기 때문에 전송 트랜지스터(M40)는 오프가 된다. 이 OR 회로 출력(205)을 입력으로서 갖는 인버터(INV)의 출력은 H레벨이 된다. 풀업 트랜지스터(M50)이 온됨으로써 상기 제어 회로(204)의 출력 신호(206)는 VD 전압이 된다.

이 VD 전압은 리셋 판독 기간(T4)내에 EN 신호가 H레벨이 되기 전에 상기 제어 회로(204) 후단의 상관 이중 샘플링 회로(210)에 의해 유지된다.

이와 같이, 기간(T2)에서 작성된 출력 신호(206)인 신호 전압(최저 전압)과, 기간(T4)에서 작성된 출력 신호(206)인 리셋 전압(VD 전압)의 차분이 상관 이중 샘플링 회로(210)에서 검출되어 고휘도 시의 화소 신호가 출력된다.

[특허문헌 1] 일본 특허 공개 2004-112740호 공보

이상 설명한 바와 같이, 태양이나 전구 등의 고휘도 피사체가 이미지 센서에 의해 촬상되었을 때에 하얗게 되어야 할 피사체가 검어질 때가 있을 수 있다. 그러나, 이것은 리셋 전압과 신호 전압의 차분을 광검출 신호(화소 신호)로서 출력하는 상관 이중 샘플링 회로를 갖는 이미지 센서에 의해 야기되는 특유한 과제이다.

이것은 강렬한 광이 화소를 구성하는 트랜지스터에 입사되어 리셋 전압이 그 판독중에 급격히 저하되기 때문이다.

이러한 리셋 전압의 판독 도중에서의 급격한 저하에 의해 신호 전압과 리셋 전압의 차분이 작아지고, 도 12(a)에 나타낸 바와 같이, 고휘도 피사체가 흑화되는 현상이 발생한다.

상기 특허문헌에 기재된 기술은 이 불량을 개선하기 위한 것이지만, 이 특허문헌의 기술에서는 각 판독선마다 추가되는 제어 회로(204)는 트랜지스터 10개의 트랜지스터 소자를 갖는다. 각 판독선마다 상기 제어 회로를 추가할 경우 칩 사이즈의 증가가 초래된다. 즉, 상기 제어 회로는 OR 회로(207)를 구성하는 6개의 트랜지스터와, 인버터(INV)를 구성하는 2개의 트랜지스터와, 트랜지스터(M40 및 M50)를 포함한다.

상기 제어 회로(204)가 고휘도 흑화 현상에 의해 리셋 전압 저하의 불량을 검출하고 있지만, 상기 제어 회로(204)내의 OR 회로를 구성하는 트랜지스터의 특성 등의 제조 분산에 의해 리셋 전압의 저하를 검출할 때의 역치가 분산될 수 있다. 예컨대, 태양의 1부가 회색 및 같은 태양의 1부는 적색과 부자연스러운 색의 분산 이 드러난다고 하는 불량이 발생했다.

본 발명은 이러한 종래의 과제를 해결하기 위해서 이루어진 것이다. 본 발명의 목적은 고휘도 피사체의 흑화 현상을, 칩 사이즈의 증가 및 고휘도 피사체에 있어서의 부자연스러운 색의 분산을 억제하면서 회피할 수 있는 이미지 센서, 및 이러한 이미지 센서를 이용한 전자 정보 기기를 얻는 것에 있다.

본 발명에 의한 이미지 센서는 행렬로 배열되는 복수의 화소를 구비하고, 각 화소의 기준 전압인 리셋 전압과 각 화소에서의 광전 변환에 의해 발생되는 신호 전압의 차이 전압에 의거해서 각 화소의 화소 신호를 검출하며, 상기 이미지 센서는 각 화소열에 배치되어 대응하는 화소열의 화소로부터 리셋 전압과 신호 전압이 판독되는 복수의 판독선; 및 상기 각 판독선과 상기 판독선에 접속된 정전류원에 제공되고, 상기 리셋 전압을 화소로부터 판독할 때 화소로부터 제 1 리셋 전류가 상기 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 상기 제 2 리셋 전류의 합이 상기 판독선에 접속된 정전류원을 흐르는 전류가 되고, 제1의 리셋 전류의 감소 및 증대가 상기 제2의 리셋 전류의 증가 및 감소에 의해 보상되도록 상기 판독선에 공급하는 리셋 전류 공급부를 구비함으로써 상술한 목적을 달성한다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 화소는 상기 리셋 전압을 판독하는 기간에 상기 리셋 전압의 게이트로의 인가에 의해 상기 제 1 리셋 전류를 상기 판독선에 공급하고, 상기 신호 전압을 판독하는 기간에 상기 신호 전압의 게이트로의 인가에 의해 상기 신호 전압에 대응하는 화소 전류를 상기 판독선에 공급하는 제 1 판독 트랜지스터를 포함하고; 상기 리셋 전류 공급부는 상기 리셋 전압을 판독하는 기간에 상기 리셋 전압의 게이트로의 인가에 의해 상기 제 2 리셋 전류를 상기 판독선에 공급하는 제 2 판독 트랜지스터를 포함한다

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급부를 구성하는 제 2 판독 트랜지스터의 게이트 길이는 상기 화소를 구성하는 제 1 판독 트랜지스터의 게이트 길이보다 더 길다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급부는 전원 전압과 판독선 사이에 접속된 직렬 접속의 복수의 트랜지스터를 포함하고, 상기 직렬 접속의 복수의 트랜지스터 중 하나 이상이 상기 리셋 전압을 판독하는 기간에 도통 상태가 되도록 제어되는 리셋 전류 공급 회로를 포함하고, 상기 정전류원은 상기 판독선과 접지 전위 사이에 접속된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며, 상기 직렬 접속의 2개의 트랜지스터 중 전원 전압측 트랜지스터의 게이트에는 리셋 전압이 공급되고, 상기 직렬 접속의 2개의 트랜지스터 중 판독선측 트랜지스터의 게이트에는 제어 신호가 공급된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며, 상기 직렬 접속의 2개의 트랜지스터의 게이트에는 제어 신호가 공급된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며, 상기 직렬 접속의 2개의 트랜지스터의 판독선측 트랜지스터의 게이트에 는 리셋 전압이 공급되고, 상기 직렬 접속의 2개의 트랜지스터의 전원 전압측 트랜지스터의 게이트에는 제어 신호가 공급된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 단일의 트랜지스터를 포함하고, 상기 단일의 트랜지스터의 게이트에는 제어 신호가 공급된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 화소는 광전 변환을 행하는 포토다이오드, 화소를 선택하는 선택 트랜지스터, 상기 선택 트랜지스터와 상기 리셋 전압 사이에 접속되어 상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 상기 판독 트랜지스터가 상기 리셋 전압을 출력하도록 상기 판독 트랜지스터를 제어하는 리셋 트랜지스터, 및 상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 상기 판독 트랜지스터에 전송하는 전송 트랜지스터를 포함하고 있고, 선택된 화소에서는 상기 리셋 전압이 판독된 후에 광전 변환에 의해 발생된 신호 전압이 판독된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며, 상기 더미 화소는 광전 변환을 행하는 포토다이오드, 상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터, 상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터, 및 상기 포토다이오드와 상기 판독 트랜지스터 사이에 접속되고, 게이트 전압이 트랜지스터의 오프 전압으로 고정된 전송 트랜지스터를 포함한다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며, 상기 더미 화소는 상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터, 상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및 상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터를 포함한다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 화소는 광전 변환을 행하는 포토다이오드, 화소를 선택하는 선택 트랜지스터, 상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및 상기 판독 트랜지스터가 상기 리셋 전압을 출력하도록 상기 판독 트랜지스터를 제어하는 리셋 트랜지스터를 포함하고 있고, 선택된 화소에서는 광전 변환에 의해 발생된 신호 전압이 판독된 후에 상기 리셋 전압이 판독된다.

바람직하게는, 본 발명에 의한 이미지 센서에 있어서, 상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며, 상기 더미 화소는 광전 변환을 행하는 포토다이오드, 상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터, 상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및 상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터를 포함한다.

본 발명에 의한 전자 정보 기기는 이미지 센서를 촬상부에 이용함으로써 상술한 목적을 달성한다.

이하, 상기 구성을 갖는 본 발명의 작용이 설명될 것이다.

본 발명에 있어서는, 대응하는 화소열의 화소로부터 리셋 전압과 신호 전압이 판독되는 복수의 판독선마다 리셋 전류 공급부가 제공되고, 리셋 전류 공급부는 상기 리셋 전압을 화소로부터 판독할 때 상기 화소로부터 제 1 리셋 전류가 상기 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 제 2 리셋 전류의 합이 일정해지도록 상기 판독선에 공급한다. 따라서, 리셋 전압의 판독중에 화소로부터의 제 1 리셋 전류가 급격히 저하되어도 리셋 전류 공급부로부터 판독선의 리셋 전압 레벨이 거의 일정해지도록 제 2 리셋 전류가 판독선에 공급된다. 이 때문에, 리셋 전류 공급부에서는 판독선에 있어서의 리셋 전압의 레벨을 검출할 필요는 없다. 따라서, 리셋 전류 공급부를 구성하는 트랜지스터의 특성이 복수의 판독선간에 분산되어도 리셋 전압의 저하를 검출하는 역치에 기인하는 표시 화상에 있어서의 고휘도 피사체에서의 부자연스러운 색의 분산이 회피될 수 있다. 그 결 과, 표시 화상에 있어서의 고휘도 피사체에서의 부자연스러운 색의 분산이 저감될 수 있다.

판독선에 있어서의 리셋 전압의 레벨을 검출할 필요가 없기 때문에 리셋 전류 공급부에는 논리 회로 등의 많은 소자를 필요로 하는 회로를 이용할 필요가 없다.

판독선과 접지 사이에 정전류원을 접속하고, 화소 및 리셋 전류 공급부로부터 판독선으로 공급되는 리셋 전류의 합이 항상 일정해지도록 함으로써 리셋 전류 공급부는 전원 전압과 판독선 사이에 접속되어 리셋 전압의 판독 기간만 도통하도록 제어되는 단일의 트랜지스터만으로 구성될 수 있다. 리셋 전류 공급부를 구성하는 회로의 점유 면적이 크게 저감될 수 있고, 칩 사이즈의 증가가 억제될 수 있다.

본 발명에 있어서는, 상기 리셋 전류 공급부를 구성하는 제 2 리셋 전류를 판독선에 공급하는 제 2 판독 트랜지스터의 게이트 길이는 상기 화소를 구성하는 제 1 리셋 전류를 판독선에 공급하는 제 1 판독 트랜지스터의 게이트 길이보다 더 길다. 따라서, 리셋 전압의 판독 시에는 화소로부터 판독되는 제 1 리셋 전류가 리셋 전압 공급 수단으로부터 판독되는 제 2 리셋 전류보다 지배적이다. 이 때문에, 리셋 전류 공급부를 구성하는 회로의 제조 분산에 의해 제 2 리셋 전류에 분산이 있어도 그 리셋 전압으로의 부정적인 영향이 저감될 수 있다. 그 결과, 표시 화상에 있어서의 고휘도 피사체에서의 부자연스러운 색의 분산이 한층 더 저감될 수 있다.

본 발명에 있어서는 리셋 전류 공급부가 차광 영역에 배치된 더미 화소에 의 해 구성되어 있으므로 리셋 전류 공급부를 구성하는 새로운 회로 스페이스가 필요하지 않다. 화소를 구성하는 회로와 리셋 전류 공급부를 구성하는 회로의 특성 등의 정합성이 높아질 수 있고, 리셋 전류 공급부의 리셋 전류 공급 능력이 화소의 리셋 전류 공급 능력과 크게 다르다고 한 불량이 회피될 수 있다.

본 발명에 의하면, 리셋 전압을 화소로부터 판독할 때 상기 화소로부터 제 1 리셋 전류가 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 제 2 리셋 전류의 합이 일정해지도록 상기 판독선에 공급하는 리셋 전류 공급부가 제공되어 고휘도 흑화를 억제했다. 고휘도 흑화 억제를 위한 회로가 화소에 이용되는 작은 트랜지스터에 의해 구성될 수 있어 고휘도 흑화 억제는 칩 사이즈의 증가없이 행해질 수 있다.

상기 리셋 전류 공급부는 판독선의 리셋 전압이 저하하지 않도록 리셋 전류를 판독선에 공급하기 때문에 종래 기술에서 보여지는 검출 회로가 필요하지 않고, 검출 역치 오차에 의해 기인되는 표시 화상 상에서의 고휘도 피사체의 부자연스러운 색의 분산이 회피될 수 있다.

리셋 전류 공급부를 구성하는 제 2 리셋 전류를 공급하는 판독 트랜지스터의 게이트 길이를 화소를 구성하는 제 1 리셋 전류를 공급하는 판독 트랜지스터의 게이트 길이보다 더 길게 함으로써 리셋 전류 공급부에 있어서의 트랜지스터 역치의 제조 분산에 의한 고휘도 피사체에서의 색의 분산이 더 완화될 수 있다.

본 발명의 이들 및 다른 장점은 첨부 도면을 참조하여 이하의 상세한 설명을 판독하고 이해함에 따라 당업자에게 명백해질 것이다.

(실시형태 1)

도 1은 본 발명의 실시형태 1에 의한 이미지 센서를 설명하는 도면이며, 도 1(a)는 상기 이미지 센서에 있어서의 화소의 회로 구성, 및 리셋 전류 공급부의 회로 구성을 나타내고, 도 1(b)는 화소를 구성하는 판독 트랜지스터의 게이트 길이를 나타내고, 도 1(c)는 리셋 전류 공급부에 있어서의 판독 트랜지스터의 게이트 길이를 나타내고 있다.

본 실시형태 1의 이미지 센서(10)를 구성하는 화소(100)는 4트랜지스터 구성을 갖는다. 즉, 상기 화소(100)는 광을 전자로 변환하는 포토다이오드(PD)와, 상기 포토다이오드(PD)에서 발생된 전하를 전송하는 게이트에 TX 신호가 입력되는 전송 트랜지스터(M4)와, 상기 전하의 레벨을 증폭해서 이에 대응하는 신호 전압을 발생하는 판독 트랜지스터(M2)와, 상기 판독 트랜지스터(M2)의 게이트(101)를 VD 전압, 즉 이미지 센서에 있어서의 고전위 전압(예를 들면, 전원 전압)에 리셋하는 리셋 트랜지스터(M1)와, 상기 판독 트랜지스터(M2)의 출력을 판독선(102)에 전송하는 게이트에 SEL 신호가 입력되는 선택 트랜지스터(M3)를 갖는다. 엄밀히 말하면, 리셋 시의 판독 트랜지스터(M2)의 게이트(101)의 전위(리셋 전위)가 전원 전압보다 리셋 트랜지스터(M1)의 스레쉬홀드 전압의 양만큼 낮은 전위이지만, 동작 설명에 있어서 특히 이들의 구별을 필요로 하지 않는 개소에서는 VD 전압으로 언급된다.

이 실시형태 1의 이미지 센서(10)에서는 이러한 회로 구성을 갖는 복수의 화소(100)가 행렬로 배열되어 있고, 각 화소열마다 판독선(102)이 배치되어 있다. 각 판독선(102)에는 1개의 화소열의 모든 화소가 접속되고, 각 판독선(102)은 대응하는 1개의 정전류원(103)에 접속되어 있다. 또한, 각 판독선(102)에는 화소로부터의 광검출 신호(화소 신호)를 검출하는 상관 이중 샘플 홀드 회로(110)가 접속되어 있다. 이것은, 예를 들면, 도 8 및 도 10에 나타낸 종래의 이미지 센서에 있어서의 상관 이중 샘플 홀드 회로(210)와 동일한 구성이다.

더욱이, 각 판독선(102)에는 국소적으로 고휘도를 갖는 화상의 화질을 개선하기 위한 리셋 전류 공급 회로(104)가 접속되어 있다. 이 리셋 전류 공급 회로(104)는 드레인과 게이트가 전원 전압(VD)에 접속된 판독 트랜지스터(M5)와, 상기 판독 트랜지스터(M5)의 소스와 판독선(102) 사이에 접속되어 게이트에 EN 신호가 입력되는 선택 트랜지스터(M6)를 포함한다. 상기 리셋 전류 공급 회로(104)를 구성하는 트랜지스터(M5 및 M6)는 차광되어 있다.

여기서, 리셋 전류 공급 회로는 리셋 전압을 화소로부터 판독선으로 판독할 때 상기 화소로부터 제 1 리셋 전류가 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 제 2 리셋 전류의 합이 일정해지도록 상기 판독선에 공급한다. 화소에서 이용되는 작은 트랜지스터가 이용될 수 있고, 칩 사이즈의 증대가 회피될 수 있다.

이 실시형태에서는 리셋 전류 공급 회로에 있어서의 판독 트랜지스터(M5)의 게이트 길이(Lm5)(도 1(c) 참조)는 화소에 있어서의 판독 트랜지스터(M2)의 게이트 길이(Lm2)(도 1(b) 참조)보다 더 길다. 도 1(b)에서, Rm2는 화소를 구성하는 판독 트랜지스터(M2)의 확산 영역이고, Gm2는 상기 확산 영역(Rm2)상에 게이트 절연막 (도시되지 않음)을 통해서 배치된 게이트 전극이다. 도 1(c)에서, Rm5는 화소를 구성하는 판독 트랜지스터(M5)의 확산 영역이고, Gm5는 상기 확산 영역(Rm5)상에 게이트 절연막(도시되지 않음)을 통해서 배치된 게이트 전극이다.

이러한 구성에서는 리셋 전압의 판독 시에는 상기 판독선(102)에 상기 화소(100)로부터 제 1 리셋 전류(I1)가 공급되고, 상기 리셋 전류 공급 회로(104)로부터 제 2 리셋 전류(I2)가 공급된다. 상기 판독선(102)에는 정전류원(103)이 접속되어 있기 때문에 상기 제 1 리셋 전류(I1)와 리셋 전류(I2)의 합은 항상 일정하다.

이하, 동작이 설명된다.

도 2는 화소 및 고휘도 흑화 억제 회로의 동작을 설명하는 타이밍도이며, 도 2(a)는 통상 휘도 시의 동작을 나타내고, 도 2(b)는 고휘도 시의 동작을 나타내고 있다.

우선, 도 2(a)를 이용해서 통상 휘도 시의 동작이 설명된다.

기간(Ta1)에서 RST 신호가 H레벨이 되고 리셋 트랜지스터(M1)가 온되면 판독 트랜지스터(M2)의 게이트(101)가 VD 전압이 된다. 이 경우에는 TX 신호는 L레벨에 유지되어 있고, 전하를 전송하는 전송 트랜지스터(M4)는 오프되어 있다.

기간(Ta2)에서 화소를 선택하기 위한 SEL 신호가 H레벨이 되면 상기 선택 트랜지스터(M3)는 온되고, 상기 판독 트랜지스터(M2) 및 선택 트랜지스터(M3)를 통해서 VD 전압으로부터 제 1 리셋 전류(I1)가 판독선(102)에 공급된다.

또한, 기간(Ta2)에는 EN 신호가 H레벨이 되고, 도 1(a)에 나타낸 리셋 전류 공급 회로(104)로부터 판독 트랜지스터(M5)와 선택 트랜지스터(M6)를 통해서 제 2 리셋 전류(I2)가 판독선(102)에 공급된다. 판독 트랜지스터(M2)와 판독 트랜지스터(M5)의 게이트는 둘 다 VD 전압이기 때문에 판독선(102)의 전압 레벨은 VD 전압이 된다.

또한, 상기 리셋 전류 공급 회로(104)내의 판독 트랜지스터(M5)의 게이트 길이(Lm5)는 화소(100)내의 판독 트랜지스터(M2)의 게이트 길이(Lm2)와 비교해서 길고, 화소로부터 공급되는 제 1 리셋 전류(I1)는 리셋 전류 공급 회로(104)로부터 공급되는 제 2 리셋 전류(I2)에 대하여 지배적이다. 따라서, 리셋 전류 공급 회로(104)의 특성의 분산에 의한 리셋 전류 전체의 분산이 억제될 수 있다.

계속해서, 기간(Ta3)에서는 도 1중의 포토다이오드(PD)에서 작성된 전하를 판독하기 위해서 TX 신호가 H레벨이 되고, 전송 트랜지스터(M4)가 온된다. 그 다음, 판독 트랜지스터(M2)의 게이트(101)에서의 전압은 VD 전압으로부터 포토다이오드에서 발생된 전하에 비례한 양만큼 저하된다. 이 때, EN 신호는 L레벨이며, 리셋 전류 공급 회로(104)로부터의 제 2 리셋 전류(I2)는 0이기 때문에 판독선(102)의 전압 레벨은 판독 트랜지스터(M2)의 게이트(101)의 전압에 추종한다.

기간(Ta4)에서는 TX 신호는 L레벨이 되고, 전송 트랜지스터(M4)가 오프된다. 판독 트랜지스터(M2)의 게이트는 신호 전압이기 때문에 판독선(102)의 전압 레벨은 신호 전압을 나타낸다.

상술한 기간(Ta2)에서 판독선(102)에 판독된 리셋 전압(VD 전압)과, 기간(Ta4)에서 판독선(102)에 판독된 신호 전압의 차분이 상관 이중 샘플링 회 로(110)에서 검출됨으로써 광검출 신호로서 화소 신호, 즉 통상은 휘도 신호가 출력된다.

다음에, 도 2(b)를 이용해서 고휘도 시의 동작이 설명된다.

고휘도 시의 동작이 통상 휘도 시의 동작과 다른 특징은 이하의 Ta2 기간의 동작이다.

즉, 고휘도 시에는 기간(Ta2)에서 전송 트랜지스터(M4)가 오프되는 것에 관계없이 판독 트랜지스터(M2)의 게이트(101)에 P형 반도체 기판(P-SUB)과 상기 기판에 형성된 N+형 반도체 영역에 의해 형성된 PN 다이오드를 통해서 전자가 주입된다. 따라서, 판독 트랜지스터(M2)의 게이트(101)의 레벨은 급격히 VD 전압으로부터 저하된다. 그러므로, 판독 트랜지스터(M2)가 오프 상태가 되고, 화소(100)로부터의 제 1 리셋 전류(I1)는 발생하지 않게 된다. 그러나, 리셋 전류 공급 회로(1O4)로부터는 화소로부터 제 1 리셋 전류(I1)를 보상하도록 제 2 리셋 전류(I2)가 판독선에 출력된다. 이것이 정전류원(103)에 공급되기 때문에 판독선(102)의 전압 레벨은 VD 전압에 유지된다.

이와 같이, 본 실시형태에서는 리셋 전압이 저하되지 않도록 리셋 전류 공급 회로(104)가 동작되기 때문에 종래 기술에서 보여지는 리셋 전압 저하를 검출하는 회로가 필요하지 않다. 검출 역치 오차에 의한 고휘도 피사체에 있어서의 색의 분산이 억제될 수 있다.

예컨대, 본 발명의 리셋 전류 공급 회로에 의한 고휘도 흑화의 효과를 태양 화상을 예시해서 나타내면 리셋 전류 공급 회로(104)에 의한 고휘도 흑화 억제를 무효로 했을 때 태양의 화상은, 도 12(a)에 나타낸 바와 같이, 태양이 검게 비친 화상(Im1)이 되지만, 리셋 전류 공급 회로(104)에 의한 고휘도 흑화 억제를 유효하게 했을 때 태양의 화상은, 도 12(b)에 나타낸 바와 같이, 태양이 희게 비친 화상(Im2)이 된다.

다음에, 기간(Ta3)에서는 도 1에 나타낸 상기 리셋 전류 공급 회로(104)내의 선택 트랜지스터(M6)의 EN 신호가 L레벨이 된다. 따라서, 상기 리셋 전류 공급 회로(104)로부터의 출력 전류, 즉 제 2 리셋 전류(I2)는 발생하지 않게 된다. 판독선(102)에 대하여 VD 전압을 유지하고 있었던 경로가 없어지고, 판독선(102)의 전압 레벨은 최저 전압이 된다.

그리고, 기간(Ta4)에서는 TX 신호는 L레벨이 되고, 전송 트랜지스터(M4)가 오프된다. 판독 트랜지스터(M2)의 게이트는 최저 전압이기 때문에 판독선(102)의 전압 레벨은 최저 전압을 나타낸다.

상술한 기간(Ta2)에서 판독선(102)에 판독된 리셋 전압(VD 전압)과, 기간(Ta4)에서 판독선(102)에 판독된 신호 전압(최저 전압)의 차분이 상관 이중 샘플링 회로(110)에 의해 검출됨으로써 고휘도 신호가 출력된다.

이와 같이, 본 실시형태 1에서는 행렬로 배열되는 복수의 화소(100)와, 화소열마다 배치되어 각 화소열의 화소로부터 신호 전압을 판독하기 위한 판독선(102)을 구비한 이미지 센서에 있어서, 상기 이미지 센서는 판독선(102)마다 제 2 리셋 전류(I2)를 공급하는 리셋 전류 공급 회로(104)를 구비하고, 화소에 있어서의 리셋 전압을 판독할 때 화소로부터 판독선(102)으로 공급되는 제 1 리셋 전류(I1)와, 상 기 리셋 전류 공급 회로(104)로부터 판독선(102)으로 공급되는 제 2 리셋 전류(I2)의 합이 일정해진다. 따라서, 화소로부터의 제 1 리셋 전류(I1)가 변동해도 판독선에 공급되는 리셋 전류의 합(I1+I2)은 일정하게 유지된다. 그러므로, 고휘도 시에 화소를 구성하는 트랜지스터로의 강한 광의 입사에 의해 화소로부터의 제 1 리셋 전류가 급격히 저하해도 리셋 전류 공급 회로(104)로부터 제 2 리셋 전류가 판독선에 공급되는 것이 되고, 리셋 전압 판독 기간에 리셋 전위가 저하되는 것이 회피될 수 있다. 이 결과, 고휘도 시에 신호 전압과 리셋 전압의 차분이 작아져서 고휘도 피사체 흑화의 현상이 방지될 수 있다.

본 실시형태 1에서는 리셋 전압이 저하되지 않도록 리셋 전류 공급 회로(104)가 동작되기 때문에 종래 기술에서 보여지는 리셋 전압 저하를 검출하는 회로가 필요하지 않다. 검출 역치 오차에 의한 고휘도 피사체에 있어서의 색의 분산이 억제될 수 있다.

본 실시형태 1에서는 리셋 전류 공급 회로에 있어서의 판독 트랜지스터(M5)의 게이트 길이(Lm5)는 화소내 판독 트랜지스터(M2)의 게이트 길이(Lm2)보다 더 길다. 따라서, 리셋 전류 공급 회로(104)내의 판독 트랜지스터(M5)의 채널 저항 및 역치는 화소내 판독 트랜지스터(M2)의 것보다 더 크다. 그러므로, 통상 휘도 시의 리셋 기간에는 화소로부터의 제 1 리셋 전류(I1)가 리셋 전류 공급 회로로부터의 제 2 리셋 전류(I2)에 대하여 지배적이다. 따라서, 리셋 전류 공급 회로의 특성 분산에 의한 리셋 전압의 분산이 억제될 수 있다. 그 결과, 리셋 전류 공급 회로에 있어서의 트랜지스터 역치의 제조 분산에 의한 고휘도 피사체에서의 색의 분산이 보다 더 완화될 수 있다.

상기 실시형태 1에서는 리셋 전류 공급 회로(104)는 판독 트랜지스터(M5)의 게이트 및 드레인을 VD 전압에 접속하고, 선택 트랜지스터(M6)의 게이트에 EN 신호가 입력되도록 구성한다. 그러나, 리셋 전류 공급 회로(1O4)의 회로 구성은 이에 한정되는 것은 아니다.

예컨대, 도 3(a)는 실시형태 1의 리셋 전류 공급 회로(104)와 회로 구성이 다른 리셋 전류 공급 회로(104a)를 나타내고 있다.

이 리셋 전류 공급 회로(104a)는 실시형태 1과 마찬가지로 판독 트랜지스터(M5)와 선택 트랜지스터(M6)를 포함한다. 그러나, 이 회로(104a)에서는 VD 레벨은 트랜지스터(M5)의 드레인에만 접속되고, 트랜지스터(M5 및 M6)의 게이트에는 EN 신호가 입력된다.

따라서, EN 신호의 H레벨이 VD 전압과 같은 것으로 되면 리셋 전류 공급 회로(104a)는 실시형태 1의 리셋 전류 공급 회로(104)와 정확히 동일한 기능을 행한다.

즉, 이러한 구성의 리셋 전류 공급 회로(104a)에 있어서도 EN 신호가 H레벨이 되는 리셋 전압의 판독 기간(Ta2)(도 2(a) 및 도 2(b) 참조)만, 제 2 리셋 전류(I2)는 상기 제 2 리셋 전류(I2)와 화소로부터 출력되는 제 1 리셋 전류(I1)의 합이 일정해지도록 판독선(102)에 공급된다. 그러므로, 고휘도 시에 화소로부터의 제 1 리셋 전류(I1)가 급격히 저하해도 판독선(102)에 공급되는 리셋 전류의 전체량이 일정하게 유지될 수 있다. 그 결과, 고휘도 피사체를 촬영했을 때에 하얗게 되어야 할 피사체가 검어지는 흑화 현상이 회피될 수 있다.

도 3(b)는 실시형태 1의 리셋 전류 공급 회로(104)와 상이한 회로 구성을 갖는 다른 예로서의 리셋 전류 공급 회로(104b)를 나타내고 있다.

이 리셋 전류 공급 회로(104b)도 실시형태 1과 마찬가지로 판독 트랜지스터(M5)와 선택 트랜지스터(M6)를 포함한다. 그러나, 이 회로(104b)에서 VD레벨이 판독 트랜지스터(M5)의 드레인 및 선택 트랜지스터(M6)의 게이트에 접속되고, 트랜지스터(M5)의 게이트에는 EN 신호가 입력된다.

여기서, EN 신호의 H레벨이 VD 전압과 같은 것으로 되면 리셋 전류 공급 회로(104b)는 실시형태 1의 리셋 전류 공급 회로(104)와 정확히 동일한 기능을 행한다.

이러한 구성의 리셋 전류 공급 회로(104b)에 있어서도 EN 신호가 H레벨이 되는 리셋 전압의 판독 기간(T2)(도 2(a) 및 도 2(b) 참조)만, 제 2 리셋 전류(I2)는 상기 제 2 리셋 전류(I2)와 화소로부터 출력되는 제 1 리셋 전류(I1)의 합이 일정해지도록 판독선(102)에 공급된다. 그러므로, 고휘도 시에 화소로부터의 제 1 리셋 전류(I1)이 급격히 저하해도 판독선(102)에 공급되는 리셋 전류의 전체량은 일정하게 유지될 수 있다. 그 결과, 고휘도 피사체를 촬영했을 때에 하얗게 되어야 할 피사체가 검어지는 흑화 현상이 회피될 수 있다.

도 3(c)는 실시형태 1의 리셋 전류 공급 회로(104)와 상이한 회로 구성을 갖는 다른 예로서의 리셋 전류 공급 회로(104c)을 나타내고 있다.

이 리셋 전류 공급 회로(104c)는 실시형태 1과 상이하다. 그것은 VD 레벨과 판독선(102) 사이에 접속되어 게이트에는 EN 신호가 입력되는 판독 트랜지스터(M5)만으로 구성된다.

여기서, EN 신호의 H레벨이 VD 전압과 같은 것으로 되면 리셋 전류 공급 회로(104c)는 실시형태 1의 리셋 전류 공급 회로(104)와 마찬가지로 EN 신호가 H레벨이 되는 리셋 전압의 판독 기간(T2)(도 2(a) 및 (b)참조)만 제 2 리셋 전류를 상기 제 2 리셋 전류와 화소로부터 출력되는 제 1 리셋 전류(I1)의 합이 일정해지도록 판독선(102)에 공급한다.

이와 같이, 본 발명의 리셋 전압이 저하하지 않도록 전류를 공급하는 리셋 전류 공급 회로는 다양한 회로 구성에 의해 실현될 수 있다. 어떤 트랜지스터의 조합에 있어서도 리셋 전압이 게이트에 접속된 판독 트랜지스터가 필요하다.

상기 실시형태 1는 각 판독선마다 화소와 상이한 회로 구성의 리셋 전류 공급 회로를 구비한 이미지 센서를 나타내고 있지만, 리셋 전류 공급 회로는 화소와 동일한 회로 소자를 갖는 더미 화소 또는 부분적으로 동일한 회로 소자를 갖는 더미 화소에 의해 구성될 수 있다. 이하, 이러한 구성의 이미지 센서가 설명된다.

(실시형태 2)

도 4는 본 발명의 실시형태 2에 의한 이미지 센서를 설명하는 도면이며, 도 4(a)는 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 구성을 나타내고, 도 4(b)는 상기 이미지 센서의 화소 어레이에 있어서의 차광 영역을 개략적으로 나타내고 있다.

이 실시형태 2의 이미지 센서(10a)는 실시형태 1의 이미지 센서(10)에 있어 서의 리셋 전류 공급 회로(104) 대신에 더미 화소(100a)를 사용한다.

즉, 이 실시형태 2의 이미지 센서에서는, 도 4(b)에 나타낸 바와 같이, 복수공간의 상부 또는 하부의 차광된 영역(11a)에 배치된 1행분의 화소는 각 판독선에 리셋 전류를 공급하는 리셋 전류 공급 회로로서 이용된다. 더욱이, 도면의 11b는 차광되지 않고 있는 화소 배열 영역에서 이미지 센서의 수광부이다.

이 더미 화소(100a)는 화소(100)와 마찬가지로 포토다이오드(PDa)와, 리셋 트랜지스터(M1a)와, 판독 트랜지스터(M2a)와, 선택 트랜지스터(M3a)와, 전송 트랜지스터(M4a)를 포함한다. 그러나, 이 더미 화소(100a)에서는 리셋 트랜지스터(M1a)의 게이트는 VD 전압에 접속되고, 선택 트랜지스터(M3a)의 게이트에는 화소를 선택하는 SEL 신호 대신에 리셋 전압의 판독 기간만 H레벨이 되는 제어 신호인 EN 신호가 입력된다. 전송 트랜지스터(M4a)의 게이트는 L레벨(예를 들면, 접지 전위)에 고정되어 있다.

이러한 구성의 실시형태 2의 이미지 센서(10a)에 있어서도 더미 화소로부터 이루어지는 리셋 전류 공급 회로(100a)는 EN 신호가 H레벨이 되는 리셋 전압의 판독 기간(Ta2)(도 2(a) 및 도 2(b) 참조)만 제 2 리셋 전류(I2a)를 상기 제 2 리셋 전류(I2a)와 화소로부터 출력되는 제 1 리셋 전류(I1a)의 합이 일정해지도록 판독선(102)에 공급한다. 그러므로, 고휘도 시에 화소로부터의 리셋 전류(I1)가 급격히 저하해도 판독선(102)에 공급되는 리셋 전류의 전체량이 일정하게 유지될 수 있다. 그 결과, 고휘도 피사체를 촬영했을 때에 하얗게 되어야 할 피사체가 검어지는 흑화 현상이 회피될 수 있다.

(실시형태 3)

도 5는 본 발명의 실시형태 3에 의한 이미지 센서를 설명하는 도면이며, 이 도면은 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 구성을 나타내고 있다.

이 실시형태 3의 이미지 센서(10b)는 실시형태 2의 이미지 센서(10a)와 마찬가지로 실시형태 1의 이미지 센서(10)에 있어서의 리셋 전류 공급 회로(104) 대신에 화소 어레이의 차광 부분에 배치된 더미 화소(100b)를 이용한다. 그러나, 이 실시형태 3에 있어서의 더미 화소(100b)에서는 화소에 있어서의 포토다이오드(PD) 및 전송 트랜지스터(M4)가 형성되어야 할 영역에는 소자가 형성되어 있지 않다.

즉, 이 더미 화소(100b)는 리셋 트랜지스터(M1b)와, 판독 트랜지스터(M2b)와, 선택 트랜지스터(M3b)를 포함한다. 이 더미 화소(100b)에서는 실시형태 2의 더미 화소(100a)와 마찬가지로 리셋 트랜지스터(M1b)의 게이트는 VD전원에 접속되고, 선택 트랜지스터(M3b)의 게이트에는 화소를 선택하는 SEL 신호 대신에 리셋 전압의 판독 기간만 H레벨이 되는 제어 신호인 EN 신호가 입력된다.

이러한 구성의 실시형태 3의 이미지 센서(10b)에 있어서도 더미 화소(100b)로 이루어지는 리셋 전류 공급 회로는 EN 신호가 H레벨이 되는 리셋 전압의 판독 기간(Ta2)(도 2(a) 및 도 2(b) 참조)만 제 2 리셋 전류(I2b)를 상기 제 2 리셋 전류(I2a)와 화소로부터 출력되는 제 1 리셋 전류(I1)의 합이 일정해지도록 판독선(102)에 공급한다. 그러므로, 고휘도 시에 화소로부터의 리셋 전류(I1)가 급격히 저하해도 판독선(102)에 공급되는 리셋 전류의 전체량이 일정하게 유지될 수 있다. 그 결과, 고휘도 피사체를 촬영했을 때에 하얗게 되어야 할 피사체가 검어지는 흑화 현상이 회피될 수 있다.

(실시형태 4)

도 6은 본 발명의 실시형태 4에 의한 이미지 센서를 설명하는 도면이며, 이 모면은 상기 이미지 센서에 있어서의 화소의 회로 구성 및 리셋 전류 공급 회로의 구성을 나타내고 있다. 도 7은 상기 이미지 센서의 동작을 설명하는 타이밍도이다.

이 실시형태 4의 이미지 센서(10c)는 실시형태 1의 이미지 센서(10)에 있어서의 4트랜지스터 구성 대신에 3트랜지스터 구성을 갖는다.

즉, 이 실시형태 4의 이미지 센서를 구성하는 화소(110c)는 도 8에 나타낸 종래의 이미지 센서(20)를 구성하는 화소(200)와 동일하다. 화소(110c)는 포토다이오드(PD)와, 리셋 트랜지스터(M1)와, 판독 트랜지스터(M2)와, 선택 트랜지스터(M3)를 포함한다. 상기 리셋 트랜지스터(M1)의 게이트에는 포토다이오드(PD)의 캐소드 전위를 리셋하는 RST 신호가 입력되고, 선택 트랜지스터(M3)의 게이트에는 화소를 선택하는 SEL 신호가 입력된다.

리셋 전류 공급 회로(114c)는 실시형태 1에 있어서의 것과 마찬가지로 드레인과 게이트가 전원 전압(VD)에 접속된 판독 트랜지스터(M5)와, 상기 판독 트랜지스터(M5)의 소스와 판독선(102) 사이에 접속된 선택 트랜지스터(M6)를 포함한다. 이 실시형태 4에서는 선택 트랜지스터(M6)의 게이트에는 리셋 전압을 판독선에 판독하는 기간만 상기 선택 트랜지스터(M6)를 도통시키는 제어 신호(ENc)가 입력된다.

또한, 이 실시형태 4에 있어서도 리셋 전류 공급 회로(114c)에 있어서의 판독 트랜지스터(M5)의 게이트 길이(Lm5)(도 1(c) 참조)는 화소(110c)에 있어서의 판독 트랜지스터(M2)의 게이트 길이(Lm2)(도 1(b) 참조)보다 더 길다.

이 실시형태 4의 이미지 센서(10c)에 있어서의 다른 구성은 실시형태 1에 있어서의 이미지 센서(10)와 동일하다.

이러한 구성의 이미지 센서(10c)에서는 리셋 전압의 판독 시에 상기 판독선(102)에 상기 화소(110c)로부터는 제 1 리셋 전류(I1c)가 공급되고, 상기 리셋 전류 공급 회로(114c)로부터는 제 2 리셋 전류(I2)가 공급된다. 상기 판독선(102)에는 정전류원(103)이 접속되어 있기 때문에 상기 전류(I1c)와 전류(I2)의 합은 항상 일정하다.

다음에, 동작이 설명된다.

도 7은 화소 및 고휘도 흑화 억제 회로의 동작을 설명하는 타이밍도이며, 도 7(a)는 통상 휘도 시의 동작을 나타내고, 도 7(b)는 고휘도 시의 동작을 나타내고 있다.

우선, 도 7(a)를 이용해서 통상 휘도 시의 동작이 설명된다.

SEL 신호가 H레벨이 되고, 선택 트랜지스터(M3)가 도통되면 화소가 선택된다. 그 후, 제 1 리셋 기간(T1)에서 RST 신호가 H레벨이 되고, 도 6에 나타낸 리셋 트랜지스터(M1)가 온됨으로써 판독 트랜지스터(M2)의 게이트(201)가 VD 전압이 된다. SEL 신호가 H레벨이기 때문에 선택 트랜지스터(M3)는 온 상태이다. 따라서, 판독선(102)의 레벨은 VD 전압이 된다.

그 후, 적분 기간(T2)에서는 RST 신호가 L레벨이 되므로 리셋 트랜지스터(M1)가 오프된다. 따라서, 포토다이오드(PD)에 의해 발생되는 전하에 의해 판독 트랜지스터(M2)의 게이트(201)의 전압은 저하되고, 판독선(102)에 판독되는 화소 전압도 점차 저하된다.

상관 이중 샘플링 회로(110)는 이 적분 기간(T2)의 종료 직전에 상기 판독선(102)에 판독된 화소 전압을 신호 전압으로서 샘플 홀드한다.

제 2 리셋 동작이 기간(T3)에 행해진 후, 상기 적분 기간(T2)보다 더 짧은 기간(T4)내에는 ENc 신호가 H레벨이 되고, 리셋 전류 공급 회로(114c)로부터는 제 2 리셋 전류가 판독선(102)에 공급되고, 판독선(102)은 VD레벨에 유지된다. 상관 이중 샘플링 회로(110)는 이 기간(T4)내에 상기 판독선(102)에 판독된 화소 전압을 리셋 전압으로서 샘플 홀드한다.

샘플 홀드 회로는 제 1 리셋 동작 후의 적분 기간(T2)에 샘플 홀드된 신호 전압과, 제 2 리셋 동작 후의 짧은 리셋 전압 판독 기간(T4)내에 샘플 홀드된 리셋 전압의 차이 전압을 화소에서 검출된 광검출 신호(화소 신호)로서 출력한다.

이와 같이, 2개의 샘플 홀드 전압의 차이를 출력함으로써 화소로부터 판독되는 화소 신호로부터 리셋 노이즈가 제거된다.

다음에, 도 7(b)를 이용해서 고휘도 시의 동작이 설명된다.

SEL 신호가 H레벨이 되고, 선택 트랜지스터(M3)가 도통되면 화소가 선택된다. 그 후, 제 1 리셋 기간(T1)에서 RST 신호가 H레벨이 되고, 리셋 트랜지스터(M1)가 온됨으로써 판독 트랜지스터(M2)의 게이트(201)가 VD 전압이 된다. SEL 신호가 H레벨이기 때문에 선택 트랜지스터(M3)는 온 상태이다. 따라서, 판독선(102)의 레벨은 VD 전압이 된다.

그 후, 적분 기간(T2)에서는 RST 신호가 L레벨이 되므로 리셋 트랜지스터(M1)가 오프된다. 따라서, 고휘도 시에는 포토다이오드(PD)에 의해 발생되는 전류에 의해 판독 트랜지스터(M2)의 게이트(201)의 전압은 급격히 저하된다.

상관 이중 샘플링 회로(110)는 이 적분 기간(T2)의 종료 직전에 상기 판독선(102)에 판독된 화소 전압, 즉 최저 전위를 신호 전압으로서 샘플 홀드한다.

계속해서, 제 2 리셋 동작이 기간(T3)에 행해지고, 그 후의 기간(T4)에는 RST 신호가 L레벨이 된다. 따라서, 리셋 트랜지스터(M1)가 오프된다. 그 다음, 고휘도 시에는 포토다이오드(PD)에 의해 발생되는 전류에 의해 판독 트랜지스터(M2)의 게이트(201)의 전압은 급격히 저하되고, 판독선(102)에 공급되는 전류(I1c)도 리셋 기간(T3)에 있어서의 최대 레벨으로부터 급격히 저하된다. 그러나, 제 2 리셋 동작 후의 기간(T4)에는 제 1 리셋 동작 후의 기간(T2)과 다르고, EN 신호는 H레벨이 된다. 리셋 전류 공급 회로(114c)로부터는 제 2 리셋 전류(I2)는 이 제 2 리셋 전류(I2)와 상기 제 1 리셋 전류(I1c)의 합이 일정해지도록 판독선(102)에 공급된다. 따라서, 판독선(102)의 레벨은 VD 전압에 유지된다.

따라서, 상관 이중 샘플링 회로(110)는 상기 판독선(102)에 판독된 VD 전압을 리셋 전압으로서 샘플 홀드한다.

이와 같이, 적분 기간(T2)에서 작성된 출력 신호(206)인 신호 전압(최저 전압)과, 기간(T4)에서 작성된 출력 신호(206)인 리셋 전압(VD 전압)의 차분이 상관 이중 샘플링 회로(210)에서 검출되어 고휘도 시의 옳은 화소 신호가 출력된다.

이와 같이, 본 실시형태 4에서는 행렬로 배열되는 복수의 화소(110c)와, 화소열마다 배치되어 각 화소열의 화소로부터 신호 전압을 판독하기 위한 판독선(102)을 구비한 이미지 센서에 있어서, 상기 이미지 센서는 판독선(102)마다 리셋 전류(I2)를 공급하는 리셋 전류 공급 회로(114c)를 구비하고, 화소에 있어서의 리셋 전압을 판독할 때 화소로부터 판독선(102)으로 공급되는 제 1 리셋 전류(I1c)와, 리셋 전류 공급 회로(114c)로부터 판독선(102)으로 공급되는 제 2 리셋 전류(I2)의 합이 일정해진다. 따라서, 화소로부터의 제 1 리셋 전류(I1c)가 변동해도 판독선(102)에 공급되는 리셋 전류의 전체량(I1c+I2)은 일정하게 유지된다. 그러므로, 고휘도 시에 화소를 구성하는 트랜지스터로의 강한 광의 입사에 의해 화소로부터의 리셋 전류가 급격히 저하해도 리셋 전류 공급 회로(104)로부터 리셋 전류가 판독선에 공급된다. 따라서, 리셋 전압 판독 기간에 리셋 전위의 저하가 회피될 수 있다. 그 결과, 고휘도 시에 신호 전압과 리셋 전압의 차분이 작아져서 고휘도 피사체 흑화의 현상이 방지될 수 있다.

본 실시형태 4에서는 실시형태 1과 마찬가지로 리셋 전압을 판독하는 기간에는 리셋 전압이 저하하지 않도록 리셋 전류 공급 회로(114c)가 제 2 리셋 전류(I2)를 판독선(102)에 공급하기 때문에 종래 기술에서 보여지는 리셋 전압 저하를 검출하는 회로가 필요하지 않다. 검출 역치 오차에 의한 고휘도 피사체에 있어서의 색의 분산이 억제될 수 있다.

본 실시형태 4에 있어서도, 리셋 전류 공급 회로에 있어서의 판독 트랜지스 터(M5)의 게이트 길이는 화소내 판독 트랜지스터(M2)의 게이트 길이보다 더 길다. 따라서, 실시형태 1과 마찬가지로, 통상 휘도 시의 리셋 기간에는 화소로부터의 리셋 전류(I1c)가 리셋 전류 공급 회로로의 리셋 전류(I2)에 대하여 지배적이다. 리셋 전류 공급 회로의 특성 분산에 의한 리셋 전압의 분산이 억제될 수 있다. 그 결과, 리셋 전류 공급 회로에 있어서의 트랜지스터 역치의 제조 분산에 의한 고휘도 피사체로의 색의 분산이 한층 더 완화될 수 있다.

상기 실시형태 4에서는 리셋 전류 공급 회로(114c)는 판독 트랜지스터(M5)의 게이트 및 드레인을 VD 전압에 접속하고, 선택 트랜지스터(M6)의 게이트에 EN 신호가 입력되도록 구성된다. 그러나, 상기 리셋 전류 공급 회로(114c)의 회로 구성은 이에 한정되는 것은 아니다. 대신에, 도 3(a)에 나타낸 리셋 전류 공급 회로(104a), 도 3(b)에 나타낸 리셋 전류 공급 회로(104b), 및 도 3(c)에 나타낸 리셋 전류 공급 회로(104c)이 이용될 수 있다.

상기 실시형태 4에서는 각 판독선마다 화소와 상이한 회로 구성의 리셋 전류 공급 회로를 구비한 이미지 센서가 도시되어 있고, 리셋 전류 공급 회로는, 실시형태 1에서 설명한 바와 같이, 화소와 동일한 회로 소자를 포함하는 더미 화소 또는 부분적으로 동일한 회로 소자를 갖는 더미 화소에 의해 구성될 수 있다.

예를 들면, 실시형태 4에 있어서의 리셋 전류 공급 회로는 화소(110c)와 마찬가지로 같이포토다이오드(PD)와, 리셋 트랜지스터(M1)와, 판독 트랜지스터(M2)와, 선택 트랜지스터(M3)를 포함하고, 리셋 트랜지스터(M1)의 게이트가 VD 전압에 접속되고, 선택 트랜지스터(M3)의 게이트에는 화소를 선택하는 SEL 신호 대신에 리 셋 전압의 판독 기간만 H레벨이 되는 ENc 신호가 입력되도록 한 더미 화소일 수 있다.

또한, 이 더미 화소에서, 판독 트랜지스터(M2) 및 선택 트랜지스터(M3)가 VD 전압과 판독선 사이에 직렬로 접속되고, VD 전압측 판독 트랜지스터(M2)의 게이트가 포토다이오드(PD)의 캐소드에 접속되고, 리셋 트랜지스터(M1)가 VD 전원과 판독 트랜지스터(M2)의 게이트 사이에 접속되어 있는 것은 명백하다.

실시형태 4에 있어서의 리셋 전류 공급 회로는 이러한 더미 화소에 있어서의 포토다이오드를 배제하고, 화소를 구성하는 3개의 트랜지스터, 즉 리셋 트랜지스터(M1)와, 판독 트랜지스터(M2)와, 선택 트랜지스터(M3)를 포함하며, 리셋 트랜지스터(M1)의 게이트가 VD 전압에 접속되고, 선택 트랜지스터(M3)의 게이트에는 화소를 선택하는 SEL 신호 대신에 리셋 전압의 판독 기간만 H레벨이 되는 ENc 신호가 입력되도록 한 더미 화소일 수 있다. 더욱이, 이 더미 화소에서 판독 트랜지스터(M2) 및 선택 트랜지스터(M3)가 VD 전압과 판독선 사이에 직렬로 접속되고, 리셋 트랜지스터(M1)가 VD 전원과 판독 트랜지스터(M2)의 게이트 사이에 접속되어 있는 것은 명백하다.

더욱이, 상기 실시형태 1∼4에서는 특히 설명하지 않았지만, 전자 정보 기기가 이하에 설명될 것이며, 상기 전자 정보 기기는 상기 실시형태 1∼4의 이미지 센서 중 적어도 어느 하나를 촬상부로 이용한 디지털 카메라(예를 들면, 디지털 비디오 카메라, 디지털 스틸 카메라), 및 화상 입력 장치(예를 들면, 스캐너, 팩시밀리, 및 카메라 부착 휴대 전화)를 포함한다.

(실시형태 5)

도 13은 본 발명의 실시형태 5로서 실시형태 1∼4의 이미지 센서를 촬상부로 이용한 전자 정보 기기의 개략적이고 모범적인 구성을 나타내는 블록도이다.

도 13에 나타낸 본 발명의 실시형태 5에 의한 전자 정보 기기(90)는 본 발명의 상기 실시형태 1∼4의 이미지 센서 중 적어도 어느 하나를 이용한 촬상부(91)와, 상기 촬상부(91)에서 얻어진 고품위의 화상 데이터를 기록용의 소정의 신호 처리가 행해진 후에 데이터 기록하는 메모리부(92)(예를 들면, 기록 미디어)와, 이 화상 데이터를 표시용의 소정의 신호 처리가 행해진 후에 표시 화면(예를 들면, 액정 표시 화면)상에 표시하는 표시부(93)(예를 들면, 액정 표시 장치)와, 이 화상 데이터를 통신용의 소정의 신호 처리가 행해진 후에 통신 처리하는 통신부(94)(예를 들면, 송수신 장치)와, 이 화상 데이터를 인쇄(인자)해서 출력(프린트아웃)하는 화상 출력부(95) 중 적어도 어느 하나를 포함한다.

이상과 같이, 본 발명은 바람직한 실시형태의 사용에 의해 예시되어 있다. 그러나, 본 발명은 이 실시형태에만 의거해서 해석되지 않아야 한다. 본 발명의 범위는 특허청구범위에만 의거해서 해석되어야 한다. 또한, 당업자는 본 발명의 구체적인 바람직한 실시형태의 기재로부터 본 발명의 기재 및 기술 상식에 의거해서 등가 기술 범위를 실시할 수 있다. 또한, 본 명세서에 있어서 인용된 특허, 특허 출원 및 문헌은 그 내용 자체가 구체적으로 본 명세서에 기재되어 있는 것과 동일한 방식으로 포함되어야 한다.

본 발명은 카메라 부착 휴대 전화, 디지털 스틸 카메라, 또는 감시 카메라에 이용되는 이미지 센서, 특히 행렬로 배열되는 복수의 화소와, 화소열마다 배치되어 각 화소열의 화소로부터 화소 신호를 판독하기 판독선을 구비한 이미지 센서의 분야에 있어서 칩 사이즈의 증대를 갖지 않고 고휘도 피사체의 흑화 현상을 방지할 수 있고, 고휘도 피사체의 촬영시의 화질을 향상한 이미지 센서를 제공한다.

각종 다른 수정은 본 발명의 범위 및 정신으로부터 벗어남이 없이 당업자에 의해 용이하게 이루어질 수 있다. 따라서, 이에 첨부된 특허청구범위의 범위는 여기에 정의된 바와 같이 명세서에 한정되는 것이 아니라, 특허청구범위는 오히려 폭넓게 해석되어야 한다.

도 1은 본 발명의 실시형태 1의 이미지 센서를 설명하는 도면이며, 도 1(a)는 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 모범적인 구성을 나타내며, 도 1(b)는 화소를 구성하는 판독 트랜지스터의 게이트 길이를 나타내고, 도 1(c)는 리셋 전류 공급 회로를 구성하는 판독 트랜지스터의 게이트 길이를 나타내고 있다.

도 2는 실시형태 1의 이미지 센서의 동작을 설명하는 타이밍도이며, 도 2(a)는 통상 휘도 시의 동작을 나타내고, 도 2(b)는 고휘도 시의 동작을 나타내고 있다.

도 3은 실시형태 3의 이미지 센서에 있어서의 리셋 전류 공급 회로의 3개의 변형 예(도 3(a), 도 3(b), 도 3(c))를 나타내는 도면이다.

도 4는 본 발명의 실시형태 2의 이미지 센서를 설명하는 도면이며, 도 4(a)는 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 구성을 나타내고, 도 4(b)는 상기 이미지 센서의 화소 어레이에 있어서의 차광 영역을 개략적으로 나타내고 있다.

도 5는 본 발명의 실시형태 3의 이미지 센서를 설명하는 도면이며, 이 도면은 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 구성을 나타내고 있다.

도 6은 본 발명의 실시형태 4의 이미지 센서를 설명하는 도면이며, 이 도면은 상기 이미지 센서에 있어서의 화소 및 리셋 전류 공급 회로의 구성을 나타내고 있다.

도 7은 실시형태 4의 이미지 센서의 동작을 설명하는 타이밍도이며, 도 7(a)는 통상 휘도 시의 동작을 나타내고, 도 7(b)는 고휘도 시의 동작을 나타내고 있다.

도 8은 종래의 이미지 센서를 설명하는 도면이며, 이 도면은 이미지 센서에 있어서의 화소의 구성을 나타내고 있다.

도 9는 종래의 이미지 센서의 동작을 설명하는 도면이며, 타이밍도이고, 도 9(a)는 통상 휘도 시의 동작을 나타내며, 도 9(b)는 고휘도 시의 동작을 나타내고 있다.

도 10은 특허문헌 1에 개시된 이미지 센서를 설명하는 도면이다.

도 11은 상기 특허문헌 1에 개시된 이미지 센서의 동작을 설명하는 타이밍도이다.

도 12는 본 발명의 효과를 설명하는 도면이며, 이 도면은 리셋 전류 공급 회로를 동작시켰을 때의 태양의 화상(도 12(b))을 상기 리셋 전류 공급 회로를 동작시키지 않을 경우의 태양의 화상(도(a))과 대비해서 나타낸다.

도 13은 본 발명의 실시형태 5로서 실시형태 1∼4에 의한 고체 촬상 장치 중어느 하나를 촬상부로 이용한 전자 정보 기기의 개략적이고 모범적인 구성을 나타내는 블록도이다.

Claims

행렬로 배열되는 복수의 화소를 구비하고, 각 화소의 기준 전압인 리셋 전압과 각 화소에서의 광전 변환에 의해 발생되는 신호 전압의 차이 전압에 의거해서 각 화소의 화소 신호를 검출하는 이미지 센서로서:

각 화소열에 배치되어 대응하는 화소열의 화소로부터 리셋 전압과 신호 전압이 판독되는 복수의 판독선; 및

상기 각 판독선과 상기 판독선에 접속된 정전류원에 제공되고, 상기 리셋 전압을 화소로부터 판독할 때 상기 화소로부터 제 1 리셋 전류가 상기 판독선에 공급됨과 동시에, 제 2 리셋 전류를 상기 제 1 리셋 전류와 상기 제 2 리셋 전류의 합이 상기 판독선에 접속된 정전류원을 흐르는 전류가 되고, 제1의 리셋 전류의 감소 및 증대가 상기 제2의 리셋 전류의 증가 및 감소에 의해 보상되도록 상기 판독선에 공급하는 리셋 전류 공급부를 구비한 것을 특징으로 하는 이미지 센서.
제 1 항에 있어서,

상기 화소는 상기 리셋 전압을 판독하는 기간에 상기 리셋 전압의 게이트로의 인가에 의해 상기 제 1 리셋 전류를 상기 판독선에 공급하고, 상기 신호 전압을 판독하는 기간에 상기 신호 전압의 게이트로의 인가에 의해 상기 신호 전압에 대응하는 화소 전류를 상기 판독선에 공급하는 제 1 판독 트랜지스터를 포함하고;

상기 리셋 전류 공급부는 상기 리셋 전압을 판독하는 기간에 상기 리셋 전압의 게이트로의 인가에 의해 상기 제 2 리셋 전류를 상기 판독선에 공급하는 제 2 판독 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제 2 항에 있어서,

상기 리셋 전류 공급부를 구성하는 제 2 판독 트랜지스터의 게이트 길이는 상기 화소를 구성하는 제 1 판독 트랜지스터의 게이트 길이보다 더 긴 것을 특징으로 하는 이미지 센서.
제 1 항에 있어서,

상기 리셋 전류 공급부는 전원 전압과 판독선 사이에 접속된 직렬 접속의 복수의 트랜지스터를 포함하고, 상기 직렬 접속의 복수의 트랜지스터 중 하나 이상이 상기 리셋 전압을 판독하는 기간에 도통 상태가 되도록 제어되는 리셋 전류 공급 회로를 포함하고,

상기 정전류원은 상기 판독선과 접지 전위 사이에 접속된 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며,

상기 직렬 접속의 2개의 트랜지스터 중 전원 전압측 트랜지스터의 게이트에는 전원 전압이 공급되고,

상기 직렬 접속의 2개의 트랜지스터 중 판독선측 트랜지스터의 게이트에는 제어 신호가 공급되는 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며,

상기 직렬 접속의 2개의 트랜지스터의 게이트에는 제어 신호가 공급되는 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 직렬 접속의 2개의 트랜지스터를 포함하며,

상기 직렬 접속의 2개의 트랜지스터의 판독선측 트랜지스터의 게이트에는 리셋 전압이 공급되고,

상기 직렬 접속의 2개의 트랜지스터의 전원 전압측 트랜지스터의 게이트에는 제어 신호가 공급되는 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 리셋 전류 공급 회로는 상기 전원 전압과 판독선 사이에 접속된 단일의 트랜지스터를 포함하고,

상기 단일의 트랜지스터의 게이트에는 제어 신호가 공급되는 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 화소는,

광전 변환을 행하는 포토다이오드,

화소를 선택하는 선택 트랜지스터,

상기 선택 트랜지스터와 상기 리셋 전압 사이에 접속되어 상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 판독하는 판독 트랜지스터,

상기 판독 트랜지스터가 상기 리셋 전압을 출력하도록 상기 판독 트랜지스터를 제어하는 리셋 트랜지스터, 및

상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 상기 판독 트랜지스터에 전송하는 전송 트랜지스터를 포함하고 있고;

선택된 화소에서는 상기 리셋 전압이 판독된 후에 광전 변환에 의해 발생된 신호 전압이 판독되는 것을 특징으로 하는 이미지 센서.
제 9 항에 있어서,

상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며;

상기 더미 화소는,

광전 변환을 행하는 포토다이오드,

상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지 스터,

상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터,

상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터, 및

상기 포토다이오드와 상기 판독 트랜지스터 사이에 접속되고, 게이트 전압이 트랜지스터의 오프 전압으로 고정된 전송 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제 9 항에 있어서,

상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며;

상기 더미 화소는,

상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터,

상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및

상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제 4 항에 있어서,

상기 화소는,

광전 변환을 행하는 포토다이오드,

화소를 선택하는 선택 트랜지스터,

상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 포토다이오드에서의 광전 변환에 의해 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및

상기 판독 트랜지스터가 상기 리셋 전압을 출력하도록 상기 판독 트랜지스터를 제어하는 리셋 트랜지스터를 포함하고 있고;

선택된 화소에서는 광전 변환에 의해 발생된 신호 전압이 판독된 후에 상기 리셋 전압이 판독되는 것을 특징으로 하는 이미지 센서.
제 12 항에 있어서,

상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며;

상기 더미 화소는,

광전 변환을 행하는 포토다이오드,

상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터,

상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및

상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제 12 항에 있어서,

상기 리셋 전류 공급 회로는 차광 영역에 배치된 더미 화소이며;

상기 더미 화소는,

상기 리셋 전압을 판독하는 기간에 상기 더미 화소를 선택하는 선택 트랜지스터,

상기 선택 트랜지스터와 상기 전원 전압 사이에 접속되어 상기 더미 화소에서 발생된 전하의 레벨을 판독하는 판독 트랜지스터, 및

상기 판독 트랜지스터의 게이트에 항상 상기 리셋 전압을 공급하는 리셋 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
제 1 항에 기재된 이미지 센서를 촬상부로 이용한 것을 특징으로 하는 전자 정보 기기.