JP2002043495A - 誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法 - Google Patents
誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法Info
- Publication number
- JP2002043495A JP2002043495A JP2000222865A JP2000222865A JP2002043495A JP 2002043495 A JP2002043495 A JP 2002043495A JP 2000222865 A JP2000222865 A JP 2000222865A JP 2000222865 A JP2000222865 A JP 2000222865A JP 2002043495 A JP2002043495 A JP 2002043495A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- mounting
- present
- pins
- pin arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩ等のピン配置は上下及び／又は左右対
称になっているために、部品実装時に方向が間違ってい
ても実装することが可能となり、誤実装による部品廃棄
につながっていた。 【解決手段】 部品のピン配置をずらして、上下または
左右非対称に配置している。上下のピン２１と２２は対
称配置にされているが、左右のピン２３と２４は非対称
に配置されている。
称になっているために、部品実装時に方向が間違ってい
ても実装することが可能となり、誤実装による部品廃棄
につながっていた。 【解決手段】 部品のピン配置をずらして、上下または
左右非対称に配置している。上下のピン２１と２２は対
称配置にされているが、左右のピン２３と２４は非対称
に配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、誤実装防止用電子
部品及びピン配置による電子部品誤実装防止方法に関
し、更に詳しくは、部品のピン配置をずらして上下左右
非対称にし、正方向でのみ実装可能にすることで方向間
違いによる誤実装を完全に防止することを可能とした誤
実装防止用電子部品及びピン配置による電子部品誤実装
防止方法に関する。
部品及びピン配置による電子部品誤実装防止方法に関
し、更に詳しくは、部品のピン配置をずらして上下左右
非対称にし、正方向でのみ実装可能にすることで方向間
違いによる誤実装を完全に防止することを可能とした誤
実装防止用電子部品及びピン配置による電子部品誤実装
防止方法に関する。
【０００２】
【従来の技術】この種の技術に類似した第１の従来例と
してあげられる実開平３−８５００号公報には、複数の
端子がケースから同一方向に互いに平行に導出され、パ
ーツフイーダに供給されて移送路上を列をなして移送さ
れ、台紙上に並設固定された状態とされて、ラジアルリ
ード電子部品用の自動機に供給される電子部品におい
て、パーツフイーダによる移送方向に対して、ケースの
外形形状が左右非対称に形成された電子部品が開示され
ている。
してあげられる実開平３−８５００号公報には、複数の
端子がケースから同一方向に互いに平行に導出され、パ
ーツフイーダに供給されて移送路上を列をなして移送さ
れ、台紙上に並設固定された状態とされて、ラジアルリ
ード電子部品用の自動機に供給される電子部品におい
て、パーツフイーダによる移送方向に対して、ケースの
外形形状が左右非対称に形成された電子部品が開示され
ている。
【０００３】第２の従来例としてあげられる特開平５−
６５１７１号公報には、キャリアテープに設けられたく
ぼみ穴にチップ型電子部品が収納されカバーテープで覆
われてなる、チップ型電子部品のキャリアテーピング包
装において、キャリアテープのくぼみ穴は、チップ型電
子部品の外装の外形寸法に合わせたくぼみ穴と、端子を
逃げるくぼみ穴とからなるチップ型電子部品のキャリア
テーピング包装が開示されている。
６５１７１号公報には、キャリアテープに設けられたく
ぼみ穴にチップ型電子部品が収納されカバーテープで覆
われてなる、チップ型電子部品のキャリアテーピング包
装において、キャリアテープのくぼみ穴は、チップ型電
子部品の外装の外形寸法に合わせたくぼみ穴と、端子を
逃げるくぼみ穴とからなるチップ型電子部品のキャリア
テーピング包装が開示されている。
【０００４】第３の従来例としてあげられる特開平８−
１２８４１６号公報には、電子部品としてのメモリカー
ド用ヘッダ本体のボデーに円柱状や角柱状などの貫通孔
を設け、この貫通孔に固定できるように鍔を上側に設
け、更に下側の先端に軸方向に沿って、対称または非対
称な位置に適当な長さのスリットを設け、下側に絞りの
あるポスト用貫通孔を具備したポストをボデーの貫通孔
に固定し、上部が平たく下部が円柱状等の形状のプッシ
ュピンをポスト用貫通孔に摺動できる程度に軽く固定し
た基板固定機構が開示されている。
１２８４１６号公報には、電子部品としてのメモリカー
ド用ヘッダ本体のボデーに円柱状や角柱状などの貫通孔
を設け、この貫通孔に固定できるように鍔を上側に設
け、更に下側の先端に軸方向に沿って、対称または非対
称な位置に適当な長さのスリットを設け、下側に絞りの
あるポスト用貫通孔を具備したポストをボデーの貫通孔
に固定し、上部が平たく下部が円柱状等の形状のプッシ
ュピンをポスト用貫通孔に摺動できる程度に軽く固定し
た基板固定機構が開示されている。
【０００５】現状の実装装置（マウンタ）でＱＦＰのＬ
ＳＩを搭載する際には、トレーにＬＳＩを載せて実装装
置にセットしているが、ＱＦＰは上下左右対称のために
方向を間違えて載せると、そのまま誤方向で実装してし
まう。
ＳＩを搭載する際には、トレーにＬＳＩを載せて実装装
置にセットしているが、ＱＦＰは上下左右対称のために
方向を間違えて載せると、そのまま誤方向で実装してし
まう。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術におけるＩＣ、ＬＳＩ（ＱＦＰ等）はピン配置が左右
対称もしくは上下左右対称になっているために、部品実
装時に方向が間違っていても実装できてしまい、誤実装
で部品廃棄になってしまう例が多々発生する。部品廃棄
になるとそれだけコストが増大するために誤実装率は０
％であることが最良である。
術におけるＩＣ、ＬＳＩ（ＱＦＰ等）はピン配置が左右
対称もしくは上下左右対称になっているために、部品実
装時に方向が間違っていても実装できてしまい、誤実装
で部品廃棄になってしまう例が多々発生する。部品廃棄
になるとそれだけコストが増大するために誤実装率は０
％であることが最良である。
【０００７】本発明は、従来の上記実情に鑑みてなされ
たものであり、従って本発明の目的は、部品のピン配置
をずらして上下左右非対称にし、正方向でのみ実装可能
にすることで方向間違いによる誤実装を完全に防止する
ことを可能とした新規な誤実装防止用電子部品及びピン
配置による電子部品誤実装防止方法を提供することにあ
る。
たものであり、従って本発明の目的は、部品のピン配置
をずらして上下左右非対称にし、正方向でのみ実装可能
にすることで方向間違いによる誤実装を完全に防止する
ことを可能とした新規な誤実装防止用電子部品及びピン
配置による電子部品誤実装防止方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電子部品は、一列が複数個で構成され
た複数列のピンが非対称に配置されていることを特徴と
している。
に、本発明に係る電子部品は、一列が複数個で構成され
た複数列のピンが非対称に配置されていることを特徴と
している。
【０００９】前記電子部品がＩＣまたはＬＳＩであっ
て、該ＩＣまたはＬＳＩの上下のピンまたは左右のピン
あるいは上下及び左右のピンが非対称に配置されてい
る。
て、該ＩＣまたはＬＳＩの上下のピンまたは左右のピン
あるいは上下及び左右のピンが非対称に配置されてい
る。
【００１０】前記電子部品がＳＯＰまたはＤＩＰであっ
て、該ＳＯＰまたはＤＩＰの上下のピンが非対称に配置
されている。
て、該ＳＯＰまたはＤＩＰの上下のピンが非対称に配置
されている。
【００１１】本発明に係る電子部品誤実装防止方法は、
現状または本発明による電子部品を実装装置により実装
する実装方法において、予め登録しておいた正方向のピ
ン配置と実際のピン配置とをカメラで比較し、比較した
結果による正しい方向で電子部品を搭載することを特徴
としている。
現状または本発明による電子部品を実装装置により実装
する実装方法において、予め登録しておいた正方向のピ
ン配置と実際のピン配置とをカメラで比較し、比較した
結果による正しい方向で電子部品を搭載することを特徴
としている。
【００１２】本発明に係る電子部品誤実装防止方法はま
た、本発明による電子部品を人手で半田実装する際に、
非対称のピン配置に合わせたパッド若しくはスルーホー
ルに正方向で実装することを特徴としている。
た、本発明による電子部品を人手で半田実装する際に、
非対称のピン配置に合わせたパッド若しくはスルーホー
ルに正方向で実装することを特徴としている。
【００１３】
【発明の実施の形態】次に、本発明をその好ましい一実
施の形態について図面を参照しながら詳細に説明する。
施の形態について図面を参照しながら詳細に説明する。
【００１４】
【実施の形態の構成】図１は本発明による一実施の形態
における第１の実施例を示す概略正面図である。
における第１の実施例を示す概略正面図である。
【００１５】図１を参照するに、参照符号１は現状のＬ
ＳＩ（ＱＦＰ等）を示し、ピン１１、１２及び１３、１
４が上下及び左右対称に配置されている。２は本発明に
係るＬＳＩ（ＱＦＰ等）を示す。矢印は現状のＬＳＩ１
を本発明に係るＬＳＩ２に変更した状態を示している。
ＳＩ（ＱＦＰ等）を示し、ピン１１、１２及び１３、１
４が上下及び左右対称に配置されている。２は本発明に
係るＬＳＩ（ＱＦＰ等）を示す。矢印は現状のＬＳＩ１
を本発明に係るＬＳＩ２に変更した状態を示している。
【００１６】即ち、現状のＬＳＩ１では、上下のピン１
１と１２及び左右のピン１３と１４はそれぞれ対称に配
置されていたが、本発明に係るＬＳＩ２においては、上
下のピン２１と２２は対称に配置されてるが、左右のピ
ン２３と２４とは非対称に配置されている。代わりに、
上下のピン２１と２２を非対称に配置し、左右のピン２
３と２４とを対称に配置してもよい。また、上下のピン
２１と２２、左右のピン２３と２４の両方共に非対称の
配置とすることもできる。
１と１２及び左右のピン１３と１４はそれぞれ対称に配
置されていたが、本発明に係るＬＳＩ２においては、上
下のピン２１と２２は対称に配置されてるが、左右のピ
ン２３と２４とは非対称に配置されている。代わりに、
上下のピン２１と２２を非対称に配置し、左右のピン２
３と２４とを対称に配置してもよい。また、上下のピン
２１と２２、左右のピン２３と２４の両方共に非対称の
配置とすることもできる。
【００１７】図２は本発明による一実施の形態における
第２の実施例を示す概略正面図である。
第２の実施例を示す概略正面図である。
【００１８】図２を参照するに、参照符号３は現状のＳ
ＯＰを示し、上下対称にピン３１と３２が配置されてい
る。４は本発明によるＳＯＰを示し、ピン４１と４２と
は上下非対称に配置されている。
ＯＰを示し、上下対称にピン３１と３２が配置されてい
る。４は本発明によるＳＯＰを示し、ピン４１と４２と
は上下非対称に配置されている。
【００１９】即ち、本発明の第２の実施例においては、
現状のＳＯＰ３に対称に配置されていたピンは矢印のよ
うに変更されて上下のピン４１と４２とは非対称に配置
されている。
現状のＳＯＰ３に対称に配置されていたピンは矢印のよ
うに変更されて上下のピン４１と４２とは非対称に配置
されている。
【００２０】図３は、本発明の一実施の形態における第
３の実施例を示す概略正面図である。
３の実施例を示す概略正面図である。
【００２１】図３を参照するに、参照符号５は現状のＤ
ＩＰを示し、６は本発明に係るＤＩＰを示している。
ＩＰを示し、６は本発明に係るＤＩＰを示している。
【００２２】本発明による第３の実施例においては、現
状のＤＩＰ５に対称に配置されていたピンは矢印のよう
に変更されて、ピン６１と６２とは非対称に配置され
る。
状のＤＩＰ５に対称に配置されていたピンは矢印のよう
に変更されて、ピン６１と６２とは非対称に配置され
る。
【００２３】
【実施の形態の動作】次に、本発明による一実施の形態
の動作について説明する。
の動作について説明する。
【００２４】現状のまたは本発明による電子部品を実装
装置（マウンタ）で実装する際には、予め登録しておい
た正方向のピン配置と実際のピン配置とをカメラで比較
し比較した結果による正しい方向で搭載できるようにす
る。
装置（マウンタ）で実装する際には、予め登録しておい
た正方向のピン配置と実際のピン配置とをカメラで比較
し比較した結果による正しい方向で搭載できるようにす
る。
【００２５】本発明に係る電子部品を人手で半田実装す
る際には、非対称のピン配置に合わせたパッドもしくは
スルーホールに正方向でしか実装できないために、誤方
向による誤実装を完全に防ぐことができる。
る際には、非対称のピン配置に合わせたパッドもしくは
スルーホールに正方向でしか実装できないために、誤方
向による誤実装を完全に防ぐことができる。
【００２６】
【他の実施の形態】以上説明した本一実施の形態におい
ては、基本的には電子部品を対称としたが、電子部品の
みならず対称型の部品に応用することができる。
ては、基本的には電子部品を対称としたが、電子部品の
みならず対称型の部品に応用することができる。
【００２７】
【発明の効果】本発明は以上のように構成され、作用す
るものであり、本発明によれば以下に示すような効果が
得られる。
るものであり、本発明によれば以下に示すような効果が
得られる。
【００２８】人手で実装を行う際には、実装方向を再度
確認しなくても正方向で実装できるために、作業の確実
化と効率化の両立を図ることができる。
確認しなくても正方向で実装できるために、作業の確実
化と効率化の両立を図ることができる。
【００２９】実装装置で搭載する際にも、ピン配置をカ
メラで識別することで正方向を確認できるので、作業者
が間違った方向で部品を機械にセットしても、誤方向に
よる誤実装を防ぐことが可能となる。
メラで識別することで正方向を確認できるので、作業者
が間違った方向で部品を機械にセットしても、誤方向に
よる誤実装を防ぐことが可能となる。
【００３０】それにより、ＬＳＩのような高価な部品の
誤実装が解消され、無駄なコストの削減を行うことが可
能となる。
誤実装が解消され、無駄なコストの削減を行うことが可
能となる。
【図１】本発明による一実施の形態における第１の実施
例を示す概略正面図である。
例を示す概略正面図である。
【図２】本発明による一実施の形態における第２の実施
例を示す概略正面図である。
例を示す概略正面図である。
【図３】本発明による一実施の形態における第３の実施
例を示す概略正面図である。
例を示す概略正面図である。
１…現状のＬＳＩ ２…本発明によるＬＳＩ ３…現状のＳＯＰ ４…本発明によるＳＯＰ ５…現状のＤＩＰ ６…本発明によるＤＩＰ １１〜１４、２１〜２４、３１〜３２、４１〜４２、５
１〜５２、６１〜６２…ピン
１〜５２、６１〜６２…ピン
Claims (5)
- 【請求項１】 一列が複数個で構成された複数列のピン
が非対称に配置されていることを特徴とする電子部品。 - 【請求項２】 前記電子部品がＩＣまたはＬＳＩであっ
て、該ＩＣまたはＬＳＩの上下のピンまたは左右のピン
あるいは上下及び左右のピンが非対称に配置されている
ことを更に特徴とする請求項１に記載の電子部品。 - 【請求項３】 前記電子部品がＳＯＰまたはＤＩＰであ
って、該ＳＯＰまたはＤＩＰの上下のピンが非対称に配
置されていることを更に特徴とする請求項１に記載の電
子部品。 - 【請求項４】 現状または本発明による電子部品を実装
装置により実装する実装方法において、予め登録してお
いた正方向のピン配置と実際のピン配置とをカメラで比
較し、比較した結果による正しい方向で電子部品を搭載
することを特徴とした電子部品誤実装防止方法。 - 【請求項５】 本発明による電子部品を人手で半田実装
する際に、非対称のピン配置に合わせたパッド若しくは
スルーホールに正方向で実装することを特徴とした電子
部品誤実装防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222865A JP2002043495A (ja) | 2000-07-24 | 2000-07-24 | 誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222865A JP2002043495A (ja) | 2000-07-24 | 2000-07-24 | 誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043495A true JP2002043495A (ja) | 2002-02-08 |
Family
ID=18717055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222865A Pending JP2002043495A (ja) | 2000-07-24 | 2000-07-24 | 誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005039641A1 (de) * | 2005-08-22 | 2007-03-01 | Yazaki Corp. | Klemmhalteanordnung eines Verbinders zur Leiterplattenmontage |
-
2000
- 2000-07-24 JP JP2000222865A patent/JP2002043495A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005039641A1 (de) * | 2005-08-22 | 2007-03-01 | Yazaki Corp. | Klemmhalteanordnung eines Verbinders zur Leiterplattenmontage |
| DE102005039641B4 (de) * | 2005-08-22 | 2007-08-02 | Yazaki Corp. | Klemme und Klemmhalteanordnung eines Verbinders zur Leiterplattenmontage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190944B1 (en) | Stacked package for semiconductor device and fabrication method thereof, and apparatus for making the stacked package | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH09172134A (ja) | 電子パッケージアセンブリおよび電子モジュール | |
| US7163137B2 (en) | Method of manufacturing mounting boards | |
| JP3093476B2 (ja) | 電子部品およびその実装方法 | |
| US20030013344A1 (en) | Apparatus and method for incorporating surface mount components into connectors | |
| JP2002043495A (ja) | 誤実装防止用電子部品及びピン配置による電子部品誤実装防止方法 | |
| US20070210139A1 (en) | Electronic component with lead using pb-free solder | |
| JPS60210858A (ja) | フラツトパツケ−ジｌｓｉ | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH087679Y2 (ja) | 電子部品 | |
| JPS59189662A (ja) | 樹脂封止型半導体装置 | |
| JPS6097656A (ja) | 混成集積回路の実装方法 | |
| JPH07307545A (ja) | 表面実装型の電子部品搭載用基板、及びクリップリードフレーム | |
| KR100252861B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
| KR20200098867A (ko) | 반도체 소자의 솔더지그 | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH10126071A (ja) | 基板ホルダ及びテーピング基板ホルダ及び基板組立体 | |
| JP2522153B2 (ja) | 樹脂封止型半導体装置 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH04186660A (ja) | 半導体装置用パッケージ | |
| JPH02278858A (ja) | Ｊベンド型集積回路 | |
| JPH04127597A (ja) | 表面実装型部品の浸漬半田付方法 |