JP2002016319A - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法

Info

Publication number
JP2002016319A
JP2002016319A JP2000194971A JP2000194971A JP2002016319A JP 2002016319 A JP2002016319 A JP 2002016319A JP 2000194971 A JP2000194971 A JP 2000194971A JP 2000194971 A JP2000194971 A JP 2000194971A JP 2002016319 A JP2002016319 A JP 2002016319A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
layer
stacked body
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000194971A
Other languages
English (en)
Other versions
JP4770002B2 (ja
Inventor
Hiroaki Abe
博明 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000194971A priority Critical patent/JP4770002B2/ja
Publication of JP2002016319A publication Critical patent/JP2002016319A/ja
Application granted granted Critical
Publication of JP4770002B2 publication Critical patent/JP4770002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】複数個の半導体発光素子を有する半導体発光装
置において、各素子を構成する積層体の高さの差に起因
する、ストライプ形成用マスク層の形成における露光ム
ラの問題やハンダの濡れ性の低下の問題などを、新たな
問題を発生させずに解決することができる半導体発光装
置とその製造方法を提供する。 【解決手段】基板SUB(30)上の第1半導体発光素
子形成領域において第1積層体ST1が形成されてお
り、第2半導体発光素子形成領域において、GaAsを
含む半導体膜(50,51)やGaAs基板に形成され
た凸状部などの高さ調整部ADが形成され、その上層に
第2積層体ST2が形成されている。上記の高さ調整部
ADが形成されていることにより、第1積層体ST1と
第2積層体ST2の頂部高さが実質的に同一となってい
る構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体発光装置お
よびその製造方法に関し、特に発光波長や発光特性の異
なる複数個の半導体発光素子を有する半導体発光装置お
よびその製造方法に関する。
【0002】
【従来の技術】一般に、CD(コンパクトディスク)、
DVD(デジタル多用途ディスク)あるいはMD(ミニ
ディスク)などの光学的に情報を記録する光学記録媒体
(以下、光ディスクとも称する)に記録された情報の読
み取り(再生)、あるいはこれらに情報の書き込み(記
録)を行う装置(以下、光ディスク装置とも称する)に
は、光学ピックアップ装置が内蔵されている。
【0003】上記の光ディスク装置や光学ピックアップ
装置においては、一般に、光ディスクの種類(光ディス
クシステム)が異なる場合には、波長の異なるレーザ光
を用いる。例えば、CDの再生などには780nm帯の
波長のレーザ光を、DVDの再生などには650nm帯
の波長のレーザ光を用いる。また、CD−RやCD−R
Wなど、情報の書き込み(記録)を行う場合は、CD用
の780nmで、高出力のレーザ光が用いられる。
【0004】上記のように、光ディスクの種類や、再生
用あるいは再生記録両用などの用途によってレーザ光の
波長や特性の異なる状況において、例えばDVD用の光
ディスク装置でCDの再生などを可能にするコンパチブ
ル光学ピックアップ装置が望まれている。例えば、CD
とDVDの再生を可能にするコンパチブル光学ピックア
ップ装置を構成するのに好適なCD用のレーザダイオー
ド(発光波長780nm)とDVD用のレーザダイオー
ド(発光波長650nm)を1チップ上に搭載するモノ
リシックレーザダイオードが開発されている。
【0005】図21は、上記の従来例に係るモノリシッ
クレーザダイオード114の断面図である。第1レーザ
ダイオードLD1として、例えばGaAsからなるn型
基板30上に、例えばGaAsからなるn型バッファ層
31、例えばAlGaAsからなるn型クラッド層3
2、活性層(発振波長780nmの多重量子井戸構造)
33、例えばAlGaAsからなるp型クラッド層3
4、例えばGaAsからなるp型キャップ層35が積層
して、第1積層体ST1が形成されている。p型キャッ
プ層35表面からp型クラッド層34の途中の深さまで
絶縁化された領域41となって、ゲインガイド型の電流
狭窄構造となるストライプが形成されている。
【0006】一方、第2レーザダイオードLD2とし
て、n型基板30上に、例えばGaAsからなるn型バ
ッファ層31、例えばInGaPからなるn型バッファ
層36、例えばAlGaInPからなるn型クラッド層
37、活性層(発振波長650nmの多重量子井戸構
造)38、例えばAlGaInPからなるp型クラッド
層39、例えばGaAsからなるp型キャップ層40が
積層して、第2積層体ST2が形成されている。p型キ
ャップ層40表面からp型クラッド層39の途中の深さ
まで、電流注入領域となる部分を除く領域が除去されて
電流注入領域が凸に突出したリッジ形状RDとなるよう
に加工され、ゲインガイド型の電流狭窄構造となるスト
ライプが形成されている。
【0007】さらに、上記の第1レーザダイオードLD
1および第2レーザダイオードLD2を被覆して、酸化
シリコンなどの絶縁膜44が形成されている。絶縁膜4
4には、p型キャップ層(35,40)を露出させるよ
うにコンタクト開口されており、さらにp型キャップ層
(35,40)にはp電極42が、n型基板30にはn
電極43が接続して形成されている。また、この場合、
ストライプ以外の部分でオーミックコンタクトがとれな
い構造になってさえいれば、絶縁膜44は必ずしも必要
ではない。
【0008】上記の構造のモノリシックレーザダイオー
ド114は、第1レーザダイオードLD1のレーザ光出
射部と第2レーザダイオードLD2のレーザ光出射部の
間隔は例えば200μm以下程度の範囲(100μm程
度)に設定される。各レーザ光出射部からは、例えば7
80nm帯の波長のレーザ光および650nm帯の波長
のレーザ光が基板と平行であってほぼ同一の方向(ほぼ
平行)に出射される。上記の構造のレーザダイオード1
14は、CDやDVDなどの波長の異なる光ディスクシ
ステムの光学系ピックアップ装置などを構成するのに好
適な、発光波長の異なる2種類のレーザダイオードを1
チップ上に搭載するモノリシックレーザダイオードであ
る。
【0009】上記のモノリシックレーザダイオード11
4は、例えば図22に示すように、p電極42側から、
半導体ブロック13上に形成された電極13aにハンダ
などにより接続および固定されて使用される。この場
合、例えば、第1レーザダイオードLD1のp電極42
を接続させる電極13aにはリード13bにより、第2
レーザダイオードLD2のp電極42を接続させる電極
13aにはリード13cにより、また、両レーザダイオ
ード(LD1,LD2)に共通のn電極43にはリード
43aにより、それぞれ電圧を印加する。
【0010】上記の第1レーザダイオードLD1と第2
レーザダイオードLD2を1チップ上に搭載するモノリ
シックレーザダイオード114の形成方法について説明
する。まず、図23(a)に示すように、例えば有機金
属気相成長法(MOCVD)などのエピタキシャル成長
法により、例えばGaAsからなるn型基板30上に、
例えばGaAsからなるn型バッファ層31、例えばA
lGaAsからなるn型クラッド層32、活性層(発振
波長780nmの多重量子井戸構造)33、例えばAl
GaAsからなるp型クラッド層34、例えばGaAs
からなるp型キャップ層35を順に積層させる。
【0011】次に、図23(b)に示すように、第1レ
ーザダイオードLD1として残す領域を不図示のレジス
ト膜で保護して、硫酸系の無選択エッチング、および、
フッ酸系のAlGaAs選択エッチングなどのウェット
エッチング(EC1)により、第1レーザダイオードL
D1領域以外の領域でn型クラッド層32までの上記の
積層体を除去する。
【0012】次に、図24(c)に示すように、例えば
上記と同様のMOCVD法などのエピタキシャル成長法
により、n型バッファ層31上に、例えばInGaPか
らなるn型バッファ層36、例えばAlGaInPから
なるn型クラッド層37、活性層(発振波長650nm
の多重量子井戸構造)38、例えばAlGaInPから
なるp型クラッド層39、例えばGaAsからなるp型
キャップ層40を順に積層させる。
【0013】次に、図24(d)に示すように、第2レ
ーザダイオードLD2として残す領域を不図示のレジス
ト膜で保護して、硫酸系のキャップエッチング、リン酸
塩酸系の4元選択エッチング、塩酸系の分離エッチング
などのウェットエッチング(EC2)により、第2レー
ザダイオードLD2領域以外の領域でn型バッファ層3
6までの上記の積層体を除去し、第1レーザダイオード
用の第1積層体ST1と第2レーザダイオード用の第2
積層体ST2を分離する。
【0014】次に、図25(e)に示すように、レジス
ト膜を全面に塗布し、マスクパターンを合わせて露光
し、露光された部分のレジスト膜を硬化させ、未露光部
分のレジスト膜をアセトンなどの有機溶媒で除去するフ
ォトリソグラフィー工程により、第1積層体ST1の電
流注入領域を保護する第1マスク層MSa1および第2
積層体ST2の電流注入領域を保護する第2マスク層M
Sa2を、第1積層体ST1および第2積層体ST2の
上層にそれぞれ形成する。
【0015】次に、図25(f)に示すように、CF4
やモノクロロベンゼンなどの化学薬品により、または、
ハードベーク処理により、表面を硬化された第1マスク
層MS1および第2マスク層MS2とする。上記の第1
マスク層MS1および第2マスク層MS2は、第1レー
ザダイオードおよび第2レーザダイオードの電流狭窄構
造となるストライプの位置を決定するので、両レーザダ
イオードのレーザ光出射部の間隔を一定にするために、
上記のように同時に形成することが好ましい。両レーザ
ダイオードのレーザ光出射部の間隔がばらつくと、光ピ
ックアップ装置を構成したときに、受光部に結像するレ
ーザ位置がばらついてしまい、光ピックアップ装置の歩
留りを下げてしまうからである。
【0016】次に、図26(g)に示すように、上記と
同様のフォトリソグラフィー工程により、第1積層体S
T1の全体を保護し、第2積層体ST2を開口する第3
マスク層MS3を形成する。
【0017】次に、図26(h)に示すように、第2マ
スク層MS2および第3マスク層MS3をマスクとし
て、第2積層体ST2の電流注入領域となる部分を保護
しながらエッチング処理EC3を行い、第2積層体ST
2においてp型キャップ層40表面からp型クラッド層
39の途中の深さまで電流注入領域となる部分を除く領
域を除去して、電流注入領域が凸に突出したリッジ形状
RDに加工し、ゲインガイド型の電流狭窄構造となるス
トライプとする。
【0018】次に、図27(i)に示すように、有機溶
媒処理などにより、第3マスク層MS3を除去する。こ
のとき、第1マスク層MS1および第2マスク層MS2
は除去しない処理とする。第1マスク層および第2マス
ク層を表面を硬化処理したレジスト膜により形成してい
るので、以降の工程で第1レーザダイオードとなる第1
積層体ST1の電流狭窄構造を形成するために、第1マ
スク層ST1を残して第3マスク層ST3を除去するこ
とが容易に可能である。次に、第3マスク層の形成工程
と同様のフォトリソグラフィー工程により、第2積層体
ST2の全体を保護し、第1積層体ST1を開口する第
4マスク層MS4を形成する。
【0019】次に、図27(j)に示すように、第1マ
スク層MS1および第4マスク層MS4をマスクとし
て、第1積層体ST1の電流注入領域となる部分を除く
領域に不純物D1をイオン注入などにより導入し、p型
キャップ層35表面からp型クラッド層34の途中の深
さまで絶縁化された領域41を形成し、ゲインガイド型
の電流狭窄構造となるストライプとする。
【0020】次に、図28(k)に示すように、有機溶
媒処理などにより、第4マスク層MS4を除去し、さら
に図28(l)に示すように、アッシング処理などによ
り、表面を硬化処理したレジスト膜である第1マスク層
MS1および第2マスク層MS2を除去する。
【0021】次に、図29(m)に示すように、例えば
CVD(Chemical Vapor Deposition )法により全面に
酸化シリコンを堆積させ、絶縁膜44を形成し、エッチ
ングなどによりp型キャップ層(35,40)を露出さ
せるようにコンタクト開口する。絶縁膜44は必ずしも
必要ではなく、省略することも可能である。
【0022】次に、図29(n)に示すように、p型キ
ャップ層(35,40)に接続するように、Ti/Pt
/Auなどのp電極42を形成し、一方、n型基板30
に接続するように、AuGe/Ni/Auなどのn電極
43を形成する。
【0023】以降は、ペレタイズ工程を経て、図21に
示すような所望の第1レーザダイオードLD1と第2レ
ーザダイオードLD2を1チップ上に搭載するモノリシ
ックレーザダイオード114とすることができる。
【0024】上記の第1レーザダイオードLD1と第2
レーザダイオードLD2を1チップ上に搭載するモノリ
シックレーザダイオード114は、従来2つ必要だった
半導体レーザパッケージを1つに集約でき、CDとDV
Dなどの2つのディスクシステムでほぼ同じ光軸を使用
するのでプリズムなどの光学部品数を削減でき、これに
より光軸調整が簡素化でき、製造コストを削減できる。
【0025】
【発明が解決しようとする課題】しかしながら、上記の
従来のモノリシックレーザダイオードには、以下の2つ
の問題点が存在していた。
【0026】図30は、上記の露光工程における第1レ
ーザダイオードを構成する第1積層体と第2レーザダイ
オードを構成する第2積層体の要部を拡大した模式図で
ある。基板SUBに、第1レーザダイオードを構成する
第1積層体ST1と第2レーザダイオードを構成する第
2積層体ST2が形成されており、この上層にレジスト
膜RSを全面に塗布し、マスクパターンMPを合わせて
光EXを照射して露光する。露光された部分のレジスト
膜を硬化させ、第1マスク層MSa1および第2マスク
層MSa2をそれぞれ形成する。さらにハードベーク処
理などを経て得られる第1マスク層MS1および第2マ
スク層MS2は、第1レーザダイオードおよび第2レー
ザダイオードの電流狭窄構造となるストライプの位置を
決定するので、両レーザダイオードのレーザ光出射部の
間隔を一定にするために上記のように同時に形成する。
しかし、図30に示すように、第1積層体ST1と第2
積層体ST2とで、クラッド層の厚さが780nmの波
長の光を発光する第1レーザダイオードの方が厚いこと
などに起因して、第1積層体ST1の高さt1 の方が第
2積層体ST2の高さt2 よりも高くなっており、一般
に、両積層体の高さの差t3 が1μm以上になると上記
露光工程において露光ムラが発生しやすくなるという問
題が生じる。
【0027】また、図31は、上記のモノリシックレー
ザダイオードの要部を拡大した模式図である。基板SU
Bに第1積層体ST1と第2積層体ST2が形成されて
おり、各積層体表面に、p電極42が形成されており、
また、基板SUBに接続するようにn電極43が形成さ
れている。上記の理由により、第1積層体ST1の高さ
の方が第2積層体ST2の高さよりも高くなっており、
その高さの差t3 の分が完成後の第1レーザダイオード
LD1の表面と第2レーザダイオードLD2の表面の高
さの差となっている。一般に、両レーザダイオードの表
面の高さの差が1μm以上となると、図22に示すよう
にp電極42側から半導体ブロック13上にハンダ付け
されて固定されるときに、素子が傾き、ハンダの濡れ性
が均一でなくなり、熱放散性が悪くなるとともに、固着
強度も低下してしまうという問題が生じる。
【0028】上記の2つの問題は第1積層体と第2積層
体の高さの差が1μ以上となると顕著となってくるが、
実際には第1積層体と第2積層体の高さの差が2μm程
度あり、さらに、CD−RやCD−RWなど、CD側で
情報の書き込み(記録)を行う場合は、CD用に780
nmの発光波長で高出力のレーザ光が用いられるので、
導波路ロスを低減する必要があることからCD用レーザ
ダイオードのクラッド層がさらに厚くなり、これによっ
てCD用レーザダイオードの第1積層体とDVD用レー
ザダイオードの第2積層体の高さの差は3μm程度にま
で達し、上記の問題がますます顕著化する。
【0029】上記の問題を解決するために、DVD(6
50nm発光)側のレーザダイオードにおいて、クラッ
ド層を厚膜化する方法がある。しかしながら、クラッド
材料であるAlGaInP層は、結晶成長速度が遅く、
製造時間が長くなり、生産性を低下させる。また、P系
材料のMOCVD法による結晶成長では、有機リン系ガ
スの分解効率が低くPH3 流量を多くする必要があり、
P系の結晶成長時間が長い場合、ガス除外用部材の交換
頻度が高くなるため、装置の稼働率が低くなるという新
たな問題点が生じる。
【0030】本発明は上述の状況に鑑みてなされたもの
であり、従って本発明は、複数個の半導体発光素子を有
する半導体発光装置において、各素子を構成する積層体
の高さの差に起因する、ストライプ形成用マスク層の形
成における露光ムラの問題やハンダの濡れ性の低下の問
題などを、新たな問題を発生させずに解決することがで
きる半導体発光装置とその製造方法を提供することを目
的とする。
【0031】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体発光装置は、基板に少なくとも第1
半導体発光素子と第2半導体発光素子を有する半導体発
光装置であって、基板と、第1半導体発光素子形成領域
において上記基板上に、少なくとも第1導電型の第1ク
ラッド層、第1活性層および第2導電型の第2クラッド
層が積層されて形成された第1積層体と、第2半導体発
光素子形成領域において上記基板に形成された高さ調整
部と、上記高さ調整部上に、少なくとも第1導電型の第
3クラッド層、第2活性層および第2導電型の第4クラ
ッド層が積層された第2積層体とを有し、上記第1積層
体と上記第2積層体の頂部高さが実質的に同一であり、
上記第1積層体と上記第2積層体が空間的に互いに分離
されており、上記第1活性層と上記第2活性層からそれ
ぞれ光を出射する。
【0032】上記の本発明の半導体発光装置は、基板上
の第1半導体発光素子形成領域において第1積層体が形
成されており、第2半導体発光素子形成領域において高
さ調整部が形成され、その上層に第2積層体が形成され
ている。上記の高さ調整部が形成されていることによ
り、第1積層体と第2積層体の頂部高さが実質的に同一
となっている。
【0033】上記の本発明の半導体発光装置によれば、
複数個の半導体発光素子を有する半導体発光装置におい
て、第1積層体と第2積層体の頂部高さが実質的に同一
となっており、各素子を構成する積層体の高さの差に起
因する、ストライプ形成用マスク層の形成における露光
ムラの問題やハンダの濡れ性の低下の問題などを解決す
ることができる。また、上記の高さ調整部は簡便な構成
あるいは処理時間の短い工程で形成可能であるので、従
来の製造時間が長くなり、生産性を低下させ、装置の稼
働率を下げる新たな問題を発生させない。
【0034】上記の本発明の半導体発光装置は、好適に
は、上記高さ調整部が、上記第2半導体発光素子形成領
域において上記基板上に成長された半導体膜である。さ
らに好適には、上記第2積層体がAlGaInP系半導
体積層体により形成され、上記高さ調整部がGaAsを
含む膜から形成されている。
【0035】上記の本発明の半導体発光装置は、好適に
は、上記高さ調整部が、上記第2半導体発光素子形成領
域において上記基板上に成長された半導体積層膜であ
る。さらに好適には、上記第2積層体がAlGaInP
系半導体積層体により形成され、上記高さ調整部がGa
As膜とInGaP膜を含む半導体積層膜から形成され
ている。
【0036】上記の本発明の半導体発光装置は、好適に
は、上記高さ調整部が、上記基板に形成された凸状部で
ある。さらに好適には、上記基板がGaAs基板であ
り、上記第2積層体がAlGaInP系半導体積層体に
より形成されている。
【0037】上記の本発明の半導体発光装置は、好適に
は、上記第1活性層と上記第2活性層の組成比が互いに
異なる、上記第1活性層と上記第2活性層が互いに異な
る組成元素を有する、あるいは、上記第1積層体と上記
第2積層体の組成が互いに異なるなど、上記第1活性層
と上記第2活性層の組成が互いに異なり、前記第1活性
層と上記第2活性層からそれぞれ波長の異なるレーザ光
を出射する。
【0038】また、上記の目的を達成するため、本発明
の半導体発光装置の製造方法は、基板に少なくとも第1
半導体発光素子と第2半導体発光素子を有する半導体発
光装置の製造方法であって、第1半導体発光素子形成領
域において、基板上に、少なくとも第1導電型第1クラ
ッド層、第1活性層および第2導電型第2クラッド層を
積層させた第1積層体を形成する工程と、第2半導体発
光素子形成領域において、上記基板上に、高さ調整部を
形成する工程と、上記高さ調整部上に、少なくとも第1
導電型第3クラッド層、第2活性層および第2導電型第
4クラッド層を積層させた第2積層体を形成する工程と
を有し、上記第1積層体と上記第2積層体の頂部高さが
実質的に同一となるように形成する。
【0039】上記の本発明の半導体発光装置の製造方法
は、第1半導体発光素子形成領域において、基板上に少
なくとも第1導電型第1クラッド層、第1活性層および
第2導電型第2クラッド層を積層させた第1積層体を形
成する。次に、第2半導体発光素子形成領域において、
基板上に高さ調整部を形成し、その上層に少なくとも第
1導電型第3クラッド層、第2活性層および第2導電型
第4クラッド層を積層させた第2積層体を形成し、第1
積層体と第2積層体の頂部高さが実質的に同一となるよ
うに形成する。
【0040】上記の本発明の半導体発光装置の製造方法
によれば、複数個の半導体発光素子を有する半導体発光
装置を製造するときに、第1積層体と第2積層体の頂部
高さが実質的に同一となるように形成するので、各素子
を構成する積層体の高さの差に起因する、ストライプ形
成用マスク層の形成における露光ムラの問題やハンダの
濡れ性の低下の問題などを解決することができる。ま
た、上記の高さ調整部は簡便な構成あるいは処理時間の
短い工程で形成可能であるので、従来の製造時間が長く
なり、生産性を低下させ、装置の稼働率を下げる新たな
問題を発生させない。
【0041】上記の本発明の半導体発光装置の製造方法
は、好適には、上記高さ調整部を形成する工程において
は、上記第2半導体発光素子形成領域における上記基板
上に半導体膜を成長させる。さらに好適には、上記第2
積層体をAlGaInP系半導体積層体により形成し、
上記高さ調整部をGaAsを含む膜から形成する。
【0042】上記の本発明の半導体発光装置の製造方法
は、好適には、上記高さ調整部を形成する工程において
は、上記第2半導体発光素子形成領域における上記基板
上に半導体積層膜を成長させる。さらに好適には、上記
第2積層体をAlGaInP系半導体積層体により形成
し、上記高さ調整部をGaAs膜とInGaP膜を含む
半導体積層膜から形成する。
【0043】また、上記の目的を達成するため、本発明
の半導体発光装置の製造方法は、基板に少なくとも第1
半導体発光素子と第2半導体発光素子を有する半導体発
光装置の製造方法であって、第2半導体発光素子形成領
域において、上記基板に高さ調整用の凸状部を形成する
工程と、第1半導体発光素子形成領域において、基板上
に、少なくとも第1導電型第1クラッド層、第1活性層
および第2導電型第2クラッド層を積層させた第1積層
体を形成する工程と、上記凸状部上に、少なくとも第1
導電型第3クラッド層、第2活性層および第2導電型第
4クラッド層を積層させた第2積層体を形成する工程と
を有し、上記第1積層体と上記第2積層体の頂部高さが
実質的に同一となるように形成する。
【0044】上記の本発明の半導体発光装置の製造方法
は、第2半導体発光素子形成領域において、基板に高さ
調整用の凸状部を形成する。次に、第1半導体発光素子
形成領域において、基板上に少なくとも第1導電型第1
クラッド層、第1活性層および第2導電型第2クラッド
層を積層させた第1積層体を形成する。次に、高さ調整
部の上層に少なくとも第1導電型第3クラッド層、第2
活性層および第2導電型第4クラッド層を積層させた第
2積層体を形成し、第1積層体と第2積層体の頂部高さ
が実質的に同一となるように形成する。
【0045】上記の本発明の半導体発光装置の製造方法
によれば、複数個の半導体発光素子を有する半導体発光
装置を製造するときに、第1積層体と第2積層体の頂部
高さが実質的に同一となるように形成するので、各素子
を構成する積層体の高さの差に起因する、ストライプ形
成用マスク層の形成における露光ムラの問題やハンダの
濡れ性の低下の問題などを解決することができる。ま
た、上記の高さ調整部は簡便な構成あるいは処理時間の
短い工程で形成可能であるので、従来の製造時間が長く
なり、生産性を低下させ、装置の稼働率を下げる新たな
問題を発生させない。
【0046】上記の本発明の半導体発光装置の製造方法
は、好適には、上記基板がGaAs基板であり、上記第
2積層体をAlGaInP系半導体積層体により形成す
る。
【0047】
【発明の実施の形態】以下、本発明の半導体発光装置と
その製造方法、および、これを用いた光学ピックアップ
装置の実施の形態について図面を参照して説明する。
【0048】第1実施形態 本実施形態に係る半導体発光装置は、CD用のレーザダ
イオードLD1(発光波長780nm)とDVD用のレ
ーザダイオードLD2(発光波長650nm)を1チッ
プ上に搭載するモノリシックレーザダイオードであり、
CDとDVDの再生を可能にするコンパチブル光学ピッ
クアップ装置を構成するのに好適な半導体発光装置であ
る。その断面図を図1(a)に示す。
【0049】上記のモノリシックレーザダイオード14
aについて説明する。第1レーザダイオードLD1とし
て、例えばGaAsからなるn型基板30上に、例えば
AlGaAsからなるn型クラッド層32、活性層(発
振波長780nmの多重量子井戸構造)33、例えばA
lGaAsからなるp型クラッド層34、例えばGaA
sからなるp型キャップ層35が積層して、第1積層体
ST1が形成されている。p型キャップ層35表面から
p型クラッド層34の途中の深さまで絶縁化された領域
41となって、ゲインガイド型の電流狭窄構造となるス
トライプが形成されている。
【0050】一方、第2レーザダイオードLD2とし
て、n型基板30上に、例えばn型のInGaP層50
とn型のGaAs層51からなる高さ調整層ADが形成
されており、その上層に、例えばInGaPからなるn
型バッファ層36、例えばAlGaInPからなるn型
クラッド層37、活性層(発振波長650nmの多重量
子井戸構造)38、例えばAlGaInPからなるp型
クラッド層39、例えばGaAsからなるp型キャップ
層40が積層して、第2積層体ST2が形成されてい
る。p型キャップ層40表面からp型クラッド層39の
途中の深さまで、電流注入領域となる部分を除く領域が
除去されて電流注入領域が凸に突出したリッジ形状RD
となるように加工され、ゲインガイド型の電流狭窄構造
となるストライプが形成されている。また、リッジ深さ
や形状などの制御によって、インデックスガイドやセル
フパルセーションタイプなどを作製することも容易に可
能である。
【0051】上記において、n型のInGaP層50と
n型のGaAs層51からなる高さ調整層ADの膜厚
は、第1積層体ST1と第2積層体ST2の高さの差に
相当する膜厚とし、例えば2μm程度の膜厚である。n
型のInGaP層50は、製造工程におけるエッチング
ストッパとして機能するので、10nm以上の膜厚(例
えば30nm程度)であればよく、従ってその残部の膜
厚分をn型のGaAs層51により構成する。また、第
2積層体ST2を構成するn型バッファ層36は、Ga
As層51とAlGaInPからなるn型クラッド層3
7が直接積層された場合にヘテロ障壁を形成して高抵抗
となるのを防止するための層であり、n型バッファ層3
6としては、10nm以上(例えば30nm程度)の膜
厚があればヘテロ障壁を防止できる。
【0052】さらに、上記の第1レーザダイオードLD
1および第2レーザダイオードLD2を被覆して、酸化
シリコンなどの絶縁膜44が形成されている。絶縁膜4
4には、p型キャップ層(35,40)を露出させるよ
うにコンタクト開口されており、さらにp型キャップ層
(35,40)にはp電極42が、n型基板30にはn
電極43が接続して形成されている。また、この場合、
ストライプ以外の部分でオーミックコンタクトがとれな
い構造になってさえいれば、絶縁膜44は必ずしも必要
ではない。
【0053】上記の構造のモノリシックレーザダイオー
ド14aは、第1レーザダイオードLD1のレーザ光出
射部と第2レーザダイオードLD2のレーザ光出射部の
間隔は例えば200μm以下程度の範囲(100μm程
度)に設定される。各レーザ光出射部からは、例えば7
80nm帯の波長のレーザ光L1および650nm帯の
波長のレーザ光L2が基板と平行であってほぼ同一の方
向(ほぼ平行)に出射される。上記の構造のレーザダイ
オード14aは、CDやDVDなどの波長の異なる光デ
ィスクシステムの光学系ピックアップ装置などを構成す
るのに好適な、発光波長の異なる2種類のレーザダイオ
ードを1チップ上に搭載するモノリシックレーザダイオ
ードである。
【0054】また、図1(b)は、本実施形態に係るモ
ノリシックレーザダイオード14aの要部を拡大した模
式図である。基板SUBの第1レーザダイオードLD1
形成領域に第1積層体ST1が形成され、一方、第2レ
ーザダイオードLD2形成領域に高さ調整層ADと第2
積層体ST2が積層している。各積層体表面に、p電極
42が形成されており、また、基板SUBに接続するよ
うにn電極43が形成されている。上記の構造におい
て、第1積層体ST1と第2積層体ST2の高さの差t
3 に相当する膜厚の高さ調整層ADが形成されているこ
とから、第1積層体ST1と第2積層体ST2の頂部高
さが実質的に同一となっており、即ち、両レーザダイオ
ードのp電極42の高さも実質的に同一となっている。
【0055】上記のモノリシックレーザダイオード14
aは、例えば図2に示すように、p電極42側から、半
導体ブロック13上に形成された電極13aにハンダな
どにより接続および固定されて使用される。この場合、
例えば、第1レーザダイオードLD1のp電極42を接
続させる電極13aにはリード13bにより、第2レー
ザダイオードLD2のp電極42を接続させる電極13
aにはリード13cにより、また、両レーザダイオード
(LD1,LD2)に共通のn電極43にはリード43
aにより、それぞれ電圧を印加する。本実施形態に係る
モノリシックレーザダイオード14aは、図2に示すよ
うに、p電極42側から半導体ブロック13上にハンダ
付けされて固定されるときに、両レーザダイオードのp
電極42の高さが実質的に同一となっているので、素子
が傾くことがなく、ハンダの濡れ性が均一となり、熱放
散性や固着強度を確保できる。
【0056】上記の第1レーザダイオードLD1と第2
レーザダイオードLD2を1チップ上に搭載するモノリ
シックレーザダイオード14aの形成方法について説明
する。まず、図3(a)に示すように、例えばトリメチ
ルガリウム(TMGa)やトリメチルインジウム(TM
In)などの原料ガスとする有機金属気相成長法(MO
CVD)などのエピタキシャル成長法により、例えばG
aAsからなるn型基板30上に、例えばAlGaAs
からなるn型クラッド層32、活性層(発振波長780
nmの多重量子井戸構造)33、例えばAlGaAsか
らなるp型クラッド層34、例えばGaAsからなるp
型キャップ層35を順に積層させる。
【0057】次に、図3(b)に示すように、第1レー
ザダイオードLD1として残す領域を不図示のレジスト
膜で保護して、硫酸系の無選択エッチング、および、フ
ッ酸系のAlGaAs選択エッチングなどのウェットエ
ッチング(EC1)により、第1レーザダイオードLD
1領域以外の領域でn型クラッド層32までの上記の積
層体を除去する。
【0058】次に、図4(c)に示すように、例えば上
記と同様のMOVPE法などのエピタキシャル成長法に
より、n型基板30上に、例えばn型のInGaP層5
0とn型のGaAs層51を積層させる。ここで、n型
のInGaP層50とn型のGaAs層51の膜厚の和
が第1積層体ST1と第2積層体ST2の高さの差に相
当する膜厚(例えば2μm程度)となるように形成す
る。n型のInGaP層50は、後工程におけるエッチ
ングストッパとして機能するので、10nm以上の膜厚
(例えば30nm程度)であればよく、その残部の膜厚
分をn型のGaAs層51により構成する。次に、Ga
As層51の上層に、例えばInGaPからなるn型バ
ッファ層36、例えばAlGaInPからなるn型クラ
ッド層37、活性層(発振波長650nmの多重量子井
戸構造)38、例えばAlGaInPからなるp型クラ
ッド層39、例えばGaAsからなるp型キャップ層4
0を順に積層させる。ここで、n型バッファ層36はG
aAs層51とAlGaInPからなるn型クラッド層
37が直接積層された場合にヘテロ障壁を形成して高抵
抗となるのを防止するための層であり、ヘテロ障壁を防
止可能な膜厚として10nm以上(例えば30nm程
度)の膜厚が形成する。
【0059】次に、図4(d)に示すように、第2レー
ザダイオードLD2として残す領域を不図示のレジスト
膜で保護して、硫酸系のキャップエッチング、リン酸塩
酸系の4元選択エッチング、塩酸系の分離エッチングな
どのウェットエッチング(EC2)により、第2レーザ
ダイオードLD2領域以外の領域でn型バッファ層36
までの上記の積層体を除去する。さらに、(リン酸:過
酸化水素水:水=3:1:50)のエッチング液を用い
て、n型のInGaP層50をエッチングストッパとし
て、n型のGaAs層51をエッチングし、また、その
他のエッチングによりn型のInGaP層50をエッチ
ングし、第1レーザダイオード用の第1積層体ST1と
第2レーザダイオード用の第2積層体ST2を分離す
る。上記のn型のGaAs層51のエッチングにおい
て、n型のInGaP層50がない場合、基板30まで
エッチングされてしまう恐れがあるが、n型のInGa
P層50によりエッチングが停止するので、基板30ま
でエッチングされることはない。
【0060】次に、図5(e)に示すように、レジスト
膜を全面に塗布し、マスクパターンを合わせて露光し、
露光された部分のレジスト膜を硬化させ、未露光部分の
レジスト膜をアセトンなどの有機溶媒で除去するフォト
リソグラフィー工程により、第1積層体ST1の電流注
入領域を保護する第1マスク層MSa1および第2積層
体ST2の電流注入領域を保護する第2マスク層MSa
2を、第1積層体ST1および第2積層体ST2の上層
にそれぞれ形成する。
【0061】次に、図5(f)に示すように、CF4
モノクロロベンゼンなどの化学薬品により、または、ハ
ードベーク処理により、表面を硬化された第1マスク層
MS1および第2マスク層MS2とする。上記の第1マ
スク層MS1および第2マスク層MS2は、第1レーザ
ダイオードおよび第2レーザダイオードの電流狭窄構造
となるストライプの位置を決定するので、両レーザダイ
オードのレーザ光出射部の間隔を一定にするために、上
記のように同時に形成することが好ましい。両レーザダ
イオードのレーザ光出射部の間隔がばらつくと、光ピッ
クアップ装置を構成したときに、受光部に結像するレー
ザ位置がばらついてしまい、光ピックアップ装置の歩留
りを下げてしまうからである。
【0062】次に、図6(g)に示すように、上記と同
様のフォトリソグラフィー工程により、第1積層体ST
1の全体を保護し、第2積層体ST2を開口する第3マ
スク層MS3を形成する。
【0063】次に、図6(h)に示すように、第2マス
ク層MS2および第3マスク層MS3をマスクとして、
第2積層体ST2の電流注入領域となる部分を保護しな
がらエッチング処理EC3を行い、第2積層体ST2に
おいてp型キャップ層40表面からp型クラッド層39
の途中の深さまで電流注入領域となる部分を除く領域を
除去して、電流注入領域が凸に突出したリッジ形状RD
に加工し、ゲインガイド型の電流狭窄構造となるストラ
イプとする。
【0064】次に、図7(i)に示すように、有機溶媒
処理などにより、第3マスク層MS3を除去する。この
とき、第1マスク層MS1および第2マスク層MS2は
除去しない処理とする。第1マスク層および第2マスク
層を表面を硬化処理したレジスト膜により形成している
ので、以降の工程で第1レーザダイオードとなる第1積
層体ST1の電流狭窄構造を形成するために、第1マス
ク層ST1を残して第3マスク層ST3を除去すること
が容易に可能である。次に、第3マスク層の形成工程と
同様のフォトリソグラフィー工程により、第2積層体S
T2の全体を保護し、第1積層体ST1を開口する第4
マスク層MS4を形成する。
【0065】次に、図7(j)に示すように、第1マス
ク層MS1および第4マスク層MS4をマスクとして、
第1積層体ST1の電流注入領域となる部分を除く領域
に不純物D1をイオン注入などにより導入し、p型キャ
ップ層35表面からp型クラッド層34の途中の深さま
で絶縁化された領域41を形成し、ゲインガイド型の電
流狭窄構造となるストライプとする。
【0066】次に、図8(k)に示すように、有機溶媒
処理などにより、第4マスク層MS4を除去し、さらに
図12(l)に示すように、アッシング処理などによ
り、表面を硬化処理したレジスト膜である第1マスク層
MS1および第2マスク層MS2を除去する。
【0067】次に、図9(m)に示すように、例えばC
VD(Chemical Vapor Deposition)法により全面に酸
化シリコンを堆積させ、絶縁膜44を形成し、p型キャ
ップ層(35,40)を露出させるようにコンタクト開
口する。絶縁膜44は必ずしも必要ではなく、省略する
ことも可能である。
【0068】次に、図9(n)に示すように、p型キャ
ップ層(35,40)に接続するように、Ti/Pt/
Auなどのp電極42を形成し、一方、n型基板30に
接続するように、AuGe/Ni/Auなどのn電極4
3を形成する。
【0069】以降は、ペレタイズ工程を経て、図1に示
すような所望の第1レーザダイオードLD1と第2レー
ザダイオードLD2を1チップ上に搭載するモノリシッ
クレーザダイオード14aとすることができる。
【0070】上記の本実施形態のモノリシックレーザダ
イオードは、例えば、2個のレーザダイオードが分離し
て形成されるので、Al、Ga、In、PおよびAsな
どからなる元素群からそれぞれのレーザダイオードに適
した元素を選択して構成することができる。また、それ
ら2個の半導体発光素子を搭載するn型基板30とし
て、GaAs、GaAsP、GaPおよびInPからな
る化合物群から選択される化合物を含む基板から適宜選
択することができる。
【0071】図10は、上記の本実施形態のモノリシッ
クレーザダイオードの製造方法中の第1マスク層MSa
1および第2マスク層MSa2をそれぞれ形成する工程
を示す模式図である。基板SUBに、第1レーザダイオ
ードを構成する第1積層体ST1と第2レーザダイオー
ドを構成する第2積層体ST2が形成されており、この
上層にレジスト膜RSを全面に塗布し、マスクパターン
MPを合わせて光EXを照射して露光する。露光された
部分のレジスト膜を硬化させ、第1マスク層MSa1お
よび第2マスク層MSa2をそれぞれ形成する。ここ
で、第1積層体ST1の高さt1 と第2積層体ST2の
高t2 さの差t3に相当する膜厚の高さ調整層ADが形
成されていることから、第1積層体ST1と第2積層体
ST2の頂部高さが実質的に同一となっており、従来、
この両積層体の高さの差に起因して生じていた露光ムラ
を抑制することができる。
【0072】上述のように、本実施形態に係るモノリシ
ックレーザダイオード14aは、複数個の半導体発光素
子(レーザダイオード)を有する半導体発光装置におい
て、第1積層体と第2積層体の頂部高さが実質的に同一
となっており、各素子を構成する積層体の高さの差に起
因する、ストライプ形成用マスク層の形成における露光
ムラの問題やハンダの濡れ性の低下の問題などを解決す
ることができる。また、上記の高さ調整層は、InGa
P層とGaAs層の積層膜から構成されており、従来ク
ラッド層の厚膜化に要していた時間よりも短い工程で形
成可能であり、従来生じていた製造時間が長くなり、生
産性を低下させ、装置の稼働率を下げる新たな問題を発
生させない。
【0073】上記の本実施形態のモノリシックモノリシ
ック14aは、例えば以下のようにパッケージ化され、
光ディスク装置用の光学ピックアップ装置に搭載される
レーザカプラなどを好ましく構成することができる。
【0074】図11(a)は上記のモノリシックレーザ
ダイオード14aをCANパッケージに搭載する場合の
構成例を示す斜視図である。例えば、円盤状の基台21
に設けられた突起部21a上にモニター用の光検出素子
としてのPINダイオード12が形成された半導体ブロ
ック13が固着され、その上部に、第1および第2レー
ザダイオード(LD1,LD2)を1チップ上に搭載す
るモノリシックレーザダイオード14aが配置されてい
る。また、基台1を貫通して端子22が設けられてお
り、リード23により上記の第1および第2レーザダイ
オード(LD1,LD2)、あるいはPINダイオード
12に接続されて、それぞれのダイオードの駆動電源が
供給される。
【0075】図11(b)は上記のCANパッケージ化
されたレーザダイオードのレーザ光の出射方向と垂直な
方向からの要部平面図である。PINダイオード12が
形成された半導体ブロック13の上部に第1レーザダイ
オードLD1と第2レーザダイオードLD2を1チップ
上に有するレーザダイオード14aが配置されている。
PINダイオード12においては、第1および第2レー
ザダイオード(LD1,LD2)のリア側に出射された
レーザ光を感知し、その強度を測定して、レーザ光の強
度が一定となるように第1および第2レーザダイオード
(LD1,LD2)の駆動電流を制御するAPC(Auto
matic Power Control )制御が行われるように構成され
ている。
【0076】図12は、上記の第1レーザダイオードL
D1および第2レーザダイオードLD2を1チップ上に
搭載するモノリシックレーザダイオードをCANパッケ
ージ化したレーザダイオードLDを用いて、CDやDV
Dなどの波長の異なる光ディスクシステムの光学系ピッ
クアップ装置を構成したときの構成を示す模式図であ
る。
【0077】光学ピックアップ装置1aは、それぞれ個
々に、すなわちディスクリートに構成された光学系を有
し、例えば780nm帯の波長のレーザ光を出射する第
1レーザダイオードLD1と650nm帯の波長のレー
ザ光を出射する第2レーザダイオードLD2を1チップ
上に搭載するモノリシックレーザダイオードLD、78
0nm帯用であって650nm帯に対しては素通しとな
るグレーティングG、ビームスプリッタBS、コリメー
タC、ミラーM、CD用開口制限アパーチャR、対物レ
ンズOL、マルチレンズML、および、フォトダイオー
ドPDがそれぞれ所定の位置に配設されている。フォト
ダイオードPDには、例えば、780nm帯の光を受光
する第1フォトダイオードと、650nm帯の光を受光
する第2フォトダイオードが互いに隣接して並列に形成
されている。
【0078】上記構成の光学ピックアップ装置1aにお
いて、第1レーザダイオードLD1からの第1レーザ光
L1は、グレーティングGを通過し、ビームスプリッタ
BSによって一部反射され、コリメータC、ミラーMお
よびCD用開口制限アパーチャRをそれぞれ通過あるい
は反射して、対物レンズOLにより光ディスクD上に集
光される。光ディスクDからの反射光は、対物レンズO
L、CD用開口制限アパーチャR、ミラーM、コリメー
タCおよびビームスプリッタBSを介して、マルチレン
ズMLを通過し、フォトダイオードPD(第1フォトダ
イオード)上に投光され、この反射光の変化によりCD
などの光ディスクDの記録面上に記録された情報の読み
出しがなされる。
【0079】上記構成の光学ピックアップ装置1aにお
いて、第2レーザダイオードLD2からの第2レーザ光
L2も、上記と同じ経路を辿って光ディスクD上に集光
され、その反射光はフォトダイオードPD(第2フォト
ダイオード)上に投光され、この反射光の変化によりD
VDなどの光ディスクDの記録面上に記録された情報の
読み出しがなされる。
【0080】上記の光学ピックアップ装置1aによれ
ば、CD用のレーザダイオードとDVD用のレーザダイ
オードを搭載し、共通の光学系によりその反射光をCD
用のフォトダイオードとDVD用のフォトダイオードに
結合させ、CDとDVDの再生を可能にしている。
【0081】また、本実施形態に係る第1レーザダイオ
ードLD1および第2レーザダイオードLD2を1チッ
プ上に搭載するモノリシックレーザダイオード14aを
用いて、CDおよびDVDなどの光学記録媒体に対して
光照射により記録、再生を行う光学ピックアップ装置に
好適なレーザカプラを構成することも可能である。図1
3(a)は、上記のレーザカプラ1bの概略構成を示す
説明図である。レーザカプラ1bは、第1パッケージ部
材2の凹部に装填され、ガラスなどの透明な第2パッケ
ージ部材3により封止されている。
【0082】図13(b)は上記のレーザカプラ1bの
要部斜視図である。例えば、シリコンの単結晶を切り出
した基板である集積回路基板11上に、モニター用の光
検出素子としてのPINダイオード12が形成された半
導体ブロック13が配置され、さらに、この半導体ブロ
ック13上に、発光素子として第1レーザダイオードL
D1および第2レーザダイオードLD2を1チップ上に
搭載するモノリシックレーザダイオード14aが配置さ
れている。
【0083】一方、集積回路基板11には、例えば第1
フォトダイオード(16,17)および第2フォトダイ
オード(18,19)が形成され、この第1および第2
フォトダイオード(16,17,18,19)上に、第
1および第2レーザダイオード(LD1,LD2)と所
定間隔をおいて、プリズム20が搭載されている。
【0084】第1レーザダイオードLD1から出射され
たレーザ光L1は、プリズム20の分光面20aで一部
反射して進行方向を屈曲し、第2パッケージ部材3に形
成された出射窓から出射方向に出射し、不図示の反射ミ
ラーや対物レンズなどを介して光ディスク(CD)など
の被照射対象物に照射される。上記の被照射対象物から
の反射光は、被照射対象物への入射方向と反対方向に進
み、レーザカプラ1bからの出射方向からプリズム20
の分光面20aに入射する。このプリズム20の上面で
焦点を結びながら、プリズム20の下面となる集積回路
基板11上に形成された前部第1フォトダイオード16
および後部第1フォトダイオード17に入射する。
【0085】一方、第2レーザダイオードLD2から出
射されたレーザ光L2は、上記と同様に、プリズム20
の分光面20aで一部反射して進行方向を屈曲し、第2
パッケージに形成された出射窓から出射方向に出射し、
不図示の反射ミラーや対物レンズなどを介して光ディス
ク(DVD)などの被照射対象物に照射される。上記の
被照射対象物からの反射光は、被照射対象物への入射方
向と反対方向に進み、レーザカプラ1bからの出射方向
からプリズム20の分光面20aに入射する。このプリ
ズム20の上面で焦点を結びながら、プリズム20の下
面となる集積回路基板11上に形成された前部第2フォ
トダイオード18および後部第2フォトダイオード19
に入射する。
【0086】また、半導体ブロック13上に形成された
PINダイオード12は、例えば2つに分割された領域
を有し、第1および第2レーザダイオード(LD1,L
D2)のそれぞれについて、リア側に出射されたレーザ
光を感知し、レーザ光の強度を測定して、レーザ光の強
度が一定となるように第1および第2レーザダイオード
(LD1,LD2)の駆動電流を制御するAPC制御が
行われる。
【0087】上記の第1レーザダイオードLD1のレー
ザ光出射部と第2レーザダイオードLD2のレーザ光出
射部の間隔は例えば200μm以下程度の範囲(100
μm程度)に設定される。各レーザ光出射部(活性層)
からは、例えば780nm帯の波長のレーザ光L1およ
び650nm帯の波長のレーザ光L2がほぼ同一の方向
(ほぼ平行)に出射される。
【0088】上記のレーザカプラを用いて光学ピックア
ップ装置を構成した時の例を図14に示す。レーザカプ
ラ1bに内蔵される第1および第2レーザダイオードか
らの出射レーザ光(L1,L2)をコリメータC、ミラ
ーM、CD用開口制限アパーチャRおよび対物レンズO
Lを介して、CDあるいはDVDなどの光ディスクDに
入射する。光ディスクDからの反射光は、入射光と同一
の経路をたどってレーザカプラに戻り、レーザカプラに
内蔵される第1および第2フォトダイオードにより受光
される。上記のように、本実施形態のモノリシックレー
ザダイオードを用いることにより、CDやDVDなどの
波長の異なる光ディスクシステムの光学系ピックアップ
装置を、部品点数を減らして光学系の構成を簡素化し、
容易に組み立て可能で小型化および低コストで構成する
ことができる。
【0089】(実施例)上記の第1レーザダイオードL
D1を構成する第1積層体ST1の高さと、第2レーザ
ダイオードLD2を構成する第2積層体ST2の高さの
差が2μmであるときに、第2積層体ST2の下層に、
30nmのGaInP層と1960nmのGaAs層か
らなる高さ調整層を形成した。上記GaInP層の成膜
速度は0.25〜0.27/秒程度であり、一方、Ga
As層の成膜速度は0.58〜0.62/秒程度である
ので、高さ調整層を形成するのに0.93〜1時間かか
った。
【0090】一方、上記の第1レーザダイオードLD1
を構成する第1積層体ST1の高さと、第2レーザダイ
オードLD2を構成する第2積層体ST2の高さの差の
2μm分を第2積層体のクラッド層(AlGaInP
層)で調整した場合、AlGaInP層の成膜速度は
0.25〜0.27/秒程度であるので、高さ調整分の
ために2.1〜2.2時間かかった。
【0091】即ち、本発明により、結晶成長時間を1〜
1.2時間短縮することができた。また、P系材料のM
OCVD法による結晶成長では、有機リン系ガスの分解
効率が低くPH3 流量を多くする必要があり、P系の結
晶成長時間が長い場合、ガス除外用部材の交換頻度が高
くなるため、装置の稼働率が低くなるが、本発明におい
ては、そのような問題を生じさせない。
【0092】第2実施形態 本実施形態に係る半導体発光装置は、第1実施形態と同
様、CD用のレーザダイオードLD1(発光波長780
nm)とDVD用のレーザダイオードLD2(発光波長
650nm)を1チップ上に搭載するモノリシックレー
ザダイオードであり、CDとDVDの再生を可能にする
コンパチブル光学ピックアップ装置を構成するのに好適
な半導体発光装置である。その断面図を図15(a)に
示す。
【0093】上記のモノリシックレーザダイオード14
bについて説明する。例えばGaAsからなるn型基板
30の第1レーザダイオード領域と第2レーザダイオー
ド領域の境界部分に高さt3 の段差が設けられて、第2
レーザダイオード領域に凸状部30aが設けられてお
り、第1レーザダイオード領域が低く形成されている。
ここで、高さt3 は、後述の第1積層体ST1と第2積
層体ST2の高さの差に相当する。上記第1レーザダイ
オード領域に、第1レーザダイオードLD1として、n
型基板30上に、例えばAlGaAsからなるn型クラ
ッド層32、活性層(発振波長780nmの多重量子井
戸構造)33、例えばAlGaAsからなるp型クラッ
ド層34、例えばGaAsからなるp型キャップ層35
が積層して、第1積層体ST1が形成されている。p型
キャップ層35表面からp型クラッド層34の途中の深
さまで絶縁化された領域41となって、ゲインガイド型
の電流狭窄構造となるストライプが形成されている。
【0094】一方、第2レーザダイオードLD2とし
て、上記第2レーザダイオード領域であるn型基板30
の凸状部30a上に、例えばInGaPからなるn型バ
ッファ層36、例えばAlGaInPからなるn型クラ
ッド層37、活性層(発振波長650nmの多重量子井
戸構造)38、例えばAlGaInPからなるp型クラ
ッド層39、例えばGaAsからなるp型キャップ層4
0が積層して、第2積層体ST2が形成されている。p
型キャップ層40表面からp型クラッド層39の途中の
深さまで、電流注入領域となる部分を除く領域が除去さ
れて電流注入領域が凸に突出したリッジ形状RDとなる
ように加工され、ゲインガイド型の電流狭窄構造となる
ストライプが形成されている。また、リッジ深さや形状
などの制御によって、インデックスガイドやセルフパル
セーションタイプなどを作製することも容易に可能であ
る。
【0095】さらに、上記の第1レーザダイオードLD
1および第2レーザダイオードLD2を被覆して、酸化
シリコンなどの絶縁膜44が形成されている。絶縁膜4
4には、p型キャップ層(35,40)を露出させるよ
うにコンタクト開口されており、さらにp型キャップ層
(35,40)にはp電極42が、n型基板30にはn
電極43が接続して形成されている。また、この場合、
ストライプ以外の部分でオーミックコンタクトがとれな
い構造になってさえいれば、絶縁膜44は必ずしも必要
ではない。
【0096】上記の構造のモノリシックレーザダイオー
ド14bは、第1レーザダイオードLD1のレーザ光出
射部と第2レーザダイオードLD2のレーザ光出射部の
間隔は例えば200μm以下程度の範囲(100μm程
度)に設定される。各レーザ光出射部からは、例えば7
80nm帯の波長のレーザ光L1および650nm帯の
波長のレーザ光L2が基板と平行であってほぼ同一の方
向(ほぼ平行)に出射される。上記の構造のレーザダイ
オード14bは、CDやDVDなどの波長の異なる光デ
ィスクシステムの光学系ピックアップ装置などを構成す
るのに好適な、発光波長の異なる2種類のレーザダイオ
ードを1チップ上に搭載するモノリシックレーザダイオ
ードである。
【0097】また、図15(b)は、本実施形態に係る
モノリシックレーザダイオード14bの要部を拡大した
模式図である。基板SUB(30)の第1レーザダイオ
ード領域と第2レーザダイオード領域の境界部分に高さ
3 の段差が設けられて、第2レーザダイオード領域に
凸状部30aが設けられており、第1レーザダイオード
領域が低く形成されている。上記の基板SUBの第1レ
ーザダイオードLD1形成領域に第1積層体ST1が形
成され、一方、第2レーザダイオードLD2形成領域で
ある凸状部30a上に第2積層体ST2が形成されてい
る。各積層体表面に、p電極42が形成されており、ま
た、基板SUBに接続するようにn電極43が形成され
ている。上記の構造において、基板SUB(30)に、
第1積層体ST1と第2積層体ST2の高さの差t3
相当する凸状部30aが形成されていることから、第1
積層体ST1と第2積層体ST2の頂部高さが実質的に
同一となっており、即ち、両レーザダイオードのp電極
42の高さも実質的に同一となっている。
【0098】上記のモノリシックレーザダイオード14
bは、例えば図16に示すように、p電極42側から、
半導体ブロック13上に形成された電極13aにハンダ
などにより接続および固定されて使用される。この場
合、例えば、第1レーザダイオードLD1のp電極42
を接続させる電極13aにはリード13bにより、第2
レーザダイオードLD2のp電極42を接続させる電極
13aにはリード13cにより、また、両レーザダイオ
ード(LD1,LD2)に共通のn電極43にはリード
43aにより、それぞれ電圧を印加する。本実施形態に
係るモノリシックレーザダイオード14bは、図16に
示すように、p電極42側から半導体ブロック13上に
ハンダ付けされて固定されるときに、両レーザダイオー
ドのp電極42の高さが実質的に同一となっているの
で、素子が傾くことがなく、ハンダの濡れ性が均一とな
り、熱放散性や固着強度を確保できる。
【0099】上記の第1レーザダイオードLD1と第2
レーザダイオードLD2を1チップ上に搭載するモノリ
シックレーザダイオード14bの形成方法について説明
する。まず、図17(a)に示すように、例えばGaA
sからなるn型基板30に、第1レーザダイオード領域
と第2レーザダイオード領域の境界部分に高さt3 の段
差を設けて、第2レーザダイオード領域に凸状部30a
を形成する。ここで、高さt3 は、後述の第1積層体S
T1と第2積層体ST2の高さの差に相当する。次に、
例えばトリメチルガリウム(TMGa)やトリメチルイ
ンジウム(TMIn)などの原料ガスとする有機金属気
相成長法(MOCVD)などのエピタキシャル成長法に
より、例えばGaAsからなるn型基板30上に、例え
ばAlGaAsからなるn型クラッド層32、活性層
(発振波長780nmの多重量子井戸構造)33、例え
ばAlGaAsからなるp型クラッド層34、例えばG
aAsからなるp型キャップ層35を順に積層させ、第
1レーザダイオードLD1として残す領域を不図示のレ
ジスト膜で保護して、硫酸系の無選択エッチング、およ
び、フッ酸系のAlGaAs選択エッチングなどのウェ
ットエッチングにより、第1レーザダイオードLD1領
域以外の領域でn型クラッド層32までの上記の積層体
を除去する。
【0100】次に、図17(b)に示すように、例えば
上記と同様のMOVPE法などのエピタキシャル成長法
により、n型基板30上に、例えばInGaPからなる
n型バッファ層36、例えばAlGaInPからなるn
型クラッド層37、活性層(発振波長650nmの多重
量子井戸構造)38、例えばAlGaInPからなるp
型クラッド層39、例えばGaAsからなるp型キャッ
プ層40を順に積層させ、第2レーザダイオードLD2
として残す領域を不図示のレジスト膜で保護して、硫酸
系のキャップエッチング、リン酸塩酸系の4元選択エッ
チング、塩酸系の分離エッチングなどのウェットエッチ
ングにより、第2レーザダイオードLD2領域以外の領
域でn型バッファ層36までの上記の積層体を除去す
る。
【0101】次に、図18(c)に示すように、レジス
ト膜を全面に塗布し、マスクパターンを合わせて露光
し、露光された部分のレジスト膜を硬化させ、未露光部
分のレジスト膜をアセトンなどの有機溶媒で除去するフ
ォトリソグラフィー工程と、引き続き行うCF4 やモノ
クロロベンゼンなどの化学薬品により、または、ハード
ベーク処理により、表面を硬化された、第1積層体ST
1の電流注入領域を保護する第1マスク層MS1および
第2積層体ST2の電流注入領域を保護する第2マスク
層MS2を、第1積層体ST1および第2積層体ST2
の上層にそれぞれ形成する。
【0102】次に、図18(d)に示すように、上記と
同様のフォトリソグラフィー工程により、第1積層体S
T1の全体を保護し、第2積層体ST2を開口する第3
マスク層MS3を形成し、第2マスク層MS2および第
3マスク層MS3をマスクとして、第2積層体ST2の
電流注入領域となる部分を保護しながらエッチング処理
EC3を行い、第2積層体ST2においてp型キャップ
層40表面からp型クラッド層39の途中の深さまで電
流注入領域となる部分を除く領域を除去して、電流注入
領域が凸に突出したリッジ形状RDに加工し、ゲインガ
イド型の電流狭窄構造となるストライプとする。
【0103】次に、図19(e)に示すように、有機溶
媒処理などにより、第3マスク層MS3を除去する。こ
のとき、第1マスク層MS1および第2マスク層MS2
は除去しない処理とする。第1マスク層および第2マス
ク層を表面を硬化処理したレジスト膜により形成してい
るので、以降の工程で第1レーザダイオードとなる第1
積層体ST1の電流狭窄構造を形成するために、第1マ
スク層ST1を残して第3マスク層ST3を除去するこ
とが容易に可能である。次に、第3マスク層の形成工程
と同様のフォトリソグラフィー工程により、第2積層体
ST2の全体を保護し、第1積層体ST1を開口する第
4マスク層MS4を形成し、第1マスク層MS1および
第4マスク層MS4をマスクとして、第1積層体ST1
の電流注入領域となる部分を除く領域に不純物D1をイ
オン注入などにより導入し、p型キャップ層35表面か
らp型クラッド層34の途中の深さまで絶縁化された領
域41を形成し、ゲインガイド型の電流狭窄構造となる
ストライプとする。
【0104】次に、図19(f)に示すように、有機溶
媒処理などにより、第4マスク層MS4を除去し、さら
にアッシング処理などにより、表面を硬化処理したレジ
スト膜である第1マスク層MS1および第2マスク層M
S2を除去する。
【0105】以降の工程としては、例えばCVD法によ
り絶縁膜44を形成し、p型キャップ層(35,40)
に接続するように、Ti/Pt/Auなどのp電極42
を形成し、一方、n型基板30に接続するように、Au
Ge/Ni/Auなどのn電極43を形成し、さらにペ
レタイズ工程を経て、図15に示すような所望の第1レ
ーザダイオードLD1と第2レーザダイオードLD2を
1チップ上に搭載するモノリシックレーザダイオード1
4bとすることができる。
【0106】上記の本実施形態のモノリシックレーザダ
イオードは、例えば、2個のレーザダイオードが分離し
て形成されるので、Al、Ga、In、PおよびAsな
どからなる元素群からそれぞれのレーザダイオードに適
した元素を選択して構成することができる。また、それ
ら2個の半導体発光素子を搭載するn型基板30とし
て、GaAs、GaAsP、GaPおよびInPからな
る化合物群から選択される化合物を含む基板から適宜選
択することができる。
【0107】図20は、上記の本実施形態のモノリシッ
クレーザダイオードの製造方法中の第1マスク層MSa
1および第2マスク層MSa2をそれぞれ形成する工程
を示す模式図である。基板SUB(30)に、第1レー
ザダイオードを構成する第1積層体ST1と第2レーザ
ダイオードを構成する第2積層体ST2が形成されてお
り、この上層にレジスト膜RSを全面に塗布し、マスク
パターンMPを合わせて光EXを照射して露光する。露
光された部分のレジスト膜を硬化させ、第1マスク層M
Sa1および第2マスク層MSa2をそれぞれ形成す
る。ここで、第1積層体ST1の高さt1 と第2積層体
ST2の高t2 さの差t3に相当する高さの凸状部30
aが基板SUB(30)形成されていることから、第1
積層体ST1と第2積層体ST2の頂部高さが実質的に
同一となっており、従来、この両積層体の高さの差に起
因して生じていた露光ムラを抑制することができる。
【0108】上述のように、本実施形態に係るモノリシ
ックレーザダイオード14bは、複数個の半導体発光素
子(レーザダイオード)を有する半導体発光装置におい
て、第1積層体と第2積層体の頂部高さが実質的に同一
となっており、各素子を構成する積層体の高さの差に起
因する、ストライプ形成用マスク層の形成における露光
ムラの問題やハンダの濡れ性の低下の問題などを解決す
ることができる。また、上記の高さ調整層は、InGa
P層とGaAs層の積層膜から構成されており、従来ク
ラッド層の厚膜化に要していた時間よりも短い工程で形
成可能であり、従来生じていた製造時間が長くなり、生
産性を低下させ、装置の稼働率を下げる新たな問題を発
生させない。
【0109】上記の本実施形態のモノリシックモノリシ
ック14bは、第1実施形態と同様にパッケージ化さ
れ、光ディスク装置用の光学ピックアップ装置に搭載さ
れるレーザカプラなどを好ましく構成することができ
る。
【0110】以上、本発明を2形態の実施形態により説
明したが、本発明はこれらの実施形態に何ら限定される
ものではない。例えば、本発明に用いる発光素子として
は、レーザダイオードに限定されず、発光ダイオード
(LED)とすることも可能である。また、本発明にお
いて搭載される複数個の発光素子としては、発光波長が
異なる発光素子の他、発光波長が同じでも発光強度が異
なるなどの素子特性の異なる発光素子でもよく、さらに
複数個の発光素子を有していれば素子特性が同一の発光
素子にも適用可能である。また、第1および第2レーザ
ダイオードの発光波長は、780nm帯と650nm帯
に限定されるものではなく、その他の光ディスクシステ
ムに採用されている波長とすることができる。すなわ
ち、CDとDVDの他の組み合わせの光ディスクシステ
ムを採用することができる。また、ゲインガイド型の電
流狭窄構造の他、インデックスガイド型、パルセーショ
ンレーザなど、様々な特性の他のレーザに適用すること
も可能である。また、第1レーザダイオードをリッジタ
イプとし、第2レーザダイオードをイオン注入タイプと
することも可能である。その他、本発明の要旨を逸脱し
ない範囲で種々の変更を行うことが可能である。
【0111】また、本発明により製造可能な半導体発光
装置としては、複数個の半導体発光素子を有していれば
よく、3個以上の半導体発光素子を有する半導体発光装
置も製造可能である。この場合には、各半導体発光素子
の高さに見合った高さ調整層、あるいは基板の凸状部を
形成することで、各半導体発光素子の頂部の高さを揃え
ることができ、本発明の効果を享受できる。
【0112】
【発明の効果】本発明の半導体発光装置によれば、複数
個の半導体発光素子を有する半導体発光装置において、
第1積層体と第2積層体の頂部高さが実質的に同一とな
っており、各素子を構成する積層体の高さの差に起因す
る、ストライプ形成用マスク層の形成における露光ムラ
の問題やハンダの濡れ性の低下の問題などを解決するこ
とができる。また、上記の高さ調整部は簡便な構成ある
いは処理時間の短い工程で形成可能であるので、従来の
製造時間が長くなり、生産性を低下させ、装置の稼働率
を下げる新たな問題を発生させない。
【0113】また、本発明の半導体発光装置の製造方法
によれば、複数個の半導体発光素子を有する半導体発光
装置を製造するときに、第1積層体と第2積層体の頂部
高さが実質的に同一となるように形成するので、各素子
を構成する積層体の高さの差に起因する、ストライプ形
成用マスク層の形成における露光ムラの問題やハンダの
濡れ性の低下の問題などを解決することができる。ま
た、上記の高さ調整部は簡便な構成あるいは処理時間の
短い工程で形成可能であるので、従来の製造時間が長く
なり、生産性を低下させ、装置の稼働率を下げる新たな
問題を発生させない。
【図面の簡単な説明】
【図1】図1(a)は第1実施形態に係るレーザダイオ
ードの断面図であり、図1(b)は図1(a)のレーザ
ダイオードの要部を拡大した模式図である。
【図2】図2は第1実施形態に係るレーザダイオードの
使用例を示す断面図である。
【図3】図3は第1実施形態に係るレーザダイオードの
製造方法の製造工程を示す断面図であり、(a)は第1
レーザダイオードとなる第1積層体の形成工程まで、
(b)は第1レーザダイオード領域を残して上記第1積
層体をエッチング除去する工程までを示す。
【図4】図4は図3の続きの工程を示し、(c)は第2
レーザダイオードとなる第2積層体の形成工程まで、
(d)は第2レーザダイオード領域を残して上記第2積
層体をエッチング除去する工程までを示す。
【図5】図5は図4の続きの工程を示し、(e)は電流
狭窄構造形成のマスクとなる第1マスク層および第2マ
スク層の形成工程まで、(f)は第1マスク層および第
2マスク層の表面の硬化処理工程までを示す。
【図6】図6は図5の続きの工程を示し、(g)は第1
積層体の全体を保護する第3マスク層の形成工程まで、
(h)は第2積層体における電流狭窄構造となるストラ
イプの形成工程までを示す。
【図7】図7は図6の続きの工程を示し、(i)は第2
積層体の全体を保護する第4マスク層の形成工程まで、
(j)は第1積層体における電流狭窄構造となるストラ
イプの形成工程までを示す。
【図8】図8は図7の続きの工程を示し、(k)は第4
マスク層の除去工程まで、(l)は第1マスク層および
第2マスク層の除去工程までを示す。
【図9】図9は図8の続きの工程を示し、(m)は絶縁
膜の形成工程まで、(n)はn型およびp電極の形成工
程までを示す。
【図10】図10は第1本実施形態のレーザダイオード
の製造方法中の第1マスク層および第2マスク層を形成
する工程を示す模式図である。
【図11】図11(a)は第1実施形態に係るレーザダ
イオードをCANパッケージに搭載する場合の構成を示
す斜視図であり、図11(b)はその要部平面図であ
る。
【図12】図12は図11のCANパッケージ化された
レーザダイオードを用いた光学ピックアップ装置の構成
を示す模式図である。
【図13】図13(a)は第1実施形態に係るレーザダ
イオードをレーザカプラに搭載する場合の構成を示す斜
視図であり、図13(b)はその要部斜視図である。
【図14】図14は図13のレーザカプラ化されたレー
ザダイオードを用いた光学ピックアップ装置の構成を示
す模式図である。
【図15】図15(a)は第2実施形態に係るレーザダ
イオードの断面図であり、図15(b)は図15(a)
のレーザダイオードの要部を拡大した模式図である。
【図16】図16は第2実施形態に係るレーザダイオー
ドの使用例を示す断面図である。
【図17】図17は第2実施形態に係るレーザダイオー
ドの製造方法の製造工程を示す断面図であり、(a)は
第1レーザダイオード領域を残して上記第1積層体をエ
ッチング除去する工程まで、(b)は第2レーザダイオ
ード領域を残して上記第2積層体をエッチング除去する
工程までを示す。
【図18】図18は図17の続きの工程を示し、(c)
は第1マスク層および第2マスク層の表面の硬化処理工
程まで、(d)は第2積層体における電流狭窄構造とな
るストライプの形成工程までを示す。
【図19】図19は図18の続きの工程を示し、(e)
は第1積層体における電流狭窄構造となるストライプの
形成工程まで、(f)は第1マスク層および第2マスク
層の除去工程までを示す。
【図20】図20は第2本実施形態のレーザダイオード
の製造方法中の第1マスク層および第2マスク層を形成
する工程を示す模式図である。
【図21】図21は従来例に係るレーザダイオードの断
面図である。
【図22】図22は従来例に係るレーザダイオードの使
用例を示す断面図である。
【図23】図23は従来例に係るレーザダイオードの製
造方法の製造工程を示す断面図であり、(a)は第1レ
ーザダイオードとなる第1積層体の形成工程まで、
(b)は第1レーザダイオード領域を残して上記第1積
層体をエッチング除去する工程までを示す。
【図24】図24は図23の続きの工程を示し、(c)
は第2レーザダイオードとなる第2積層体の形成工程ま
で、(d)は第2レーザダイオード領域を残して上記第
2積層体をエッチング除去する工程までを示す。
【図25】図25は図24の続きの工程を示し、(e)
は電流狭窄構造形成のマスクとなる第1マスク層および
第2マスク層の形成工程まで、(f)は第1マスク層お
よび第2マスク層の表面の硬化処理工程までを示す。
【図26】図26は図25の続きの工程を示し、(g)
は第1積層体の全体を保護する第3マスク層の形成工程
まで、(h)は第2積層体における電流狭窄構造となる
ストライプの形成工程までを示す。
【図27】図27は図26の続きの工程を示し、(i)
は第2積層体の全体を保護する第4マスク層の形成工程
まで、(j)は第1積層体における電流狭窄構造となる
ストライプの形成工程までを示す。
【図28】図28は図27の続きの工程を示し、(k)
は第4マスク層の除去工程まで、(l)は第1マスク層
および第2マスク層の除去工程までを示す。
【図29】図29は図28の続きの工程を示し、(m)
は絶縁膜の形成工程まで、(n)はn型およびp電極の
形成工程までを示す。
【図30】図30は従来例のレーザダイオードの製造方
法中の第1マスク層および第2マスク層を形成する工程
を示す模式図である。
【図31】図31は従来例に係るレーザダイオードの要
部を拡大した模式図である。
【符号の説明】
1a…光学ピックアップ装置、1b……レーザカプラ、
2…第1パッケージ部材、3…第2パッケージ部材、1
1…集積回路基板、12…PINダイオード、13…半
導体ブロック、14a,14b,114…モノリシック
レーザダイオード、LD1…第1レーザダイオード、L
D2…第2レーザダイオード、16…前部第1フォトダ
イオード、17…後部第1フォトダイオード、18…前
部第2フォトダイオード、19…後部第2フォトダイオ
ード、20…プリズム、20a…分光面、21…基台、
21a…突起部、22…端子、23,13b,13c,
43a…リード、30(SUB)…n型基板、30…凸
状部、31,36…n型バッファ層、32,37…n型
クラッド層、33,38…活性層、34,39…p型ク
ラッド層、35,40…p型キャップ層、41…絶縁化
領域、42…p電極、43…n電極、44…絶縁膜、5
0…GaInP層、51…GaAs層、AD…高さ調整
層、MS1…第1マスク層、MS2…第2マスク層、M
S3…第3マスク層、MS4…第4マスク層、MP…マ
スクパターン、RD…リッジ形状、ST1…第1積層
体、ST2…第2積層体、BS…ビームスプリッタ、C
…コリメータ、R…CD用開口制限アパーチャ、ML…
マルチレンズ、PD…フォトダイオード、EC…エッチ
ング液、G…グレーティング、M…ミラー、OL…対物
レンズ、D…光ディスク、L1…第1レーザ光、L2…
第2レーザ光、EX…露光の光。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA12 CA05 CA34 CA35 CA65 CA74 CA82 CA92 CB02 EE25 FF16 5F073 AA03 AA51 AA53 AA55 AA74 BA05 CA05 CA14 CB02 CB07 CB22 DA05 DA23 EA29 FA02 GA01

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】基板に少なくとも第1半導体発光素子と第
    2半導体発光素子を有する半導体発光装置であって、 基板と、 第1半導体発光素子形成領域において上記基板上に、少
    なくとも第1導電型の第1クラッド層、第1活性層およ
    び第2導電型の第2クラッド層が積層されて形成された
    第1積層体と、 第2半導体発光素子形成領域において上記基板に形成さ
    れた高さ調整部と、 上記高さ調整部上に、少なくとも第1導電型の第3クラ
    ッド層、第2活性層および第2導電型の第4クラッド層
    が積層された第2積層体とを有し、 上記第1積層体と上記第2積層体の頂部高さが実質的に
    同一であり、 上記第1積層体と上記第2積層体が空間的に互いに分離
    されており、 上記第1活性層と上記第2活性層からそれぞれ光を出射
    する半導体発光装置。
  2. 【請求項2】上記高さ調整部が、上記第2半導体発光素
    子形成領域において上記基板上に成長された半導体膜で
    ある請求項1記載の半導体発光装置。
  3. 【請求項3】上記第2積層体がAlGaInP系半導体
    積層体により形成され、 上記高さ調整部がGaAsを含む膜から形成されている
    請求項2記載の半導体発光装置。
  4. 【請求項4】上記高さ調整部が、上記第2半導体発光素
    子形成領域において上記基板上に成長された半導体積層
    膜である請求項1記載の半導体発光装置。
  5. 【請求項5】上記第2積層体がAlGaInP系半導体
    積層体により形成され、 上記高さ調整部がGaAs膜とInGaP膜を含む半導
    体積層膜から形成されている請求項4記載の半導体発光
    装置。
  6. 【請求項6】上記高さ調整部が、上記基板に形成された
    凸状部である請求項1記載の半導体発光装置。
  7. 【請求項7】上記基板がGaAs基板であり、 上記第2積層体がAlGaInP系半導体積層体により
    形成されている請求項6記載の半導体発光装置。
  8. 【請求項8】上記第1活性層と上記第2活性層の組成が
    互いに異なる請求項1記載の半導体発光装置。
  9. 【請求項9】上記第1活性層と上記第2活性層の組成比
    が互いに異なる請求項8記載の半導体発光装置。
  10. 【請求項10】上記第1活性層と上記第2活性層が互い
    に異なる組成元素を有する請求項8記載の半導体発光装
    置。
  11. 【請求項11】上記第1積層体と上記第2積層体の組成
    が互いに異なる請求項8記載の半導体発光装置。
  12. 【請求項12】前記第1活性層と上記第2活性層からそ
    れぞれ波長の異なるレーザ光を出射する請求項8記載の
    半導体発光装置。
  13. 【請求項13】基板に少なくとも第1半導体発光素子と
    第2半導体発光素子を有する半導体発光装置の製造方法
    であって、 第1半導体発光素子形成領域において、基板上に、少な
    くとも第1導電型第1クラッド層、第1活性層および第
    2導電型第2クラッド層を積層させた第1積層体を形成
    する工程と、 第2半導体発光素子形成領域において、上記基板上に、
    高さ調整部を形成する工程と、 上記高さ調整部上に、少なくとも第1導電型第3クラッ
    ド層、第2活性層および第2導電型第4クラッド層を積
    層させた第2積層体を形成する工程とを有し、 上記第1積層体と上記第2積層体の頂部高さが実質的に
    同一となるように形成する半導体発光装置の製造方法。
  14. 【請求項14】上記高さ調整部を形成する工程において
    は、上記第2半導体発光素子形成領域における上記基板
    上に半導体膜を成長させる請求項13記載の半導体発光
    装置の製造方法。
  15. 【請求項15】上記第2積層体をAlGaInP系半導
    体積層体により形成し、 上記高さ調整部をGaAsを含む膜から形成する請求項
    14記載の半導体発光装置の製造方法。
  16. 【請求項16】上記高さ調整部を形成する工程において
    は、上記第2半導体発光素子形成領域における上記基板
    上に半導体積層膜を成長させる請求項13記載の半導体
    発光装置の製造方法。
  17. 【請求項17】上記第2積層体をAlGaInP系半導
    体積層体により形成し、 上記高さ調整部をGaAs膜とInGaP膜を含む半導
    体積層膜から形成する請求項16記載の半導体発光装置
    の製造方法。
  18. 【請求項18】基板に少なくとも第1半導体発光素子と
    第2半導体発光素子を有する半導体発光装置の製造方法
    であって、 第2半導体発光素子形成領域において、上記基板に高さ
    調整用の凸状部を形成する工程と、 第1半導体発光素子形成領域において、基板上に、少な
    くとも第1導電型第1クラッド層、第1活性層および第
    2導電型第2クラッド層を積層させた第1積層体を形成
    する工程と、 上記凸状部上に、少なくとも第1導電型第3クラッド
    層、第2活性層および第2導電型第4クラッド層を積層
    させた第2積層体を形成する工程とを有し、 上記第1積層体と上記第2積層体の頂部高さが実質的に
    同一となるように形成する半導体発光装置の製造方法。
  19. 【請求項19】上記基板がGaAs基板であり、 上記第2積層体をAlGaInP系半導体積層体により
    形成する請求項18記載の半導体発光装置の製造方法。
JP2000194971A 2000-06-28 2000-06-28 半導体発光装置およびその製造方法 Expired - Fee Related JP4770002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194971A JP4770002B2 (ja) 2000-06-28 2000-06-28 半導体発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194971A JP4770002B2 (ja) 2000-06-28 2000-06-28 半導体発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002016319A true JP2002016319A (ja) 2002-01-18
JP4770002B2 JP4770002B2 (ja) 2011-09-07

Family

ID=18693718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194971A Expired - Fee Related JP4770002B2 (ja) 2000-06-28 2000-06-28 半導体発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4770002B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335534A (ja) * 2006-06-13 2007-12-27 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
JP2010177528A (ja) * 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体レーザ素子およびそれを備えた半導体レーザ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320132A (ja) * 2000-02-29 2001-11-16 Matsushita Electric Ind Co Ltd 半導体レーザ素子アレイ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320132A (ja) * 2000-02-29 2001-11-16 Matsushita Electric Ind Co Ltd 半導体レーザ素子アレイ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335534A (ja) * 2006-06-13 2007-12-27 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
JP2010177528A (ja) * 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体レーザ素子およびそれを備えた半導体レーザ装置

Also Published As

Publication number Publication date
JP4770002B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
US7927896B2 (en) Method of production of semiconductor light emission device and method of production of light emission apparatus
JP4599687B2 (ja) レーザダイオード、半導体発光装置および製造方法
JP2000011417A (ja) 半導体レーザアレイ及びその製造方法、光集積ユニット、光ピックアップ並びに光ディスク駆動装置
KR100624058B1 (ko) 반도체 발광 장치 및 그의 제조 방법
JP2011204983A (ja) 集積型半導体レーザ装置の製造方法
US6661824B2 (en) Semiconductor laser device and method for fabricating the same
JP2004022717A (ja) 多波長レーザ装置
JP2001244570A (ja) 半導体レーザ、レーザカプラおよびデータ再生装置、データ記録装置ならびに半導体レーザの製造方法
US6358764B1 (en) Semiconductor light emitting device and method of producing same
JP2006080307A (ja) 半導体レーザアレイ及びその製造方法、多波長半導体レーザ装置
US8509278B2 (en) Light emitting device and optical apparatus using the same
JP4770002B2 (ja) 半導体発光装置およびその製造方法
JP2002232077A (ja) 半導体発光装置およびその製造方法
JP2001320132A (ja) 半導体レーザ素子アレイ及びその製造方法
JP4281209B2 (ja) 半導体発光装置の製造方法
JP4617600B2 (ja) 2波長半導体レーザ装置
JP4561381B2 (ja) 発光装置の製造方法
JP4589539B2 (ja) 半導体レーザ装置及びその製造方法
JP2001250255A (ja) 光学装置及び光ディスク装置
JP4821829B2 (ja) 半導体発光装置の製造方法
JP4985100B2 (ja) 多波長レーザ、光ピックアップ装置および光ディスク装置
JP2004087980A (ja) 端面発光型半導体レーザ、電子機器、端面発光型半導体レーザの制御方法及び端面発光型半導体レーザの製造方法
JP2001244573A (ja) 半導体発光装置の製造方法
JP2001244572A (ja) 半導体レーザ発光装置の製造方法
JP2000232255A (ja) 半導体レーザ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees