JP2002009406A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JP2002009406A JP2002009406A JP2000183532A JP2000183532A JP2002009406A JP 2002009406 A JP2002009406 A JP 2002009406A JP 2000183532 A JP2000183532 A JP 2000183532A JP 2000183532 A JP2000183532 A JP 2000183532A JP 2002009406 A JP2002009406 A JP 2002009406A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit board
- wiring pattern
- unit length
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 回路基板に迂回パターンを形成する際、迂回
に必要な面積を低減でき、高密度配線を確保できる回路
基板およびその製造方法を提供する。 【解決手段】 通常の配線パターンのライン５およびス
ペース６は単位長さＡの整数倍で規定され、配線パター
ンの延長上に障害物７が存在する場合、迂回箇所におい
て、ライン５は単位長さＡより小さい単位長さＢで規定
されたライン幅およびスペース幅を有する複数の細線５
ａに並列的に分割される。
に必要な面積を低減でき、高密度配線を確保できる回路
基板およびその製造方法を提供する。 【解決手段】 通常の配線パターンのライン５およびス
ペース６は単位長さＡの整数倍で規定され、配線パター
ンの延長上に障害物７が存在する場合、迂回箇所におい
て、ライン５は単位長さＡより小さい単位長さＢで規定
されたライン幅およびスペース幅を有する複数の細線５
ａに並列的に分割される。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度配線が可能
な回路基板およびその製造方法に関する。
な回路基板およびその製造方法に関する。
【０００２】
【従来の技術】図５は、従来の回路基板における配線パ
ターンの一例を示す説明図である。配線パターンのライ
ン幅およびスペース幅は単位長さＡの整数倍で規定さ
れ、図５（ａ）では最小幅Ａのライン１およびスペース
２を示している。こうした配線パターンの延長上に、た
とえば穴やマーキングなどの障害物３が存在する場合、
障害物３を迂回する必要がある。
ターンの一例を示す説明図である。配線パターンのライ
ン幅およびスペース幅は単位長さＡの整数倍で規定さ
れ、図５（ａ）では最小幅Ａのライン１およびスペース
２を示している。こうした配線パターンの延長上に、た
とえば穴やマーキングなどの障害物３が存在する場合、
障害物３を迂回する必要がある。
【０００３】たとえば直径Ａ程度の障害物３が存在する
とき、図５（ｂ）に示すように、障害物３に衝突するラ
イン１には横Ａ×縦３Ａの迂回領域が生じ、その隣りの
ライン１には横Ａ×縦５Ａの迂回領域が生じ、さらに隣
りのライン１には横Ａ×縦７Ａの迂回領域が生じ、迂回
に必要な面積は障害物３から遠いラインほど大きくな
る。この対策として、多層基板を使用すれば容易に解決
できるが、多層基板は工数が多く、製造コストが高くな
る。
とき、図５（ｂ）に示すように、障害物３に衝突するラ
イン１には横Ａ×縦３Ａの迂回領域が生じ、その隣りの
ライン１には横Ａ×縦５Ａの迂回領域が生じ、さらに隣
りのライン１には横Ａ×縦７Ａの迂回領域が生じ、迂回
に必要な面積は障害物３から遠いラインほど大きくな
る。この対策として、多層基板を使用すれば容易に解決
できるが、多層基板は工数が多く、製造コストが高くな
る。
【０００４】
【発明が解決しようとする課題】近年、ＬＳＩのピン数
が増加し、たとえば２０００ピンを超えるＬＳＩも現わ
れている。ピン数の多いＬＳＩ同士を近接して実装する
場合、ピン周辺の配線密度が極端に高くなる。特に単層
基板に実装する場合には、配線の高密度化によってライ
ン幅およびスペース幅を狭くする必要がある。
が増加し、たとえば２０００ピンを超えるＬＳＩも現わ
れている。ピン数の多いＬＳＩ同士を近接して実装する
場合、ピン周辺の配線密度が極端に高くなる。特に単層
基板に実装する場合には、配線の高密度化によってライ
ン幅およびスペース幅を狭くする必要がある。
【０００５】ライン幅およびスペース幅が３０μｍ以下
になると、従来のサブストラクト法やアデイテイブ法で
回路基板を製造すると、歩留まりが悪くなり、量産が困
難になる。
になると、従来のサブストラクト法やアデイテイブ法で
回路基板を製造すると、歩留まりが悪くなり、量産が困
難になる。
【０００６】本発明の目的は、回路基板に迂回パターン
を形成する際、迂回に必要な面積を低減でき、高密度配
線を確保できる回路基板およびその製造方法を提供する
ことである。
を形成する際、迂回に必要な面積を低減でき、高密度配
線を確保できる回路基板およびその製造方法を提供する
ことである。
【０００７】
【課題を解決するための手段】本発明は、ライン幅およ
びスペース幅が単位長さＡの整数倍で規定された配線パ
ターンを有する回路基板において、配線パターンは、迂
回箇所において、単位長さＡより小さい単位長さＢで規
定されたライン幅およびスペース幅を有する複数の細線
に並列的に分割されていることを特徴とする回路基板で
ある。
びスペース幅が単位長さＡの整数倍で規定された配線パ
ターンを有する回路基板において、配線パターンは、迂
回箇所において、単位長さＡより小さい単位長さＢで規
定されたライン幅およびスペース幅を有する複数の細線
に並列的に分割されていることを特徴とする回路基板で
ある。
【０００８】本発明に従えば、配線パターンの迂回箇所
において、単位長さＡより小さい単位長さＢで規定され
たライン幅およびスペース幅を有する複数の細線に並列
的に分割することによって、隣りのライン形状へ与える
影響を解消でき、迂回に必要な面積を低減できる。その
結果、回路基板の高密度配線を実現できる。
において、単位長さＡより小さい単位長さＢで規定され
たライン幅およびスペース幅を有する複数の細線に並列
的に分割することによって、隣りのライン形状へ与える
影響を解消でき、迂回に必要な面積を低減できる。その
結果、回路基板の高密度配線を実現できる。
【０００９】また本発明は、複数の細線のライン幅の合
計は、単位長さＡと実質的に等しいことを特徴とする。
計は、単位長さＡと実質的に等しいことを特徴とする。
【００１０】本発明に従えば、複数の細線のライン幅の
合計が単位長さＡと実質的に等しいことによって、複数
細線の電気抵抗が幅Ａの単一ラインとほぼ同等になるた
め、抵抗値の増加を防止できる。
合計が単位長さＡと実質的に等しいことによって、複数
細線の電気抵抗が幅Ａの単一ラインとほぼ同等になるた
め、抵抗値の増加を防止できる。
【００１１】また本発明は、迂回箇所における配線パタ
ーンのライン幅が３０μｍ以下であることを特徴とす
る。
ーンのライン幅が３０μｍ以下であることを特徴とす
る。
【００１２】本発明に従えば、従来のサブストラクト法
やアデイテイブ法は単位長さＡが３０μｍ以下になると
生産性が低下するため、配線パターンのライン幅が３０
μｍ以下となる迂回箇所に細線分割を適用することがよ
り有効になる。こうした細線分割は、元のライン幅が１
０μｍ〜３０μｍの範囲で顕著な効果が得られる。こう
した微細分割によって隣のライン５は障害物７による影
響を受けることがないため、迂回に必要な面積を低減で
き、高密度配線を実現できる。また、微細分割のライン
の隣のラインをアース線のようなシールド線にすること
で、微細分割ラインのノイズの影響をシールド線が遮断
することが可能となる。
やアデイテイブ法は単位長さＡが３０μｍ以下になると
生産性が低下するため、配線パターンのライン幅が３０
μｍ以下となる迂回箇所に細線分割を適用することがよ
り有効になる。こうした細線分割は、元のライン幅が１
０μｍ〜３０μｍの範囲で顕著な効果が得られる。こう
した微細分割によって隣のライン５は障害物７による影
響を受けることがないため、迂回に必要な面積を低減で
き、高密度配線を実現できる。また、微細分割のライン
の隣のラインをアース線のようなシールド線にすること
で、微細分割ラインのノイズの影響をシールド線が遮断
することが可能となる。
【００１３】また本発明は、迂回箇所における配線パタ
ーンに隣接する線をシールド線にすることで、迂回箇所
に隣接する線からのノイズの影響を受けない。
ーンに隣接する線をシールド線にすることで、迂回箇所
に隣接する線からのノイズの影響を受けない。
【００１４】本発明に従えば、迂回箇所の細線に隣接す
る線をたとえばＧＮＤのようなアース線にすることによ
り、配線信号同士のノイズをシールド線が吸収し、配線
信号間で干渉を受けることが無い効果が得られる。
る線をたとえばＧＮＤのようなアース線にすることによ
り、配線信号同士のノイズをシールド線が吸収し、配線
信号間で干渉を受けることが無い効果が得られる。
【００１５】また本発明は、配線パターンのラインが凸
に、スペースが凹にそれぞれ対応した凸凹形状を有する
スタンパを用意する工程と、スタンパの凸凹形状を樹脂
に転写する工程と、樹脂の転写面に導電材料を形成する
工程と、転写面の凸部上に存在する導電材料を研磨して
除去する工程とを含むことを特徴とする上記回路基板の
製造方法である。
に、スペースが凹にそれぞれ対応した凸凹形状を有する
スタンパを用意する工程と、スタンパの凸凹形状を樹脂
に転写する工程と、樹脂の転写面に導電材料を形成する
工程と、転写面の凸部上に存在する導電材料を研磨して
除去する工程とを含むことを特徴とする上記回路基板の
製造方法である。
【００１６】本発明に従えば、スタンパを用いて凸凹形
状を樹脂に転写する方法は、従来のサブストラクト法や
アデイテイブ法と比べて、微細パターンをより高精度で
形成できる。スタンバに微細配線パターンを形成するの
は、ガラスにフォトリソグラフィーを用いて行うが、ガ
ラス基板を使用すると、基板表面の平滑性や平面性を高
くできるため、転写パターンの精細化が図られる。樹脂
への転写方法として、射出成形、トランスファー成形、
プレス成形などがあり、樹脂材料に応じて適宜選択でき
る。
状を樹脂に転写する方法は、従来のサブストラクト法や
アデイテイブ法と比べて、微細パターンをより高精度で
形成できる。スタンバに微細配線パターンを形成するの
は、ガラスにフォトリソグラフィーを用いて行うが、ガ
ラス基板を使用すると、基板表面の平滑性や平面性を高
くできるため、転写パターンの精細化が図られる。樹脂
への転写方法として、射出成形、トランスファー成形、
プレス成形などがあり、樹脂材料に応じて適宜選択でき
る。
【００１７】さらに、樹脂の転写面にメッキ等によって
導電材料を形成することによって、転写パターンに応じ
た凸凹形状の導電層を形成し、さらに転写面の凸部上に
存在する導電材料を研磨して除去することによって、転
写面の凹部に対応した配線パターンのラインだけが残存
するため、高精度で高密度の配線パターンを実現でき
る。
導電材料を形成することによって、転写パターンに応じ
た凸凹形状の導電層を形成し、さらに転写面の凸部上に
存在する導電材料を研磨して除去することによって、転
写面の凹部に対応した配線パターンのラインだけが残存
するため、高精度で高密度の配線パターンを実現でき
る。
【００１８】
【発明の実施の形態】図１は、本発明の実施の一形態を
示す平面図である。回路基板において、通常の配線パタ
ーンのライン幅およびスペース幅は単位長さＡの整数倍
で規定され、図１では最小幅Ａのライン５およびスペー
ス６を示している。こうした配線パターンの延長上に、
たとえば穴やマーキングなどの障害物７が存在する場
合、障害物７を迂回する必要がある。
示す平面図である。回路基板において、通常の配線パタ
ーンのライン幅およびスペース幅は単位長さＡの整数倍
で規定され、図１では最小幅Ａのライン５およびスペー
ス６を示している。こうした配線パターンの延長上に、
たとえば穴やマーキングなどの障害物７が存在する場
合、障害物７を迂回する必要がある。
【００１９】こうした迂回箇所において、ライン５は単
位長さＡより小さい単位長さＢで規定されたライン幅お
よびスペース幅を有する複数の細線５ａに並列的に分割
される。たとえば単位長さＡ＝１００μｍ、単位長さＢ
＝１０μｍとすると、ライン５は障害物７の両側にそれ
ぞれ５本の細線５ａに分岐して、障害物７を迂回した
後、各細線は再び１本のライン５に合流する。
位長さＡより小さい単位長さＢで規定されたライン幅お
よびスペース幅を有する複数の細線５ａに並列的に分割
される。たとえば単位長さＡ＝１００μｍ、単位長さＢ
＝１０μｍとすると、ライン５は障害物７の両側にそれ
ぞれ５本の細線５ａに分岐して、障害物７を迂回した
後、各細線は再び１本のライン５に合流する。
【００２０】こうした細線分割によって、隣りのライン
５は障害物７による影響を受けることがないため、迂回
に必要な面積を低減でき、高密度配線を実現できる。
５は障害物７による影響を受けることがないため、迂回
に必要な面積を低減でき、高密度配線を実現できる。
【００２１】また、幅１０μｍの細線が左右５本、計１
０本で並列接続されるため、合成電気抵抗は幅１００μ
ｍのライン５のものとほぼ同等になり、抵抗値の増加を
防止できる。
０本で並列接続されるため、合成電気抵抗は幅１００μ
ｍのライン５のものとほぼ同等になり、抵抗値の増加を
防止できる。
【００２２】図２は、本発明に係る回路基板の製造方法
に適用可能なスタンパの製造プロセスの一例を示す工程
図である。まず図２（ａ）において、平面度および平行
度のよいガラス基板１０の上にフォトレジスト１１を塗
布した後、図２（ｂ）において微細な配線パターンが描
写されたフォトマスク１２をガラス基板１０の上方に配
置して、ＵＶ（紫外線）ランプ１３を用いて露光する。
すると、フォトレジスト１１の紫外線照射部分１１ａが
硬化して、配線パターンが焼き付けられる。
に適用可能なスタンパの製造プロセスの一例を示す工程
図である。まず図２（ａ）において、平面度および平行
度のよいガラス基板１０の上にフォトレジスト１１を塗
布した後、図２（ｂ）において微細な配線パターンが描
写されたフォトマスク１２をガラス基板１０の上方に配
置して、ＵＶ（紫外線）ランプ１３を用いて露光する。
すると、フォトレジスト１１の紫外線照射部分１１ａが
硬化して、配線パターンが焼き付けられる。
【００２３】次にフォトレジスト１１を現像すると、図
２（ｃ）に示すように、紫外線照射部分１１ａが除去さ
れ、配線パターンに対応した部分が残る。次に図２
（ｄ）において、現像された表面にスパッタまたは無電
解メッキ等によってＮｉメッキ膜１４を形成した後、次
に図２（ｅ）に示すように、Ｎｉメッキ膜１４をガラス
基板１０から剥離し、残存したフォトレジスト１１を除
去することで、配線パターンに応じた凸凹形状を有する
Ｎｉメッキ膜１４が得られ、このＮｉメッキ膜１４を金
型取付用に外観加工を施すと、スタンパが得られる。
２（ｃ）に示すように、紫外線照射部分１１ａが除去さ
れ、配線パターンに対応した部分が残る。次に図２
（ｄ）において、現像された表面にスパッタまたは無電
解メッキ等によってＮｉメッキ膜１４を形成した後、次
に図２（ｅ）に示すように、Ｎｉメッキ膜１４をガラス
基板１０から剥離し、残存したフォトレジスト１１を除
去することで、配線パターンに応じた凸凹形状を有する
Ｎｉメッキ膜１４が得られ、このＮｉメッキ膜１４を金
型取付用に外観加工を施すと、スタンパが得られる。
【００２４】たとえば各パターン寸法は、フォトマスク
１２の配線パターンを単位長さＡ＝２０μｍ、障害物７
の直径を２０μｍ、迂回箇所における超ファインパター
ンを単位長さＢ＝１０μｍ、でそれぞれ設計した場合、
スタンパの溝の深さは２０μｍ、配線幅は１０μｍ、配
線間隔は１０μｍ、公差はそれぞれ±１μｍとなる。
１２の配線パターンを単位長さＡ＝２０μｍ、障害物７
の直径を２０μｍ、迂回箇所における超ファインパター
ンを単位長さＢ＝１０μｍ、でそれぞれ設計した場合、
スタンパの溝の深さは２０μｍ、配線幅は１０μｍ、配
線間隔は１０μｍ、公差はそれぞれ±１μｍとなる。
【００２５】図３は、本発明に係る回路基板の製造方法
の一例を示す工程図である。まず図３（ａ）において、
上述の手法で得られたスタンパ２１は、配線パターンの
ラインが凸に、スペースが凹にそれぞれ対応した凸凹形
状を有し、成形用金型に取り付けられる。
の一例を示す工程図である。まず図３（ａ）において、
上述の手法で得られたスタンパ２１は、配線パターンの
ラインが凸に、スペースが凹にそれぞれ対応した凸凹形
状を有し、成形用金型に取り付けられる。
【００２６】次に図３（ｂ）において、この金型に熱硬
化性エポキシ樹脂（たとえば三井化学（株）製、商品名
エポックス）を注入して、トランスファー成形を行う。
成形条件は、たとえば金型型絞圧力２００kg/cｍ2、樹
脂加圧４５kg/cｍ2、充填温度１８３℃、等である。樹
脂硬化後に、金型から取り出すと、図３（ｃ）に示すよ
うに、スタンパ２１の凸凹形状が表面に転写された樹脂
成形基板２２が得られる。
化性エポキシ樹脂（たとえば三井化学（株）製、商品名
エポックス）を注入して、トランスファー成形を行う。
成形条件は、たとえば金型型絞圧力２００kg/cｍ2、樹
脂加圧４５kg/cｍ2、充填温度１８３℃、等である。樹
脂硬化後に、金型から取り出すと、図３（ｃ）に示すよ
うに、スタンパ２１の凸凹形状が表面に転写された樹脂
成形基板２２が得られる。
【００２７】次に樹脂成形基板２２の表面に、後述する
メッキ膜との密着性を高めるために、スパッタ等によっ
て極薄の銅膜（たとえば厚さ０．１μｍ）をコーティン
グした後、硫酸銅メッキ浴槽に浸漬して、たとえばメッ
キ液温度２０℃〜３０℃、ｐＨ１以下、電流密度２．５
A/dｍ2、メッキ時間３０分などの条件で電解メッキを施
すと、図３（ｄ）に示すように、厚さ２０μｍの銅メッ
キ膜２３が全面に形成される。
メッキ膜との密着性を高めるために、スパッタ等によっ
て極薄の銅膜（たとえば厚さ０．１μｍ）をコーティン
グした後、硫酸銅メッキ浴槽に浸漬して、たとえばメッ
キ液温度２０℃〜３０℃、ｐＨ１以下、電流密度２．５
A/dｍ2、メッキ時間３０分などの条件で電解メッキを施
すと、図３（ｄ）に示すように、厚さ２０μｍの銅メッ
キ膜２３が全面に形成される。
【００２８】次に樹脂成形基板２２を定盤研磨機にセッ
トし、スラリーを流しながら、たとえば荷重１kg/c
ｍ2、回転数７０rpm 、研磨時間３０分、という条件
で、樹脂成形基板２２の表面を研磨し、転写面の凸部上
に存在する銅メッキ膜２３を除去する。すると、図３
（ｅ）に示すように、凹部に残った銅メッキ膜２３が配
線パターンの導電ラインとなる。
トし、スラリーを流しながら、たとえば荷重１kg/c
ｍ2、回転数７０rpm 、研磨時間３０分、という条件
で、樹脂成形基板２２の表面を研磨し、転写面の凸部上
に存在する銅メッキ膜２３を除去する。すると、図３
（ｅ）に示すように、凹部に残った銅メッキ膜２３が配
線パターンの導電ラインとなる。
【００２９】こうして得られた回路基板は、基本パター
ンのライン幅が２０μｍ、障害物で分岐する細線の幅が
１０μｍ、基本パターンのスペース幅が２０μｍとな
り、導電部の表面と電気絶縁部の表面とは同一平面にな
り、高精度で高密度の配線パターンを実現できる。
ンのライン幅が２０μｍ、障害物で分岐する細線の幅が
１０μｍ、基本パターンのスペース幅が２０μｍとな
り、導電部の表面と電気絶縁部の表面とは同一平面にな
り、高精度で高密度の配線パターンを実現できる。
【００３０】図４は、本発明に係る回路基板の配線パタ
ーンの例を示す平面図である。ライン５およびスペース
６は単位長さＡ＝３０μｍで規定される。迂回箇所にお
いて、ライン５は２本の細線５ａに分岐し、細線５ａは
単位長さＢ＝１５μｍで規定される。
ーンの例を示す平面図である。ライン５およびスペース
６は単位長さＡ＝３０μｍで規定される。迂回箇所にお
いて、ライン５は２本の細線５ａに分岐し、細線５ａは
単位長さＢ＝１５μｍで規定される。
【００３１】こうした細線分割によって、迂回ラインの
隣りに位置するラインの形状を変更する必要がないた
め、迂回に必要な面積を低減でき、高密度配線を実現で
きる。
隣りに位置するラインの形状を変更する必要がないた
め、迂回に必要な面積を低減でき、高密度配線を実現で
きる。
【００３２】また、幅１５μｍの細線が２本で並列接続
されるため、合成電気抵抗は幅３０μｍのライン５のも
のとほぼ同等になり、抵抗値の増加を防止できる。
されるため、合成電気抵抗は幅３０μｍのライン５のも
のとほぼ同等になり、抵抗値の増加を防止できる。
【００３３】
【発明の効果】以上詳説したように本発明に係る回路基
板によれば、配線パターンの迂回箇所において、単位長
さＡより小さい単位長さＢで規定されたライン幅および
スペース幅を有する複数の細線に並列的に分割すること
によって、隣りのライン形状へ与える影響を解消でき、
迂回に必要な面積を低減でき、回路基板の高密度配線を
実現できる。
板によれば、配線パターンの迂回箇所において、単位長
さＡより小さい単位長さＢで規定されたライン幅および
スペース幅を有する複数の細線に並列的に分割すること
によって、隣りのライン形状へ与える影響を解消でき、
迂回に必要な面積を低減でき、回路基板の高密度配線を
実現できる。
【００３４】また本発明に係る回路基板の別の効果とし
て、限られた面積の中で、配線の進行方向に障害物があ
っても従来のように障害物を避けるための配線のとりま
わしを行わなくてもよくなり、回路を自由に描けるとい
う効果がある。
て、限られた面積の中で、配線の進行方向に障害物があ
っても従来のように障害物を避けるための配線のとりま
わしを行わなくてもよくなり、回路を自由に描けるとい
う効果がある。
【００３５】また、本発明に係る回路基板の製造方法に
よれば、従来と比べて、微細パターンの精細化が図られ
るため、高精度で高密度の配線パターンを実現できる。
よれば、従来と比べて、微細パターンの精細化が図られ
るため、高精度で高密度の配線パターンを実現できる。
【図１】本発明の実施の一形態を示す平面図である。
【図２】本発明に係る回路基板の製造方法に適用可能な
スタンパの製造プロセスの一例を示す工程図である。
スタンパの製造プロセスの一例を示す工程図である。
【図３】本発明に係る回路基板の製造方法の一例を示す
工程図である。
工程図である。
【図４】本発明に係る回路基板の配線パターンの例を示
す平面図である。
す平面図である。
【図５】従来の回路基板における配線パターンの一例を
示す説明図である。
示す説明図である。
５ ライン ５ａ 細線 ６ スペース ７ 障害物 １０ ガラス基板 １１ フォトレジスト １２ フォトマスク １４ Ｎｉメッキ膜 ２１ スタンパ ２２ 樹脂成形基板 ２３ 銅メッキ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA01 CC01 CC05 CD13 CD14 CD25 EE13 EE23 5E339 AB02 AC02 AD01 BC02 BD03 BD08 BE03 5E343 AA01 AA12 BB02 BB03 BB15 DD43 DD75 ER49 GG08
Claims (5)
- 【請求項１】 ライン幅およびスペース幅が単位長さＡ
の整数倍で規定された配線パターンを有する回路基板に
おいて、 配線パターンは、迂回箇所において、単位長さＡより小
さい単位長さＢで規定されたライン幅およびスペース幅
を有する複数の細線に並列的に分割されていることを特
徴とする回路基板。 - 【請求項２】 複数の細線のライン幅の合計は、単位長
さＡと実質的に等しいことを特徴とする請求項１記載の
回路基板。 - 【請求項３】 迂回箇所における配線パターンのライン
幅が３０μｍ以下であることを特徴とする請求項１また
は２記載の回路基板。 - 【請求項４】 迂回箇所における配線パターンに隣接す
る線がシールド線であることを特徴とする請求項１〜３
のいずれかに記載の回路基板。 - 【請求項５】 配線パターンのラインが凸に、スペース
が凹にそれぞれ対応した凸凹形状を有するスタンパを用
意する工程と、 スタンパの凸凹形状を樹脂に転写する工程と、 樹脂の転写面に導電材料を形成する工程と、 転写面の凸部上に存在する導電材料を研磨して除去する
工程とを含むことを特徴とする請求項１〜４のいずれか
に記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183532A JP2002009406A (ja) | 2000-06-19 | 2000-06-19 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183532A JP2002009406A (ja) | 2000-06-19 | 2000-06-19 | 回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009406A true JP2002009406A (ja) | 2002-01-11 |
Family
ID=18684107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183532A Pending JP2002009406A (ja) | 2000-06-19 | 2000-06-19 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114366A (ja) * | 2008-11-10 | 2010-05-20 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
-
2000
- 2000-06-19 JP JP2000183532A patent/JP2002009406A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114366A (ja) * | 2008-11-10 | 2010-05-20 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| CN101742811B (zh) * | 2008-11-10 | 2013-09-18 | 日东电工株式会社 | 配线电路基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN1260909A (zh) | 顺序制作的集成电路封装 | |
| KR970058406A (ko) | 회로 기판 및 그의 제조 방법 | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| TWI606765B (zh) | 電路板及其製作方法 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US20160105970A1 (en) | Fine line 3d non-planar conforming circuit | |
| JPH05183259A (ja) | 高密度プリント配線板の製造方法 | |
| CN104966709B (zh) | 封装基板及其制作方法 | |
| JP2002009406A (ja) | 回路基板およびその製造方法 | |
| JP2001347529A (ja) | 配線基板製造用スタンパ及びスタンパの製造方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| TWI676404B (zh) | 鏤空柔性電路板及製作方法 | |
| CN113380529A (zh) | 单层无线充电线圈载板的加工工艺 | |
| TWI550745B (zh) | 封裝基板及其製作方法 | |
| JPH08204312A (ja) | チップオンボード基板の製造方法 | |
| JPH07221412A (ja) | プリント配線板およびその製造方法 | |
| GB1187916A (en) | Multilayer Printed Circuit Board and Method for Manufacturing Same. | |
| CN103354702A (zh) | 微波电路板制作方法及该方法制得的电路板 | |
| KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| CN112312671B (zh) | 电路板以及电路板的制备方法 | |
| JP2001230508A (ja) | ストリップライン構造のバイアホールおよびその製造方法 | |
| CN116133240A (zh) | 一种电路结构及电路制作方法 | |
| JP2024004539A (ja) | プリント配線板 | |
| JP2002368354A (ja) | プリント配線板 |