CN101742811B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN101742811B
CN101742811B CN2009102074776A CN200910207477A CN101742811B CN 101742811 B CN101742811 B CN 101742811B CN 2009102074776 A CN2009102074776 A CN 2009102074776A CN 200910207477 A CN200910207477 A CN 200910207477A CN 101742811 B CN101742811 B CN 101742811B
Authority
CN
China
Prior art keywords
mentioned
circuit
wiring pattern
intersection region
articulamentum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102074776A
Other languages
English (en)
Other versions
CN101742811A (zh
Inventor
石井淳
内藤俊树
本上满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101742811A publication Critical patent/CN101742811A/zh
Application granted granted Critical
Publication of CN101742811B publication Critical patent/CN101742811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Paper (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种配线电路基板及其制造方法。第1写入用配线图案的第1线路的端部及第2线路的端部配置在第2写入用配线图案的第3线路的两侧。在第1线路的端部及第2线路的端部分别设有圆形的连接部。在上述连接部上的覆盖绝缘层的部分分别形成有贯通孔。以掩埋覆盖绝缘层的贯通孔的方式分别形成有例如由铜构成的第1连接层。以一体地覆盖连接层的上端部的方式形成有例如由铜构成的大致长方形的第2连接层。由此，第1及第2线路通过第1及第2连接层相互电连接。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
在硬盘驱动装置等驱动装置中采用驱动器。这种驱动器包括：能够旋转地设置在旋转轴上的臂；安装在臂上的磁头用悬挂基板。悬挂基板是用于将磁头定位在磁盘的期望的磁道上的配线电路基板。
图11是以往的悬挂基板(例如参照日本特开2004-133988号公报)的纵剖视图。
在该悬挂基板910中，在金属基板902上形成有第1绝缘层904。在第1绝缘层904上以隔开距离L1的方式形成有写入用配线图案W12和读取用配线图案R12。
在第1色缘层904上以覆盖写入用配线图案W12和读取用配线图案R12的方式形成有第2绝缘层905。在第2绝缘层905上，在读取用配线图案R12的上方位置形成有写入用配线图案W11，在写入用配线图案W12的上方位置形成有读取用配线图案R11。
位于上下位置的读取用配线图案R11和写入用配线图案W12之间的距离、以及位于上下位置的读取用配线图案R12和写入用配线图案W11之间的距离均为L2。
在具有上述结构的悬挂基板910中，写入用配线图案W11、W12与读取用配线图案R11之间的距离和写入用配线图案W12、W11与读取用配线图案R12之间的距离分别大致相等。由此，可以认为，在写入电流流过写入用配线图案W11、W12中时，在读取用配线图案R11、R12中产生的感应电动势的大小是大致相等的。因此，能够降低写入用配线图案W11、W12和读取用配线图案R11、R12之间的串扰(cross talk)。
然而，近年来，由于磁盘的记录密度的提高及PMR(垂直磁记录)方式的导入等，在写入时需要较大的电流。由此，谋求磁头及悬挂基板的配线图案的低阻抗。
发明内容
本发明的目的在于提供一种降低了配线图案的特性阻抗的配线电路基板及其制造方法。
(1)本发明的一个技术方案所述的配线电路基板包括：基底绝缘层；第1及第2配线图案，其形成在基底绝缘层上，用于构成信号线路对；覆盖绝缘层，其以覆盖第1及第2配线图案的至少一部分的方式形成在基底绝缘层上；连接层，其设于覆盖绝缘层上，第1配线图案具有第1及第2线路，第2配线图案具有第3及第4线路，第1及第2线路的一端部侧相互电连接，并且，第1及第2线路的另一端部侧相互电连接，第3及第4线路的一端部侧相互电连接，并且，第3及第4线路的另一端部侧相互电连接，第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列，设有第1交叉区域和第2交叉区域，第1配线图案的第1或第2线路与第2配线图案的第3或第4线路在上述第1交叉区域交叉，第1配线图案的第1或第2线路与第2配线图案的第3或第4线路在上述第2交叉区域交叉，第1配线图案的第1或第2线路的配置在第1交叉区域的部分被截断分开，第2配线图案的第3或第4线路的配置于第1交叉区域的部分在基底绝缘层上通过第1配线图案的第1或第2线路的被截断分开了的部分之间，覆盖绝缘层具有第1及第2贯通孔，在第1交叉区域包括设置为覆盖第1及第2配线图案的第1覆盖部，连接层包括设于第1覆盖部上的第1连接层，第1配线图案的第1或第2线路的部分的被截断分开了的一侧通过第1覆盖部的第1贯通孔而与第1连接层电连接，第1配线图案的第1或第2线路的被截断分开了的部分的另一侧通过第1覆盖部的第2贯通孔而与第1连接层电连接。
在该配线电路基板中，第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列。在该情况下，第1线路的一侧面及另一侧面以及第2线路的一侧面及另一侧面中的3个侧面，与第3线路的一侧面及另一侧面以及第4线路的一侧面及另一侧面中的3个侧面相互相对。由此，第1配线图案与第2配线图案的相对面积变大，因此，第1及第2配线图案的电容变大。结果，能降低第1及第2配线图案的特性阻抗。
另外，在第1交叉区域，第1配线图案的第1或第2线路的部分被截断分开，第2配线图案的第3或第4线路的部分在第1配线图案的第1或第2线路的被截断分开了的部分之间通过。
第1配线图案的第1或第2线路的被截断分开了的部分的一侧通过覆盖绝缘层的第1贯通孔而与第1连接层电连接，另一侧通过覆盖绝缘层的第2贯通孔而与第1连接层电连接。在该情况下，第1配线图案的第1或第2线路的被截断分开了的部分通过第1连接层电连接。
由此，既能利用简单的结构确保第1配线图案的电连接性，又能使第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列。因此，能够以低成本容易地降低第1及第2配线图案的特性阻抗。
(2)覆盖绝缘层具有第3及第4贯通孔，在第2交叉区域包括设置为覆盖第1及第2配线图案的第2覆盖部，连接层还包括设于第2覆盖部上的第2连接层，第2配线图案的第3或第4线路的配置在第2交叉区域的部分被截断分开，第1配线图案的第1或第2线路的配置于第2交叉区域的部分在基底绝缘层上通过第2配线图案的第3或第4线路的被截断分开了的部分之间，第2配线图案的第3或第4线路的被截断分开了的部分的一侧通过第2覆盖部的第3贯通孔而与第2连接层电连接，第2配线图案的第3或第4线路的部分的被截断分开了的另一侧通过第2覆盖部的第4贯通孔而与第2连接层电连接。
在该情况下，在第2交叉区域，第2配线图案的第3或第4线路的部分被截断分开，第1配线图案的第1或第2线路的部分在第2配线图案的第3或第4线路的被截断分开了的部分之间通过。
第2配线图案的第3或第4线路的被截断分开了的部分的一侧通过第2覆盖部的第3贯通孔而与第2连接层电连接，另一侧通过第2覆盖部的第4贯通孔而与第2连接层电连接。在该情况下，第2配线图案的第3或第4线路的被截断分开了的部分通过第2连接层电连接。
由此，在第1及第2交叉区域，第1配线图案的第1或第2线路的被截断分开了的部分及第2配线图案的第3或第4线路的被截断分开了的部分通过同样的结构相连接。因此，能确保第1配线图案与第2配线图案的平衡性。结果，在第1配线图案及第2配线图案中能获得良好的传输特性。
(3)配线电路基板还包括：第5线路，其从第1线路的一端部侧或第2线路的一端部侧分支；第6线路，其从第1线路的另一端部侧或第2线路的另一端部侧分支；第7线路，其从第3线路的一端部侧或第4线路的一端部侧分支；第8线路，其从第3线路的另一端部侧或第4线路的另一端部侧分支，第5线路的宽度及上述第6线路的宽度分别为第1线路的宽度和第2线路的宽度的总和，第7线路的宽度及第8线路的宽度分别为第3线路的宽度和第4线路的宽度的总和。
在该情况下，在第1配线图案中，第1及第2线路的一体的特性阻抗与第5及第6线路的特性阻抗分别相等。同样地，在第2配线图案中，第3及第4线路的一体的特性阻抗与第7及第8线路的特性阻抗分别相等。由此，能降低第1及第2配线图案的传输损失。
(4)本发明的另一技术方案的配线电路基板的制造方法，其包括：在基底绝缘层上形成用于构成信号线路对的第1及第2配线图案的工序；在基底绝缘层上，以在第1交叉区域覆盖第1及第2配线图案的方式形成具有第1及第2贯通孔的覆盖绝缘层的工序；在覆盖绝缘层上形成连接层的工序，形成第1及第2配线图案的工序包括以下述方式在基底绝缘层上形成第1及第2配线图案的工序，上述方式为：第1配线图案由第1及第2线路构成且第2配线图案由第3及第4线路构成，第1配线图案的第1及第2线路与第2线路图案的第3及第4线路交替排列，第1配线图案的第1或第2线路与第2配线图案的第3或第4线路在第1交叉区域交叉，且第1配线图案的第1或第2线路与第2配线图案的第3或第4线路在第2交叉区域交叉，第1及第2线路的一端部侧相互电连接，第1及第2线路的另一端部侧相互电连接，第3及第4线路的一端部侧相互电连接，第3及第4线路的另一端部侧相互电连接，第1配线图案的第1或第2线路的配置在第1交叉区域的部分被截断分开，第2配线图案的第3或第4线路的配置于第1交叉区域的部分在基底绝缘层上通过第1配线图案的第1或第2线路的被截断分开了的部分之间，第1配线图案的第1或第2线路的部分的被截断分开了的一侧通过第1贯通孔而与连接层电连接，第1配线图案的第1或第2线路的部分的被截断分开了的另一侧通过第2贯通孔而与连接层电连接。
在该制造方法中，第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列。在该情况下，第1线路的一侧面及另一侧面以及第2线路的一侧面及另一侧面中的3个侧面，与第3线路的一侧面及另一侧面以及第4线路的一侧面及另一侧面中的3个侧面相互相对。由此，第1配线图案与第2配线图案的相对面积变大，因此，第1及第2配线图案的电容变大。结果，能降低第1及第2配线图案的特性阻抗。
另外，在第1交叉区域，第1配线图案的第1或第2线路的部分被截断分开，第2配线图案的第3或第4线路的部分在第1配线图案的第1或第2线路的被截断分开了的部分之间通过。
第1配线图案的第1或第2线路的被截断分开了的部分的一侧通过覆盖绝缘层的第1贯通孔而与连接层电连接，另一侧通过覆盖绝缘层的第2贯通孔而与连接层电连接。在该情况下，第1配线图案的第1或第2线路的被截断分开了的部分通过连接层电连接。
由此，既能利用简单的结构确保第1配线图案的电连接性，又能使第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列。因此，能够以低成本容易地降低第1及第2配线图案的特性阻抗。
采用本发明，由于第1配线图案与第2配线图案的相对面积变大，因此，第1及第2配线图案的电容变大。结果，能降低第1及第2配线图案的特性阻抗。并且，既能利用简单的结构确保第1配线图案的电连接性，又能使第1配线图案的第1及第2线路与第2配线图案的第3及第4线路交替排列。因此，能够以低成本容易地降低第1及第2配线图案的特性阻抗。
附图说明
图1是本发明一实施方式的悬挂基板的俯视图。
图2是表示写入用配线图案的结构的示意图。
图3是表示写入用配线图案的一部分的示意剖视图。
图4是表示图2的交叉区域的详细结构的俯视图及剖视图。
图5是示意性地表示写入用配线图案的线路的连结部分的俯视图。
图6是用于说明写入用配线图案的特性阻抗的图。
图7是表示悬挂基板的制造工序的纵剖视图。
图8是表示悬挂基板的制造工序的纵剖视图。
图9是表示测量写入用配线图案的特性阻抗的结果的图。
图10是表示写入用配线图案的另一构成例的图。
图11是以往的悬挂基板的纵剖视图。
具体实施方式
下面，参照附图对本发明一实施方式的配线电路基板及其制造方法进行说明。下面，作为本发明一实施方式的配线电路基板，对用于硬盘驱动装置的驱动器中的悬挂基板的结构及其制造方法进行说明。
(1)悬挂基板的结构
图1是本发明一实施方式的悬挂基板的俯视图。如图1所示，悬挂基板1具有由金属制的长条状基板形成的悬挂主体部10。在悬挂主体部10上，如粗虚线所示，形成有写入用配线图案W1、W2和读取用配线图案R1、R2。写入用配线图案W1和写入用配线图案W2形成一对信号线路对。并且，读取用配线图案R1和读取用配线图案R2形成一对信号线路对。
在悬挂主体部10的前端部通过形成U字形状的开口部11而设有磁头安装部(以下称作舌片部)12。舌片部12在虚线R的部位处被弯折加工成与悬挂主体部10呈规定角度。在舌片部12的端部形成有四个电极焊盘21、22、23、24。
在悬挂主体部10的另一端部形成有四个电极焊盘31、32、33、34。舌片部12上的电极焊盘21～24和悬挂主体部10的另一端部的电极焊盘31～34分别由写入用配线图案W1、W2和读取用配线图案R1、R2电连接。此外，在悬挂主体部10上形成有多个孔部H。
在具有悬挂基板1的未图示的硬盘装置中，在对磁盘进行信息写入时使电流通过一对写入用配线图案W1、W2。此外，在对磁盘进行信息读取时使电流通过一对读取用配线图案R1、R2。
(2)写入用配线图案
接着，对写入用配线图案W1、W2的详细结构进行说明。图2是表示写入用配线图案W1、W2的结构的示意图。
如图2所示，写入用配线图案W1由线路LA1～LA5构成。线路LA1与电极焊盘21相连接，线路LA2与电极焊盘31相连接。
线路LA3、LA4的一端部与线路LA1一体化。线路LA3的另一端部与线路LA5的一端部在交叉区域CN1电连接。关于交叉区域CN1的详细结构如后所述。线路LA4、LA5的另一端部与线路LA2一体化。
写入用配线图案W2由线路LB1～LB5构成。线路LB1与电极焊盘22相连接，线路LB2与电极焊盘32相连接。
线路LB3、LB4的一端部与线路LB1一体化。线路LB3的另一端部与线路LB5的一端部在交叉区域CN2电连接。关于交叉区域CN2的详细结构如后所述。线路LB4、LB5的另一端部与线路LB2一体化。
写入用配线图案W1的线路LA3、LA4与写入用配线图案W2的线路LB4、LB5相互交替且平行地配置。写入用配线图案W1的线路LA3在交叉区域CN2通过写入用配线图案W2的线路LB3、LB5的端部之间而延伸，写入用配线图案W2的线路LB5在交叉区域CN1通过写入用配线图案W1的线路LA3、LA5的端部之间而延伸。
图3是写入用配线图案W1、W2的线路LA3、LA4、LB4、LB5及其周边部分的示意剖视图。
如图3所示，在悬挂主体部10上形成有基底绝缘层41。在基底绝缘层41上形成有写入用配线图案W1、W2的线路LA3、LA4、LB4、LB5。在基底绝缘层41上以覆盖写入用配线图案W1、W2的方式形成有覆盖绝缘层42。
图4(a)是表示图2的交叉区域CN1的详细结构的俯视图，图4(b)是图4(a)的B-B线剖视图。
如图4(a)及图4(b)所示，在线路LB5的两侧配置有线路LA3的端部及线路LA5的端部。在线路LA3的端部及线路LA5的端部分别设有圆形的连接部G1、G2。在连接部G1、G2上的覆盖绝缘层42的部分分别形成有贯通孔H11、H12。以掩埋覆盖绝缘层42的贯通孔H11、H12的方式分别形成有例如由铜构成的连接层T1、T2。以一体地覆盖连接层T1、T2的上端部的方式形成有例如由铜构成的大致长方形的连接层RG1。由此，线路LA3、LA5通过连接层T1、T2、RG1电连接。
连接部G1的直径优选大于线路LA3的宽度，连接部G2的直径优选大于线路LA5的宽度。另外，连接层T1(贯通孔H11)的横截面的直径优选大于线路LA3的宽度，连接层T2(贯通孔H12)的横截面的直径优选大于线路LA5的宽度。由此，能可靠地确保线路LA3、LA5之间的电连接性。
另外，连接层RG1的宽度WC在连接层T1、T2之间优选为恒定。在该情况下，能降低连接层RG1的传输损失。
另外，连接部G1、G2的形状不限于圆形，也可以为椭圆形、三角形、四边形或扇形等其它形状。另外，连接层T1、T2(贯通孔H11、H12)的横截面形状也可以为椭圆形、三角形、四边形或扇形等其它形状。
另外，交叉区域CN2具有与交叉区域CN1相同的结构。即，通过连接层T1、T2、RG1使线路LB3、LB5电连接。
接着，说明构成写入用配线图案W1、W2的各线路的宽度。图5(a)示意性地表示写入用配线图案W1的线路LA1、LA3、LA4的连结部分，图5(b)示意性地表示线路LA2、LA4、LA5的连结部分。
如图5(a)及图5(b)所示，写入用配线图案W1的线路LA1、LA2的宽度w1、w2相互相等。线路LA3、LA4、LA5的宽度w3、w4、w5相互相等，且小于线路LA1、LA2的宽度w1、w2。
线路LA3、LA4、LA5的宽度w3、w4、w5优选分别为线路LA1、LA2的宽度w1、w2的二分之一。在该情况下，线路LA3、LA4、LA5的特性阻抗分别与线路LA1、LA2的特性阻抗大致相等。由此，能降低写入用配线图案W1的传输损失。
同样地，写入用配线图案W2的线路LB1、LB2的宽度相互相等。线路LB3、LB4、LB5的宽度相互相等，且小于线路LB1、LB2的宽度。
线路LB3、LB4、LB5的宽度优选分别为线路LB1、LB2的宽度的二分之一。在该情况下，线路LB3、LB4、LB5的特性阻抗分别与线路LB1、LB2的特性阻抗大致相等。由此，能降低写入用配线图案W2的传输损失。
(3)写入用配线图案W1、W2的特性阻抗
如上所述，在本实施方式中，构成写入用配线图案W1的线路LA3、LA4与构成写入用配线图案W2的线路LB4、LB5交替且平行地配置。在该情况下，能够降低写入用配线图案W1、W2的特性阻抗。参照图6说明其理由。
图6(a)表示写入用配线图案W1、W2的线路LA3、LA4、LB4、LB5及其周边部分。图6(b)表示写入用配线图案W1、W2分别由一根线路构成时的例子。
写入用配线图案W1、W2的电容越大，写入用配线图案W1、W2的特性阻抗越小。写入用配线图案W1和写入用配线图案W2的相对面积越大，其电容越大。
即，写入用配线图案W1和写入用配线图案W2的相对面积越大，写入用配线图案W1、W2的特性阻抗越小。
在图6(a)的结构中，写入用配线图案W1的线路LA4的一侧面与写入用配线图案W2的线路LB5的一侧面相互相对，写入用配线图案W2的线路LB5的另一侧面与写入用配线图案W1的线路LA3的一侧面相互相对，写入用配线图案W1的线路LA3的另一侧面与写入用配线图案W2的线路LB4的一侧面相互相对。上述相对面积的总和相当于写入用配线图案W1和写入用配线图案W2的相对面积。
另一方面，在图6(b)的结构中，仅是写入用配线图案W1的1根线路的一侧面与写入用配线图案W2的1根线路的一侧面相对，该相对面积相当于写入用配线图案W1和写入用配线图案W2的相对面积。
因此，通过将构成写入用配线图案W1的线路LA3、LA4与构成写入用配线图案W2的线路LB4、LB5交替且平行地配置，与写入用配线图案W1、W2分别由1根线路构成的情况相比，写入用配线图案W1、W2的特性阻抗变小。
另外，在本实施方式中，由于以隔着基底绝缘层41与写入用配线图案W1、W2相对的方式设置有悬挂主体部10，因此，写入用配线图案W1、W2的电容进一步变大。结果，写入用配线图案W1、W2的特性阻抗进一步变小。
(4)悬挂基板的制造方法
接着，说明悬挂基板1的制造方法。图7及图8是表示悬挂基板1的制造工序的纵剖视图。在此，说明图3所示的写入用配线图案W1、W2的线路LA3、LA4、LB4、LB5及其周边部分(以下称作传输区域)的制造工序及图4所示的交叉区域CN1的制造工序。图7(a)～图8(e)的上层表示传输区域的制造工序，下层表示交叉区域CN1的制造工序。
首先，如图7(a)所示，在例如由不锈钢构成的悬挂主体部10上使用粘接剂层叠例如由聚酰亚胺构成的基底绝缘层41。
悬挂主体部10的厚度例如为5μm～50μm，优选为10μm～30μm。可以代替不锈钢而使用铝等其它金属或合金等作为悬挂主体部10。
基底绝缘层41的厚度例如为1μm～15μm，优选为2μm～12μm。可以代替聚酰亚胺而使用环氧树脂等其它绝缘材料作为基底绝缘层41。
接着，如图7(b)所示，在基底绝缘层41上形成例如由铜构成的写入用配线图案W1、W2。在传输区域，作为写入用配线图案W1的线路LA3、LA4和作为写入用配线图案W2的线路LB4、LB5交替且平行地形成。
在交叉区域CN1，形成有作为写入用配线图案W1的线路LA3、LA5和作为写入用配线图案W2的线路LB5。在线路LA3、LA5的端部形成有连接部G1、G2。连接部G1、G2的直径例如为30μm～300μm，优选为50μm～150μm。
写入用配线图案W1、W2例如可以使用半添加法形成，也可以使用金属面腐蚀(subtractive)法等其它方法形成。
写入用配线图案W1、W2的厚度例如为3μm～16μm，优选为6μm～13μm。另外，写入用配线图案W1、W2的线路LA1、LA2、LB1、LB2的宽度例如为20μm～200μm，优选为30μm～100μm。线路LA3～LA5、LB3～LB5的宽度例如为10μm～150μm，优选为12μm～80μm。
不限于铜，也可以使用金(Au)、铝等其它金属或铜合金、铝合金等合金作为写入用配线图案W1、W2。
接着，如图7(c)所示，在基底绝缘层41上，以覆盖写入用配线图案W1、W2的方式形成例如由聚酰亚胺构成的覆盖绝缘层42。写入用配线图案W1、W2上的覆盖绝缘层42的厚度例如为4μm～26μm，优选为5μm～21μm。可以代替聚酰亚胺树脂而使用环氧树脂等其它绝缘材料作为覆盖绝缘层42。
接着，如图8(d)所示，在交叉区域CN1，在线路LA3、LA5的连接部G1、G2上的覆盖绝缘层42的部分例如通过使用了激光的蚀刻或湿蚀刻而形成贯通孔H11、H12。贯通孔H11、H12的直径例如为20μm～200μm，优选为40μm～100μm。
接着，如图8(e)所示，在交叉区域CN1，以掩埋覆盖绝缘层42的贯通孔H11、H12的方式分别形成例如由铜构成的连接层T1、T2，并且以一体地覆盖连接层T1、T2的上端部的方式形成例如由铜构成的大致长方形的连接层RG1。连接层RG1的面积例如为3200μm2～180000μm2，优选为5000μm2～80000μm2。
不限于铜，可以使用金(Au)、铝等其它金属或铜合金、铝合金等合金作为连接层T1、T2、RG1。
这样就做成了悬挂基板1。
(5)效果
在本实施方式的悬挂基板1中，在同一平面上，构成写入用配线图案W1的线路LA3、LA4和构成写入用配线图案W2的线路LB4、LB5交替且平行地配置。由此，能降低写入用配线图案W1、W2的特性阻抗。
另外，由于悬挂主体部10与线路LA3、LA4、LB4、LB5隔着基底绝缘层41相对，因此，能进一步降低写入用配线图案W1、W2的特性阻抗。
另外，在本实施方式中，在交叉区域CN1，写入用配线图案W1的线路LA3、LA5通过连接层T1、T2、RG1电连接，在交叉区域CN2，写入用配线图案W2的线路LB3、LB5通过连接层T1、T2、RG1电连接。
在该情况下，能够以通过写入用配线图案W1的线路LA3、LA5之间的方式配置写入用配线图案W2的线路LB5，能够以通过写入用配线图案W2的线路LB3、LB5之间的方式配置写入用配线图案W1的线路LA3。由此，能够将写入用配线图案W1的线路LA3、LA4和写入用配线图案W2的线路LB4、LB5交替且平行地配置。因此，既能利用简单的结构确保电极焊盘21、31与电极焊盘22、32之间的电连接性，又能降低写入用配线图案W1、W2的特性阻抗。
另外，由于交叉区域CN1的结构与交叉区域CN2的结构相同，因此，交叉区域CN1的传输损失与交叉区域CN2的传输损失彼此大致相等。因此，在写入用配线图案W1与写入用配线图案W2之间不会产生较大的传输特性差。结果，能适当地进行向磁盘的写入动作。
(6)实施例及比较例
(6-1)实施例
作为实施例，制作了上述图1～图5所示的悬挂基板1。使用不锈钢作为悬挂主体部10的材料，使用聚酰亚胺作为基底绝缘层41及覆盖绝缘层42的材料，使用铜作为写入用配线图案W1、W2的材料。另外，使悬挂主体部10的厚度为20μm，使基底绝缘层41的厚度为10μm，使写入用配线图案W1、W2的厚度为12μm，使写入用配线图案W1、W2上的覆盖绝缘层42的厚度为5μm。
另外，写入用配线图案W1、W2的线路LA3～LA5、LB3～LB5的宽度相互相等，且设定在15μm～100μm的范围，使线路LA1、LA2、LB1、LB2的宽度为线路LA3～LA5、LB3～LB5的宽度的2倍。另外，使传输区域的线路LA3、LA4、LB4、LB5的间隔为15μm。
另外，在交叉区域CN1、CN2，使覆盖绝缘层42的贯通孔H11、H12的直径为80μm，使线路LA3、LA5、LB3、LB5的连接部G1、G2的直径为140μm。
(6-2)比较例1
比较例1的悬挂基板与实施例的悬挂基板1的不同之处在于，写入用配线图案W1、W2分别由1根线路构成(参照图6)。另外，使写入用配线图案W1、W2的宽度相互相等，且设定在15μm～100μm的范围。
(6-3)比较例2
比较例2的悬挂基板与实施例的悬挂基板1的不同之处在于，在传输区域未设有悬挂主体部10。
(6-4)评价
在实施例及比较例1、比较例2中，测量了写入用配线图案W1、W2的特性阻抗，结果示于图9中。在图9中，横轴表示写入用配线图案W1、W2的宽度。在该情况下，在实施例及比较例2中表示的是线路LA3～LA5、LB3～LB5的宽度，在比较例1中表示的是写入用配线图案W1、W2的1根线路的宽度。纵轴表示写入用配线图案W1、W2的特性阻抗。
如图9所示，实施例的写入用配线图案W1、W2的特性阻抗小于比较例1、2的写入用配线图案W1、W2的特性阻抗。
结果可知，通过将构成写入用配线图案W1的线路LA3、LA4和构成写入用配线图案W2的线路LB4、LB5交替且平行地配置，与写入用配线图案W1、W2分别由1根线路构成的情况相比，写入用配线图案W1、W2的特性阻抗变小。
还可知，通过在传输区域与线路LA3、LA4、LB4、LB5相对地设置悬挂主体部10，写入用配线图案W1、W2的特性阻抗变小。
还可知，通过在交叉区域CN1、CN2使写入用配线图案W1的线路LA3、LA5及写入用配线图案W2的LB3、LB5分别电连接，能确保电极焊盘21、31与电极焊盘22、32之间的电连接。
(7)另一实施方式
可以与电极焊盘21、22、31、32的位置等相对应地适当改变写入用配线图案W1、W2的结构及交叉区域的位置等。
图10是表示写入用配线图案W1、W2的另一结构例的图。在图10的例子中，写入用配线图案W2的线路LB4通过交叉区域CN3与线路LB6电连接。交叉区域CN3的结构与交叉区域CN1、CN2的结构相同。线路LB6与线路LB2一体化。另外，写入用配线图案W1的线路LA2配置为与线路LA3相连接，并在写入用配线图案W2的线路LB4与线路LB6之间通过。
在该情况下，既能确保电极焊盘21、31与电极焊盘22、32之间的电连接性，又能降低写入用配线图案W1、W2的特性阻抗。
(8)技术方案的各构成要素与实施方式的各部的对应关系
以下说明技术方案的各构成要素与实施方式的各部的对应的例子，本发明不限定于下述例子。
在实施实施方式中，写入用配线图案W1是第1配线图案的例子，写入用配线图案W2是第2配线图案的例子，覆盖绝缘层42是第1及第2覆盖部的例子。
另外，线路LA3、LA5是第1线路的例子，线路LA4是第2线路的例子，线路LB3、LB5是第3线路的例子，线路LB4是第4线路的例子，线路LA1是第5线路的例子，线路LA2是第6线路的例子，线路LB1是第7线路的例子，线路LB2是第8线路的例子，交叉区域CN1是第1交叉区域的例子，交叉区域CN2是第2交叉区域的例子，贯通孔H11是第1及第3贯通孔的例子，贯通孔H12是第2及第4贯通孔的例子。
也可以使用具有技术方案所述的构成或功能的其它各种元件作为技术方案的各构成元件。

Claims (4)

1.一种配线电路基板，其包括：
基底绝缘层（41），
第1及第2配线图案（W1；W2），其形成在上述基底绝缘层（41）上，用于构成信号线路对，
覆盖绝缘层（42），其以覆盖上述第1及第2配线图案（W1；W2）的至少一部分的方式形成在上述基底绝缘层（41）上，
连接层（T1、T2、RG1），其设于上述覆盖绝缘层（42）上，
上述第1配线图案（W1）具有第1及第2线路（LA3、LA5；LA4），
上述第2配线图案（W2）具有第3及第4线路（LB3、LB5；LB4），
上述第1及第2线路（LA3、LA5；LA4）的一端部侧相互电连接，并且，上述第1及第2线路（LA3、LA5；LA4）的另一端部侧相互电连接，
上述第3及第4线路（LB3、LB5；LB4）的一端部侧相互电连接，并且，上述第3及第4线路（LB3、LB5；LB4）的另一端部侧相互电连接，
上述第1配线图案（W1）的上述第1及第2线路（LA3、LA5；LA4）与上述第2配线图案（W2）的上述第3及第4线路（LB3、LB5；LB4）交替排列，
设有第1交叉区域（CN1）和第2交叉区域（CN2），
上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）与上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）在上述第1交叉区域（CN1）交叉，
上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）与上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）在上述第2交叉区域（CN2）交叉，
上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的配置在上述第1交叉区域（CN1）的部分被截断分开，上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的配置在上述第1交叉区域（CN1）的部分在上述基底绝缘层（41）上通过上述被截断分开了的上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的部分之间，
上述覆盖绝缘层（42）具有第1及第2贯通孔（H11；H12），在上述第1交叉区域（CN1）包括设置为覆盖上述第1及第2配线图案（W1；W2）的第1覆盖部，
上述连接层（T1、T2、RG1）包括设于上述第1覆盖部上的第1连接层（RG1），
上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的上述被截断分开了的部分的一侧通过上述第1覆盖部的上述第1贯通孔（H11）而与上述第1连接层（RG1）电连接，上述被截断分开了的第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的部分的另一侧通过上述第1覆盖部的上述第2贯通孔（H12）而与上述第1连接层（RG1）电连接。
2.根据权利要求1所述的配线电路基板，其中，
上述覆盖绝缘层（42）具有第3及第4贯通孔（H11；H12），在上述第2交叉区域（CN2）包括设置为覆盖上述第1及第2配线图案（W1；W2）的第2覆盖部，
上述连接层（T1、T2、RG1）还包括设于上述第2覆盖部上的第2连接层（RG1），
上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的配置在上述第2交叉区域（CN2）的部分被截断分开，上述第1配线图案（W1）的上述第1或第2线路的配置在上述第2交叉区域（CN2）的部分在上述基底绝缘层（41）上通过上述被截断分开了的第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的部分之间，
上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的上述被截断分开了的部分的一侧通过上述第2覆盖部的上述第3贯通孔（H11）而与上述第2连接层（RG1）电连接，上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的上述被截断分开了的部分的另一侧通过上述第2覆盖部的上述第4贯通孔（H12）而与上述第2连接层（RG1）电连接。
3.根据权利要求1所述的配线电路基板，其中，
该配线电路基板还包括：
第5线路（LA1），其从上述第1线路（LA3、LA5）的一端部侧或上述第2线路（LA4）的一端部侧分支，
第6线路（LA2），其从上述第1线路（LA3、LA5）的另一端部侧或上述第2线路（LA4）的另一端部侧分支，
第7线路（LB1），其从上述第3线路（LB3、LB5）的一端部侧或上述第4线路（LB4）的一端部侧分支，
第8线路（LB2），其从上述第3线路（LB3、LB5）的另一端部侧或上述第4线路（LB4）的另一端部侧分支，
上述第5线路（LA1）的宽度及上述第6线路（LA2）的宽度分别为上述第1线路（LA3、LA5）的宽度和上述第2线路（LA4）的宽度的总和，上述第7线路的宽度（LB1）及上述第8线路的宽度（LB2）分别为上述第3线路（LB3、LB5）的宽度和上述第4线路（LB4）的宽度的总和。
4.一种配线电路基板的制造方法，其包括：
在基底绝缘层（41）上形成用于构成信号线路对的第1及第2配线图案（W1；W2）的工序，
在上述基底绝缘层（41）上，以在第1交叉区域（CN1）覆盖上述第1及第2配线图案（W1；W2）的方式形成具有第1及第2贯通孔（H11；H12）的覆盖绝缘层（42）的工序，
在上述覆盖绝缘层（42）上形成连接层（T1、T2、RG1）的工序，
形成上述第1及第2配线图案（W1；W2）的工序包括以下述方式在上述基底绝缘层（41）上形成上述第1及第2配线图案（W1；W2）的工序，该方式为：
上述第1配线图案（W1）由第1及第2线路（LA3、LA5；LA4）构成且上述第2配线图案（W2）由第3及第4线路（LB3、LB5；LB4）构成，上述第1配线图案（W1）的上述第1及第2线路（LA3、LA5；LA4）与上述第2线路图案的上述第3及第4线路（LB3、LB5；LB4）交替排列，上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）与上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）在第1交叉区域（CN1）交叉，且上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）与上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）在第2交叉区域（CN2）交叉，上述第1及第2线路（LA3、LA5；LA4）的一端部侧相互电连接，上述第1及第2线路（LA3、LA5；LA4）的另一端部侧相互电连接，上述第3及第4线路（LB3、LB5；LB4）的一端部侧相互电连接，上述第3及第4线路（LB3、LB5；LB4的另一端部侧相互电连接，上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的配置在上述第1交叉区域（CN1）的部分被截断分开，上述第2配线图案（W2）的上述第3或第4线路（LB3、LB5；LB4）的配置在上述第1交叉区域（CN1）的部分在上述基底绝缘层（41）上通过上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的上述被截断分开了的部分之间，上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的上述被截断分开了的部分的一侧通过上述第1贯通孔（H11）而与上述连接层（T1、T2、RG1）电连接，上述第1配线图案（W1）的上述第1或第2线路（LA3、LA5；LA4）的上述被截断分开了的部分的另一侧通过上述第2贯通孔（H12）而与上述连接层（T1、T2、RG1）电连接。
CN2009102074776A 2008-11-10 2009-11-05 配线电路基板及其制造方法 Active CN101742811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008287773A JP5142951B2 (ja) 2008-11-10 2008-11-10 配線回路基板およびその製造方法
JP2008-287773 2008-11-10

Publications (2)

Publication Number Publication Date
CN101742811A CN101742811A (zh) 2010-06-16
CN101742811B true CN101742811B (zh) 2013-09-18

Family

ID=41404591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102074776A Active CN101742811B (zh) 2008-11-10 2009-11-05 配线电路基板及其制造方法

Country Status (6)

Country Link
US (1) US8138427B2 (zh)
EP (1) EP2187715B1 (zh)
JP (1) JP5142951B2 (zh)
CN (1) CN101742811B (zh)
AT (1) ATE508617T1 (zh)
DE (1) DE602009001232D1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484176B2 (ja) 2010-04-26 2014-05-07 日東電工株式会社 配線回路基板およびその製造方法
US8339748B2 (en) * 2010-06-29 2012-12-25 Western Digital Technologies, Inc. Suspension assembly having a microactuator bonded to a flexure
JP4962878B2 (ja) * 2010-07-05 2012-06-27 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びに、サスペンションの製造方法
KR20120047596A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 반도체 소자의 배선 구조
JP5093701B2 (ja) * 2010-12-28 2012-12-12 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP5772013B2 (ja) * 2011-01-27 2015-09-02 大日本印刷株式会社 サスペンション用基板
JP5810570B2 (ja) * 2011-03-18 2015-11-11 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5311237B2 (ja) * 2011-04-11 2013-10-09 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP5845631B2 (ja) * 2011-05-24 2016-01-20 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびサスペンション用フレキシャー基板の製造方法、ならびに検査方法
JP5924909B2 (ja) * 2011-11-21 2016-05-25 日東電工株式会社 配線回路基板およびその製造方法
JP6015024B2 (ja) * 2012-02-20 2016-10-26 大日本印刷株式会社 サスペンション用基板の製造方法
JP6024803B2 (ja) * 2015-09-07 2016-11-16 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6128184B2 (ja) * 2015-10-30 2017-05-17 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6160756B2 (ja) * 2016-08-26 2017-07-12 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7161866B2 (ja) * 2018-05-31 2022-10-27 日東電工株式会社 配線回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009406A (ja) * 2000-06-19 2002-01-11 Mitsui Chemicals Inc 回路基板およびその製造方法
JP2005109101A (ja) * 2003-09-30 2005-04-21 Nippon Mektron Ltd 電磁シールド型可撓性回路基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065995A (ja) * 1992-06-19 1994-01-14 Japan Servo Co Ltd バス配線用プリント基板
US5414393A (en) * 1992-08-20 1995-05-09 Hubbell Incorporated Telecommunication connector with feedback
US6341415B2 (en) * 1992-08-31 2002-01-29 Fujitsu Limited Method for assembling a magnetic head assembly and magnetic disk drive using bonding balls connecting magnetic head terminals to wiring terminals
JPH1012983A (ja) 1996-02-13 1998-01-16 Nitto Denko Corp 回路基板、回路付きサスペンション基板及びそれらの製造方法
SG52916A1 (en) * 1996-02-13 1998-09-28 Nitto Denko Corp Circuit substrate circuit-formed suspension substrate and production method thereof
CN1090200C (zh) * 1996-02-13 2002-09-04 日东电工株式会社 电路基片,形成电路的支承基片及其生产方法
US5717547A (en) * 1996-10-03 1998-02-10 Quantum Corporation Multi-trace transmission lines for R/W head interconnect in hard disk drive
JP3634134B2 (ja) * 1997-09-10 2005-03-30 富士通株式会社 サスペンション、ヘッドスライダ支持装置、及びディスク装置
US6392148B1 (en) * 1999-05-10 2002-05-21 Furukawa Electric Co., Ltd. Wire harness joint
JP3725991B2 (ja) * 1999-03-12 2005-12-14 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置
US6424499B1 (en) * 1999-03-31 2002-07-23 Quantum Corporation Flexible trace interconnect array for multi-channel tape head
US6480359B1 (en) * 2000-05-09 2002-11-12 3M Innovative Properties Company Hard disk drive suspension with integral flexible circuit
JP2002222578A (ja) * 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板
JP3891912B2 (ja) 2002-10-09 2007-03-14 日本発条株式会社 ディスクドライブ用サスペンション
US6930888B2 (en) * 2002-11-04 2005-08-16 Intel Corporation Mechanism to cross high-speed differential pairs
US7259968B2 (en) * 2003-05-14 2007-08-21 Hewlett-Packard Development Company, L.P. Tailoring impedances of conductive traces in a circuit board
JP2005011387A (ja) * 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc 磁気ディスク装置
JP2006040414A (ja) * 2004-07-27 2006-02-09 Nitto Denko Corp 配線回路基板
JP4757079B2 (ja) * 2006-04-03 2011-08-24 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009406A (ja) * 2000-06-19 2002-01-11 Mitsui Chemicals Inc 回路基板およびその製造方法
JP2005109101A (ja) * 2003-09-30 2005-04-21 Nippon Mektron Ltd 電磁シールド型可撓性回路基板

Also Published As

Publication number Publication date
JP5142951B2 (ja) 2013-02-13
EP2187715B1 (en) 2011-05-04
US20100116537A1 (en) 2010-05-13
US8138427B2 (en) 2012-03-20
ATE508617T1 (de) 2011-05-15
DE602009001232D1 (de) 2011-06-16
CN101742811A (zh) 2010-06-16
JP2010114366A (ja) 2010-05-20
EP2187715A1 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
CN101742811B (zh) 配线电路基板及其制造方法
CN101742812B (zh) 布线电路基板及其制造方法
CN102238807B (zh) 布线电路板及其制造方法
CN101667428B (zh) 配线电路基板及其制造方法
US6596184B1 (en) Non-homogeneous laminate materials for suspensions with conductor support blocks
JP5091719B2 (ja) 配線回路基板
JP4960918B2 (ja) 配線回路基板
CN101848601B (zh) 布线电路基板及其制造方法
JP5139169B2 (ja) 配線回路基板およびその製造方法
JP2009206281A (ja) 配線回路基板
CN103140023A (zh) 布线电路基板及其制造方法
JP5139102B2 (ja) 配線回路基板およびその製造方法
CN101908344A (zh) 布线电路基板
JP2010003892A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant