JP2001523369A - 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード及びユーザフレンドリなインターフェーシングシステム - Google Patents

Abstract

(57)【要約】 ホストコンピュータシステムとフラッシュメモリーカードとの間において、選択されたオペレーティングモードでユーザーフレンドリな接続を容易にするインターフェーシングシステム。インターフェーシングシステムは、インターフェース装置と、フラッシュメモリーカードと、を含む。インターフェーシングシステムは、フラッシュメモリーカード内でのオペレーティングモード検出能力を大きく拡張し、オペレーティングモードの間違った検出を著しく減少させることに特徴がある。インターフェース装置はホストコンピュータに接続するための第１の端と、フラッシュメモリーカードに接続するための第２の端を含み、一方、選択されたオペレーティングモードでの通信をサポートする。そのオペレーティングモードはホストコンピュータシステムによってもサポートされている。フラッシュメモリーカードは、インターフェース装置を介してホストコンピュータシステムとのインターフェースをとるのに５０ピン接続を使用する。フラッシュメモリーカードの５０ピン接続は、ユニバーサルシリアルモード、ＰＣＭＣＩＡモード、ＡＴＡ ＩＤＥモードなどの様々なコンフィギュレーションでの異なるインターフェース装置を用いても使用することができる。これらの動作モードの各々が異なるプトロコルを必要とする。インターフェース装置を用いて初期設定すると、フラッシュメモリーカードは自動的にインターフェース装置の選択されたオペレーティングモードを検出し、選択されたオペレーティングモードで動作するようにフラッシュメモリーカード自体をコンフィギュレーションする。オペレーティングモード検出は、アンエンコード信号とエンコード信号とを感知することにより達成される。エンコード信号は限定組の予め決められたコードを用いてエンコードされる。予め決められたコードは各々、特定のオペレーティングモードを識別する。

Description

【発明の詳細な説明】 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード 及びユーザフレンドリなインターフェーシングシステム 関連出願 この特許出願は、「改良コンパクトフラッシュメモリーカード及びインターフ ェース」と題するエスタキリ（Estakhri）らの１９９８年、３月２日に出願され た、共に所有され共に出願中の米国特許出願第０９／０３４，１７３号の一部継 続出願である。 技術分野 この発明はフラッシュメモリーカードの分野、及びホストコンピュータシステ ムとフラッシュメモリーカード間のユーザフレンドリ接続を容易にするインター フェーシングシステムの分野に関する。より詳細には、この発明は、フラッシュ メモリーカードが接続されるインターフェース装置またはホストコンピュータシ ステムの周辺ポートのオペレーティングモードを検出することができると共に自 動的にフラッシュメモリーカードをコンフィギュレーションして検出したオペレ ーティングモードで動作させることができるフラッシュメモリーカードの分野に 関する。 発明の背景 コンピュータシステムはとどまることなく更に他の市場へ浸透しているが、こ れは、ユーザがコンピュータシステムを生産的に利用するよりもむしろ、コンピ ュータシステムに対するコスト的に有効なユーザフレンドリな適合及びコンピュ ータシステムをコンフィギュレーションするのに消費する資源の量を最小に抑え ることに重きをおくことにより活気づけられている。コンピュータシステムが爆 発的に流行すると共に、ユーザのアプリケーションデマンドを満たすコンピュー タシステムと共に使用するための外部取り付け／取り外し可能な周辺機器が急増 してきた。そのような周辺機器の１つがフラッシュメモリーカードである。 フラッシュメモリーカードは不揮発性記憶装置であり、コンパクトなハウジン グを有し、記憶内容を保持するのに電源を必要としない。典型的なフラッシュメ モリーカードは、電荷を浮遊ゲート上に保存した状態がバイナリ状態システムの 第１の論理状態を表し、電荷を保存しない状態はバイナリ状態システムの第２の 論理状態を表す。さらに、典型的なフラッシュメモリーカードは書き込み、読み 出し、消去動作を行うことができる。 フラッシュメモリーカードは、「プラグアンドプレイ」能力を有し、電力消費が 低く、携帯及び高密度保存が可能である。フラッシュメモリーカードはデジタル カメラ保存、デジタルオーディオアプリケーションなどの、携帯用ハウジングに おいて再書き込み可能な、デジタルデータ保存が必要とされるデジタルアプリケ ーションに良く適合する。 フラッシュメモリーカードの入力／出力端子は普及している産業標準に適合で きるように構成されている。この標準では、入力／出力端子は５０ピンコネクタ である必要がある。５０ピンコネクタを備えるフラッシュメモリーカードは５０ ピンフラッシュソケット内、あるいは受動アダプタと共に６８ピンＰＣＭＣＩＡ ソケット内のいずれかに適合するように設計される。しかしながら、ホストコン ピュータシステムのほとんどが５０ピンフラッシュソケット及び６８ピンＰＣＭ ＣＩＡソケットのいずれも有していない。ユーザがホストコンピュータシステム と共にフラッシュメモリーカードを使用することを望む場合、ユーザはホストコ ンピュータシステムと接続するための高価なＰＣＭＣＩＡソケットを購入しなけ ればならない。 現在のフラッシュメモリーカード市場における他の欠点は、ユニバーサルシリ アルバスモード、ＰＣＭＣＩＡモード、ＡＴＡ ＩＤＥモード、あるいは周辺機 器をホストコンピュータシステムに接続させ周辺機器をアクセスさせる他のプロ トコールにおいて動作させるのに好都合なように、フラッシュメモリーカードを コンフィギュレーションすることができないことである。フラッシュメモリーカ ードが接続されるインターフェース装置あるいはホストコンピュータシステムの 周辺ポートにより使用されているオペレーティングモードを自動的に検出し、そ れに合わせてコンフィギュレーションすることができるフラッシュメモリーカー ドが必要である。 発明者らは以前、自動的にコンフィギュレーション可能なフラッシュメモリー カードが現在ないことに着目して、フラッシュメモリーカード及びインターフェ ーシングシステムを提案した。そのようなフラッシュメモリーカード及びインタ ーフェーシングシステムに関する発明は、「改良コンパクトフラッシュメモリー カード及びインターフェース」と題するエスタキリらの１９９８年、３月２日に 出願され、この発明の譲受人に譲渡された米国特許出願第０９／０３４，１７３ 号において開示されている。 発明者らの以前のフラッシュメモリーカード及びインターフェーシングシステ ムを図１Ａに示す。インターフェーシングシステム１０は、フラッシュメモリー カードインターフェース装置１００と５０ピンコネクタを備えたフラッシュメモ リーカード９０とを含む。フラッシュメモリーカードインターフェース装置１０ ０はユニバーサルシリアルバスアーキテクチャーを採用する。フラッシュメモリ ーカードインターフェース装置１００は以下の要素、すなわち、ハウジング２０ と、カードスロット３０と、ケーブル４０と、ケーブルコネクタ４５と、プラグ ５０と、を含む。ケーブル４０は、標準ユニバーサルシリアルバスケーブルであ ることが好ましい。プラグ５０はホストコンピュータシステム上でユニバーサル シリアルバスポートと容易に接続できるように構成される。 図１Ｂはフラッシュメモリーカードインターフェース装置１００におけるハウ ジング２０の底切欠け図である。図１Ｃはフラッシュメモリーカードインターフ ェース装置１００の斜視切欠き図である。カード受けハウジング１３０は底板１ １０に取付けられる。さらに、複数のコンタクトピン１６０がカード受けハウジ ング１３０に接続される。５０コンタクトピンであることが好ましい。カード受 けハウジング１３０は、フラッシュメモリーカードが図１Ａに示されているハウ ジング２０内のスロット開口３０を介して挿入されると、そのフラッシュメモリ ーカード９０を接続させ保持するように構成される。さらに、複数のコンタクト ピン１６０は、フラッシュメモリーカード９０上の対応するピン（図示せず）と 電気的に接続するように構成される。 動作中は、フラッシュメモリーカードインターフェース装置１００の一端がプ ラグ５０を介してホストコンピュータ（図示せず）と接続され、フラッシュメモ リーカードインターフェース装置１００の他端がカード受けハウジング１３０、 ５０ピン接続を介してフラッシュメモリーカード９０に接続される。 発明者らの従来のフラッシュメモリーカード９０は、その従来のフラッシュメ モリーカードが接続されるインターフェース装置１００のオペレーティングモー ドを検出し、内部制御装置及びその内部制御装置に接続された感知手段を用いて そのフラッシュメモリーカードを適当なオペレーティングモードにコンフィギュ レーションさせていた。図２は従来のフラッシュメモリーカード９０の内部制御 装置が、従来のフラッシュメモリーカード９０が接続されるインターフェース装 置１００のオペレーティングモードを検出する際に従うことができる手順を表し たフローチャート図である。オペレーティングモードを検出するために内部制御 装置が使用する基本機構は、従来のフラッシュメモリーカード９０の５０ピンコ ネクタでの信号を感知するステップのみからなる。５０のピンコネクタでは、内 部制御装置は信号を変えることも追加することもせず、単に信号を感知するだけ である。 オペレーティングモード検出シーケンスは、従来のフラッシュメモリーカード をフラッシュメモリーカードインターフェース装置１００に接続させることによ り開始される。前記フラッシュメモリーカードインターフェース装置１００はホ ストコンピュータシステムに接続される。その後、従来のフラッシュメモリーカ ード９０を起動するブロック２００のルーチンへと進む。ブロック２００のルー チンにおける起動シーケンスの後、従来のフラッシュメモリーカード９０のＨＯ Ｅ＿ピン端子での信号がブロック２１０において感知される。ＨＯＥ＿ピン端子 での信号がＨｉｇｈ論理であれば、ブロック２２０に進み、内部制御装置は従来 のフラッシュメモリーカード９０をＰＣＭＣＩＡモードにコンフィギュレーショ ンする。しかしながら、ＨＯＥ＿ピン端子の信号がＬＯＷ論理であれば、ブロッ ク２３０に進み、ＨＯＳＴＲＥＳＥＴ＿ピン端子の信号が感知される。ＨＯＳＴ ＲＥＳＥＴ＿ピン端子での信号がＬＯＷ論理であれば、オペレーティングモード 検出シーケンスはブロック２３０に戻り、再びＨＯＳＴＲＥＳＥＴ＿ピン端子で の信号を感知する。ＨＯＳＴＲＥＳＥＴピン端子での信号がＬＯＷ論理のままで あれば、オペレーティングモード検出シーケンスは、ＨＯＳＴＲＥＳＥＴ＿ピン 端子がＨＩＧＨ論理に換わるまで、ブロック２３０にループバックする。ＨＯＳ ＴＲＥＳＥＴ＿ピン端子での信号がＨＩＧＨ論理であれば、ブロック２４０に進 み、ピン端子ＩＯＷ＿、ＩＯＲ＿、ＨＣＥ１＿、ＨＣＥ２＿での信号が感知され る。これらの信号がすべてＬＯＷ論理であれば、ブロック２５０に進み、内部制 御装置は従来のフラッシュメモリーカード９０をユニバーサルシリアルバスモー ドにコンフィギュレーションする。これらの信号の中にＨＩＧＨ論理があれば、 ブロック２６０に進み、内部制御装置は従来のフラッシュメモリーカード９０を ＡＴＡ ＩＤＥモードにコンフィギュレーションする。 不都合なことに、従来のフラッシュメモリーカード９０は特別なピン端子での 特別な信号を感知することだけに頼っているので、従来のフラッシュメモリーカ ード９０では、それが検出することができる異なるオペレーティングモードの数 が限られる。さらに、数個のピン端子の感知に頼ると、間違ったオペレーティン グモードを検出する可能性がある。というのは、単一の問違って感知された信号 により、従来のフラッシュメモリーカード９０が間違ったオペレーティングモー ドにコンフィギュレーションされることがあるからである。 必要なのは、多数の異なるオペレーティングモードを検出することができるフ ラッシュメモリーカードである。さらに必要なのは、フラッシュメモリーカード が接続されるインターフェース装置またはホストコンピュータシステムの周辺ポ ートのオペレーティングモードを正確かつ自動的に検出することができると共に 、フラッシュメモリーカードを検出したオペレーティングモードにコンフィギュ レーションすることができるフラッシュメモリーカードである。さらに必要なの は、エンド−ユーザの観点からホストコンピュータシステムへの取付け及びフラ ッシュメモリーカードのコンフィギュレーションの両方を簡略化するインターフ ェーシングシステムである。 発明の概要 この発明は選択したオペレーティングモードでフラッシュメモリーカードをホ ストコンピュータシステムに接続させるためのフラッシュメモリーカードインタ ーフェーシングシステムである。フラッシュメモリーカードインターフェーシン グシステムは、周辺機器としてのフラッシュメモリーカードのホストコンピュー タシステムへの接続及びコンフィギュレーションを低コストかつユーザフレンド リに行うものであり、この接続及びコンフィギュレーションプロセスにおけるエ ンド−ユーザの煩わしさを緩和するものである。フラッシュメモリーカードのホ ストコンピュータシステムへの接続の簡略化の他に、フラッシュメモリーカード インターフェーシングシステムの主な特徴としては、フラッシュメモリーカード 内でのオペレーティングモード検出能力が著しく拡大されたこと、及びオペレー ティングモードの間違った検出の著しい減少が挙げられる。 フラッシュメモリーカードインターフェーシングシステムはインターフェース 装置とフラッシュメモリーカードとを有する。 フラッシュメモリーカードはインターフェース装置を介してコンピュータシス テムに接続させるための５０ピン接続端子を有する。さらに、フラッシュメモリ ーカードは、フラッシュメモリモジュールと、制御装置と、エンコード回路と、 感知回路とを備える。 フラッシュメモリーカードはインターフェース装置を介してコンピュータシス テムに接続させると、短時間でホストコンピュータのためにデータ保存動作を実 行できるように準備する。迅速に動作の準備をすることができるのは、インター フェース装置を用いて通信が開始されると直ちに、フラッシュメモリーカードに インターフェース装置の選択されたオペレーティングモードを識別するための逐 次手順を実行させるからである。選択されたオペレーティングモードを識別する と、フラッシュメモリーカードは、外部ソースからのコンフィギュレーションデ ータを受信せずに、自動的に、選択したオペレーティングモードに自らをコンフ ィギュレーションする。ユニバーサルシリアルバスモード、ＰＣＭＣＩＡモード 、及びＡＴＡ ＤＩＥモードなどのオペレーティングモードを使用するインター フェース装置はフラッシュメモリーカードと共に機能的に動作することができる 。さらに、周辺装置を取付け、周辺装置にアクセスするための他のプロトコール を使用するインターフェース装置もまた、それほど難なく、フラッシュメモリー カ ードと共に機能的に動作することができる。 一旦選択したオペレーティングモードでインターフェース装置を介してホスト コンピュータシステムに接続させた場合の、フラッシュメモリーカードのオペレ ーティングモード検出能力の拡大は、ホストコンピュータシステムからの複数の 信号を、より多くのオペレーティングモードを認識することができるように調整 されたエンコード手順に割り当てることにより達成される。１つの予め決められ たコードを用いて複数の信号をエンコードし、その後適用した予め決められたコ ードを感知することにより、複数の信号に適用した予め決められたコードと複数 の信号から実際に感知されたコードとの間の変化の観察に基づいて、フラッシュ メモリーカードは選択したオペレーティングモードを識別することができる。各 オペレーティングモードには唯一のコードが割り当てられるので、予め決められ たコードと感知したコードとの間の不一致は、選択されたオペレーティングモー ドが複数の信号に適用された予め決められたコードに割り当てられたオペレーテ ィングモードとは異なることを示す。フラッシュメモリーカードは、選択された オペレーティングコードが識別されるまで、別の予め決められたコードを適用す る。 図面の簡単な説明 図１Ａは従来の発明の好ましい実施の形態の斜視図である。 図１Ｂは従来の発明の好ましい実施の形態の底切欠き図である。 図１Ｃは従来の発明の好ましい実施の形態の内部斜視図である。 図２は従来の発明の好ましい実施の形態のフローチャート図である。 図３はホストコンピュータシステムに接続された本発明の好ましい実施の形態 の概略ブロック図である。 図４は本発明の好ましい実施の形態のフローチャート図である。 好ましい実施の形態の詳細な説明 本発明のフラッシュメモリーカードインターフェーシングシステムは、エンド ユーザの立場から、選択されたオペレーティングモードでフラッシュメモリーカ ードを周辺機器としてホストコンピュータシステムに接続、コンフィギュレーシ ョンさせるプロセスを簡略化したものである。このフラッシュメモリーカードを 接続、コンフィギュレーションさせるプロセスは、初心者のエンドユーザ及び技 術的に熟練したエンドユーザのどちらにとっても容易に理解できるステップに限 定されている。まず、インターフェース装置の第１の端をホストコンピュータシ ステムに接続させ、その一方で、フラッシュメモリーカードをそのインターフェ ース装置の第２の端に接続させる。その後、ホストコンピュータシステムにより あるいは異なる電源によりフラッシュメモリーカードに動力供給する。最後に、 フラッシュメモリーカードは自動的にインターフェース装置の選択されたオペレ ーティングモードを検出し、そのフラッシュメモリーカード自体を選択されたオ ペレーティングモードで機能するようにコンフィギュレーションさせる。選択さ れたオペレーティングモードの識別には、選択されたオペレーティングモードが 識別されるまでホストコンピュータシステムからの信号を逐次処理するステップ を含む。エンドユーザの立場から見ると、フラッシュメモリーカードのコンフィ ギュレーションは、エンドユーザがフラッシュメモリーカードへコンフィギュレ ーション指示を送らずに、また、コンピュータハードウエア設定を操作せずに、 進行する。 ホストコンピュータシステムに接続された本発明の好ましい実施の形態の概略 ブロック図を図３に示す。このフラッシュメモリーカードインターフェーシング システム３００はインターフェース装置３１０とフラッシュメモリーカード３２ ０とを含む。 インターフェース装置３１０は好ましくは第１の端３１４と第２の端３１５と を有する。第１の端３１４はホストコンピュータシステム３３０に接続するよう に構成される。第２の端３１５はフラッシュメモリーカード３２０に接続するよ うに構成される。さらに、フラッシュメモリーカード３２０とホストコンピュー タシステム３３０間の通信がより有効なものとなるように、第２の端３１５は５ ０ピン接続が可能なように構成される。第１の端３１４と第２の端３１５は選択 されたオペレーティングモードでの通信をサポートする。このオペレーティング モードはまたホストコンピュータシステムの周辺ポート３３５によってもサポー トされる。選択されたオペレーティングモードはそれぞれ、周辺装置と接続し、 アクセスすることができるように、唯一のプロトコールと結合される。インター フェース装置３１０は当業者に周知な様々なプロトコールで実行することができ る。プロトコールとしてはユニバーサルシリアルバス、ＰＣＭＣＩＡ、ＡＴＡＩ ＤＥが挙げられるが、これらはホストコンピュータシステム３３０に周辺機器を 取付け、アクセスさせるのに有効なプロトコールの中の数例にすぎない。フラッ シュメモリーカードインターフェーシングシステム３００の低コストのユーザフ レンドリな特徴を最大限引き出すためには、インターフェース装置３１０はユニ バーサルシリアルバスプロトコールを採用するのが好ましい。ユニバーサルシリ アルバスプロトコールでは、外部周辺機器とホストコンピュータシステム３３０ 間でのデータの迅速な双方向等時性伝達が非常に低コストで提供される。 実際、インターフェース装置３１０は第１の端３１４を介してホストコンピュ ータシステム３３０に接続するのが好ましく、一方、第２の端３１５はフラッシ ュメモリーカード３２０に接続される。インターフェース装置３１０において図 示されている一定の要素を削除及び／または結合することは当業者にとって自明 であり、本発明の範囲内である。 フラッシュメモリーカードはフラッシュメモリモジュール３２６と、制御装置 ３２７と、エンコード回路３２８と、感知回路３２９とを含むことが好ましい。 フラッシュメモリモジュール３２６は書込み動作、読み出し動作、消去動作を実 行することができる。制御装置３２７はフラッシュメモリモジュール３２６に電 気的に接続されている。さらに、制御装置３２７はフラッシュメモリーカード３ ２０を、インターフェース装置３１０の選択されたオペレーティングモードにコ ンフィギュレーションさせる。エンコード回路３２８及び感知回路３２９は制御 装置３２７に電気的に接続される。エンコード回路３２８及び感知回路３２９は インターフェース装置３１０の選択されたオペレーティングモードを識別するタ スクを実行する。この識別回路はフラッシュメモリーカード３２０上に、あるい はフラッシュメモリーカード３２０とインターフェース装置３１０の第２端３１ ５との間に接続されたアダプタモジュール内に物理的に形成することができる。 フラッシュメモリーカード３２０は、図３に示されるように、５０ピンコネク タ端３２５を有することが好ましい。５０ピンはフラッシュメモリーカード３２ ０の入力／出力及び制御端子として機能し、信号を運搬する。しかしながら、ホ ストコンピュータシステム３３０との通信において１つのピンを使用する程度は フラッシュメモリーカード３２０がコンフィギュレーションされるところの選択 されたオペレーティングモードに依存する。例えば、ＡＴＡ ＩＤＥオペレーテ ィングモードでは、ＨＡ０、ＨＡ１、ＨＡ２とラベル標識されたピン端子が活動 し信号をホストコンピュータ３２０から伝達するが、ＨＡ３、ＨＡ４、ＨＡ５、 ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、ＨＡ１０とラベル標識されたピン端子は休止 する。選択されたオペレーティングモードを識別するために、フラッシュメモリ ーカード３２０は、選択されたオペレーティングモードの検出のために休止ピン での信号を使用する逐次手順を実行する。この逐次手順によりフラッシュメモリ ーカード３２０は、正確に様々なオペレーティングモードを検出することができ 、フラッシュメモリーカード３２０にはいまなお開発中のオペレーティングモー ドを検出する融通性が付与される。 図４はフラッシュメモリーカード３２０の制御装置３２７がインターフェース 装置３１０の選択されたオペレーティングモードを決定する際に実行するステッ プのサンプルシーケンスを示したフローチャート図である。オペレーティングモ ード検出シーケンスはフラッシュメモリーカード３２０がインターフェース装置 ３１０に接続されると開始する。このインターフェース装置はホストコンピュー タシステム３３０に接続される。その後、フラッシュメモリーカード３２０を起 動するブロック４００ルーチンに進む。ブロック４００における起動後、フラッ シュメモリーカード３２０のＨＯＥ＿ピン端子での信号がブロック４１０におい て感知される。ＨＯＥ＿ピン端子での信号はホストコンピュータシステム３３０ からのものである。ＨＯＥ＿ピン端子での信号がＨＩＧＨ論理であれば、ブロッ ク４２０に進み、制御装置３２７はフラッシュメモリーカード３２０をＰＣＭＣ ＩＡモードにコンフィギュレーションする。しかしながら、ＨＯＥ＿ピン端子で の信号がＬＯＷ論理であれば、ブロック４３０に進み、ＨＡ３、ＨＡ４、ＨＡ５ 、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、及びＨＡ１０とラベル標識されたピン端子 でのプリエンコードされた信号を１つの予め決められたコードを用いてエンコー ド する。この予め決められたコードは特定の１つのオペレーティングモードを識別 する。プリエンコードされた信号はフラッシュメモリーカード３２０上でエンコ ードされる。このエンコードプロセスによりプリエンコードされた信号がエンコ ード信号に変換される。引き続きブロック４４０へ進み、エンコード信号が感知 される。エンコード信号が予め決められたコードを保持していれば、ブロック４ ５０に進み、制御装置３２７はフラッシュメモリーカード３２０を予め決められ たコードに対応するオペレーティングモードにコンフィギュレーションする。し かしながら、エンコード信号が予め決められたコードを保持していなければ、オ ペレーションモード検出シーケンスはブロック４６０に進み、そこで制御装置３ ２７はフラッシュメモリーカード３２０をＡＴＡ ＩＤＥモードにコンフィギュ レーションする。 これらの特定の名前をつけたオペレーティングモードは単なる例示である。フ ラッシュメモリーカード３２０は追加のオペレーションモードを自動的に検出し 、そのオペレーションモードで動作するようにコンフィギュレーションすること ができる。 選択されたオペレーティングモードの検出を容易にするために、制御装置３２ ７は、ブロック４３０のエンコードシーケンスに進む前に、フラッシュメモリー カード３２０を予備オペレーティングモードにコンフィギュレーションすること が好ましい。好ましくは、予備オペレーティングモードはＡＴＡ ＩＤＥモード である。フラッシュメモリーカード３２０を予備オペレーティングモードにコン フィギュレーションすると、エンコードプロセスの補助をすることができるが、 オペレーティングモード検出手順に影響はない。 特定の１つのオペレーティングモードを識別する予め決められたコードは、間 違ったオペレーティングモードの検出を最小に抑えるように選択される。予め決 められたコードはそれぞれ、他の予め決められたコードのどれとも異なる。あら かじめ決められたコードの長さは、エンコードのために予定された信号の数に対 応することが好ましい。フラッシュメモリーカード３２０の制御装置３２７では 、限定組の予め決められたコードを用いてプログラムを作成することが好ましい 。その代わりに、限定組の予め決められたコードは、フラッシュメモリーカード ３ ２０とインターフェース装置３１０の第２の端３１５との間に接続されたアダプ タモジュールにおいてプログラムすることができる。 好ましい実施の形態では、エンコードの目的のためにＡＴＡ ＩＤＥオペレー ティングモードのＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、ＨＡ９、 ＨＡ１０とラベル標識されたピン端子での信号を使用しているが、様々な他のオ ペレーティングモードの異なるピン端子での異なる信号を使用しても、本発明の 精神及び範囲内のことである。さらに、オペレーティングモードを検出するため に使用する信号の数を減少させたり増加させたりするのも本発明の精神及び範囲 内のことである。 この発明について、この発明の構成及び動作の原理の理解を容易にするために 、特定の実施の形態の観点から詳細に説明してきた。この中の特定の実施の形態 に関するそのような説明及びその詳細は、添付の請求の範囲を限定するものでは ない。当業者には、説明するために選択した実施の形態において、本発明の精神 及び範囲内で変更してもよいことは明らかであろう。 とりわけ、当分野において通常の技術を有するものにとっては、本発明の装置 は幾つかの異なる様式で実行することができること、以上で開示した装置は本発 明の好ましい実施の形態の例示にすぎず、限定しようとするものでないことは、 明らかであろう。例えば、フラッシュメモリーカードインターフェーシングシス テムは、フラッシュメモリーカード以外の様々な周辺機器を用いて実行すること ができるであろう。

───────────────────────────────────────────────────── 【要約の続き】 Ｅモードなどの様々なコンフィギュレーションでの異な るインターフェース装置を用いても使用することができ る。これらの動作モードの各々が異なるプトロコルを必 要とする。インターフェース装置を用いて初期設定する と、フラッシュメモリーカードは自動的にインターフェ ース装置の選択されたオペレーティングモードを検出 し、選択されたオペレーティングモードで動作するよう にフラッシュメモリーカード自体をコンフィギュレーシ ョンする。オペレーティングモード検出は、アンエンコ ード信号とエンコード信号とを感知することにより達成 される。エンコード信号は限定組の予め決められたコー ドを用いてエンコードされる。予め決められたコードは 各々、特定のオペレーティングモードを識別する。

Claims (1)

1. 【特許請求の範囲】 １． ホストコンピュータシステムに接続され、外部ソースからのコンフィギュ レーション指示を受けることなく複数の選択されたオペレーティングモードでデ ータ保存を行うことができるフラッシュメモリーカードであって、 ａ． 書込み動作、読出し動作、消去動作を実行するためのフラッシュメモリ モジュールと、 ｂ． フラッシュメモリモジュールに接続され、ホストコンピュータシステム からのアンエンコード信号及びフラッシュメモリーカード内のエンコード信号を 処理し、そのアンエンコード信号とエンコード信号とに応じて、フラッシュメモ リーカードを選択されたオペレーティングモードにコンフィギュレーションする 制御装置と、 ｃ． 限定組の予め決められたコードをホストコンピュータシステムからのプ リエンコードされた信号に適用し、予め決められたコードの各々が唯一のオペレ ーティングモードを識別し、これによりプリエンコードされた信号をエンコード 信号に変換する、前記制御装置に接続されたエンコード手段と、 ｄ． アンエンコード信号とエンコード信号とをモニタする、前記制御装置に 接続された感知手段と、 を備えたフラッシュメモリーカード。 ２． 限定組の予め決められたコードが制御装置内にプログラムされている請求 項１記載のフラッシュメモリーカード。 ３． エンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、 ＨＡ９、ＨＡ１０から選択されたＡＴＡ ＩＤＥオペレーティングモード信号ピ ンである請求項１記載のフラッシュメモリーカード。 ４． さらに、インターフェース装置に接続するように構成された５０ピンコネ クタ端を備えた請求項１記載のフラッシュメモリーカード。 ５． さらに、インターフェース装置に接続するように構成された６８のピンコ ネクタ端を備えた請求項１記載のフラッシュメモリーカード。 ６． 選択されたオペレーティングモードで周辺機器と通信可能なホストコンピ ュータシステムに周辺機器を接続し、該周辺機器が選択されたオペレーティング モードを自動的に検出して該オペレーティングモードを使用できるように該周辺 機器自体をコンフィギュレーションできるようにするインターフェーシングシス テムであって、 ａ． ホストコンピュータシステムに接続するように構成された第１の端と、 周辺機器に接続するように構成された第２の端とを有し、該第１の端及び第２の 端が選択されたオペレーティングモードでの通信をサポートするインターフェー ス装置と、 ｂ． ホストコンピュータシステムからのアンエンコード信号と周辺機器内の エンコード信号とを処理し、そのアンエンコード信号とエンコード信号に応じて 周辺機器を選択したオペレーティングモードにコンフィギュレーションする、周 辺機器内に組み込まれた制御装置と、 ｃ． 限定組の予め決められたコードをホストコンピュータシステムからのプ リエンコードされた信号に適用し、予め決められたコードの各々が唯一のオペレ ーティングモードを識別し、これによりプリエンコードされた信号をエンコード 信号に変換する、前記制御装置に接続されたエンコード手段と、 ｄ． アンエンコード信号とエンコード信号とをモニタする、前記制御装置に 接続された感知手段と、 を備えたインターフェーシングシステム。 ７． 限定組の予め決められたコードが制御装置内にプログラムされている請求 項６記載のインターフェーシングシステム。 ８． 周辺機器はフラッシュメモリーカードである請求項６記載のインターフェ ーシングシステム。 ９． エンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８、 ＨＡ９、ＨＡ１０から選択されたＡＴＡ ＩＤＥオペレーティングモード信号ピ ンである請求項８記載のインターフェーシングシステム。 １０． インターフェース装置の第２の端は５０ピン接続が可能な請求項６記載 のインターフェーシングシステム。 １１． インターフェース装置の第２の端は６８ピン接続が可能な請求項６記載 のインターフェーシングシステム。 １２． インターフェース装置はＰＣＭＣＩＡインターフェースとして用いられ る請求項６記載のインターフェーシングシステム。 １３． インターフェース装置はＡＴＡ ＩＤＥインターフェースとして用いら れる請求項６記載のインターフェーシングシステム。 １４． インターフェース装置はユニバーサルシリアルバスインターフェースと して用いられる請求項６記載のインターフェーシングシステム。 １５． ａ． 周辺機器をホストコンピュータシステムに接続させ、周辺機器と コンピュータシステムの間に通信チャネルを確立するステップと、 ｂ． 周辺機器を起動するステップと、 ｃ． 選択されたオペレーティングモードが識別されるまで、周辺機器内で複 数の信号を逐次分析するステップと、 ｄ． 前記信号に応じて自動的に、周辺機器装置を選択されたオペレーティン グモードにコンフィギュレーションするステップと、 を有する、選択されたオペレーティングモードでホストコンピュータシステム と通信するために周辺機器を自動的にコンフィギュレーションする方法。 １６． 信号を逐次分析するステップは、 ａ． 周辺機器内で、ホストコンピュータからのエンコード信号と、ホストコ ンピュータからのアンエンコード信号とを感知するステップと、 ｂ． ホストコンピュータシステムからのプリエンコードした信号を限定組の 予め決められたコードを用いてエンコードするステップであって、予め決められ たコードは各々唯一のオペレーティングモードを識別し、これにより、プリエン コードされた信号をエンコード信号に変換するステップと、 を有する請求項１５記載の方法。 １７． さらに、プリエンコードされた信号をエンコードするステップの前に、 周辺機器を予備オペレーティングモードにコンフィギュレーションするステップ を有する請求項１６記載の方法。 １８． 予備オペレーティングモードはＡＴＡ ＩＤＥモードである請求項１７ 記載の方法。 １９． 周辺機器はフラッシュメモリーカードである請求項１５記載の方法。 ２０． エンコード信号は、ＨＡ３、ＨＡ４、ＨＡ５、ＨＡ６、ＨＡ７、ＨＡ８ 、ＨＡ９、ＨＡ１０から選択されたＡＴＡ ＩＤＥオペレーティングモード信号 ピンである請求項１９記載の方法。 ２１． 選択されたオペレーティングモードはＰＣＭＣＩＡモードである請求項 １５記載の方法。 ２２． 選択されたオペレーティングモードはユニバーサルシリアルバスモード である請求項１５記載の方法。 ２３． 選択されたオペレーティングモードはＡＴＡ ＩＤＥモードである請求 項１５記載の方法。