JP2001511946A - グリッドアレイ組立体及び製造方法 - Google Patents
グリッドアレイ組立体及び製造方法Info
- Publication number
- JP2001511946A JP2001511946A JP53817597A JP53817597A JP2001511946A JP 2001511946 A JP2001511946 A JP 2001511946A JP 53817597 A JP53817597 A JP 53817597A JP 53817597 A JP53817597 A JP 53817597A JP 2001511946 A JP2001511946 A JP 2001511946A
- Authority
- JP
- Japan
- Prior art keywords
- board
- die
- strip
- carrier strip
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000000465 moulding Methods 0.000 claims abstract description 33
- 238000001465 metallisation Methods 0.000 claims abstract description 16
- 239000003566 sealing material Substances 0.000 claims description 22
- 150000001875 compounds Chemical class 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- 241000251468 Actinopterygii Species 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 23
- 239000000463 material Substances 0.000 description 9
- 239000008393 encapsulating agent Substances 0.000 description 8
- ZMHWQAHZKUPENF-UHFFFAOYSA-N 1,2-dichloro-3-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1Cl ZMHWQAHZKUPENF-UHFFFAOYSA-N 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 241001161843 Chandra Species 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
グリッドアレイ組立方法は、半可撓性の基板プリント回路ボードを使用し且つ各ボードが第一表面上にボンディングパッドとメタリゼーションとを有しており且つコンタクトパッドアレイを包含する反対側の第二表面へ延在する基板内の導電性ビアを有している一連の同一形状のボードを用意し、該ボードをテストし且つ許容可能なボードを決定する夫々のステップを有している。長手方向に整合したアパーチャを具備するキャリアストリップが個々の許容されたボードを装着する。装着したボードを有するストリップをステーションへパスし、そこでICダイを該ボードの第一表面上に装着し、ワイヤボンドを該ダイから該ボンディングパッドへ配置させ且つ該ストリップをモールドゲートとして使用してボード第一表面部分に対して自動モールディングを行なうことによって該組立体を封止し、パッケージ本体を形成する。その後に相互接続用のボール又はバンプをコンタクトパッド上に配置させ且つ該組立体をストリップから除去する。
Description
【発明の詳細な説明】
グリッドアレイ組立体及び製造方法関連出願
本発明は、Bruce J.Freyman及びRobert F.Darv
eauxの名前で1996年4月24日付で出願した本願出願人に譲渡されてお
り且つ同時に出願した米国特許出願第08/637,578号とBruce J
.Freyman et al.の名前で1994年3月16日付で出願した本
願出願人に譲渡されている米国特許出願第08/214,339号に関するもの
であって、その同時的に出願したものの開示内容を引用によって本明細書に取込
む。発明の背景
1.発明の分野
本発明は、集積回路チップ又はダイを有するパッケージしたグリッドアレイ組
立体及びそのような組立体の製造方法に関するものである。更に詳細には、本発
明は、標準的なパッケージング装置を利用し且つ低コストで製造した製品の歩留
まりを最大とさせる方法及びその結果得られる物品に関するものである。
2.関連技術
集積回路がより複雑なものとなると、多数の高密
度で信頼性のある外部パッケージ接続部を具備するパッケージした集積回路に対
する必要性が発生している。接地及びパワーメタリゼーショントレースを設ける
ため及び信号の経路付けを行なうために1つ又はそれ以上の導電層をパッケージ
した集積回路内に設けることも望ましい。これらの必要性を満足させるために、
関連特許出願番号第08/214,339号の図1に示したようなボールグリッ
ドアレイが開発されている。
典型的なボールグリッドアレイは、本明細書においては集積回路(IC)又は
チップとも呼ばれ、接着剤でプリント回路基板(PCB)上のダイ取付表面へ取
付けられている半導体ダイを有している。該ダイ上の電気的に導電性のボンドパ
ッドが導電性のボンドワイヤによって、該基板のダイ取付表面上に形成されてい
るか又はそれに隣接している導電性のトレース/又は導電性の領域へ接続してい
る。導電性のビアが、該基板を介して該ダイ取付表面上のトレース及び/又は領
域から該ダイ取付表面に対向する該基板の装着表面へ形成されている。該装着表
面上に形成されている導電性のトレースは、該装着表面上に形成されている半田
パッドへ延在している。半田パッドはリフローされて該基板をより大きなマザー
ボードへ取付ける。プラスチック等の封止物質
が形成されて該半導体ダイ、ボンドワイヤ及び殆どのトレース及び/又は領域を
包含する該基板のダイ取付表面の一部を包囲する。該ビアは該封止物質の外側に
示してあるが、封止物質の内側とすることも可能である。該封止物質は、しばし
ば、インジェクション又はトランスファモールディングによって形成されるか又
はボールグリッドアレイ内のダイの上に封止物質を形成するための従来の成形装
置によって形成される。液体(グラブトップ(glob top))封止物質も
使用することが可能である。
3Mの電子製品部門によって出版されたワイヤボンドTBGA(テープボール
グリッドアレイ)1金属マイクロフレックス(Microflex)回路の概略
図において最近の関連技術が示されており、その場合に、ICチップが、該チッ
プへワイヤボンドされており且つ該チップ及びボンドワイヤ上の中央封止物質の
外部においてテープの反対面上の半田ボールへ導電性のビアを提供しているメタ
リゼーションを包含するポリイミドテープ第一表面を具備する補強材/ヒートシ
ンクへ接着されている。
現在のところ、モールドしたプラスチックBGAは、矩形形状の複数個のBG
A(ボールグリッドアレイ)回路を包含するプリント回路ボード(PCB)スト
リップを使用して組立てられる。組立期間中
の生産性を最大とするために、単一ユニットのBGA画像がPCBストリップ上
にステップアンドリピート処理される。このように、組立プロセスの多くにおい
て幾つかのBGAが同時的に処理される。PCBストリップフォーマットも、一
度に1つの箇所のみに動作する組立処理のその他の区域における物質取扱い費用
を減少することに貢献している。
ステップアンドリピート処理されたBGA画像を有するストリップ形態におい
てPCBを生産する問題のうちの1つは、PCBの販売者は、組立施設が「不良
」なユニットを処理することがないようにPCBストリップ上に100%良好な
ユニットを提供する必要がある。該販売者又は会社内の製造作業がストリップ形
態におけるBGAを生産し且つ不良のBGA画像を包含するものである場合には
、該ストリップ上の残りの良好なBGA画像の全てを廃棄させねばならない。B
GA組立施設が各ストリップ上の不良のBGA画像を受付ける場合には、ある組
立プロセスの処理能力が減少される。何故ならば、「不良」のユニットが処理さ
れることとなるからである。更に、販売者が不良なユニットを包含するPCBス
トリップを配送することが不可能である場合には、PCBのコストが増加する。
BGA組立プロセスにおける「良好」なユニット
のみを使用する明らかな方法は、ストリップ形態ではなく単一のユニット形態で
PCB販売者をして全て良好なPCBを供給させることである。BGA組立プロ
セスにおいて単一のユニットを処理することの問題は、現在業界によって使用さ
れている既成の組立装置の殆ど全てがストリップ形態におけるPCBを処理する
形態とされているということである。単一ユニットのPCBを処理することのそ
の他の欠点は、組立処理の多くの結果的に得られる処理能力がPCBストリップ
処理における処理能力と比較して低下されるということである。
モールディング操作による関連技術装置の製造において、モールディングダイ
部分の封止及びその後の除去の期間中に、パッケージの封止物質がダイ及びダイ
ボンドを包囲するのみならず、モールドランナーが位置されており溶融している
封止物質の供給ポットへ通じるダイ装着基板の表面に沿って延在するものである
ことがよく認識されている。「バリ」又は「ブリード」、すなわちダイ及びダイ
ボンドを取囲むために必要なもの以外の封止物質である余分の封止物質をその後
除去せねばならない。然しながら、余分の封止物質を基板表面から剥離する場合
に、該封止物質が基板表面へ付着し、該基板を捩じらせ且つ基板表面を切断又は
破壊し、それによりパッ
ケージした装置に損傷を発生することとなる。この損傷は化粧的なもの(例えば
、基板表面の傷)及び/又は機能的なもの(例えば、基板の破壊、基板表面上の
導電性トレースの破壊、基板表面上の半田マスクが剥されて、例えば、不所望に
銅を露出させるか、及び/又は封止物質と基板表面との間のシールの弱体化又は
破壊)である場合がある。
更に、生産において、治具の工具ピンによって捕獲されるように位置されてい
る整合孔を具備するストリップにおいて複数個の基板を一体的に形成し、パッケ
ージングプロセス(封止を包含する)を自動化することが可能であることが望ま
しい。余分の封止物質は更なる処理の前にストリップから除去されねばならない
。何故ならば、ストリップに付着したままとされると、その余分の封止物質はス
トリップの端部を超えて延在し、その後のプロセスにおいての自動化処理を阻止
するからである。余分の封止物質を除去する期間中に余分の封止物質が基板に付
着していると、ストリップのトルクを発生させて、該ストリップに歪を発生し且
つそのストリップを更なる処理のために使用することが不可能なものとさせる場
合がある。第一の関連適用例においては、貴金属メッキを有する新規なディゲー
ティング(degating)領域が各ランナー又はゲート位置に形
成されており、従ってモールド化合物(封止物質)がPCB基板上のメッキされ
たランナー区域と弱く結合し、パッケージ組立体の残部に損傷を発生することな
しに余分の封止物質を除去することを可能としている。発明の要約
本発明によれば、ストリップ上の「不良」なPCBユニットを処理するか又は
単一のフォーマットにおける良好なユニットのみを処理する問題が、PCBの販
売者又は製造業者自身の操作からの良好な単一ユニットのみを受取り、次いで「
良好」な受付けたPCBユニットのみを下流側のBGA組立プロセスの全てと適
合性を有する使い捨て可能であるか又は再使用可能なキャリアストリップへ取付
ける(又は、該販売者をして取付けさせる)ことによって解決されている。該P
CBユニットは、好適には、比較的薄い、約0.2乃至約1.0mmの厚さのエ
ポキシガラス又はポリイミドガラス半可撓性基板又はBTエポキシ又はその他の
可撓性のある回路上に形成される。該ユニットはキャリアストリップにおける一
連の離隔したアパーチャの周辺部に取付けられ、且つ該キャリアストリップアパ
ーチャの夫々の1つの上側に存在する位置に強固に保持される。
ICダイがPCBへ取付けられ且つ適宜のワイヤ
ボンディングが行なわれる。本発明は、特に、キャリアストリップにおけるBG
A PCBの標準的な自動モールディングを可能とする。キャリアストリップは
、モールディングランナーがキャリアストリップの上表面上に通常位置するよう
な形態とされている。単一モールディングダイのBGAモールドキャビティがキ
ャリアストリップの上側上にクランプする。モールド化合物がキャリアストリッ
プの表面を介してモールドキャビティ内に転送される。モールドキャビティはキ
ャリアストリップ内のアパーチャ内側に位置している。該キャビティの寸法は結
果的に成形される本体寸法よりも僅かに大きく(約0.5mm)且つ基本的に所
望のモールドした本体と同一の周辺形状を有している。硬化可能なモールド化合
物がキャリアストリップに取付けられた単一ユニットPCBの各々の上にキャリ
アストリップの開口内へ流れてPCB上のダイ、ダイボンド及びメタリゼーショ
ンの周りにモールドされた封止物質の本体を形成する。モールド化合物が硬化し
た後に、モールディングダイ即ち成形型を開放し、且つ別の操作において、ディ
ゲーティング操作においてキャリアストリップ表面及びモールドしたパッケージ
本体からモールドランナーを除去する。モールドランナーはキャリアストリップ
に良好に接着するものでは
ない。
一連のモールドしたパッケージを、キャリアストリップ内にある間にパッケー
ジングプロセスの残部を介して搬送する。例えばモールドの後のキュアリング即
ち硬化、マーキング及び半田バンプ形成等の全てのその他の組立プロセスは、該
モールドしたパッケージが未だにストリップキャリアに取付けられた状態にある
間に実施する。本発明のBGA組立プロセスにおける最後の主要な操作は、キャ
リアストリップから単一ユニットの単一化である。このことは、幾つかの新規な
態様で実施することが可能である。1実施例においては、キャリアストリップに
元々取付けられてあるVカットエッジ型単一ユニットPCBを、キャリアストリ
ップに取付けられているPCBの2つの側部を保持しながらモールドされたパッ
ケージ本体の上部に下方向の力を付与することによってキャリアストリップから
手作業によって取外すことである。このことはPCBのVカットエッジに力を発
生し、それが完全に組立てられた単一ユニットBGAをキャリアストリップから
離脱させることとなる。キャリアストリップに取付けられているPCBの一部は
キャリアストリップの後ろ側に止まる。キャリアストリップから個別的な仕上げ
られたBGAを単一化させる別の方法はソー(鋸)を使
用することである。ソーを使用して、キャリアストリップに付着している余分な
PCB物質を切除する。PCBをソーで切断した後に、完成したBGAパッケー
ジをキャリアストリップから除去する。キャリアストリップからBGAを除去す
る更に別の方法は、キャリアストリップとPCBとを同時的に打抜き加工するこ
とである。打抜き加工した後に、残りのキャリアストリップを単一化させたBG
Aから除去することが可能である。所望により、通常の金属(例えば銅)キャリ
アストリップ物質をBGA PCB上に永久的に残存させ、BGAの熱的性能を
改善させることが可能である。この実施例においては、PCBとキャリアストリ
ップとの間の永久的な周辺部の結合を、キャリアストリップへPCBを取付ける
のと同時に行なわれる。その接着性を失うテープ等のその他の方法も使用するこ
とが可能である。
複数個の電気回路を包含するプリント回路ボードを包含するグリッドアレイ組
立体を製造する方法は、一連のプリント回路ボードを供給するステップを有して
おり、各ボードの第一表面上にはボンティングパッドとメタリゼーションとが設
けられており且つ導電性ビアが該ボードの反対側の第二表面へボード内を延在し
ており、該第二表面は該ビアと接触しているコンタクトパッドからなるアレイを
包含して
おり、そのボードはテストされており且つ許容されたボードとして判別されてい
る。それに続くステップは、個々の許容されたボードを装着するためにストリッ
プに沿って長手方向に延在する一連の整合されたアパーチャを具備する長尺状の
キャリアストリップを用意し、各アパーチャ内に個別的な許容されたボードを取
付け、ダイ導電性パッドを有する集積回路ダイを該第一表面上に装着し、ダイ導
電性パッドからボードボンディングパッドへワイヤボンドをボンディングし、該
ボードの第一表面の一部に対して該ダイ及びワイヤボンドを封止し、次いで、相
互接続ボールバンプを包含するその他の仕上げ操作の後に、プリント回路ボード
及びキャリアストリップからのダイ組立体を包含する完成したグリッドアレイ組
立体を除去することを包含している。
製造物品が開示され、それは長尺状のキャリアストリップに沿って長手方向に
延在する多数のアパーチャ内に順番に装着されている一連の予めテストされ且つ
予め許容されたプリント回路ボードを有しており、該回路ボードの各々は、キャ
リアストリップ内のアパーチャを取囲むキャリアストリップの内側周辺端部へ接
続している外側周辺端部を有しており、該キャリア及び該回路ボードは各々が集
積回路と、ワイヤボンドと、封止物質とを有するグリッドア
レイパッケージへ組立てる場合に使用するのに適している。図面の簡単な説明
図1はグリッドアレイ組立体を形成するための本発明の1実施例に基づく方法
のブロック流れ線図である。
図2は右側にモールドしたグリッドアレイパッケージを示したキャリアストリ
ップの平面図である。
図3はダイ装着、ワイヤボンディング及び封止前の装着したプリント回路ボー
ドの表側を示したキャリアストリップ部分の平面図である。
図4はコンタクトパッドからなるアレイの上にボールボンドを形成する前の2
つのプリント回路ボードの裏側を示したストリップ部分の平面図である。
図5はグリッドアレイダイ及びワイヤボンドを封止するためのモールディング
ダイ(成形型)及びキャビティの概略部分的側面図である。
図6は装着したダイ及びワイヤボンドを封止する自動モールディング操作の開
始を示した部分的に断面をとった概略側面図である。
図7は封止したダイ及びワイヤボンドを示した部分的に断面をとった概略側面
図である。詳細な説明
本発明によれば、ICダイを有するボールグリッ
ドアレイ等の基板をベースとしたパッケージした電子装置が自動モールディング
プロセスによって製造される。一連の同形の(同一の)概略平坦なプリント回路
ボード(PCB)が製造され、適宜の導電性トレース(メタリゼーション)、I
Cダイ取付区域及びボンディングパッドが一方の表面上に設けられ且つコンタク
トパッドからなるアレイが反対側の表面上に設けられ、導電性のビアが該一方の
表面上のメタリゼーションから該反対側の表面上のコンタクトパッドへ延在して
いる。上述した如く過去においては、PCBはストリップ形態で製造されており
、従って、4個、6個、8個又はそれ以上の同一のPCBがストリップ形態でイ
ンシチュー即ちその場において形成されている。本発明においては、単独に又は
通常のプラスチックストリップ上に製造した後に、PCBユニットをテストして
、各PCBが所定の詳細な性能仕様を満足するものであることを確保する。該仕
様を満足しないPCBは除去される。本明細書においては「許容された」ボード
と呼ぶ該仕様を満足するPCBは、既に単独の形態でない場合には、単一化され
、次いで約0.2mm乃至約1.0mmの厚さの強力で半可撓性の銅又はステン
レス又はその他のスチール又はその他のストック物質からなるウエブの形態にあ
る使い捨て可能であるか又
は再使用可能なキャリアストリップへ取付ける。該キャリアストリップは全ての
その後のボールグリッドアレイ(BGA)製造及び組立ステップと適合性を有し
ている。各キャリアストリップは一連の離隔されたアパーチャを有しており、そ
の上に単一のPCBが取付けられる。本発明は、特に、キャリアストリップにお
ける各PCBの標準的な自動モールディングを可能としている。
図1はボールグリッドアレイを形成する本発明の1実施例に基づくプロセス1
0の線図である。
ステップ11において、パターン形成した銅等の導電性のトレース、ダイ取付
け区域、導電性ボンディングパッド、一方のPCB表面上のメタリゼーションか
ら反対側の表面へ延在しておりその反対側表面上のコンタクトパッドからなるア
レイとボードを貫通する相互接続を形成している導電性のビアを有する所定のメ
タリゼーションを具備するPCBを製造する。
ステップ20において、各PCBを所定の性能仕様に対してテストし且つ該仕
様を満足することのないPCBを除去する21。該仕様を満足するPCBは許容
されたボードである22。
ステップ30において、自動組立装置(不図示)によって所定数の許容された
ボードを入力してくる
キャリアストリップ31へ取付け、該装置は、接着ボンディング、溶接、リベッ
ト付け、半田付け等によって各PCBの余白外側周辺端部を図2に関して説明す
るように、キャリアストリップアパーチャの端部余白部へ取付ける。キャリアス
トリップアパーチャ内に接着ボンディングによってキャリアストリップへ取付け
ることの可能な余白外側周辺端部を有することのないPCBを使用することも可
能である。この実施例においては、許容したボードの面積寸法は以下に説明する
単一化させた組立体等の例えば27mm×27mmの面積寸法と同一である。
ステップ40において、例えばエポキシ又はアクリル又はポリイミド接着剤等
の従来の物質を使用し、且つ従来のプロセスによって、入力してくる半導体IC
ダイ41をPCBダイ取付け区域内の各許容されたPCBへ取付ける。
ステップ50において、装着したダイ41をPCB上のボンディングパッドへ
ワイヤボンド又はその他の態様で接続させて組立体51を形成する。
ステップ60において、組立体51、特にダイ及びワイヤボンドを封止して、
以下に詳細に説明するように、ダイ及びその他の電子的装置及びダイ取付け区域
を取囲むPCBの周辺部分を包囲する。簡単に説明すると、最終的なBGAパッ
ケージのモール
ドされるべき形状にほぼ適合した形状とされたキャビティを具備するモールドダ
イ即ち成形型をキャリアストリップアパーチャの周辺端部に当接して位置させ且
つキャビティが充填されるまで、封止物質をモールドキャビティ内へ且つキャリ
アストリップ上のモールドランナー区域を介して転送させる。
封止物質はダイ41及びワイヤボンドの周りを流れ且つダイ取付け区域を取囲
むメタリゼーションを有するPCBの内部部分へ接着する。該封止物質が硬化す
ると、モールドダイ即ち成形型を取除くか又は開放させる。キャリアストリップ
の表面上に余分の封止物質(ブリード)が形成され且つ該ストリップに弱く付着
している。ストリップキャリアへ取付けられているモールドランナー上にトルク
又は引っ張り力を付与することによって後の段階においてそれは容易に除去され
る。このことは、パッケージ封止物質をPCBから引き剥したりPCBを捩じっ
たりして化粧的に、機械的に又は電気的に結果的に得られるパッケージした電子
装置に損傷を与えることなしに、キャリア及びパッケージ封止物質から奇麗に余
分の封止物質を剥離することを可能としている。
ステップ70において、大略半田ボール形態にある相互接続バンプが形成され
る。
ステップ80において、そのようにして形成され
た各ボールグリッドアレイをキャリアストリップから単一化させる。
図2はキャリアストリップ31の一部の平面図であって、左側には、その下側
にPCBを装着すべき八角形のキャリアストリップアパーチャ32が示されてい
る。好適には銅のキャリアストリップがツーリング用の孔33及び34を有して
おり、それらは、夫々、PCB22をアパーチャ内のストリップに対して重畳し
た位置に整合させ且つ該キャリアストリップを、例えば、本発明に従ってBGA
等のパッケージした電子装置を製造する場合に使用するモールド又はワイヤボン
ダー等の標準的な製造装置の種々の装置の上及びそれに関して位置決めするため
に使用される。図2の右側に示されているように、点線の輪郭35で示した27
mm×29mmの矩形寸法を1実施例において有する許容されたPCB22を、
PCB22の長い端部35a及び35bを孔33を超えて延在させた状態でアパ
ーチャ32の下側に位置するように位置決めさせる。短い端部は、単に約0.5
mm乃至約0.8mmだけキャリアストリップパーチャ32の側部余白端部35
c及び35dとオーバーラップしている。該PCBを、適宜の接着剤56(図6
)によって、これら4つのオーバーラップした部分、又は長い端部のオーバーラ
ップ
した部分35a及び35bのみにおいてキャリアストリップへ取付ける。該接着
剤は例えばウイスコンシン州ミルウォーキーのブレイディ(Brady)カンパ
ニーからのリードロック(Lead Lock)テープ又は日本のトモエガワ(
Tomoegawa)からの同等のテープ又はデュポン(DuPont)カンパ
ニーからのパイラルックス(Pyralux)(商標)接着テープ等のそれが露
呈される処理環境に対して適切な両面接着テープとすることが可能である。モー
ルドした本体61を形成するために封止した後に、傾斜した封止物質端部62を
形成し、モールドシャットオフ(遮断)区域63内側の本体61を取囲む。典型
的なブリード即ちモールドのバリ61bがキャリアストリップ31の上表面上に
延在して示されている。バリ61aはこの表面上の任意の箇所に延在することが
可能である。ステップ80においてキャリアストリップからBGAを単一化させ
ると、仕上げられた/完成されたBGAパッケージは27mm×27mmの寸法
を有しており、二点鎖線64で示されるように、キャリアストリップの取付けら
れた部分を有しているか又は有していない場合がある。
図3はキャリアストリップ31における一連のアパーチャのうちのアパーチャ
32の上側に存在する
PCB22の装着状態を示している。ダイ取付区域36がICダイ又は電子装置
を装着するために設けられている。金メッキしてあるか又はその他の導電性のボ
ンディングパッド38を有するメタリゼーショントレース37が1つ又はそれ以
上のボードレベルを介してPCB22の上表面上をビアへ延在している。標準的
なPCB基板は、例えば、エポキシガラス又はポリイミドガラス又はBT/エポ
キシ(ビスマレイミド−トリアジン(bismaleimide−triazi
ne)及びエポキシ)とすることが可能である。多層PCBが使用される場合に
は、導電性トレース又は領域(例えば接地プレーン又は電力プレーン)は、該多
層基板内に従来のホトレジスト及びマスキング処理によって形成し、且つ機械的
又はレーザドリル穿孔及びそれに続く無電解メッキ又は電解メッキを包含する公
知技術によって形成されたスルーホール又は導電メッキされたビアを有する外部
の対向表面へ接続させることが可能である。環状の導電性リングを該ビアの端部
に設け且つ相互接続バンプを形成するコンタクト又は半田パッドを含む隣接する
区域へ接続させることが可能である。ストリップ31は、更に、区域61bにお
いてモールドゲートとして機能し且つバリ61aを除去することの容易性のため
に、モールド半割り68及
び69(図5)が分離された場合に奇麗なパッケージ輪郭を残存させる。
図4は取付けた許容されたボード22の反対側即ち下側を示しており、PCB
の27mm×29mmの端部が線35で示されている。ビア42はメタリゼーシ
ョン37(図3)とコンタクトパッド39とを相互接続している。相互接続ボー
ル又はバンプ71(図7)が後にコンタクトパッド39上に形成される。平行な
導電性トレース43が電解メッキを容易とさせるためにあるバンプパッドから延
在している。
図5はキャリアストリップアパーチャの境界表面端部65の周辺部に対し且つ
その周りにクランプするキャビティ64をもったモールディングダイ(成形型)
68の作用によるパッケージ本体61の自動モールディングを示している。スト
リップアパーチャの内側周辺端部66(図6)は封止物質に対する停止体又はダ
ムとして作用し、ストリップアパーチャ端部65はモールディングダイ即ち成形
型のキャビティ内に供給される例えばプラスコン(Plaskon)モールディ
ング用化合物等の液体モールディング用化合物を機械的にシャットオフ即ち遮断
すべく作用する。矢印67は、クランピング(型締め)及び封止操作期間中に、
固定したモールドダイ(
成形型)支持表面69によって裏側が支持されたキャリアストリップ31に対す
るモールドダイ(成形型)のクランピング即ち型締めを表わしている。封止物質
がキャビティ内に供給されると(PCBの上側は図4に示したように下方へ面し
ている)、モールド化合物を硬化させた後に、傾斜した側部端部62を有するか
又は有することのないモールド本体61が形成される。モールドランナー61a
(図3)がモールド供給インレット(不図示)からモールドキャビティへ延在し
ている。説明の便宜上、存在することのないギャップがダイ68とモールドした
本体61との間に示されている。キャリアストリップアパーチャの端部に対して
モールドすることにより、モールディング化合物の弱い接触が発生し且つ該化合
物は、ダイ取付区域を取囲むモールド本体内の部分におけるもの以外においてP
CB表面へ強固に接着することはない。
図6はキャリアストリップ31に対してクランピングを完了する直前のモール
ドダイ68の部分を示している。キャリアストリップ31に対してのクランピン
グが完了すると、封止物質がキャビティ64内に注入されてダイ41、ワイヤボ
ンド55、取付接着剤53の外側端部及びPCB22の環状部分58を封止する
。キャリアストリップに対するモール
ディングダイ(成形型)のクランピング即ち型締め力によってバリが防止される
か又は最小とされる。
図7はステップ70の結果として、即ちPCB上のメタリゼーション37及び
PCBに装着されたダイ41へ及びビア42へ電気的に接続しているコンタクト
パッド39上の例えば半田ボール71等の相互接続用バンプを形成した後に、得
られる最終的なパッケージした組立体を示している。単一化ステップ80におけ
る助けとなるVカット端部25をPCB22の端部周辺周りに設けることが可能
である。該基板はVカットの内側の区域56A内のキャリアストリップへ接着剤
によって結合されておらず、且つVカットの外側のキャリアストリップとの界面
における区域56bにおいてのみ結合されており、キャリアストリップからの各
BGAの単一化を容易なものとさせている。
単一化ステップ80において、パッケージを押圧してVカットに沿ってそれを
キャリアストリップから破断させるか又は元々27×29mmのPCBの長い側
部の1.0mmを打ち抜くか又はソーで切断することによって取出し、その結果
27×27mmのパッケージした装置が得られる。
キャリアストリップアパーチャ周りからの銅の環状リングを除去するか又は残
存させてヒートシンク
又はパッケージの曲がりを減少させるためのパッケージ補強体として作用させる
ことが可能である。キャリアストリップは、キャリアストリップからの組立を行
なうことによって永久的な損傷が発生しない場合には再使用することが可能であ
る。
本発明の上述した実施例は例示的なものであって制限的なものを意図したもの
ではない。本発明のその他の実施例は上述した開示を参考に当業者にとって自明
なものである。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(GH,KE,LS,MW,S
D,SZ,UG),EA(AM,AZ,BY,KG,KZ
,MD,RU,TJ,TM),AL,AM,AT,AU
,AZ,BA,BB,BG,BR,BY,CA,CH,
CN,CU,CZ,DE,DK,EE,ES,FI,G
B,GE,GH,HU,IL,IS,JP,KE,KG
,KP,KR,KZ,LC,LK,LR,LS,LT,
LU,LV,MD,MG,MK,MN,MW,MX,N
O,NZ,PL,PT,RO,RU,SD,SE,SG
,SI,SK,TJ,TM,TR,TT,UA,UG,
UZ,VN,YU
(72)発明者 ブライアー,ジョン
アメリカ合衆国,アリゾナ 85044,フェ
ニックス,イースト ヒドンビュー ドラ
イブ 2409
(72)発明者 マクシー,ジャック,シー.
アメリカ合衆国,アリゾナ 85248,チャ
ンドラー,ウエスト ブラウニング ウエ
イ 1653
Claims (1)
- 【特許請求の範囲】 1.複数個の電気回路を包含するプリント回路ボードを有するグリッドアレ イ組立体の製造方法において、 各ボードの第一表面上にボンディングパッドとメタリゼーションとを有してお り且つ該ボードの反対側の第二表面へ延在する該ボード内に導電性ビアを有する 一連のボードを用意し、前記第二表面は該ビアと接触しているコンタクトパッド からなるアレイを包含しており、そのボードはテストされており且つ許容可能な ボードとして判別されており、 個々の許容されたボードを装着するためにストリップの長手方向に沿って延在 する一連の整合したアパーチャを具備する長尺状のキャリアストリップを用意し 、 各アパーチャ内に個別的な許容されたボードを取付け、 前記第一表面上にダイ導電性パッドを有する集積回路ダイを装着し、 前記ダイ導電性パッドからのワイヤボンドを前記ボンディングパッドへボンデ ィングし、 前記ダイ及び前記ワイヤボンドを前記ボードの前記第一表面の一部に対して封 止し、 前記プリント回路ボード及び封止されたダイを有 する結果的に得られるグリッドアレイ組立体を前記キャリアストリップから除去 する、 ことを包含する方法。 2.請求項1において、前記取付けステップが、前記許容したボードの側部 端部を前記整合したアパーチャの各々に順番にボンディングすることを包含する 方法。 3.請求項2において、前記封止ステップが、 モールディングキャビティとモールディングランナーとを有するモールディン グダイを用意し、 前記モールディングキャビティとモールディングランナーとを有するモールデ ィングダイを前記ボード部分の上側に存在する前記キャリアストリップの周辺表 面上で閉成し且つクランプし、 前記ダイ及び前記ワイヤボンドの周り及び前記ボード部分の上に硬化可能なモ ールディング化合物を前記モールディングキャビティ内に転送し、 前記モールディング化合物を硬化し、 前記モールディングダイをアンクランプし且つ開成して前記モールディングラ ンナーを前記ストリップキャリアから除去する、 ことを包含する方法。 4.請求項3において、前記除去ステップが、前記キャリアストリップから 単一グリッドアレイ組 立体を単一化させることを包含している方法。 5.請求項4において、前記封止ステップの後に、前記コンタクトパッドか らなるアレイ上に相互接続用のバンプを形成するステップを実施する方法。 6.請求項4において、前記単一化ステップが、各許容されたボード上にV カット端部を設け、前記許容されたボードを前記Vカット端部の周辺外側で前記 許容されたボードとキャリアストリップの界面においてのみボンディングし、且 つ前記許容されたボードを前記キャリアストリップから取外すことを包含してい る方法。 7.請求項4において、前記単一化ステップが、前記許容されたボードの外 側周辺部及び前記ストリップアパーチャ周りの前記キャリアストリップの内側周 辺部を貫通して打ち抜くことを包含している方法。 8.請求項4において、前記単一化ステップが、前記キャリアステップへ取 付けられた前記許容されたボードの余分の周辺余白部をソーによって切除するこ とを包含している方法。 9.請求項4において、前記ストリップ部分が動作中の組立体からの熱を除 去し且つ該組立体を補強するように単一化された組立体上のキャリアスト リップの一部を充分な量残存させるステップを有している方法。 10.請求項3において、前記許容されたボードの面積寸法が前記単一化さ れた組立体の面積寸法と同一である方法。 11.請求項1において、更に、仕上げられたグリッドアレイパッケージの 1つのX−Y寸法よりも長い離隔された反対側部上の寸法を有する許容されたボ ードを用意し、結果的に得られるより長い区域が前記許容されたボードを前記キ ャリアストリップへ取付ける方法。 12.請求項1において、前記グリッドアレイ組立体がボールグリッドアレ イ組立体である方法。 13.請求項1において、前記キャリアストリップが約0.2mm乃至約1 .0mmの厚さを有する銅ストリップである方法。 14.請求項1において、前記キャリアストリップが約0.2mm乃至約1 .0mmの厚さを有するスチールストリップである方法。 15.製造物品において、長尺状のキャリアストリップに沿って長手方向に 延在するアパーチャ内に順番に装着した一連の予めテストし且つ予め許容された プリント回路ボードが設けられており、前記回路ボードの各々は前記キャリアス トリップにおけ るアパーチャを取囲むキャリアストリップの内側周辺端部へ接続している外側周 辺端部を具備しており、前記キャリア及び前記回路ボードは前記回路ボードをグ リッドアレイパッケージへ組立てる場合に使用すべく適合されている物品。 16.請求項15において、更に、前記回路ボードの各々へ集積回路ダイが 取付けられており、前記ダイは前記回路ボードの第一表面上のボンディングパッ ドへボンディングされているダイ導電性パッドワイヤを有しており、モールドし た封止物質が前記ダイ、前記ワイヤボンドの上及び前記第一表面の一部の上に設 けられている物品。 17.請求項16において、更に、前記回路ボードの反対側の第二表面上に コンタクトパッドからなるアレイが設けられており且つ導電性のビアが前記コン タクトパッドから前記第一表面上のメタリゼーションへ延在している物品。 18.請求項17において、半田ボールが前記コンタクトパッドの各々から 延在している物品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US637,877 | 1996-04-24 | ||
US08/637,877 US5852870A (en) | 1996-04-24 | 1996-04-24 | Method of making grid array assembly |
PCT/US1997/006370 WO1997040651A1 (en) | 1996-04-24 | 1997-04-23 | Grid array assembly and method of making |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001511946A true JP2001511946A (ja) | 2001-08-14 |
Family
ID=24557727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53817597A Pending JP2001511946A (ja) | 1996-04-24 | 1997-04-23 | グリッドアレイ組立体及び製造方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US5852870A (ja) |
EP (1) | EP0908076B1 (ja) |
JP (1) | JP2001511946A (ja) |
KR (1) | KR20000010587A (ja) |
AU (1) | AU2732497A (ja) |
CA (1) | CA2252379A1 (ja) |
DE (1) | DE69705222T2 (ja) |
TW (1) | TW383475B (ja) |
WO (1) | WO1997040651A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262513B1 (en) * | 1995-06-30 | 2001-07-17 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
US5852870A (en) * | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
US6049972A (en) | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6310298B1 (en) * | 1997-12-30 | 2001-10-30 | Intel Corporation | Printed circuit board substrate having solder mask-free edges |
TW432550B (en) * | 1998-02-07 | 2001-05-01 | Siliconware Precision Industries Co Ltd | Method of encapsulating a chip |
US6574858B1 (en) * | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
US6057179A (en) * | 1998-03-17 | 2000-05-02 | Compeq Manufacturing Company Limited | Method and structure for packaging an integrated circuit with readily removed excess encapsulant on degating region |
US6372553B1 (en) * | 1998-05-18 | 2002-04-16 | St Assembly Test Services, Pte Ltd | Disposable mold runner gate for substrate based electronic packages |
US6353326B2 (en) | 1998-08-28 | 2002-03-05 | Micron Technology, Inc. | Test carrier with molded interconnect for testing semiconductor components |
JP3055104B2 (ja) * | 1998-08-31 | 2000-06-26 | 亜南半導体株式会社 | 半導体パッケ―ジの製造方法 |
US6543512B1 (en) | 1998-10-28 | 2003-04-08 | Micron Technology, Inc. | Carrier, method and system for handling semiconductor components |
US6355199B1 (en) * | 1999-02-12 | 2002-03-12 | St. Assembly Test Services Pte Ltd | Method of molding flexible circuit with molded stiffener |
DE19929028A1 (de) * | 1999-06-25 | 2000-12-28 | Bosch Gmbh Robert | Verfahren zur Herstellung eines Drucksensors |
DE19935441A1 (de) * | 1999-07-28 | 2001-03-01 | Siemens Ag | Verfahren und Moldwerkzeug zum Umhüllen von elektronischen Bauelementen |
JP3521325B2 (ja) * | 1999-07-30 | 2004-04-19 | シャープ株式会社 | 樹脂封止型半導体装置の製造方法 |
US6242933B1 (en) * | 1999-10-04 | 2001-06-05 | St Assembly Test Services | Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing |
US6356452B1 (en) | 1999-10-13 | 2002-03-12 | Micron Technology, Inc. | Soldermask opening to prevent delamination |
US7012811B1 (en) | 2000-05-10 | 2006-03-14 | Micron Technology, Inc. | Method of tuning a multi-path circuit |
JP2003534657A (ja) * | 2000-05-19 | 2003-11-18 | フィリップ エイ. ハーディング | スロット付きコア変圧器およびインダクタ |
US6318354B1 (en) * | 2000-06-06 | 2001-11-20 | Uni-Tek System, Inc. | Singulation system for a BGA product |
US6496559B1 (en) * | 2000-06-28 | 2002-12-17 | Advanced Micro Devices, Inc. | Sample preparation for inspection of ball contacts and internal vias |
DE10038120A1 (de) * | 2000-08-04 | 2001-10-18 | Infineon Technologies Ag | Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen |
WO2002025797A2 (en) * | 2000-09-22 | 2002-03-28 | M-Flex Multi-Fineline Electronix, Inc. | Electronic transformer/inductor devices and methods for making same |
KR100378185B1 (ko) * | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
US6544812B1 (en) | 2000-11-06 | 2003-04-08 | St Assembly Test Service Ltd. | Single unit automated assembly of flex enhanced ball grid array packages |
US6653193B2 (en) | 2000-12-08 | 2003-11-25 | Micron Technology, Inc. | Resistance variable device |
US6638820B2 (en) | 2001-02-08 | 2003-10-28 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices |
US6727192B2 (en) | 2001-03-01 | 2004-04-27 | Micron Technology, Inc. | Methods of metal doping a chalcogenide material |
US6818481B2 (en) | 2001-03-07 | 2004-11-16 | Micron Technology, Inc. | Method to manufacture a buried electrode PCRAM cell |
US6734455B2 (en) | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
US7102150B2 (en) | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
US20020170897A1 (en) * | 2001-05-21 | 2002-11-21 | Hall Frank L. | Methods for preparing ball grid array substrates via use of a laser |
US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
US6660559B1 (en) | 2001-06-25 | 2003-12-09 | Amkor Technology, Inc. | Method of making a chip carrier package using laser ablation |
US20040053447A1 (en) * | 2001-06-29 | 2004-03-18 | Foster Donald Craig | Leadframe having fine pitch bond fingers formed using laser cutting method |
US6555924B2 (en) * | 2001-08-18 | 2003-04-29 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with flash preventing mechanism and fabrication method thereof |
US6737312B2 (en) | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
US6881623B2 (en) | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
US6784018B2 (en) * | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
US6955940B2 (en) | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
US6646902B2 (en) | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
US6551855B1 (en) | 2001-11-14 | 2003-04-22 | Advanced Semiconductor Engineering, Inc. | Substrate strip and manufacturing method thereof |
US6815818B2 (en) | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
US6791859B2 (en) | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
US20030143782A1 (en) | 2002-01-31 | 2003-07-31 | Gilton Terry L. | Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures |
US6791885B2 (en) | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
US6809362B2 (en) | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
US6847535B2 (en) | 2002-02-20 | 2005-01-25 | Micron Technology, Inc. | Removable programmable conductor memory card and associated read/write device and method of operation |
US6849868B2 (en) | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
US6751114B2 (en) * | 2002-03-28 | 2004-06-15 | Micron Technology, Inc. | Method for programming a memory cell |
US6864500B2 (en) | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
US6731528B2 (en) * | 2002-05-03 | 2004-05-04 | Micron Technology, Inc. | Dual write cycle programmable conductor memory system and method of operation |
US6825135B2 (en) | 2002-06-06 | 2004-11-30 | Micron Technology, Inc. | Elimination of dendrite formation during metal/chalcogenide glass deposition |
US6890790B2 (en) | 2002-06-06 | 2005-05-10 | Micron Technology, Inc. | Co-sputter deposition of metal-doped chalcogenides |
US7015494B2 (en) | 2002-07-10 | 2006-03-21 | Micron Technology, Inc. | Assemblies displaying differential negative resistance |
US6864521B2 (en) | 2002-08-29 | 2005-03-08 | Micron Technology, Inc. | Method to control silver concentration in a resistance variable memory element |
US6867996B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Single-polarity programmable resistance-variable memory element |
US6831019B1 (en) | 2002-08-29 | 2004-12-14 | Micron Technology, Inc. | Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes |
US7364644B2 (en) | 2002-08-29 | 2008-04-29 | Micron Technology, Inc. | Silver selenide film stoichiometry and morphology control in sputter deposition |
US7135952B2 (en) * | 2002-09-16 | 2006-11-14 | Multi-Fineline Electronix, Inc. | Electronic transformer/inductor devices and methods for making same |
US6813178B2 (en) * | 2003-03-12 | 2004-11-02 | Micron Technology, Inc. | Chalcogenide glass constant current device, and its method of fabrication and operation |
US7022579B2 (en) * | 2003-03-14 | 2006-04-04 | Micron Technology, Inc. | Method for filling via with metal |
US7050327B2 (en) | 2003-04-10 | 2006-05-23 | Micron Technology, Inc. | Differential negative resistance memory |
US6933596B2 (en) * | 2003-07-01 | 2005-08-23 | Northrop Grumman Corporation | Ultra wideband BGA |
US6961277B2 (en) | 2003-07-08 | 2005-11-01 | Micron Technology, Inc. | Method of refreshing a PCRAM memory device |
SG145564A1 (en) * | 2003-09-09 | 2008-09-29 | Micron Technology Inc | Systems for degating packaged semiconductor devices with tape substrates |
US7583551B2 (en) | 2004-03-10 | 2009-09-01 | Micron Technology, Inc. | Power management control and controlling memory refresh operations |
CN1998077B (zh) * | 2004-05-20 | 2010-06-16 | 斯班逊有限公司 | 半导体装置的制造方法及半导体装置 |
US7326950B2 (en) | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
US7354793B2 (en) | 2004-08-12 | 2008-04-08 | Micron Technology, Inc. | Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element |
US7365411B2 (en) | 2004-08-12 | 2008-04-29 | Micron Technology, Inc. | Resistance variable memory with temperature tolerant materials |
US7436282B2 (en) * | 2004-12-07 | 2008-10-14 | Multi-Fineline Electronix, Inc. | Miniature circuitry and inductive components and methods for manufacturing same |
AU2005314077B2 (en) * | 2004-12-07 | 2010-08-05 | Multi-Fineline Electronix, Inc. | Miniature circuitry and inductive components and methods for manufacturing same |
US7374174B2 (en) | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
US7317200B2 (en) | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
DE102005012496B3 (de) * | 2005-03-16 | 2006-10-26 | Technische Universität Berlin | Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren |
US7709289B2 (en) | 2005-04-22 | 2010-05-04 | Micron Technology, Inc. | Memory elements having patterned electrodes and method of forming the same |
US7427770B2 (en) | 2005-04-22 | 2008-09-23 | Micron Technology, Inc. | Memory array for increased bit density |
US7274034B2 (en) | 2005-08-01 | 2007-09-25 | Micron Technology, Inc. | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication |
US7332735B2 (en) | 2005-08-02 | 2008-02-19 | Micron Technology, Inc. | Phase change memory cell and method of formation |
US7579615B2 (en) | 2005-08-09 | 2009-08-25 | Micron Technology, Inc. | Access transistor for memory device |
US7251154B2 (en) | 2005-08-15 | 2007-07-31 | Micron Technology, Inc. | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance |
US7645941B2 (en) | 2006-05-02 | 2010-01-12 | Multi-Fineline Electronix, Inc. | Shielded flexible circuits and methods for manufacturing same |
US7560723B2 (en) | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
JP5110441B2 (ja) | 2008-01-15 | 2012-12-26 | 大日本印刷株式会社 | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
US8467236B2 (en) | 2008-08-01 | 2013-06-18 | Boise State University | Continuously variable resistor |
US20110048786A1 (en) * | 2009-08-31 | 2011-03-03 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board having a bump and a method of manufacturing the same |
US8531014B2 (en) * | 2010-09-27 | 2013-09-10 | Infineon Technologies Ag | Method and system for minimizing carrier stress of a semiconductor device |
US8367475B2 (en) | 2011-03-25 | 2013-02-05 | Broadcom Corporation | Chip scale package assembly in reconstitution panel process format |
US9001522B2 (en) | 2011-11-15 | 2015-04-07 | Apple Inc. | Printed circuits with staggered contact pads and compact component mounting arrangements |
TWI474444B (zh) * | 2011-12-28 | 2015-02-21 | Princo Corp | 超薄多層基板之封裝方法 |
TWI433621B (zh) * | 2011-12-28 | 2014-04-01 | Princo Corp | 超薄多層基板之封裝方法 |
KR101563909B1 (ko) | 2014-08-19 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 패키지 온 패키지 제조 방법 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2714145C2 (de) * | 1976-03-31 | 1985-01-10 | Mitsubishi Denki K.K., Tokio/Tokyo | Gestanzte Metallträgerplatte für die Herstellung von kunststoffummantelten Halbleiterbauelementen |
JPS55161403A (en) * | 1979-06-04 | 1980-12-16 | Matsushita Electric Ind Co Ltd | High frequency oscillating circuit |
US4756080A (en) * | 1986-01-27 | 1988-07-12 | American Microsystems, Inc. | Metal foil semiconductor interconnection method |
US5072283A (en) * | 1988-04-12 | 1991-12-10 | Bolger Justin C | Pre-formed chip carrier cavity package |
US5023202A (en) * | 1989-07-14 | 1991-06-11 | Lsi Logic Corporation | Rigid strip carrier for integrated circuits |
US5045921A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Pad array carrier IC device using flexible tape |
US5170328A (en) * | 1990-04-24 | 1992-12-08 | Delco Electronics Corporation | Packaging for molded carriers of integrated circuits |
DE4141755A1 (de) | 1991-12-13 | 1993-06-17 | Schering Ag | Verfahren zum arbeiten mit prozessloesungen, die schaedliche bestandteile abgeben, in offenen behandlungsgefaessen, vorrichtung zur durchfuehrung des verfahrens und verwendung des verfahrens sowie der vorrichtung |
DE4141775A1 (de) * | 1991-12-18 | 1993-06-24 | Manfred Band | Verfahren zur herstellung einer elektronischen schaltung |
US5406699A (en) * | 1992-09-18 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronics package |
US5340771A (en) * | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
JPH07142627A (ja) * | 1993-11-18 | 1995-06-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
TW272311B (ja) * | 1994-01-12 | 1996-03-11 | At & T Corp | |
US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
EP0676806B1 (en) * | 1994-04-08 | 2004-08-18 | STMicroelectronics, Inc. | Ball grid array intergrated circuit package with high thermal conductivity |
DE69527473T2 (de) * | 1994-05-09 | 2003-03-20 | Nec Corp | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren |
JPH0883866A (ja) * | 1994-07-15 | 1996-03-26 | Shinko Electric Ind Co Ltd | 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム |
JPH08107127A (ja) * | 1994-10-03 | 1996-04-23 | Hitachi Cable Ltd | 半導体装置 |
US5661086A (en) * | 1995-03-28 | 1997-08-26 | Mitsui High-Tec, Inc. | Process for manufacturing a plurality of strip lead frame semiconductor devices |
US5620928A (en) * | 1995-05-11 | 1997-04-15 | National Semiconductor Corporation | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method |
US5705851A (en) * | 1995-06-28 | 1998-01-06 | National Semiconductor Corporation | Thermal ball lead integrated package |
JP3093960B2 (ja) * | 1995-07-06 | 2000-10-03 | 株式会社三井ハイテック | 半導体回路素子搭載基板フレームの製造方法 |
US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
US5852870A (en) * | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
DE29621837U1 (de) * | 1996-12-16 | 1997-02-27 | Siemens AG, 80333 München | Trägerelement für Halbleiterchips |
-
1996
- 1996-04-24 US US08/637,877 patent/US5852870A/en not_active Expired - Lifetime
-
1997
- 1997-04-23 JP JP53817597A patent/JP2001511946A/ja active Pending
- 1997-04-23 CA CA 2252379 patent/CA2252379A1/en not_active Abandoned
- 1997-04-23 KR KR1019980708463A patent/KR20000010587A/ko active IP Right Grant
- 1997-04-23 AU AU27324/97A patent/AU2732497A/en not_active Abandoned
- 1997-04-23 EP EP97921223A patent/EP0908076B1/en not_active Expired - Lifetime
- 1997-04-23 DE DE69705222T patent/DE69705222T2/de not_active Expired - Fee Related
- 1997-04-23 WO PCT/US1997/006370 patent/WO1997040651A1/en active IP Right Grant
- 1997-06-20 TW TW86105337A patent/TW383475B/zh not_active IP Right Cessation
-
1998
- 1998-12-01 US US09/203,826 patent/US6329606B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
US5852870A (en) | 1998-12-29 |
EP0908076A1 (en) | 1999-04-14 |
EP0908076B1 (en) | 2001-06-13 |
TW383475B (en) | 2000-03-01 |
US6329606B1 (en) | 2001-12-11 |
DE69705222T2 (de) | 2001-11-08 |
KR20000010587A (ko) | 2000-02-15 |
AU2732497A (en) | 1997-11-12 |
DE69705222D1 (de) | 2001-07-19 |
WO1997040651A1 (en) | 1997-10-30 |
CA2252379A1 (en) | 1997-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001511946A (ja) | グリッドアレイ組立体及び製造方法 | |
US6124637A (en) | Carrier strip and molded flex circuit ball grid array and method of making | |
US6838315B2 (en) | Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator | |
EP0977251B1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
JP2002543604A (ja) | カプセル化電子部品の製造方法 | |
JPH10200016A (ja) | ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法 | |
US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
US6309914B1 (en) | Method for making a semiconductor package | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
JPH0936155A (ja) | 半導体装置の製造方法 | |
US8106489B1 (en) | Integrated circuit package and packaging method | |
US6033934A (en) | Semiconductor chip fabrication method and apparatus therefor | |
US20050178815A1 (en) | Method for preparing integrated circuit modules for attachment to printed circuit substrates | |
JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
JP4311294B2 (ja) | 電子装置およびその製造方法 | |
JP2006100651A (ja) | 半導体装置の製造方法 | |
JPS60171752A (ja) | 半導体装置の製法 | |
JPH09246302A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH11186302A (ja) | 半導体チップ樹脂封止方法及び装置 |