JPS60171752A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60171752A JPS60171752A JP2707484A JP2707484A JPS60171752A JP S60171752 A JPS60171752 A JP S60171752A JP 2707484 A JP2707484 A JP 2707484A JP 2707484 A JP2707484 A JP 2707484A JP S60171752 A JPS60171752 A JP S60171752A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- mounting
- leads
- frame portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野］
本発明は半導体装置の製法に関し、特にリードフレーム
の切断成型及び半導体パッケージの実装技術に関するも
のである。
の切断成型及び半導体パッケージの実装技術に関するも
のである。
半導体装置をプリント基板などの実装基板に実装するに
は、リードフレームを折り曲げた後樹脂封止体の外部に
導出されたリードの先端に連設されたリードフレームの
枠部を全て切断して取除き、樹脂封止体の外に突出した
リードが全部独立分離された状態の半導体パッケージを
実装基板に半田付けなどの方法で、実装（接続）してい
る。（たとえば１朶調査会発行「ＩＣ化実装技術」Ｐ〜
、日本マイクロエレクトロニクス協会編）。
は、リードフレームを折り曲げた後樹脂封止体の外部に
導出されたリードの先端に連設されたリードフレームの
枠部を全て切断して取除き、樹脂封止体の外に突出した
リードが全部独立分離された状態の半導体パッケージを
実装基板に半田付けなどの方法で、実装（接続）してい
る。（たとえば１朶調査会発行「ＩＣ化実装技術」Ｐ〜
、日本マイクロエレクトロニクス協会編）。
このような実装方法にあっては、特にリード数が多く、
リードが微細化しリードの幅も狭い半導体装置、例えば
フラットパックパッケージ型半導体装置などでは、半導
体パンケージの外部に多数配列されたリードが左右に位
置ずれしてしまったり、あるいは曲ったすしてしまうな
どという欠点があることが、本発明者によって明らかに
された。
リードが微細化しリードの幅も狭い半導体装置、例えば
フラットパックパッケージ型半導体装置などでは、半導
体パンケージの外部に多数配列されたリードが左右に位
置ずれしてしまったり、あるいは曲ったすしてしまうな
どという欠点があることが、本発明者によって明らかに
された。
本発明の目的はリードの位置ずれやリード曲りの発生な
どを回避し、実装基板への接続に困難をきたすことのな
い半導体装置の製法を提供することにある。
どを回避し、実装基板への接続に困難をきたすことのな
い半導体装置の製法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、不
明ａＳの記述および添付図面からあきらかになるとあろ
う。
明ａＳの記述および添付図面からあきらかになるとあろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、フレーム部の全部を切断することなく半導体
パッケージ各辺にリードを固定するフレーム部を残して
リードを切断成型し、そのまま実装基板に実装し、その
後に当該フレーム部を除くものである。
パッケージ各辺にリードを固定するフレーム部を残して
リードを切断成型し、そのまま実装基板に実装し、その
後に当該フレーム部を除くものである。
本発明は第１図に示す例において、フレーム部切断の際
に点線で示すフレーム部４は取り除くが、ソー１２０位
置を固定するフレーム部３を残存させて切断成型する。
に点線で示すフレーム部４は取り除くが、ソー１２０位
置を固定するフレーム部３を残存させて切断成型する。
これにより、半導体パッケージは樹脂封止体１の外部に
多数配列されたリード２先端に、当該多数のり−ド２を
固定するフレーム部３が連設された第１図に実線で示す
ような構造のものとなり、これを実装基板に実装する。
多数配列されたリード２先端に、当該多数のり−ド２を
固定するフレーム部３が連設された第１図に実線で示す
ような構造のものとなり、これを実装基板に実装する。
前記した第１図に示す半導体パッケージは例えば次のよ
うにして得られる。
うにして得られる。
多連のリードフレームに半導体素子を接合材料を用いて
接合搭載し、コネクタワイヤにより半導体素子とリード
フレームとをワイヤボンディングし、ワイヤボンディン
グ後、モールド金型に入れて、樹脂でトランスファモー
ルドし、個別に切断分離する。その際、上記したように
本発明においては、リード２を固定するフレーム部３を
残存させておく。かかるリードフレームは、外部リード
２と第１図妊は図示していないが樹脂封止体１中の内部
リード９とフレーム部３とから成り、例えば４２７０イ
合金などの金属材料により構成される。半導体素子は、
周知の技術により、論理回路やメモリ回路などが形成さ
れた素子で、この半導体素子の具体例としてはＭＯＳ
Ｉ Ｃ（Ｍｅｔａ＋０ｘｉｄｅ Ｓｅｍ１ｃ−ｏｎｄｕ
ｃｔｏｒ Ｉｎｔｅｇｒａｔｅｃｌ Ｃｅｒｃｕｉｔ
）’が挙げられる。接合材料にはＡｇペーストや熱可塑
性合成樹脂などが使用される。コネクタワイヤは、例え
ばＡｌ線により構成される。樹脂封止体１を構成する樹
脂如は例えばエポキシ樹脂などが使用される。
接合搭載し、コネクタワイヤにより半導体素子とリード
フレームとをワイヤボンディングし、ワイヤボンディン
グ後、モールド金型に入れて、樹脂でトランスファモー
ルドし、個別に切断分離する。その際、上記したように
本発明においては、リード２を固定するフレーム部３を
残存させておく。かかるリードフレームは、外部リード
２と第１図妊は図示していないが樹脂封止体１中の内部
リード９とフレーム部３とから成り、例えば４２７０イ
合金などの金属材料により構成される。半導体素子は、
周知の技術により、論理回路やメモリ回路などが形成さ
れた素子で、この半導体素子の具体例としてはＭＯＳ
Ｉ Ｃ（Ｍｅｔａ＋０ｘｉｄｅ Ｓｅｍ１ｃ−ｏｎｄｕ
ｃｔｏｒ Ｉｎｔｅｇｒａｔｅｃｌ Ｃｅｒｃｕｉｔ
）’が挙げられる。接合材料にはＡｇペーストや熱可塑
性合成樹脂などが使用される。コネクタワイヤは、例え
ばＡｌ線により構成される。樹脂封止体１を構成する樹
脂如は例えばエポキシ樹脂などが使用される。
なお、本発明においては、一旦半導体パッケージを構成
し上記のごとくフレーム部３を残存させるのではなく、
はじめからこのようなり−ド２を固定するフレーム部３
を残存させて成るリードフレームを用い、上記のように
して、当該リードフレームに半導体素子を搭載し、ワイ
ヤポンディグ後、封止し、このようにして得られた半導
体パッケージを実装基板に実装後、フレーム部３を除去
してもよい。
し上記のごとくフレーム部３を残存させるのではなく、
はじめからこのようなり−ド２を固定するフレーム部３
を残存させて成るリードフレームを用い、上記のように
して、当該リードフレームに半導体素子を搭載し、ワイ
ヤポンディグ後、封止し、このようにして得られた半導
体パッケージを実装基板に実装後、フレーム部３を除去
してもよい。
第１図に示した半導体装置を基板に実装するため、第２
回置、ＣＢ＋に示すように成型する。まず、実装後のフ
レーム部３の切断分離を容易にするために、ノンチ（切
欠部）６を、フレーム部３とリード２の接続部に設ける
。次に、リード２をその中間で第２図（８１に示す如く
折り曲げる。これは、面付は実装を可能にするためであ
る。なお、第２図（１３）は第２回置のＢ−Ｂ切断線に
沿う断面を示す。
回置、ＣＢ＋に示すように成型する。まず、実装後のフ
レーム部３の切断分離を容易にするために、ノンチ（切
欠部）６を、フレーム部３とリード２の接続部に設ける
。次に、リード２をその中間で第２図（８１に示す如く
折り曲げる。これは、面付は実装を可能にするためであ
る。なお、第２図（１３）は第２回置のＢ−Ｂ切断線に
沿う断面を示す。
第３図はかかるパッケージを実装基板に実装してなる断
面図を示し、樹脂封止体１の外部に導出されたリード２
を折曲げ、これを実装基板５に、半田などにより接続す
る。第２図に示すようにリード２の先端には当該リード
を固定するフレーム部３が取り除かれずに残存しており
、リード２接続の後にフレーム部３を除去する。その際
、フレーム部３の除去を容易にするために、リード２に
切欠部６を利用する。尚第３図中、７は実装基板５上に
設けられた導体パターンである。
面図を示し、樹脂封止体１の外部に導出されたリード２
を折曲げ、これを実装基板５に、半田などにより接続す
る。第２図に示すようにリード２の先端には当該リード
を固定するフレーム部３が取り除かれずに残存しており
、リード２接続の後にフレーム部３を除去する。その際
、フレーム部３の除去を容易にするために、リード２に
切欠部６を利用する。尚第３図中、７は実装基板５上に
設けられた導体パターンである。
本発明において半導体パッケージを実装基板に実装する
際Ｋ、実装を容易にするために第３図に示すようにフレ
ーム部３に例えばエツチングにより位置決め穴８を設け
てもよい。この穴は溝であってもよく、またマークのご
ときものであってもよく、その他位置法めに役立つもの
であれば何でもよい。尚第３図中の第１図と一致する祠
号は同一の機能を表わし、その説明は省略する。
際Ｋ、実装を容易にするために第３図に示すようにフレ
ーム部３に例えばエツチングにより位置決め穴８を設け
てもよい。この穴は溝であってもよく、またマークのご
ときものであってもよく、その他位置法めに役立つもの
であれば何でもよい。尚第３図中の第１図と一致する祠
号は同一の機能を表わし、その説明は省略する。
〔効果］
（１１半導体パッケージの各辺に外部リードを固定する
フレーム部を付けたまま当該パッケージを実装基板に実
装し、実装後にフレーム部を除去するので、リードが左
右に位置ずれを生じ踊ってしまったり、曲ったすするこ
とが防止でき、従来のごとく実装基板への実装作業に困
難をきたすことがない。特Ｋ １７−ドが微細化し、ま
た多数微小ピッチで配列されている場合に極めて有効で
ある。
フレーム部を付けたまま当該パッケージを実装基板に実
装し、実装後にフレーム部を除去するので、リードが左
右に位置ずれを生じ踊ってしまったり、曲ったすするこ
とが防止でき、従来のごとく実装基板への実装作業に困
難をきたすことがない。特Ｋ １７−ドが微細化し、ま
た多数微小ピッチで配列されている場合に極めて有効で
ある。
（２）リードに切欠部を設けておくことにより実装後の
フレーム部除去を簡単にすることができた。
フレーム部除去を簡単にすることができた。
（３） フレーム部に位置決め穴、溝、マークが設けら
れているので実装時位怖合せが容易である。
れているので実装時位怖合せが容易である。
以上未発開基によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で柚々変史可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で柚々変史可
能であることはいうまでもない。
たとえば、上記実施例では位置決め穴８を各フレーム部
３． ３． ３． ３．４箇所に設けた例を示したが、
その数には制限されない。又切欠部６を三角形に構成し
た例を示したが、他の四角形などであってもよい。
３． ３． ３． ３．４箇所に設けた例を示したが、
その数には制限されない。又切欠部６を三角形に構成し
た例を示したが、他の四角形などであってもよい。
更に上記実施例ではフレーム部３のみを残存させる例を
示したが、フレーム部４を残存さ省ておき実装後にこれ
らフレーム部を除去してもよい。
示したが、フレーム部４を残存さ省ておき実装後にこれ
らフレーム部を除去してもよい。
これＫよってもリードの位置ずれなどが生じずに実装基
板にパッケージを実装できる。
板にパッケージを実装できる。
本発明はＦＰＰタイプ半導体パッケージの他にＤ Ｉ
Ｌ （Ｄｕａｌ Ｉｎ −Ｌｉｎｅ Ｐａｃｋａｇｅ
）についても適用することができ、又テープキャリアタ
イプパッケージにも適用することができる。その他リー
ドつきのパッケージ全般に適用でき、半導体装置のみな
らず、その他の電子部品装置忙も応用することができる
、
Ｌ （Ｄｕａｌ Ｉｎ −Ｌｉｎｅ Ｐａｃｋａｇｅ
）についても適用することができ、又テープキャリアタ
イプパッケージにも適用することができる。その他リー
ドつきのパッケージ全般に適用でき、半導体装置のみな
らず、その他の電子部品装置忙も応用することができる
、
第１図は本発明に係るＦＰＰタイプの半縛体バ図、
第３図は本発明の他の実施例を示す半導体パッケージの
平面図である。 １・・・半導体パッケージ（樹脂封止体）、２・・・リ
ード（外部リード）、３・・・フレーム部（残存）、４
・・・フレーム部（切断）、５・・・実装基板、６・・
・位１ｒｉ決め穴、７・・・導体パターン。 代理人 弁理士 高 橋 明 夫、／′ 、旨ノ 第 １ 図 第 ２ 図 （Ａ） 第 ２ 図（Ｂ） 第 ３ 図 第１頁の続き ■発明者 大塚 寛治 小平市」 発センタＶ
平面図である。 １・・・半導体パッケージ（樹脂封止体）、２・・・リ
ード（外部リード）、３・・・フレーム部（残存）、４
・・・フレーム部（切断）、５・・・実装基板、６・・
・位１ｒｉ決め穴、７・・・導体パターン。 代理人 弁理士 高 橋 明 夫、／′ 、旨ノ 第 １ 図 第 ２ 図 （Ａ） 第 ２ 図（Ｂ） 第 ３ 図 第１頁の続き ■発明者 大塚 寛治 小平市」 発センタＶ
Claims (1)
- 【特許請求の範囲】 １、半導体パッケージの外部に多数配列されたリード先
端に当該リードを固定するフレーム部を残存させたまま
、当該半導体パンケージを実装基板に実装し、実装後に
前記フレーム部を除去することを０徴とする半導体装置
の製法。 ２、フレーム部が実装の際の位置決め穴を有する、特許
請求の範囲第１項記載の製法っ ３ フレーム部が、実装の際の位置決め溝を有する、特
許請求の範囲第１項記載の製法。 ４、フレーム部が、実装の際の位置決めマークを有する
、特許請求の範囲第１項記の製法。 ５、リードが、フレーム部除去のための切欠部を有する
、特許請求の範囲槁１項記載の製法。 ６、 リードを固定するフレーム部を残存させて成るリ
ードフレームを用い、当該リードフレームに半導体素子
を搭載し、ワイヤボンディング後封止して成る半導体パ
ッケージを実装基板に実装し、実装後に前記フレーム部
を除去することを特徴とする半導体装置の製法。 ７、 フレーム部が、実装の際の位置決め穴を有する、
特許請求の範囲第６項記載の製法。 ８、フレーム部が、実装の際の位置決め溝を有する特許
請求の範囲第６項記載の製法。 ９、フレーム部が、実装の際の位置決めマークを有する
、特許請求の範囲第６項記載の製法。 】０．リードが、フレーム部を除去するための切欠部を
有する、特許請求の範囲第６項記載の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707484A JPS60171752A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707484A JPS60171752A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60171752A true JPS60171752A (ja) | 1985-09-05 |
Family
ID=12210919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2707484A Pending JPS60171752A (ja) | 1984-02-17 | 1984-02-17 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60171752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04333268A (ja) * | 1991-05-08 | 1992-11-20 | Mitsubishi Electric Corp | リードフレーム |
-
1984
- 1984-02-17 JP JP2707484A patent/JPS60171752A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04333268A (ja) * | 1991-05-08 | 1992-11-20 | Mitsubishi Electric Corp | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JPS60171752A (ja) | 半導体装置の製法 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JP2823189B2 (ja) | 半導体装置 | |
| KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
| JPS59125642A (ja) | リ−ドレスチツプキヤリア | |
| JPH09252083A (ja) | 電子装置及びその製造方法 | |
| KR19990033645A (ko) | 피시비 패키지 및 그의 제조방법 | |
| JP2004228264A (ja) | リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法 | |
| JPH05251502A (ja) | フィルムキャリア半導体装置 | |
| JPH1154537A (ja) | 半導体装置およびその製造方法 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 |