JP2001508271A - 動的係数荷重による伸縮およびフリッカ低減の方法および装置 - Google Patents

動的係数荷重による伸縮およびフリッカ低減の方法および装置

Info

Publication number
JP2001508271A
JP2001508271A JP52578799A JP52578799A JP2001508271A JP 2001508271 A JP2001508271 A JP 2001508271A JP 52578799 A JP52578799 A JP 52578799A JP 52578799 A JP52578799 A JP 52578799A JP 2001508271 A JP2001508271 A JP 2001508271A
Authority
JP
Japan
Prior art keywords
value
dto
pixel
interlaced
image conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52578799A
Other languages
English (en)
Other versions
JP4237272B2 (ja
Inventor
ミハエル マイエッタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001508271A publication Critical patent/JP2001508271A/ja
Application granted granted Critical
Publication of JP4237272B2 publication Critical patent/JP4237272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 フリッカ効果を低減すると同時に画像データを伸縮しながら、非インターレース画像データをインタレース画像データに変換する方法および装置が提供される。プログラム可能の間欠発振器(DTO)が、フリッカの低減および垂直・水平の伸縮に用いる係数を動的に判定する。かかる2機能が統合され、DTOにより発生したフリッカ・フィルタ係数が動的に修正されて所望の垂直伸縮を按配し得るようになる。同様なDTOが動的係数を用いて水平伸縮を別個に行うため提供される。

Description

【発明の詳細な説明】 動的係数荷重による伸縮およびフリッカ低減の方法および装置 発明の分野 本発明は、一般に視覚データ変換に関し、特に、インターレースしたモニタに 表示するために視覚データを変換する場合に、動的係数を用いてフリッカを低減 させるとともに画像を伸縮する視覚データ変換器に関するものである。 発明の背景 多くの現代ビデオ表示装置は、2カテゴリのいずれか、すなわち、非インター レース・モニタかインターレース・モニタかに入る。それぞれの例は、コンピュ ータ・モニタとテレビジョン・モニタとである。テレビジョン・モニタは、放送 もしくは録画のテレビジョン信号用に設計されている。放送テレビジョン信号の 伝送標準方式は、数十年間設定されており、米国および日本のNTSC、欧州の 大部分のPALおよびフランスのSECAMを含んでいる。アナログ・ビデオ・ テープ録画装置は、通例、かかる標準方式のいずれかに従って設計され、各国で 局地標準に合わせて販売されている。カメラやカムコーダのような他のテレビジ ョン機器は、かかる標準方式の何れにも合わせて使用することができる。かかる 伝送標準方式は、当業者には熟知されている。各標準方式は、表示走査線数、動 作その他の細部で相違しているが、それぞれ一定の特性を分担している。検討の 目的で、テレビジョン標準方式のある特定周波数および他の特性をNTSC標準 値によって参照する。当業者は、対応する値が他のテレビジョン標準方式に適合 し、ここに開示する原理を適用して本発明の教示を理解し得ることが判るであろ う。また、ビデオ信号のテレビジョン・モニタへの伝達を伝送として検討するが 、この伝送は放送もしくは有線伝達とすることができる。 テレビジョン・ビデオ画像の単一フレームは2フィールドからなり、各フィー ルドは一連の走査線を含んでいる。図1aを参照するに、フレーム5は順次の走 査線1,2,3,4,−−−−,524,525を含んでいる。走査線の特定本 数、ここでは525は、特定のテレビジョン標準方式、ここではNTSC標準方 式によっている。図1bに示すように、フレーム5は、二つのフィールド、すな わち、奇数フィールド7と偶数フィールド8とを備えている。奇数フィールド7 は、一連の走査線、すなわち、奇数走査線1,3,5,−−−−としてテレビジ ョン・スクリーンに表示され、偶数フィールド8は、一連の偶数走査線2,4, 6,−−−−としてテレビジョン・スクリーンに表示される。NTSC標準方式 では、各フレーム5の表示に要する総時間1/30秒に対し、各フィールドは1 /60秒で描かれる。NTSC標準方式は、各走査線の時間と信号および表示の 電気的特性の一部とも特定している。普通のテレビジョンでは、各走査線上の信 号が連続的に変化している。かかるテレビジョン・ビデオ信号は、各フィールド の各走査線に関する情報を含んだアナログ信号として磁気テープに記録すること ができる。 デイジタル・コンピュータの到来は、コンピュータ・モニタの広汎な用途をも たらした。初期の、特に家庭用の、コンピュータは、その出力を、専ら、テレビ ジョン・モニタに頼っていたが、コンピュータがより強力になるにつれて、より 高品質の表示装置、すなわち、コンピュータ・モニタの使用が可能になった。コ ンピュータ・モニタは、いくつかの面では普通のテレビジョン・モニタによく似 ているが、一般に、普通のテレビジョン・モニタのものより遥かに精細な制御電 子技術を有している。コンピュータ・モニタは、遥かに精密に電子ビームの位置 を制御して、全フレームの連続順次走査を、インターレースせずに線順次に行な い得る。各走査線は、多数の個別の画素(画像要素)からなる。ビデオ画像は、 一連のデイジタル・バイトとしてコンピュータに蓄積される。特定のコンピュー タもしくは表示の能力によれば、画素毎に(2色、典型的には黒と白とを許す) 単一ビットの情報のみ、もしくは、より強力な方式に対しては多数ビットの情報 が含まれる。典型的な高品質モニタは、各画素毎に32ビットの情報を表示する ことができる。 コンピュータ表示用配列パターンの個数は、工業上の標準になっている。特に 普通のサイズの一つは、640×480画素(VGA標準はこの大きさであり、 多くのコンピュータは、この表示解像度でVGAおよび非VGAのモニタを支持 している)である。他の普通サイズは(目下一般に低解像度もしくは小型像サイ ズ、例えば、640×480画素画像の4分の1と考えられている)320×2 40、832×624、1024×768その他を含んでいる。便宜上、以下の 検討では、ある例に640×480画素を参照するが、本発明の原理および教示 は、他の解像度にも同様に適応する。 コンピュータの用途の増大は、標準方式テレビジョンを用いて、コンピュータ で発生させ、もしくは、処理した画像を表示する願望に通ずる。これは、特に、 コンピュータ・ゲームをテレビジョン装置に表示して楽しみ度い人にとって真実 である。コンピュータ・ゲームの他にも、コンピュータはマルチメディアCDの ような情報処理やテレビジョンで画像を視たいと思うようになるインターネット を介した通信にも用いられる。しかしながら、テレビジョン・モニタは、コンピ ュータ画像の表示に用いると、幾つかの不利益を生ずる。極めて重大な二つの問 題は、オーバースキャンとフリッカとである。 典型的なテレビジョン伝送は、有効表示面積をオーバースキャンして、少なく とも若干の端縁では情報が見えなくなるように設計されている。コンピュータの 内容その他の情報が端部、典型的には頂部、時には底部、あるいは、左端もしく は右端に表示される場合には、情報の小部分の欠損さえ、コンピュータの使用を 困難もしくは不可能になし得る。 典型的NTSC信号は各フレーム毎に525走査線を含んでいるが、そのうち の約480本のみが典型的表示に示される。残余の走査線の幾つかは、垂直消去 期間の一部であり、これは、走査電子技術に対し、スクリーンの下隅から反対の 上隅にリセットする余裕を与え、テレビジョン伝送信号のある特定部分を同期さ せる余裕を与えるために設けられたものである。しかしながら、残余の走査線の 大部分は、故意のオーバースキャンの故に表示されない。 普通のテレビジョンがオーバースキャンするように設計されているのには理由 がある。テレビジョンは、物理的走査能力、正確度、湾曲度、マスクや溝の位置 、製造や部品の許容度および部品の経年変化などの多方面で変化している。かか る変化を補償するために、典型的テレビジョンに表示し得るより多くの垂直走査 線もしくは情報を典型的なテレビジョン伝送が含んでいる。そのうえに、典型的 伝送は、表示し得るよりも長い走査線を含んでいる。その結果の視覚表示画像は 、伝送画像の約90%となる。この結果は、ほとんど全てのテレビジョンについ て、各端部の情報が捨てられる(表示されない)が、何れの端部にも消去部分は ほとんど設けられていない、ということになる。しかしながら、伝送画像の頂部 がオーバースキャン領域にあれば、全く表示されないことがあり得る。 フリッカも、同様に重大な問題であり得る。一般に表示上毎秒40回以下変更 される画像は、検知可能のフリッカを生ずる。諸研究により、画像が毎秒60回 以上(更新率60Hz)速く更新される場合には、多くの人はフリッカに気付か ないことが判っている。インターレース走査では、まず、奇数走査線全部が頂部 から底部まで走査されて、偶数走査線は跳ばされる。垂直帰線の後に、第1走査 における偶数走査線全部が頂部から底部まで走査される。NTSC標準方式では 、各フィールドの垂直更新率は60Hzであり、30Hzのフレーム更新率にな る。各走査線が30Hzの更新率で更新されることに留意するのが重要である。 PALおよびSECAMの標準方式では、対応する値は、50Hzおよび25H zより遅くさえなる。 そのうえに、高度の垂直コントラストの画像は、インターレース・テレビジョ ンに表示されると、顕著なフリッカを生じ勝である。その例は、数字表で屡々見 られる細かい水平線である。表示されるべき線がテレビジョンの1走査線に丁度 一致した場合には、1秒の1/30毎に1回だけ現われることになる。同じ線が 、丁度1ビット幅で、奇数走査線と隣接偶数走査線とに沿っている場合には、各 線は交互に表示され、その結果の線は、(上下にわずかに動きながら)1秒の6 0分の1毎に表示される。 多くの自然の画像(光景、人々その他)は、鮮鋭な垂直コントラストを有して おらず、すなわち、隣接した水平線相互間の強度差は大きくない。その結果、テ レビジョンに対し60Hzの明白な更新率となり、最小のフリッカした生じない 。しかしながら、コンピュータが発生させた画像は、強度の垂直コントラストが 大きい(例えば、白い背景中の単一画素水平黒線)。各線が50Hzの更新率で 更新されるので、その線は顕著なフリッカを生ずる。総じて、かかる不利益は、 伝統的放送テレビジョンでは重大ではない。伝送的テレビジョン画像では典型的 な画像源はカメラが捉えた自然の光景である。オーバースキャンについては端縁 の 幾つかが見えなくても、わずかなズームインもしくはズームアウトに匹敵する単 なる視野のはみ出しと受取られる。フリッカについては、高度の垂直コントラス トの物体は表の頂部のように、走査線1本だけの幅のものは稀である。ある自然 の物休は、屡々衣服や恐らく柵に見られるように極めて細い線群を含んでいる。 したがって、テレビジョン・ニュースキャスタは、結果の伝送が顕著なフリッカ 効果を生じ得るので、格子縞や狭い水平縞の衣服を避けている。コンピュータ画 像をテレビジョンに表示する場合のオーバースキャンの問題をアドレスするには 、今日、幾つかの技術が用いられるが、かかる技術で問題の全てを解決したもの はない。画像の大きさを変更するのに、嘗てはコンボリューションが用いられて いた。コンボリューションは、インターレースと非インターレースの両画像間の 変換にも用いられていた。歴史的に用いられて来たコンボリューションの諸策は 、費用がかかり過ぎるか、十分に強力ではないので、現下の例には有用ではない 。現下の解法には、つぎの手法が含まれている。 1)内容の再生:一つの簡単な接近法は、関連したコンピュータ画像寸法、例 えば640×480画素より少ない画像内容の再生である。しかしながら、これ は、コンピュータ・プログラムを全体ではなくても書き直さなければならぬ場合 に、かなりの労力と経費とを必要とする。コンピュータとテレビジョンとのいず れかの表示に用い得るコンピュータ題目については、版の異なるプログラムを必 要とするので、必然的に販売および在庫管理の諸問題を問題点に含めることにな り、消費者は、両方を望む場合にも、何れか一方を選ぶことを強いられる。 2)画素乃至走査線の欠落による画像低減:この簡単な技術は、n画素から1 画素、乃至、n走査線から1走査線を欠落させて画像を短縮するものである。例 えば、画像を2/3だけ縮小するために、3画素から1画素を脱落させる。不幸 にも、この過度に単純化したアルゴリズムでは高品質の画像は得られない。源画 像における単一画素幅の水平・垂直の線は、この技術を用いた場合に、うつかり すると、出力画像から全く除去される。 3)二重線形補間:この技術は、隣接2画素間の荷重平均を用いて出力画像を 形成する。これは、一般に良質画像が得られる経済効率のよい技術である。 4)多重タップ有限インパルス・レスポンス(FIR)フィルタ: この技術は、(65タップまでの)多重タップ・フィルタを水平・垂直の伸縮 に用いる。これは、極めて良好な画質が得られるが、複雑高価なハードウェアを 必要とする。 フリッカの問題は、以前の画像表示手法で試みられて来たが、成功には限りが あった。しかしながら、かかる手法には、現在、消費者がコンピュータ画像を視 るときに期待するような高品質の画像を提供し得るものがある。現下の解法には つぎの手法が含まれている。 1)一方のフィールドだけ表示:この技術は、フレームの一方のフィールドだ けを60Hzで表示する(他方のフィールドは走査せず、黒のままである)。し かしながら、得られる画像は、1本おきの線が(黒く)失われるので、著しく低 解像度になる。 2)3線コンボリューション:この技術は、垂直隣接3画素を平均して水平線 間のコントラストを低減することによりフリッカを低減させる。典型的には、イ ンタレースした線「p」に対して、新たな画像強度「n」がつぎの式で与えられ る。 n=(1/4)*(p−1)+(1/2)*(p)+(1/4)*(p+1) ここに、(p−1)は、線を旋回させたときの上側の線であり、(p+1)は下 側の線である。この技術は全く有効であり、フリッカを許容し得るレベルに低減 させる。最初の奇数フィールド走査線の計算は2走査線のみを結合させた特別の 場合であることに留意すべきである。 3)2線コンボリューション:この技術は、垂直隣接2画素を平均して(図4 参照)2水平線間のコントラストを低減することによってフリッカを低減させる 。典型的には、インタレースした線「p」に対して、新たな画素強度「n」がつ ぎの式で与えられる。 n=(1/2)*p+(1/2)*(p+1) この技術は、3線コンボリューションほどには有効ではない。 さらに重要なことに、かかるフリッカ除去解法は、画素強度の変更に用いる荷 重係数を調整しなければならない場合には、満足されていなかった。しかしなが ら、上述した解法の不満点は、フリッカ低減の回路乃至ソフトウァアを必需品に して来た。特に、家庭や事務所でのビデオ内容の製作におけるパーソナル・コン ピュータの使用の増大が、製作したビデオ内容をテレビジョンで試写する一般慣 行と結びついて、特にそのとおりになっている。典型的には、3本以上の走査線 に亘る良質のフリッカ低減と画像の伸縮とを達成して、その画像をテレビジョン ・スクリーン上に完全に表示し得るようにするには、高価な装置が必要である。 発明の要約 非インターレース画像をインターレース表示面上の表示用に柔軟に変換するた めの、急速、有効で比較的安価な方法が必要となっている。本発明は、コンピュ ータで発生した文書や図形のフリッカ低減を、垂直・水平の伸縮ともども、提供 することにより、かかる必要性を満たすものである。プログラム可能な間欠発振 器(DTO)が、フリッカを低減し、必要な垂直・水平の伸縮を行なうのに用い る係数を動的に判定するのに用いられる。プログラム可能DTOは、DTOによ り発生させたフリッカ・フィルタ係数が垂直縮小係数を考慮して動的に修正され るのを可能にするとともに、水平伸縮係数を発生させるプログラム可能なDTO も同様に動的に修正し得るようにする。 一般に、垂直方向(画素順次)の隣接走査線間の3線統合と水平方向の3画素 統合とが提供される。しかしながら、もっと多くの垂直線および水平画素が、プ ログラム可能のDTOの設定による必要性に応じて統合される。フリッカ低減乃 至伸縮に影響する荷重係数を容易に改変する能力は、非インターレース・データ からインタレース・データを柔軟な態様で発生させる簡易化した方法を提供する 。 本発明の他の特徴および利点は、以下の好適な実施例の説明から明らかになろ う。 図面の簡単な説明 図1aおよび1bは、非インターレース表示のフレームおよびインターレース 表示の一対のフィールドをそれぞれ示す線図である。 図2は、本発明の変換装置が発生させた動的係数を用いた非インターレース表 示からインターレース表示への変換を示す線図である。 図3は、本発明の実施例により構成した変換器系統を示すブロック線図である 。 図4は、本発明の実施例による間欠発振器を示すブロック線図である。 図5は、本発明の実施例により構成した変換器を示すブロック線図である。 図6は、データ変換中の種々異なる時点の期間に本発明の諸成分に含まれる説 明用数値の表を順次に示す線図である。 好適実施例の説明 図1aは、非インターレース視覚画像データのフレーム5を描いたものである 。 このデータは、典型的には、図示のフレーム線番号に従ってフレームを順次に走 査する画像要素(画素)の形をとっている。フレーム5が非インターレース様式 からインターレース様式に変換されると、一対のフィールド、すなわち、奇数フ ィールド7と偶数フィールド8とが発生して、図1aに示したフレームを、2フ ィールド、すなわち、図1bに示すように、一方は奇数番号走査線を備え、他方 は偶数番号走査線を備えたフィールドに分離する。 図2は、非インターレース様式からインターレース様式への変換を模式的に描 いたものである。この例では、典型的に3本の線を結合させて、残余のフィール ド走査線が示すように、対応するインターフィールド走査線を形成しているので 、これは特別の場合である。第1奇数走査線の特別な処理は、結び付くべき先行 走査線が存在せず、後続走査線のみが存在する、という事実から派生する。フレ ーム5から奇数フィールド7もしくは偶数フィールド8に到る矢印は、特定の奇 数フィールドもしくは偶数フィールドにおける単一の走査線となる結合を形成す るための、フレーム5の走査線群からの情報の伝達を示すものである。典型的に 、この走査線データの伝達は、先行乃至後続走査線の画素群中の少なくとも一つ の他の画素と結ぶ付くべき走査線全体の各画素に対する特別の荷重もしくは部分 に付した荷重係数によって達成される。この結合もしくは変換の技術はフレーム 5に線順次に適用された場合に、フリッカ効果を低減させる。その荷重係数を適 切に調整することにより、垂直の伸縮も達成される。同様の変換技術が水平方向 に隣接する画素群に画素順次に適用されると、フレーム5に表示される原画像の 水平伸縮も達成される。奇数フィールドの第1画素は、結合を計算すべき先行画 素が存在しないので、特別の取扱いを受けることになる。 図3は、本発明の実施例による視覚表示データ変換器10のブロック線図であ る。データ変換器10は、水平伸縮器12および垂直伸縮・フリッカ除去成分1 4を備えている。変換器10は、少なくとも50MHzで動作して、少なくとも 800×600画素の入力解像度を維持することができる。変換器10は、水平 伸縮器12からの有効フラグ下流を有する不連続データ流を取入れる。RGBか らYUVへのマトリックス・ダウンサンプラ16が水平伸縮器12と垂直伸縮・ フリッカ除去成分14との間に接続されている。しかしながら、他の実施例では 、まとめて成分20とも呼ぶFIFOメモリ20aとフレーム・バッファ(FB )書戻し器20bとにデータが蓄積される前にRGBからYUVへの変換が行な われる限り、マトリックス・ダウンサンプラ16は、水平伸縮器12の上流もし くは垂直伸縮・フリッカ除去成分14の下流に配置されている。 20bの書戻し器部分は20b部分のフレームバッファに伝達原案を毎秒約2 7MBで供給する。この目的のために、成分20のFIFOメモリ20aは、説 明用実施例では、32ワードの長さにしてある。成分20はビデオ・エンコーダ ・パイプ22に適切に伸縮させるとともにフリッカを低減させたデータを読出し て複合ビデオ信号に変換させ、その信号をインタレース表示モニタ32に出力す る。表示モニタ32に対するインタレース・データを適切にアドレスするために 、奇偶フィールド・アドレス発生器34が垂直伸縮・フリッカ除去成分14に接 続されている。この接続により、アドレス発生器34は、同期化入力36を受信 した後の適切な時点で、異なったメモリ位置に、伸縮させたフィールドを書込ま せることができる。 このデータ変換過程の実施にあたり、変換器10は、ランダム・アクセス・メ モリDA変換器(RAMDAC)インタフェース30からの3本の8ビット流中 のRGB(赤、緑および青)データを受信する。RAMDACインタフェース3 0は、変換器10が配置されている系統の他の成分から48ビットの帰還データ 流を受信する。RAMDACインタフェース30は、各8ビットデータ流がそれ ぞれ赤、緑および青(RGB)のデータに対応する3本の8ビット・データ流に 、その48ビット帰還データ流を乗算する。RAMDACインタフェース30は 、経験した任意の同期化遅延の補償も行ない、同期化極性を変化させて常に正に なるようにする。水平伸縮器12はRAMDAC30からのRGBデータを受信 し、8ビット・データ流のそれぞれを3本の同一通路区域を介して送出するが、 同一の各データ通路区域については以下に説明する。 図4は、本発明の実施例によって構成された間欠発振器(DTO)50のブロ ック線図である。DTO50は、水平伸縮器12が行なう水平伸縮動作、および 、垂直伸縮・フリッカ除去成分14が行なう垂直伸縮・フリッカ除去動作の両方 に用いる動的係数を作製する。DTO50は、図3の各成分12,14内に設置 し、もしくは、分離した個別の成分として設置することができる。DTO50が 作製する動的係数は、所望の伸縮乃至フリッカ除去の品質を達成するために、R GBもしくはYUVのような入来画素データを乗算する数値である。 DTO50の動作は、水平伸縮器12に入来した画素群に適用されたときと、 垂直伸縮・フリッカ除去成分14に入来した画素群の走査線に適用されたときと でよく似ているので、その一方の動作だけを詳細に説明する。便宜のために、D TO50の動作は、両方とも動的係数を調整するこによって達成されるので、垂 直伸縮・フリッカ除去成分14が行なうフリッカ除去および伸縮の動作と連合し て説明される。 表示のために変換器10によりインタレースしたモニタ様式に変換されるべき 画像の走査線群は、成分14内に位置するDTO50を介して処理される。DT O50は、画像における全走査線の画素データを蓄積するためのDTO蓄積要素 54、例えば線蓄積レジスタにデータの走査線を通過させて、フリッカ効果に対 する補償を施したときに、全線を同時にアドレスし得るようにするMUX52を 備えている。DTO蓄積要素54は、個々の画素がアドレスされるので、水平伸 縮器12と連合して使用される場合には、単一のレジスタとすることもできる。 DTO蓄積要素54は、適切なクロック信号に応じ、その内容を加算器56に送 る。増分値(INC)は、そのINCにDTO蓄積要素54の内容を加算する加 算器56に増分発生器58から出力される。 増分値(INC)は、つぎの(式1)によって規定される。 INC=(出力線/入力線)×((WGT+NWGT)/WGT)…(式1) 出力線の本数は、インタレース・モニタがオーバースキャンを考慮に入れて表 示し得る走査線の本数によって決まる。出力線の本数は、通常、入力線の本数よ り少なく設定される。これにより、画像を伸縮させて、テレビジョンCRT上で 全体が見られるようにすることができる。オーバースキャンした領域は、TVビ デオ・エンコーダ22が設定した色で満たされる。INCの値は、オーバースキ ャンあるいはアンダースキャンに備え、垂直伸縮を成し遂げるために出力線値を 改変することによって調整することができる。入力線の本数は、本来、非インタ ーレース・モニタ上の表示のために発生させた走査線の本数で決まる。WGTの 値は荷重領域に等しく、NWGTの値は非荷重領域に等しく、かかる二つの値に より、例えばフリッカ効果を低減した場合に成し遂げる伸縮を超えて付加的伸縮 が達成され得るようにする。 典型的には、3線(もしくは画素)伸縮・荷重は、一連の3数字によって識別 される。例えば、121荷重は、特定走査線より上の走査線の各画素を乗算すべ き係数と特定走査線により下の走査線の各画素を乗算すべき係数との比を表して いる。中央の係数、この場合の2は、注目した特定走査線に組み合わせた係数を 表し、一方、両側の係数1は、上下の走査線リンクに組み合わされいる。この例 では、データの線間に間隙がなく、したがって、荷重領域は1、比荷領域は0、 をそれぞれWGT値およびNWG値とし、走査線間の跳び(比荷重)は存在しな い。141荷重については、1本と半分の走査線が処理され、ついで、半分の走 査線が跳ばされる。したがって、荷重領域は3、非荷重領域は1となろう。 他の関連等式は何本の走査線が跳ばされるべきかを決定し、その決定が他の計 算で用いられる。跳び発生器59は、つぎの(式2)によって管理されるSKI Pの値を計算する。 SKIP=(NWGT/WGT)・・・(式2) 一旦、加算器56が加算動作を行うと、その加算出力和がオーバーフロー57 で評価され、その和が1より大きいか否かを判定する。その和が1より大きくな い場合にはオーバーフロー57は、DTO値信号60をDTO判定器62に送る 。その替わりに、加算器56からの和出力が1より大きい場合には、全数値をキ ャリービットもしくはオーバーフローとして捨て、有効信号64を始める。この オーバーフロー動作の残りは、加算器56によりDTO値60としてDTO判定 器 62に送られる。 上述の説明は、DTO荷重一般を判定する過程を概説したものであるが、この 一般過程を開始させるためには、開始値を開始値発生器68からDTO判定器6 2に挿入しなければならない。この初期段階は、変換過程で考慮すべき先行走査 線(もしくは画素)を有していない画素群の第1走査線(もしくは、水平伸縮動 作を考えた場合の第1画素)の受信を取巻く特別の状態に適合した規則によって 管理される。垂直伸縮・フリッカ除去動作を考えた場合に、第1奇数開始値を発 生させる一つのかかる規則がつぎの(式3)によって規定される。 FIRSTODDLINE=(INC/2)+0.5・・・(式3) これは、水平伸縮の場合に第1画素を発生させるためにDTO判定器62に送 られる値でもある。 第1奇数フィールド全体が発生していて、第1偶数フィールドを始めるべき時 点になると、他の規則が活動を始め、DTO判定器に入力する開始値を発生させ る。その規則は、つぎの(式4)によって規定される。 FIRSTEVEVLINE(INC−SKIP)/2・・・(式4) 121荷重例に戻ると、開始値発生器68は、(式3)で規定する第1奇数開 始値を送出する。非インターレース・フレームの走査線の全本数が、半分に低減 して、奇数フィールドの奇数走査線を表示するとともに、偶数フィールドの偶数 走査線を表示し、さらに全領域が荷重されているので、(式1)および(式2) により、INCが値0.5を有するとともに、SKIPが値0を有する。これら の値および他の例の値は、図6に、便宜上、表にして示してある。図6の表を素 速く参照し得るようにするために、文字と数字との組み合わせが、ある数値の次 に現われて、その数値が表の何れの行、何れの列に現われるかを示すようにする 。INCは121荷重例を通して同じであるから、.5が位置C2に現われる。 SKIPに対する数値もこの例を通して同じであり、その数値は位置C1に示さ れている0である。 (式3)から、FIRSTODDLINEは、121荷重 側を通して.75C3の値を有している。この.75値は、開始値発生器68か らDTO判定器62に送られて、つぎの規則によるDTO荷重信号を発生させる 。 (規則1)オーバーフロー57により発生したキャリービットが存在せず、処 理される画素データの線がインターレース様式用に発生させるべき第1奇数フィ ールド線である場合には、乗算器70(図5)は(INC+2)+.5に等しい DTO荷重値を受信する。 (規則2)オーバーフロー57より発生したキャリービットが存在せず、処理 される画素データの線がインターレース様式用に発生させるべき第1偶数フィー ルド線である場合には、乗算器70は(INC−SKIP)+2に等しいDTO 荷重値を受信する。 (規則3)処理される現下の線が奇数フィールドの第1走査線もしくは偶数フ ィールドの第1走査線ではなく、オーバーフロー信号が発生していない場合には 、乗算器70は、INCに等しいDTO荷重値を供給される。おそらく、乗算器 70は、同じ値を受信することはできるが、有効信号64が送信されていないの で、乗算を行うきっかけが与えられない。 (規則4)オーバーフロー信号が発生している場合には、DTO判定器62は 、つぎの評価を行う。 DTO値60−SKIPが正である場合にはDTO MUX52=DTO値− SKIP、そうでない場合には、DTO MUX52=DTO値60。そのうえ に、オーバーフロー信号の受信に際し、乗算器70は、DTO荷重値=INC値 60を発送され、乗算器72はDTO荷重値=INC−DTOWを受信する。 上述の諸規則および諸条件が、任意の所定時点におけるDTO荷重66の値が 幾らであるかを決める。DTO荷重66の値が、かかる規則および条件によって 屡々変わるので、その荷重係数は動的であると考えられている。画素係数を用い る他のフリッカ除去・伸縮アルゴリズムとは異なり、本発明はかかる規則および 条件を用いてかかる荷重を動的に調整する。 再び121荷重例を参照するに、初期条件が唯一のすでに確立している値であ るので、キャリービットは発生していない。したがって、DTO判定器62は、 DTO荷重66に値.75を送出する。この値.75は乗算器70に転送される 。(垂直伸縮・フリッカ除去成分14乃至水平伸縮器12を示した図5を参照) 乗算器70は、マトリックス・ダウンサンプラ16やRAMDACインターフェ ー ス30のような画素データ源76から到来する第1入力走査線データの各画素に .75を乗算し、その結果を加算器78に送る。MUX80は蓄積要素82から の内容を通過させるが、この例で処理されているのは第1線であるので、この時 点では蓄積要素82には内容が存在しない。したがって、加算器78は、画素デ ータ源76から到来したデータを0に加算して、その値を蓄積要素82に蓄積す る。 次のクロック周期(図6の列B)では、DTO50の加算器56は、INCを DTO蓄積要素の内容に加算する。(DTO蓄積要素54の内容は、直前のクロ ック周期に、DTO判定器62から送られた。75として確立されている。)こ の121荷重例におけるINCは、一貫して.5C2であるので、加算器56が 発生させた和出力は1.25である。オーバーフロー57は、有効信号64を始 める1B7のキャリービットを送って、加算器56の出力和を1だけ低減させる ので、DTO値60は.25B6となる。DTO判定器62は、以上に概説した 規則および条件に従ってDTO荷重66を出力する。特に、DTO荷重66は、 この場合、.25B10−11に等しい.25を差し引いた.5に等しいDTO 値60を差し引いたINCに等しい値を有している。有効信号64が送られてい るので、乗算器70および72はともにDTO荷重66を受信する。 乗算器72は、入力データの第2走査線に.25を乗算し、そのデータを加算 器86に送る。加算器86が、その縮小データを蓄積要素82に予め蓄積してあ るデータ(第1走査線を.75倍したもの)に加算するので、その和出力は、第 1線の3/4に第2線の1/4を加えたものに等しくなり、その値は、ついで、 出力レジスタ88B14に蓄積される。 乗算器70は、画像データ源76から送られた入力データの第2走査線に.2 5B10を乗算する。有効信号64が送られているので、MUX80は、加算器 78に零を通過させて、乗算器70の結果に加算する。加算器78からの和出力 は、線蓄積器82に蓄積される。 DTO50は、再度増大し得るので、3線(図6のC列)は活動し得る。DT O蓄積要素54の内容は、最終回ではDTO判定器62がその値をDTO MU X52を介して送出するので、.25となる。加算器58は、.5であるINC を加算して、その和出力を.75にする。これは1より小さいので、キャリービ ットは発生せず、その.75がDTO値60としてDTO判定器62に進められ る。この.75値も、第4クロック周期中にDTO MUX52を介して送出さ れる。このクロック周期中に、DTO判定器62は、規則および条件に従い、. 5に等しいDTO荷重66を発生させる。特に、発生した66は、この121荷 重例では常時.5となるINCに等しい。この.5DTO荷重例66は、乗算器 70に送られて、第3の乗走査線に.5を乗算する。その積出力は、有効信号6 4がMUX80に送られていないので、蓄積要素82の以前の内容に加算される 。したがって、蓄積要素82は、現在.25倍の走査線2と.5倍の走査線3と の和を有しており、次の反復回を始める用意ができている。 加算器56は、DTO蓄積要素54からの.75D8を増分発生器58からの .5D2に加算し、その和は1.25となる。したがって、キャリービットD7 が発生し、DTO値60は、.25D6に等しくなる。規則に従えば、DTO判 定器62は.25D10−11に等しいDTO荷重66を発生させて、両乗算器 72および70に送る。走査線4は、乗算器72で.25を乗算されて、加算器 86で蓄積要素82の内容に加算され、その結果、レジスタ88は、.25倍の 線2と.5倍の線3と.25倍の線4との総和を受信することになる。乗算器7 0は、線4に.25を乗算するので、加算器78は、その際蓄積要素82に蓄積 されているその値に零を加算することができる。キャリービットが発生したとき に発生する有効信号64をMUX80が受信しているので、零が加算される。 反復回5は、先行反復回同様に始まる。その結果は、列Eに示されており、6 番目の後には、.25倍の線4と.5の線5と.25倍の線4と.5倍の線5と .25倍の線6との総和としてF14の位置に表されている走査線が製作される 。これらの反復回は、フレーム5の奇数番線が全部変換されるまで継続する。つ いで、同種の過程が、(式4)の初期のFIRSTEVENLINEを考慮に入 れて再び始まる。しかしながら、以上に概説した各過程に従って、継続処理が達 成される。 141または161の荷重のような種々異なった荷重について図6に示した表 に他の実施例が提示されている。留意すべき点として、141や161のような 異なった荷重は(特別の場合ではない)検討中の走査線に一層多くの強調を与え るためのものである。すなわち、141荷重で線3が計算されている場合には、 図6のD28位置に示されているように、フレーム5からの原線3入力に一層多 くの荷重が与えられる。これは、名称141における数字4で示されており、こ れに反して、走査線3の上下の走査線には、「1」の荷重のみが組み合わされて いる。図6に示すように、以上に検討したD14位置の121荷重例における1 /2のみとは反対に、走査線3が2/3D28に乗算される。線3にはより多く の荷重が与えられるので、D28位置の「p2」および「p4」の前に位置する 係数1/6によって示されるように走査線2および4にはより少ない荷重が与え られる。 かかる諸例のいずれにおいても、以上に検討した規則および条件に基づいて、 種々異なる荷重を発生させることができる。その結果として、入力線に対する出 力線の比(INC)を特定することにより、SKIP値を特定することにより、 INC比を低減させてより多くの垂直伸縮を達成するとともにINCを増大させ てより少ない垂直伸縮を達成することにより、係数を動的に調整することができ る。例えば、82.8荷重においては、以上に検討した121荷重例におけるよ りも多い垂直伸縮が達成される。上述した方法に従えば、検討中の5本の第1走 査線に対し、.4、.8、.2(キャリーとも)、.6および0(キャリーとも )に等しいDTO値60が得られる。これは、今度は、かかる5個の第1画素に 対し、それぞれ、.4、.4、.2、.4および.4に等しいSTO荷重が得ら れる。この例は、かかる荷重が前述の例よりもっと動的に変化するので、荷重係 数(DTO荷重)の動的性格をよく表している。しかしながら、結果の垂直伸縮 が3本の第1走査線を結び付けてインターレース様式の表示用の1本の走査線に し、ついで2だけの走査線を結び付けてインターレース様式の表示用の1本の走 査線にするので、これは極端な例である。その効果は、最終的なインターレース 表示の観視者の多くが望むところより通常は多い2/5の垂直縮小である。した がって、121、141および161の各荷重用の値は、かかる荷重が遥かによ り普通の動作モードであったので、図6には明白に強調されていた。勿論、注目 した特定の線の統合は達成し得ないが、通常好ましいとする値の統合は、上下の 両線のほぼ1/4までを利用している。線統合のより好適な値の幾つかは、1/ 2乃至1/8の領域内にあり、典型的には1/4が最も好適である。水平伸縮が 隣接画素群を用いて達成される場合にも、これらの同じ原理が本当である。3よ り多くの線(もしくは画素)の統合は、当業者には明らかなように、上述の技術 を用いて達成される。 上述したように、同じ間欠発振器(DTO)は、水平伸縮を同様に達成するの に用いられる。水平伸縮は、非インターレースモニタ上に表示するために製作さ れたコンピュータ製グラフィックをインターレース様式に変換する場合に必要で ある。インターレース・モニタによっては、水平伸縮器12における水平伸縮に 用いる分離型DTOによって製作した動的係数を用いて同様に動的な改変が可能 になる。 本発明は、特定の説明用実施例を参照して説明したが、種々の変化や修正を、 発明の範囲から逸脱することなく、かかる説明用実施例に施し得ることは、当業 者には理解されよう。

Claims (1)

  1. 【特許請求の範囲】 1.非インターレース様式で受信した入力画素値を調整する動的修正荷重係数を 形成する間欠発振器(DTO)、動的に修正した荷重係数を入力画素値に乗算 して改変画素値を形成する乗算器、および、改変画素値を相加してインターレ ース様式表示用の出力画素値を形成する加算器を備えて、インターレースした モニタ表示用に非インターレース視覚表示データをインターレース視覚データ に変換するのに用いる画像変換装置。 2.修正値を形成するDTO判定器、増分値を発生させる増分発生器、および、 増分値を修正値に加算して第1合計値を形成するDTO加算器をDTOが備え 、DTO判定器が、第1合計値に基づき、動的修正荷重係数を形成する請求項 1記載の画像変換装置。 3.DTO加算器により発生した合計値が正規化すると1より小さいか否かを判 定するオーバーフロー判定器をさらに備えて、1より小さい場合には第1合計 値をDTO判定器に供給する請求項2記載の画像変換装置。 4.前記オーバーフロー判定器から第1合計値を受信した際に、増分値に等しい 動的荷重係数を形成するための手段をDTO判定器が備えた請求項3記載の画 像変換装置。 5.第1合計値が1より大きいか1に等しい場合に、有効信号を発生させて、第 1合計値より小さい部分をDTO判定器に送る有効信号発生器をオーバーフロ 判定器がさらに備えた請求項4記載の画像変換装置。 6.DTO判定器に提供する跳び値を発生させる跳び値発生器をDTOがさらに 備え、新たな修正値が正の場合に、第1合計値から跳び値を差し引いた部分で 決まる新たな修正値に前記修正値を等しくする手段をDTO判定器が備え、第 1合計値の1より小さい部分を差し引いた増分値に等しい動的荷重係数をDT O判定器が形成する請求項5記載の画像変換装置。 7.第1合計値の1より小さい部分を差し引いた増分値に等しい動的荷重係数を 判定するDTO判定器をDTOがさらに備えた請求項6記載の画像変換装置。 8.入力画素値が、少なくとも一つの他の画素に水平に隣接した画素群の個別の 画素データを備え、当該画像変換装置が、前記水平に隣接した画素群の値を水 平に増減させる水平伸縮器を備えた請求項1記載の画像変換装置。 9.入力画素値が複数の個別の画素を有する走査線を備え、走査線の個別の画素 群の一つが他の走査線の少なくとも一つの他の個別の画素に垂直に隣接し、当 該画素変換装置が、垂直に隣接した画素群を垂直に伸縮するフィリッカ除去・ 垂直伸縮器を備えた請求項1記載の画像変換装置。 10.入力画素値が複数の個別の画素を有する走査線を備え、走査線の個別の画素 群の一つが他の走査線の少なくとも一つの他の個別の画素に垂直に隣接し、当 該画素変換装置が、垂直に隣接した画素群を垂直に伸縮するフィリッカ除去・ 垂直伸縮器を備えた請求項1記載の画像変換装置。 11.非インターレース様式で受信した入力画素値を形成し、さらに、前記出力画 素値を表示する各過程を備えて、インターレースしたモニタ表示用に非インタ レース視覚表示データをインターレース視覚表示データに変換する画像変換方 法。 12.非インターレース画素データに水平伸縮動作を施す水平伸縮器、および、前 記非インターレース画素データに垂直伸縮動作を施してフリッカを低減させる 垂直伸縮器を備えるとともに、前記伸縮器のそれぞれが前記伸縮動作のそれぞ れにおいて、画素データに印加する荷重値を動的に変化させる動的係数発生器 を備えて、インターレース・モニタ表示用に非インターレース画素データをイ ンターレース画素データに変換するためのビデオ・グラフィック制御器。
JP52578799A 1997-11-12 1998-10-19 動的係数荷重による縮小およびフリッカ低減の方法および装置 Expired - Fee Related JP4237272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/968,372 1997-11-12
US08/968,372 US6061094A (en) 1997-11-12 1997-11-12 Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
PCT/IB1998/001640 WO1999025118A2 (en) 1997-11-12 1998-10-19 Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting

Publications (2)

Publication Number Publication Date
JP2001508271A true JP2001508271A (ja) 2001-06-19
JP4237272B2 JP4237272B2 (ja) 2009-03-11

Family

ID=25514183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52578799A Expired - Fee Related JP4237272B2 (ja) 1997-11-12 1998-10-19 動的係数荷重による縮小およびフリッカ低減の方法および装置

Country Status (8)

Country Link
US (1) US6061094A (ja)
EP (1) EP0951777B1 (ja)
JP (1) JP4237272B2 (ja)
KR (1) KR100549977B1 (ja)
CN (1) CN1225113C (ja)
DE (1) DE69839039T2 (ja)
TW (1) TW401692B (ja)
WO (1) WO1999025118A2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281873B1 (en) * 1997-10-09 2001-08-28 Fairchild Semiconductor Corporation Video line rate vertical scaler
US6320619B1 (en) * 1997-12-11 2001-11-20 Intel Corporation Flicker filter circuit
US6281933B1 (en) * 1997-12-11 2001-08-28 Chrontel, Inc. Images in interlaced formats: a novel method of scan conversion for video imaging systems
JP3681528B2 (ja) * 1997-12-22 2005-08-10 株式会社ルネサステクノロジ グラフィックプロセッサ及びデータ処理システム
US6348929B1 (en) * 1998-01-16 2002-02-19 Intel Corporation Scaling algorithm and architecture for integer scaling in video
US6346970B1 (en) * 1998-08-12 2002-02-12 Focus Enhancements, Inc. Two-dimensional adjustable flicker filter
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6608630B1 (en) 1998-11-09 2003-08-19 Broadcom Corporation Graphics display system with line buffer control scheme
US6249617B1 (en) * 1998-11-16 2001-06-19 Winbond Electronics, Corp. Video encounter having an integrated scaling mechanism
US6552749B1 (en) 1999-01-29 2003-04-22 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
FR2797979B1 (fr) * 1999-08-24 2002-05-24 St Microelectronics Sa Procede et systeme de filtrage anti-scintillement
US6563544B1 (en) * 1999-09-10 2003-05-13 Intel Corporation Combined vertical filter for graphic displays
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
KR100311480B1 (ko) * 1999-10-12 2001-10-18 구자홍 영상 포맷 변환 장치
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US7136110B2 (en) * 2000-06-14 2006-11-14 Canon Kabushiki Kaisha Image signal processing apparatus
KR100361579B1 (ko) * 2000-07-12 2002-11-18 아남반도체 주식회사 이미지 스케일러의 화질보정장치 및 화질보정방법
US6794242B1 (en) * 2000-09-29 2004-09-21 Infineon Technologies Ag Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts
US6870543B1 (en) * 2001-06-06 2005-03-22 Microsoft Corporation Reducing fill and improving quality of interlaced displays using multi-sampling
US6912012B2 (en) * 2001-07-20 2005-06-28 Texas Instruments Incorporated Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal
US6678003B2 (en) * 2002-05-21 2004-01-13 Alcon, Inc. Image deinterlacing system for removing motion artifacts and associated methods
US7034887B2 (en) * 2002-07-15 2006-04-25 Seiko Epson Corporation Method and apparatus for flicker filtering interlaced display data
US20040122413A1 (en) * 2002-12-23 2004-06-24 Kimberly-Clark Worldwide, Inc. Absorbent article having shaped front and back ears
US7589788B1 (en) 2003-02-28 2009-09-15 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
US7116374B2 (en) * 2003-08-26 2006-10-03 Koplar Interactive Systems International, L.L.C. Method and system for enhanced modulation of video signals
US8063916B2 (en) 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US20080284793A1 (en) * 2004-04-15 2008-11-20 Young Wayne D Hue and saturation control module
US7664175B1 (en) * 2004-06-16 2010-02-16 Koplar Interactive Systems International, L.L.C. Mark-based content modulation and detection
US7839454B2 (en) * 2004-12-13 2010-11-23 Broadcom Corporation Post-processor design supporting non-flickering interlaced display
EP1825457B1 (en) 2004-12-15 2009-08-12 THOMSON Licensing Method and apparatus for processing video image signals
US7941001B1 (en) * 2005-12-05 2011-05-10 Marvell International Ltd. Multi-purpose scaler
JP4909779B2 (ja) * 2006-04-17 2012-04-04 パナソニック株式会社 画像データ転送方法、画像処理装置、及び撮像システム
CN100512373C (zh) * 2007-02-13 2009-07-08 华为技术有限公司 一种隔行显示防闪烁方法及装置
US8798133B2 (en) * 2007-11-29 2014-08-05 Koplar Interactive Systems International L.L.C. Dual channel encoding and detection
CN111131718B (zh) * 2019-07-16 2021-05-14 深圳市艾为智能有限公司 一种具有led闪烁补偿功能的多重曝光图像融合方法和系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2578859B2 (ja) * 1987-12-25 1997-02-05 日本電気株式会社 テレビジョン信号方式変換装置
FI81232C (fi) * 1988-12-09 1990-09-10 Salora Oy Foerfarande att aendra en visfrekvens av en videosignal.
US5019904A (en) * 1989-12-04 1991-05-28 Campbell Jack J Scan converter with adaptive vertical filter for single bit computer graphics systems
EP0575862B1 (en) * 1992-06-22 1998-04-29 THOMSON multimedia Method and apparatus for adaptive interpolation
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5646696A (en) * 1992-12-23 1997-07-08 Intel Corporation Continuously changing image scaling performed by incremented pixel interpolation
KR970009469B1 (ko) * 1993-06-05 1997-06-13 삼성전자 주식회사 더블스무딩(Double Smoothing) 기능을 갖는 비월/순차주사변환장치 및 그 방법
JP2579886B2 (ja) * 1993-10-29 1997-02-12 株式会社マキエンタープライズ パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法
KR0123919B1 (ko) * 1994-02-17 1997-11-26 구자홍 엔코더의 플리커 감소장치
US5510843A (en) * 1994-09-30 1996-04-23 Cirrus Logic, Inc. Flicker reduction and size adjustment for video controller with interlaced video output
FI952524A (fi) * 1995-05-24 1996-11-25 Skyvision Oy Foerfarande foer begraensning av TV-bilden flimmer
DE69633586T2 (de) * 1995-06-30 2005-12-01 Mitsubishi Denki K.K. Einrichtung zur Abtastumsetzung mit verbesserter vertikaler Auflösung und Vorrichtung zur Flimmerreduzierung
WO1997014247A1 (en) * 1995-10-13 1997-04-17 Apple Computer, Inc. Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor
US5905536A (en) * 1997-06-05 1999-05-18 Focus Enhancements, Inc. Video signal converter utilizing a subcarrier-based encoder

Also Published As

Publication number Publication date
WO1999025118A3 (en) 1999-07-22
DE69839039T2 (de) 2009-01-22
EP0951777A2 (en) 1999-10-27
CN1250570A (zh) 2000-04-12
WO1999025118A2 (en) 1999-05-20
DE69839039D1 (de) 2008-03-13
EP0951777B1 (en) 2008-01-23
KR20000070088A (ko) 2000-11-25
US6061094A (en) 2000-05-09
CN1225113C (zh) 2005-10-26
JP4237272B2 (ja) 2009-03-11
KR100549977B1 (ko) 2006-02-08
TW401692B (en) 2000-08-11

Similar Documents

Publication Publication Date Title
JP4237272B2 (ja) 動的係数荷重による縮小およびフリッカ低減の方法および装置
US5587928A (en) Computer teleconferencing method and apparatus
US5475438A (en) Five field motion detector for a TV scan line doubler
US6166772A (en) Method and apparatus for display of interlaced images on non-interlaced display
US6028589A (en) Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor
JPH04157886A (ja) 映像信号処理回路
JPH0435297A (ja) 制御信号伸張装置
US6259480B1 (en) Sequential scanning converter
JP2007264465A (ja) 映像信号処理回路
JP4470323B2 (ja) 画像変換装置および方法
MXPA96003752A (es) Aparato que usa tablas de control de memoriarelacionadas con el procesamiento de graficos devideo para receptores de television
JP2002500479A (ja) ネットワーク・アプリケーション・データを表示するテレビジョン・システムにおいて実現されるフリッカ・フィルタ及びインタレーサ
US20060050176A1 (en) De-interlace method and method for generating de-interlace algorithm
EP1560427B1 (en) Method and system for minimizing both on-chip memory size and peak dram bandwitch requirements for multifield deinterlacers
JPH08149387A (ja) 動き情報表示装置
JP3075505B2 (ja) 表示制御装置及びその制御方法
JPS5985185A (ja) テレビジヨン受信装置
JP3449950B2 (ja) 映像信号規格変換装置
JP2003032636A (ja) 動き補償を用いた主走査変換装置及び主走査変換方法
JP2910872B2 (ja) アスペクト比可変テレビジョン受像機
JPH09116832A (ja) 画像調整装置
KR20020054933A (ko) 액티브 크기를 가변시킬 수 있는 영상 처리 장치 및 그의액티브 크기 가변 방법
KR920008628B1 (ko) 영상신호의 라인간 보간신호 발생방법 및 회로
KR0169621B1 (ko) 동작 적응형 수직 신장장치 및 방법
JPH05115057A (ja) 映像信号変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees