KR20000070088A - 동적 계수 가중 처리하여 스케일링 및 플리커를 감소시키기 위한 방법 및 장치 - Google Patents

동적 계수 가중 처리하여 스케일링 및 플리커를 감소시키기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20000070088A
KR20000070088A KR1019997006309A KR19997006309A KR20000070088A KR 20000070088 A KR20000070088 A KR 20000070088A KR 1019997006309 A KR1019997006309 A KR 1019997006309A KR 19997006309 A KR19997006309 A KR 19997006309A KR 20000070088 A KR20000070088 A KR 20000070088A
Authority
KR
South Korea
Prior art keywords
dto
value
scan
interlaced
determiner
Prior art date
Application number
KR1019997006309A
Other languages
English (en)
Other versions
KR100549977B1 (ko
Inventor
미첼 마이에타
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20000070088A publication Critical patent/KR20000070088A/ko
Application granted granted Critical
Publication of KR100549977B1 publication Critical patent/KR100549977B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Abstract

비-비월 주사 이미지 데이터를 비월 주사 이미지 데이터로 변환하기 위한 방법 및 장치를 제공하여, 플리커 효과(flicker effects)를 감소시키면서 동시에 이미지 데이터를 스케일링한다. 프로그램 가능한 이산 시간 오실레이터(discrete time oscillator:DTO)는 플리커를 감소시키고 수직 및 수평 스케일링을 하는데 이용되는 계수들을 동적으로 결정한다. 이러한 두가지 기능이 통합되어, DTO에 의해 생성되는 플리커 필터 계수들을 동적으로 변형시키고, 원하는 수직 스케일링을 고려한다. 동적인 계수들을 사용하여 수평 스케일링을 개별적으로 수행하기 위해 유사한 DTO가 제공된다.

Description

동적 계수 가중 처리하여 스케일링 및 플리커를 감소시키기 위한 방법 및 장치{Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting}
많은 현대의 비디오 디스플레이 장치들은 비-비월 주사 모니터 또는 비월 주사 모니터의 두 종류 중 하나이다. 각각의 예는 컴퓨터 모니터와 텔레비전 모니터이다. 텔레비전 모니터들은 기록된 텔레비전 신호들이나 방송용으로 사용되도록 설계되어 있다. 미국과 일본에서의 NTSC, 유럽에서 많이 사용하는 PAL, 그리고 프랑스에서 SECAM을 포함하는 텔레비전 신호들을 방송하기 위한 전송 표준들이 수십 년간 자리잡고 있다. 아날로그 비디오 테이프 녹화 장치 역시 이러한 전송 표준중의 하나의 표준에 따라 통상 설계되고, 고안되고 지역마다의 전송 표준에 적합하도록 각국에 판매된다. 카메라들 또는 캠코더들과 다른 텔레비전 장치도 이러한 전송 표준에 맞게 사용하도록 만들어진다. 이러한 전송 표준은 업계와 본 기술 분야에 숙련된 사람들에게 잘 알려져 있다. 비록 각각의 전송 표준이 디스플레이 되는 주사선의 수, 작동 주파수 및, 다른 세부적인 사항들에 있어 서로 다르지만, 각각의 표준들은 일정한 특징들을 공유하고 있다. 설명을 위해서, 지금부터는 NTSC 표준 값들에 의한 텔레비전 표준의 어떤 특정 주파수 및 다른 특징들에 관해 설명한다. 본 기술 분야에 숙련된 사람은 상응하는 값들이 다른 텔레비전 전송 표준에 적용되며, 본 발명을 이해하는데 본 명세서에 설명된 원리들을 적용할 수 있음을 알 수 있다. 또한, 비디오 신호를 텔레비전 모니터에 전달하는 것은 전송이라는 개념으로 설명되지만, 이 전송은 전송 선로(wired connection)를 통해서 방송 또는 전달의 개념으로 설명될 수 있다.
본 발명은 일반적으로 비주얼 데이터 변환에 관한 것으로, 특히 비월 주사 모니터에 디스플레이 하기 위해서 비주얼 데이터를 변환할 때 동적 계수(dynamic coefficient)를 사용하여 이미지를 스케일(scale)하고 플리커(flicker)를 감소시키는 비주얼 데이터 변환에 관한 것이다.
도 1a 및 도 1b는 비-비월 주사 디스플레이의 한 프레임과 1쌍의 비월 주사 디스플레이를 각각 설명한 도면.
도 2는 본 발명의 변환기에서 발생하는 동적 계수들을 사용하여 비-비월 주사 디스플레이를 비월 주사 디스플레이로의 변환을 설명하는 도면.
도 3은 본 발명의 실시예에 따라 구성된 변환기 시스템의 블록 다이어그램.
도 4는 본 발명의 실시예에 따른 이산 시간 오실레이터(DTO)의 블록 다이어그램.
도 5는 본 발명의 실시예에 따라 구성된 변환기의 블록 다이어그램.
도 6a 내지 도 6c는 데이터 변환을 통하여 여러 횟수 동안 본 발명의 구성요소들에 포함된 값들을 나타내는 표.
텔레비전 비디오 이미지의 단일 프레임은 각각의 필드가 일련의 주사선들을 포함하고 있는 두 개의 필드로 구성된다. 도 1a에 따르면, 프레임(5)은 연속된 주사선(1,2,3,4,...,524,525)을 포함한다. 주사선들 중에서 특정 주사선, 특 주사선(525)은 특정 텔레비전 표준, 즉 NTSC 표준에 따른다. 도 1b에 설명된 것처럼, 프레임(5)은 홀수 필드(7)와 짝수 필드(8)의 2개의 필드로 이루어져 있다. 홀수 필드(7)는 홀수 라인(1,3,5,....,)과 같은 일련의 주사선으로서 TV 스크린에 디스플레이 되고, 짝수 필드(8)는 홀수 주사선들 사이에 비월 주사되는 일련의 짝수 주사선(2,4,6,..)으로서 TV 스크린에 디스플레이 된다. NTSC 표준에 따르면, 각각의 필드는 프레임(5)을 디스플레이하기 위해 전체 1/30 동안에 1초의 1/60 동안 기록된다. 또한, NTSC 표준은 얼마동안 각각의 주사선이 존재하는 지와, 신호의 전기적 특성들 및 디스플레이에 대해 명시되어있다. 종래의 텔레비전에 있어서 각각의 주사선에 따른 신호는 계속적으로 변화한다. 텔레비전 비디오 신호는 각각의 필드의 각각의 주사선에 대한 정보를 포함하는 아날로그 신호로서 자기 테이프에 기록될 수 있다.
디지털 컴퓨터의 출현은 컴퓨터 모니터의 광범위한 사용을 초래했다. 특히 가정에서 주로 사용되던 초기의 컴퓨터는 출력을 텔레비전 모니터만에만 의존했지만, 컴퓨터가 점점 강력해짐으로 인해, 컴퓨터 모니터라는 더욱 고성능의 디스플레이 장치의 사용이 가능해졌다. 컴퓨터 모니터는, 기존의 텔레비전 모니터와 유사한 점이 많지만, 종래의 텔레비전 모니터에서 가능했던 것보다 더욱 정밀한 전자들을 제어한다. 컴퓨터 모니터는 보다 정밀하게 전자빔의 위치를 지정할 수 있고, 그로 인해, 비월 주사 없이, 한 라인씩, 전체 프레임의 연속적이고 순차적인 주사를 가능하게 한다. 각각의 라인은 다수의 분리된 픽셀(화소)로 구성되어 있다. 비디오 이미지는 일련의 디지털 바이트로서 컴퓨터에 저장되어 있다. 특정 컴퓨터 또는 디스플레이의 성능에 따라, 각각의 픽셀에 대한 정보의 단일 비트만을 포함(흰색과 검은색의 두 가지 색상을 허용)할 수 있거나, 보다 강력한 시스템에 있어서는 각각의 픽셀에 정보의 많은 비트를 포함할 수 있다. 전형적인 고화질의 모니터는 각각의 픽셀에 대해 32비트의 정보를 디스플레이 할 수 있다.
컴퓨터 디스플레이를 위한 다수의 어레이 패턴들이 업계에서 표준으로 사용되어 왔다. 하나의 공통 사이즈는 640x480 픽셀이다(이 사이즈는 VGA의 표준이고, 많은 컴퓨터들이 이러한 디스플레이 해상도로 VGA 모니터 및 그 밖의 모니터들을 지원한다). 다른 공통 사이즈는 320x240(현재 일반적으로 저해상도 또는 작은 이미지 사이즈들에만 고려되는데, 즉 640x480의 1/4), 832x624, 1024x768 등 다수가 있다. 편리상, 다음은 예로서 640x480을 설명하지만, 본 발명의 원리와 기술은 다른 해상도에서도 적용된다.
컴퓨터의 사용이 증가함에 따라 컴퓨터에서 생성되는 이미지 혹은 컴퓨터에서 처리되는 이미지를 디스플레이하기 위하여 표준 텔레비전을 사용하고자 하는 요구가 대두되어왔다. 이는, 특히 텔레비전으로 게임을 즐기고자하는 사람들에 의해 요구되어 왔다. 게임뿐만 아니라, 컴퓨터는 텔레비전으로 이미지들을 보고자하는 요구를 이끄는 인터넷을 통한 통신과 멀티미디어 CD와 같은 정보 처리에 사용되어 왔다. 그러나, 텔레비전 모니터는 컴퓨터 이미지들을 디스플레이 하는데 사용될 때 몇 가지 문제점을 가지고 있다. 두 가지 중대한 문제점은 오버스캔과 플리커이다.
전형적인 텔레비전 전송은 이용 가능한 디스플레이가 스페이스를 오버스캔 하도록 설계되어, 적어도 일부의 엣지를 따라 정보가 손실된다. 컴퓨터 메뉴 또는 다른 정보가 엣지, 즉 주로 윗 부분이지만 경우에 따라 아래 또는 좌·우측 엣지를 따라 디스플레이 되는 경우에 비록 작은 부분의 정보의 손실은 컴퓨터의 사용을 불가능하게 하거나 어렵게 할 수 있다.
비록, 전형적인 NTSC 신호는 각각의 프레임에 대해 525개의 주사선을 가지고 있지만, 이들 중 약 480개만이 전형적인 도시되어있다. 나머지 주사선의 일부는 수직 블랭킹 간격(Vertical blanking interval)의 일부이고, 이는 스캐닝 일렉트로닉스(Scanning electronics)가 스크린의 가장 낮은쪽 코너로부터 반대쪽 높은쪽 코너로 리셋하기 위한 시간을 제공하고, 텔레비전 전송 신호의 어떤 특정 부분을 동기화 하는 시간을 제공한다. 그러나, 나머지 대부분의 주사선들은 계획적인 오버스캔으로 인해 디스플레이 되지 않는다.
기존의 텔레비전이 오버스캔 하도록 설계된 이유가 있다. 텔레비전은 물리적인 스캔 능력, 정확도, 곡률, 마스크 또는 베즐(bezel) 위치, 제조 및, 부품 오차, 부품의 노화에 따라 다양하게 변한다. 이러한 변화를 보상하기 위해서, 일반적인 텔레비전 전송은 전형적인 텔레비전에 디스플레이 될 수 있는 것보다 많은 정보나 수직 주사선들을 포함한다. 게다가, 전형적인 전송은 디스플레이 될 수 있는 것보다 긴 주사선을 포함한다. 최종적으로 디스플레이 되는 비주얼 이미지는 전송되는 이미지의 약 90%정도이다. 결과적으로 거의 모든 텔레비전에 있어서는 각각의 엣지의 정보의 일부가 디스플레이 되지 않지만, 거의 대부분의 텔레비전은 어떤 엣지를 따라 브랭크 부분(blank portion)이 없다. 그러나, 만약 전송된 이미지의 윗 부분이 오버스캔 영역에 있으면, 이것은 전혀 디스플레이 되지 않는다.
플리커는 또한 중요한 문제가 될 수 있다. 일반적으로 디스플레이에서 일초에 40회 이하로 업데이트되는 이미지들은 플리커를 알 수 있다. 연구에 의하면, 1초에 60회(60Hz의 재생 속도) 이상 이미지들이 업데이트되는 경우에, 대부분의 사람들은 플리커를 알아차릴 수 없다고 한다. 비월 주사에 있어서, 우선, 모든 홀수 라인들이 위에서부터 아래까지 스캔되고, 짝수 라인들은 건너뛰게 된다. 수직 방향으로 다시 스캔한 후에, 제 1 스캔에서 모든 짝수 라인들이 위에서부터 아래로 스캔된다. NTSC 표준에 따르면, 각각의 필드의 수직 재생 속도는 60Hz이고, 결과적으로, 30Hz의 프레임 재생 속도를 얻는다. 각 주사선이 30Hz의 재생 속도로 업데이트된다는 것을 아는 것은 중요하다. PAL 및 SECAM 표준에서는 심지어 보다 느린 50Hz와 25Hz 이다.
게다가, 높은 수직 컨트라스트(Contrast)를 갖는 이미지들은 비월 주사 텔레비전에 디스플레이 될 때 현저하게 플리커를 야기하는 경향이 있다. 이것의 예로는 폭이 좁은 수평 라인인 경우이고, 종종 숫자표(a table of numbers)에서 알 수 있다. 만약, 디스플레이 되는 라인이 텔레비전의 하나의 주사선을 따라 우연히 분리된다면, 이는 1초의 매 30번째에 단지 1번(only once every 30thof a second)나타날 것이다. 만약, 동일한 라인이 약간 넓어서 홀수 주사선 및 이웃한 짝수 주사선을 따라 분리된다면, 각각의 라인은 번갈아 디스플레이 되어, 결과적으로 그 라인은 1초의 매 60번째에 디스플레이(그러나, 미세하게 위아래로 이동) 될 것이다.
가장 자연스러운 이미지들(경치나, 사람 등)은 급격한 수직 컨트라스트를 가지고 있지 않는데, 즉 이웃한 수평 라인들 사이에서 세기의 차이가 크지 않다. 그 결과, TV에 대해 60Hz 재생 속도를 가지며, 이 때문에 최소 플리커를 일으킨다. 그러나, 컴퓨터가 생성하는 그래픽스는 큰 세기의 수직 컨트라스트(즉, 흰 배경에 단일 픽셀의 검은색 수평 라인)를 가질 수 있다. 각각의 라인이 30Hz의 재생 속도로 업데이트되기 때문에, 라인은 현저하게 플리커 한다.
전체적으로, 이러한 단점은 일반적으로 기존의 방송 텔레비전에서 중요하지 않다. 기존의 텔레비전 이미지에 있어서, 일반적인 소스는 카메라에 의해 포착되는 자연스러운 장면이다. 오버스캔에 관해서, 만약, 엣지들의 일부가 보이지 않는다면, 미세하게 줌-인 또는 줌-아웃에 비교할 때, 시계의 결과(field-of-view issue)로서 간단히 인식된다. 플리커에 대해서, 테이블 탑(table top)과 같은 높은 수직 컨트라스트의 물체는 단 하나의 스캔 폭이 될 수 없다. 어떤 자연스러운 물체들은 매우 선명한 라인들을 포함하는데, 때로는 의류나 펜스에서 발견된다. 따라서, 텔레비전 뉴스 캐스터들은 최종 전송 시에 두드러지게 플리커 효과가 나타날 수 있기 때문에 격자 무늬들이나 폭이 좁은 수평 줄들이 있는 옷들을 피해야 한다.
텔레비전에 컴퓨터 이미지들을 디스플레이 할 때 오버스캔 문제를 처리하기 위해서 몇 가지 기술들이 사용되고 있지만, 이러한 기술들 중 어떠한 것도 모든 문제를 해결하지 못한다. 이미지의 사이즈를 바꾸기 위해서 과거에는 컨벌루션(convolution)이 사용되었다. 또한, 컨벌루션은 비월 주사와 비-비월 주사 이미지들 사이를 변환하는데 사용되어 왔다. 과거에 이용된 다양한 컨벌루션들은 너무 비싸거나 충분히 강력하지 못하기 때문에 현재 이용되지 않는다. 현재의 해결책은 다음과 같다:
1)내용을 재작성: 하나의 간단한 해결책은 예를 들어 640x480 픽셀처럼 관련된 컴퓨터 이미지 사이즈보다 적은 내용 또는 이미지를 재작성 하는 것이다. 그러나, 이는 상당한 작업을 필요로 하고, 전부는 아니지만, 컴퓨터 프로그램들은 재기록 되어야 한다. 컴퓨터 또는 텔레비전 디스플레이에 사용될 수 있는 컴퓨터 타이틀들에 있어서, 다양한 버전들의 프로그램들을 필요로 한데, 이는 필연적으로 판매나 재고 관리의 어려움과 같은 문제를 야기하고, 소비자들이 두 가지를 동시에 원할 때 한가지나 다른 것을 선택하도록 강요한다.
2)픽셀/라인 감소에 의한 이미지 축소: 이러한 간단한 기술은 이미지를 스케일하기 위해 'n'개의 라인들 중에서 하나의 라인 또는 'n'개의 픽셀들 중에서 하나의 픽셀을 감소한다. 예를 들면, 이미지를 2/3로 스케일하기 위해서 3픽셀들 중에서 하나의 픽셀을 축소한다. 불행하게도, 이러한 간단한 알고리즘은 고화질의 이미지들을 얻지 못한다. 이 기술이 사용된다면, 소스 이미지내의 하나의 픽셀 폭의 수평 또는 수직 라인이 부주의로 출력 이미지에서 완전히 지워질 수 있다.
3)쌍-1차 보간(bi-linear interpolation): 이 기술은 하나의 출력 픽셀을 만들기 위해 가장 가까운 두 픽셀들 사이의 가중치 평균을 사용한다. 이것은 일반적으로 양질의 이미지를 얻을 수 있는 가격 면에서 효과적인 기술이다.
4)멀티플 탭 유한 임펄스 응답(FIR) 필터들(multiple tap impulse response filters): 이 기술은 수평 및 수직 크기 조절을 위해 다수의 탭(65개 탭까지) 필터들을 사용한다. 이것은 매우 좋은 이미지를 얻을 수 있지만 복잡하고 비싼 하드웨어를 필요로 한다.
플리커의 문제는 초기 이미지 디스플레이 계획안들에 의해 제한적으로 처리되었다. 그러나, 이러한 계획안의 어떠한 것도 소비자들이 지금 컴퓨터 이미지들을 볼 때 기대하는 고화질의 이미지를 제공하지는 못했다. 현존하는 해결책은 다음과 같다:
1)하나의 필드만을 디스플레이 : 이 기술은 60Hz에서 프레임의 하나의 필드만을 디스플레이 한다(다른 필드는 스캔되지 않으며 검은 상태다). 그러나, 결과적으로 얻어지는 모든 다른 라인이 미씽(블랙)되는 것처럼 훨씬 낮은 해상도로 된다.
2) 3 라인 컨벌루션: 이 기술은 3개의 이웃하는 수직 픽셀들을 평균 처리하여 수평 라인들 사이의 컨트라스트를 감소시킴으로써 플리커를 감소시킨다. 일반적으로, 비월 주사 라인('p')에 대해서는 새로운 픽셀 세기('n')가 다음 식으로 주어진다.:
n=(1/4)*(p-1)+(1/2)*(p)+(1/4)*(p+1)
여기서, (p-1)은 위의 라인이고, (p+1)은 아래의 라인이다. 이 기술은 상당히 효과적이고, 수용 가능한 수준까지 플리커를 감소시킨다. 제 1 홀수 주사선의 계산은 단지 2 라인만을 조합하는 특별한 경우이다.
3) 2 라인 컨벌루션: 이 기술은 두개의 이웃한 수직 픽셀들을 평균 처리하여 두개의 수평 라인들 사이의 컨트라스트를 감소시킴으로써 플리커를 감소시킨다.(도 4 참조) 일반적으로, 비월 주사 라인 'p'에 대해서는 새로운 픽셀 세기('n')가 다음 식으로 주어진다.:
n=(1/2)*p+(1/2)*(p+1)
이 기술은 3 라인 컨벌루션만큼 효과적이지는 않다.
보다 중요한 것은, 이러한 플리커 방지 해결책들이 픽셀 세기를 변경하는데 사용하는 가중 계수들을 조정해야 할 때 만족스럽지 않다. 그러나, 위에서 언급한 해결책들의 미비한 점으로 인하여 플리커 감소 회로 및/또는 소프트웨어가 필요하게 된다. 이것은 텔레비전에서 작성된 비디오 내용을 사전 검토하는 공통 작업과 결부되어 가정이나 사무실에서 비디오 내용을 작성하는데 있어서 개인용 컴퓨터들의 사용이 증가하기 때문에 특히 사실로 입증된다. 플리커를 감소시킨 좋은 화질을 성취하기 위해서, 전형적으로 3개 또는 그 이상의 주사선들을 포함하여, 이미지를 스케일링하기 때문에, 이미지는 텔레비전 스크린에 전체 디스플레이 될 수 있으며, 고가의 장비가 필요하다.
비월 주사 디스플레이에 디스플레이 하기 위해 비-비월 주사 이미지를 유연하게 변환하기 위하여, 빠르고, 효과적이고, 상대적으로 비싸지 않는 방법이 요구되고 있다. 본 발명은 수직 및 수평 스케일링뿐만 아니라 컴퓨터에서 작성된 텍스트 및 그래픽스의 플리커를 감소시킴으로써 상술한 내용과 다른 필요성을 만족시킨다. 프로그램 가능한 이산 시간 오실레이터(DTO)가 플리커를 감소시키기 위해 사용되는 계수들을 동적으로 결정하고, 필요한 수직 및 수평 스케일링을 수행하기 위해 사용된다. 프로그램 가능한 DTO는 DTO에의해 발생되는 플리커 필터 계수가 수직 스케일링 요소들을 고려하여 동적으로 변경되도록 하고, 수평 스케일링 요소들을 발생하는 프로그램 가능한 DTO는 또한 동적으로 변경 될 수 있다.
일반적으로, 수직 방향(픽셀x픽셀당)으로 이웃한 라인들 중 3라인 통합과 수평 방향으로 3픽셀 통합이 제공된다. 그러나, 프로그램 가능한 DTO의 설정에 따라 요구될때는 더 많은 수직 라인들과 수평 픽셀들이 통합된다. 프로그램 가능한 DTO는 주사선들 또는 픽셀들을 통합하는 가중치로서 사용되는 계수들을 결정하는데 사용된다. 플리커를 감소 및/또는 스케일링에 기여하는 계수들을 용이하게 변경하는 능력은 유연한 방법으로 비-비월 주사 데이터로부터 비월 주사 이미지를 생성하는 간단한 방법을 제공한다.
본 발명의 다른 특징들 및 장점들은 아래에 양호한 실시예의 설명으로부터 명백하게 알 수 있다.
도 1a는 비-비월 주사 비주얼 이미지 데이터의 프레임(5)을 도시한다. 이 데이터는 도면에서 도시된 프레임 라인 수에 따라 프레임(5)을 가로질러 순차적으로 스캔하는 화소들(픽셀들)의 형태를 취한다. 프레임(5)이 비-비월 주사 형식에서 비월 주사 형식으로 변화될 때, 홀수 필드(7) 및 짝수 필드(8)의 한 쌍의 필드가 생성되어, 도 1a에 도시된 프레임이 두 개의 필드로 분리되는데, 도 1b에 도시된 것처럼, 한 필드는 홀수 주사선을 가지며, 다른 필드는 짝수 주사선을 갖는다. 두 개의 필드로 분리되는데,
도 2는 비-비월 주사 형식에서 비월 주사 형식으로의 변환을 설명한다. 도 2의 예에 있어서, 프레임(5)으로부터의 처음 두 개의 주사선들은 제 1 홀수 필드 주사선을 발생시키기 위해서 조합된다. 이는 특별한 경우로서, 그 이유는 본 예에서 전형적으로 3개의 주사선들이 결합되어, 나머지 필드 라인들에 의해 표시된 것처럼, 상응하는 비월 주사 필드 라인을 형성하기 때문이다. 제 1 홀수 주사선의 특별한 처리는 선행하는 주사선이 없고, 결합할 후속 주사선만 있는 사실로부터 얻어진다. 프레임(5)으로부터 홀수 필드(7) 또는 짝수 필드(8)로의 화살표들은 특정 홀수 또는 짝수 필드에서 하나의 라인을 만들기 위한 결합을 형성하기 위해서 프레임(5)의 라인들로부터 약간의 정보가 전달됨을 나타낸다. 일반적으로, 이러한 주사선 데이터의 전달은 선행 및/또는 후속 주사선들의 픽셀들 중의 적어도 한 픽셀과 결합되는 하나의 완전한 주사선의 각각의 픽셀에 대한 특정 가중치 또는 특정 부분을 나타내는 가중치 계수에 따라 이루어진다. 이러한 조합 또는 변환 기술은 프레임(5)에 한 라인씩 적용될 때 플리커 효과를 감소시킨다. 가중치 계수를 적절하게 조정함으로써, 수직 스케일링이 또한 이루어질 수 있다. 유사한 변환 기술은 프레임(5)에 디스플레이되는 원래 이미지의 수평 스케일링을 이루기 위해서 수평 방향으로 서로 이웃하는 픽셀들에 한 픽셀씩 적용된다. 홀수 필드의 제 1 픽셀은 조합을 계산하기 위하여 선행하는 픽셀이 없기 때문에 특별한 처리를 받는다.
도3은 본 발명의 실시예에 따른 비주얼 디스플레이 데이터 변환기(10)의 블록 다이어그램이다. 데이터 변환기(10)는 수평 스케일러(scaler)(12)와 수직 스케일러(14) 및 플리커 방지 컴포넌트(14)를 포함한다. 데이터 변환기(10)는 적어도 800x600 픽셀들의 입력 해상도를 지원하기 위해 적어도 50MHz 클럭을 실행할 수 있다. 변환기(10)는 수평 스케일러(12)로부터 유효한 플래그 다운스트림(valid flag downstream)을 갖는 불연속 데이터 흐름을 포함한다. RGB-YUV 매트릭스 다운 샘플러(16)는 수평 스케일러(12)와 수직 스케일러 및 플리커 방지 컴포넌트(14) 사이에 연결되어 있다. 그러나, 다른 실시예에 있어서, 컴포넌트(20)와 함께 언급되기도 하는 FIFO 메모리(20a) 및 프레임 버퍼(FB) 기록 백 에이전트(a frame buffer(FB) write back agent) 데이터가 저장되기 이전에 RGB로부터 YUV로의 변환이 수행되는 동안, 매트릭스 다운 샘플러(16)는 수평 스케일러(12)의 업스트림 또는 수직 스케일러 및 플리커 방지 컴포넌트(14)의 다운스트림에 위치한다.
기록 백 에이전트(20b) 부분은 약 27MB/sec로 (20b)부분의 프레임 버퍼에 전달 프로토콜을 실행한다. 이를 위해서, 컴포넌트(20)의 FIFO 메모리(20a)는 전형적인 실시예에서 길이가 32워드이다. 컴포넌트(20)는 비디오 인코더 파이프(22)가 적절하게 스케일되고 플리커가 감소된 데이터를 판독하고, 그 변환 데이터를 비월 주사 디스플레이 모니터(32)에 출력하는 합성 비디오 신호로 변환한다. 디스플레이(32)에 대한 비월 주사 데이터를 적절하게 어드레스하기 위해서, 홀수/짝수 필드 어드레스 발생기(34)는 수직 스케일러 및 플리커 방지 컴포넌트(14)에 연결되어 있다. 이러한 연결은 발생기(34)가 동기 입력(36)을 수신한 이후에 적절한 시간에 여러 메모리 위치들에 스케일된 필드들을 기록하도록 한다.
데이터 변환을 수행하는 과정에 있어서, 변환기(10)는 랜덤 액세스 메모리 디지털-아날로그 변환기(RAMDAC) 인터페이스(30)로부터 3개의 8비트 스트림에서 RGB 데이터(적색, 녹색, 청색)를 받는다. RAMDAC 인터페이스(30)는 변환기(10)가 실행되는 시스템내의 다른 컴포넌트로부터 48-비트 피드백 데이터 스트림을 수신한다. RAMDAC 인터페이스(30)는 각각의 8-비트 데이터 스트림이 적색, 녹색, 청색(RGB)에 각각 대응하는 3개의 8-비트 데이터 스트림에 피드백 데이터 스트림을 다중 송신한다. RAMDAC 인터페이스(30)는 또한 있을 수 있는 동기화 지연을 보상하고, 항상 양수(positive)가 되도록 동기화 극성을 변경한다. 수평 스케일러(12)는 RAMDAC(30)으로부터 RGB 데이터를 수신하고, 아래에 각각 설명되는 3개의 동일한 경로부(path sections)를 통해 8-비트 데이터 스트림들 각각을 전송한다.
도 4는 본 발명의 실시예에 따라 구성된 DTO(50)의 블록 다이어그램이다. DTO(50)는 수평 스케일러(12)에 의해 수행되는 수평 스케일링 동작과 수직 스케일러 및 플리커 방지 컴포넌트(14)에 의해서 수행되는 수직 스케일링 및 플리커 방지 동작 모두에 사용되는 동적 계수들을 작성한다. DTO(50)는 도 3의 컴포넌트(12), (14) 각각에서 실행될 수 있거나, 분리, 이산 컴포넌트로서 실행될 수 있다. DTO(50)에 의해 작성된 동적 계수들은, 요구되는 스케일링 및/또는 플리커 감소를 위해서, RGB 또는 YUV 데이터와 같은 들어오는 픽셀 데이터에 의해 곱해진 값들이다.
DTO(50)의 동작은 수평 스케일러(12)에 들어오는 픽셀들에 적용될 때, 또는 수직 스케일러 및 플리커 방지 컴포넌트(14)에 들어오는 픽셀들의 주사선에 적용될 때 매우 유사하기 때문에, 하나의 동작만을 상세히 설명한다. 편리함을 도모하기 위하여, DTO(50)의 동작은 수직 스케일러 및 플리커 방지 컴포넌트(14)에 의해 수행되는 플리커 방지 동작과 스케일링 동작이 함께 설명되는데, 그 이유는 그들 두 동작은 동적 계수들을 조정함에 의해 이루어지기 때문이다.
변환기(10)에 의해 비월 주사 모니터 형식으로 디스플레이하기 위해 변환될 이미지의 주사선들은 컴포넌트(14)에 위치한 DTO(50)를 통해 처리된다. DTO(50)는, 플리커 효과를 보상할 때 라인 전부를 동시에 어드레스 할 수 있는, 예를 들어, 이미지의 픽셀 데이터의 라인 전부를 저장하기 위한 라인 저장 레지스터와 같은, DTO 저장 소자(54)에 데이터의 주사선들을 통과시키는 MUX(52)를 구비한다. DTO 저장 소자(54)는 개별 픽셀들이 어드레스 되기 때문에 수평 스케일러(12)와 함께 사용될 때 하나의 단일 레지스터가 될 수 있다. DTO 저장 소자(54)는 적당한 클럭 신호에 의해 저장된 내용을 가산기(56)에 보낸다. 인크리먼트 값(INC)은 인크리먼트 발생기(58)로부터 가산기(56)에 출력되고, 그 가산기는 DTO 저장 소자(54)의 내용에 INC를 부가한다.
인크리먼트 값(INC)은 아래 식(1)으로 정의된다:
INC=(출력 라인들/입력 라인들) x ((WGT + NWGT)/WGT) .......(1) 출력 라인들의 수는 비월 주사 모니터가 오버스캔을 고려해서 디스플레이 될 수 있는 라인들의 수에 의해 결정된다. 출력 라인들의 수는 대개 입력 라인들의 수보다 적게 설정된다. 이는 이미지를 스케일링되어 텔레비전 CRT에서 전체를 볼 수 있게 할 수 있다. 오버스캔된 영역은 TV 비디오 인코더(22)에 의해 설정되는 컬러로 채워지게 된다. INC 값은 오버스캔 또는 언더스캔과, 수직 스케링을 하기 위해 출력 라인들의 값을 변경함으로써 조정될 수 있다. 입력 라인들의 수는 비-비월 주사 모니터에 디스플레이 하기 위해 원래 발생하는 라인들의 수에 의해 결정된다. WGT의 값은 가중된 영역과 같고, NWGT는 비-가중된 영여과 같은데, 이들 두 값은 부가적인 스케일링이 예를 들면, 플리커 효과를 감소시킬 때 성취된 것 이상으로 이루어지도록 한다.
일반적으로, 3라인(혹은 픽셀) 스케일링/가중 처리(weighting)는 일련의 3개의 수들에 의해 확인된다. 예를 들어, 1 2 1 가중 처리는 특정 주사선 위의 주사선과 특정 주사선 아래의 주사선에서 각각의 픽셀에 곱해지는 계수들의 비율을 나타낸다. 본 경우에서의 센터 계수인 2는 1이 아래위의 스캔 링크들과 관련되는 동안 특정한 주사선과 관련된 계수를 나타낸다. 본 예에 있어서 데이터의 라인들 사이에는 갭이 없으면, 가중 영역은 1이고, 비-가중 영역은 0이 되고, WGT와 NWGT 값이 있으면, 주사선들은 스킵(Skip)하지 않는다(비-가중). 1 4 1 가중 처리에 있어서, 1과 1/2라인이 처리되고, 나머지 절반의 라인은 스킵(Skip)된다. 따라서, 가중된 영역은 3이 되고, 비-가중된 영역은 1이 된다.
다른 관련된 방정식은 얼마나 많은 라인들이 스킵 되는지를 결정하고, 이러한 결정은 다른 계산에 사용된다. 스킵 발생기(59)는 다음 식(2)에 의해 결정되는 SKIP 값을 계산한다:
SKIP=(NWGT/WGT) .......(2)
가산기(56)가 가산 동작을 수행하면, 그 합계는 합계가 1보다 큰 경우를 결정하는 오버플로우(Overflow)(57)에 의해 구해진다. 만약, 합계가 1보다 크지 않다면, 오버플로우(57)는 DTO 값 신호(60)를 DTO 결정기(62)로 전송한다. 선택적으로, 가산기(56)로부터의 합계가 1보다 큰 경우에, 전체 수는 유효 신호(64)를 초기화하는 오버플로우 또는 캐리 비트(carry bit)로서 분리된다. 이러한, 오버플로우 동작에서 나머지는 가산기(56)에 의해 DTO 값(60)으로서 DTO 결정기(62)로 전송된다.
상술한 설명은 일반적으로 DTO 가중치를 결정하는 과정의 개략적인 설명이지만, 그러한 일반적인 처리를 시작하기 위해서는 시작 값 발생기(68)로부터 DTO 결정기(62)에 시작 값이 삽입되어야 한다. 이러한 초기 단계는, 변환 처리에서 고려하는 선행 라인들(또는 픽셀들)을 갖지 않는 픽셀들의 제 1 주사선(또는, 수평 스케일링 동작을 고려할 때 제 1 픽셀)의 수신을 포함하는 특별한 경우이기 때문에 요구된다. 시작 값 발생기(68)는 이러한 특별한 상황들을 수용하는 규칙들에 의해서 제어된다. 수직 스케일링과 플리커 감소 동작을 고려할 때, 제 1 홀수 시작 값을 발생시키는 하나의 규칙은 다음식(3)에 의해 정의된다:
FIRDTODDLINE = (INC/2) + 0.5 .......(3)
이는 또한 수평적으로 스케일링할 때 제 1 픽셀을 발생시키기 위해 DTO 결정기(62)로 보내진다.
만약, 제 1 홀수 필드 전부가 발생되었다면, 제 1 짝수 필드를 시작할 차례이고, 다른 규칙으로 DTO 결정기(62)로 시작 값 입력을 발생시킨다.
이 규칙은 다음식(4)에 의해 정의된다:
FIRSTEVENLINE = (INC - SKIP)/2 .......(4)
1 2 1 가중 처리 예로 돌아가서, 시작 값 발생기(68)는 식(3)에 정의된 제 1 홀수 시작 값을 보낸다. 비-비월 주사 프레임의 전체 라인 수가 홀수 필드에서 홀수 라인들과 짝수 필드에서 짝수 라인들을 디스플레이하기 위해 절반으로 감소되고, 모든 영역이 가중되기 때문에, 식(1 및 2)에 따라, INC는 0.5의 값을 갖고, SKIP는 0의 값을 갖는다. 이들 값들과 다른 예에서의 값들은 편리를 위해 도 6에서 표로 만들어졌다. 도 6의 표를 알기 쉽도록 하기 위해서, 문자와 숫자의 조합은 행과 열로 각각 도시된 값에 인접하게 각각 표시하고, 그 값은 표에 나타나 있다. INC가 1 2 1 가중 처리 예의 전체에 걸쳐 동일하기 때문에, C2에서는 0.5가 나타난다. SKIP의 값은 또한 본 예의 전체에 걸쳐 동일하고, 이 값은 C1에 도시된 0이 된다. 식(3)으로부터, FIRDTODDLINE는 1 2 1 가중 처리 예를 통해 C3에서 0.75의 값을 갖는다. 0.75의 값은 다음의 규칙에 따라 시작 값 발생기(68)로부터 DTO 가중치 신호를 발생시키는 DTO 결정기(62)로 보내진다:
(규칙1) 오버플로우(57)에 의해 발생되는 캐리 비트가 없는 경우와, 작동되는 픽셀 데이터의 라인이 비월 주사 형식에서 발생되는 제 1 홀수 필드 라인인 경우에, 멀티플라이어(70)(도 5)는 (INC÷2) + 0.5와 동일한 DTO 가중치 값을 수신한다.
(규칙2) 오버플로우(57)에 의해 발생되는 캐리 비트가 없는 경우와, 작동되는 픽셀 데이터의 라인이 비월 주사 형식에서 발생되는 제 1 짝수 필드 라인인 경우에, 멀티플라이어(70)는 (NIC - SKIP)÷2와 동일한 DTO 가중치 값을 수신한다.
(규칙3) 작동되는 현재의 라인이 홀수 필드의 제 1 주사선 또는 짝수 필드의 제 1 주사선이 아니고, 오버플로우 신호가 발생되지 않는 경우에, 멀티플라이어(70)는 INC와 동일한 DTO 가중치 값을 전송한다. 추정할 수 있는 바와 같이, 멀티플라이어(72)는 동일한 값을 수신할 수 있지만, 멀티플라이어(72)는 유효한 신호(64)가 전송되지 않았기 때문에 곱셈을 시작할 수 없다.
(규칙4) 오버플로우 신호가 발생된 경우에, DTO 결정기(62)는 다음의 평가치를 작성한다.
DTO 값(60)-SKIP이 양성이면, DTO MUX(52)=DTO 값-SKIP이 되고, 그렇지 않으면 DTO MUX(52)=DTO 값(60)이 된다. 게다가, 오버플로우 신호를 수신할 때, 멀티플라이어(70)에는 DTO 가중치 값=INC-DTO 값(60)이 전송되고, 멀티플라이어(72)는 DTO 가중치 값=INC-DTO 값(60)을 수신한다.
상술한 규칙들과 조건들은 DTO 가중치(66)가 어떤 주어진 시간에 있는지를 규정한다. DTO 가중치(66)의 값이 상술한 규칙들과 조건들에 따라 자주 변경되기 때문에, 가중 계수들은 동적으로 고려된다. 픽셀 세기를 조정하는 가중 계수들을 사용하는 다른 플리커 방지 및 스케일링 알고리즘들과 달리, 본 발명은 그들 규칙들과 조건들을 동적으로 사용하여 가중치들을 조정한다.
다시 1 2 1 가중 처리 예를 참고하면, 초기 조건들이 설정되어 있는 유일한 값들이기 때문에, 캐리 비트는 발생하지 않는다. 그러므로, DTO 결정기(62)는 0.75의 DTO 가중치(66) 값을 보낸다. 0.75의 값은 멀티플라이어(70)에 전송된다. (수직 스케일러 및 플리커 방지 컴포넌트(14) 및/또는 수평 스케일러(12)를 설명하는 도 5를 참조.) 멀티플라이어(70)는 매트릭스 다운샘플러(16) 또는 RAMDAC 인터페이스(30)와 같은, 이미지 데이터 소스(76)로부터의 처음에 들어오는 주사선 데이터의 각 픽셀에 0.75를 곱해서, 그 결과를 가산기(78)로 보낸다. MUX(80)은 저장 소자(82)로부의 내용을 동과시키지만, 본 예에서 동작하는 제 1 라인이기 때문에, 이때 저장 소자(82)에는 내용이 존재하지 않는다. 그러므로, 가산기(78)는 이미지 데이터 소스(76)로부터 들어오는 데이터를 0에 부가하고, 이 값을 저장 소자(82)에 저장한다.
다음 클럭 사이클(도 6의 B열)에서, DTO(50)의 가산기(56)는 INC를 DTO 저장 소자(54)의 내용에 부가한다(DTO 저장 소자(54)의 내용은 DTO 결정기(62)로부터 전송된 0.75로 최종 클럭 사이클에서 정해진다). 1 2 1 가중 처리 예에 있어서, INC가 일관되게 C2에서 0.5 이기 때문에, 가산기(56)에 의해 발생하는 합계는 1.25이다. 오버플로우(57)는 유효한 신호(64)를 초기화하는 1 B7의 캐리 비트를 보내고, DTO 값(60)이 B6에서 0.25일 때처럼 가산기(56)의 합계를 1로 감소시킨다. DTO 결정기(62)는 상술한 규칙들과 조건들에 따라 DTO 가중치(66)를 출력한다. 특히, DTO 가중치(66)는 INC에서 DTO 값(60)을 뺀 값과 같고, 이 경우에 0.5에서 0.25를 뺀 값과 동일하며, B10-11에서 0.25와 같다. 유효한 신호(64)가 출력되기 때문에, 멀티플라이어(70) 및 멀티플라이어(72)는 DTO 가중치(66)를 받는다.
멀티플라이어(72)는 입력 데이터의 제 2 주사선에 0.25를 곱하고, 그 데이터를 가산기(86)에 보낸다. 가산기(86)는 비율이 축소된 데이터를 저장 소자(82)에 이전에 저장된 데이터(제 1 주사선에 0.75를 곱한 것)에 부가하여, 합계가 제 1 주사선의 3/4와 제 2주사선의 1/4를 더한 값이 되고, 이 값은 후에 출력 레지스터(88)의 B14에 저장된다.
멀티플라이어(70)는 이미지 데이터 소스(76)로부터 전송된 입력 데이터의 제 2 주사선에 B10에서의 0.25를 곱한다. 유효한 신호(64)가 전송되었기 때문에, MUX(80)는 0을 가산기(78)로 통과시켜 멀티플라이어(70)의 결과에 부가한다. 가산기(76)로부터의 합계는 라인 저장 소자(82)에 저장된다.
DTO(50)는 라인(3)(도 6의 C열)이 동작 할 수 있도록 다시 한번 증가시킬 수 있다. DTO 저장 소자(54)의 내용은, 최종 반복에서 DTO 결정기(62)가 DTO MUX(52)를 통한 값을 전송하기 때문에, 0.25가 된다. 가산기(58)는 합계가 0.75이 되도록 0.5의 INC값을 부가한다. 이는 1보다 작기 때문에, 캐리 비트는 발생하지 않으며, DTO값(60)으로서 DTO 결정기(62)에 0.75를 전송한다. 이러한 0.75의 값은 제 4클럭 사이클 동안 DTO MUX(52)를 통해 전송된다. 상기 클럭 사이클 동안, DTO 결정기(62)는 규칙들과 조건들에 따라 0.5와 동일한 DTO 가중치(66)를 발생한다. 특히, 캐리 비트가 발생하지 않기 때문에, DTO 가중치 값(66)은 1 2 1 가중 처리 예에서 항상 0.5인 INC값과 동일하다. 이러한 0.5의 DTO 가중치 값(66)은 제 3인입 주사선에 0.5를 곱하는 멀티플라이어(70)에 보내진다. 이러한 곱은, 유효한 신호(64)가 MUX(80)에 보내지지 않은 이래로 MUX(80)에 의해 저장 소자(82)의 내용이 통과되기 때문에, 저장 소자(82)의 이전 내용에 부가된다. 그러므로, 저장 소자(82)는 0.25에 주사선 (2)을 곱한 값과 0.5에 주사선(3)을 곱한 값을 더한 값을 가지며, 다음 반복의 시작을 준비한다.
가산기(56)는 DTO 저장 소자(54)로부터 D8의 0.75와 인크리먼트 발생기(58)로부터 D2의 0.5를 더하여, 그 합계가 1.25가 된다. 그러므로, 캐리 비트(D7)가 발생되고, DTO 값(60)은 D6의 0.25와 동이랗게 된다. 규칙들에 따라, DTO 결정기(62)는 멀티플라이어(72) 및 (70) 모두에 전송된 D10 및 D11의 0.25와 동일한 DTO 가중치(66)를 발생시킨다. 주사선(4)은 멀티플라이어(72)에서 0.25와 곱해지고 가산기(86)에서 저장 소자(82)의 내용에 부가되어, 레지스터(88)는 0.25에 라인(2)을 곱한 값과, 0.5에 라인(3)을 곱한 값과, 0.25에 라인(4)를 곱한 값 전체의 합을 수신한다. 멀티플라이어(70)는 0.25에 라인(4)을 곱해서, 가산기(78)는 그 다음에 저장 소자(82)에 저장되는 그 곱한 값에 0을 부가할 수 있다. MUX(80)에서 캐리 비트가 발생될 때 생성되는 유효한 신호(64)를 수신하기 때문에 0이 부가된다.
반복(5)은 이전의 반복과 마찬가지로 시작한다. 그 결과는 반복(6) 이후에 E열에 도시되어 있고, 생성된 주사선은 0.25에 라인(4)을 곱한 값과, 0.5에 라인(5)을 곱한 값과, 0.25에 라인(6)을 곱한 값 전체의 합으로서 F14에 표시되어 있다. 이들 반복들은 프레임(5)에서 모든 홀수 라인들이 변환될 때까지 계속된다. 그런 다음에 초기 FIRSTEVENLINE 식(4)을 고려하여, 동일한 형태의 처리가 다시 시작된다. 그러나, 계속되는 처리는 개략적으로 상술한 단계들에 따라 이루어진다.
다른 예들은 1 4 1 과 1 6 1 가중 처리와 같은 다른 가중 처리에 관해서 도 6에 도시된 표에 제공 되어 있다. 1 4 1 또는 1 6 1 가중 처리와 같은 다른 가중 처리들은 특정 경우가 아닌 점을 고려하여 부여된 보다 많은 강조(emphasis)를 제공한다는 점을 주목한다. 즉, 라인(3)이 1 4 1 가중 처리에서 계산될 때, 도 6의 D28에서 보여진 것처럼 프레임(5)으로부터의 원래의 라인(3) 입력에 더 많은 가중치가 주어진다. 이는 1 4 1 표시(designation)에서 숫자 "4"로 표시되고, 반면에 "1"의 가중치만이 주사선(3)의 아래 및 위의 주사선과 관계된다. 도 6에 도시된 것처럼, 상술한 1 2 1 예에서 D14의 1/2와 대립하는 것으로서 D28의 2/3는 주사선(3)으로 곱해진다. 더 많은 가중치가 라인(3)에 부여되기 때문에, D28의 "p2"와"p4" 앞에 위치한 1/6 계수로 도시된 것처럼 주사선(2) 및 (4)에 적은 가중치가 제공된다.
이러한 여러 예에서, 상술한 방정식들과 규칙들에 기초하여 다양한 가중 처리들이 생성 될 수 있다. 그 결과로, 입력 라인들에 대한 출력 라인들의 비율(INC)을 지정하고, SKIP값을 지정하며, 많은 수직 스케일링을 하기 위해 INC 비율을 감소 또는 적은 수직 스케일링을 하기 위해 INC 비율을 증가시키므로써, 계수들은 동적으로 조정될 수 있다. 예를 들면, 0.8 2 0.8 가중 처리에 있어서, 상술한 1 2 1 예에서 보다 더 많은 수직 스케일링을 성취한다. 상술한 방법에 이어서, 고려된 제 1의 5 주사선들에 대해 0.4, 0.8, 0.2(캐리를 갖는), 0.6 및 0(캐리를 갖는)과 동일한 DTO 값(60)을 생성한다. 또한, 그들 제 1의 5 픽셀들에 대해 각각 0.4, 0.4, 0.2, 0.4 및 0.4와 동일한 STO 가중치들을 생성한다. 본 예는 이전에 예들보다 가중치들이 보다 동적으로 변환하기 때문에 가중 계수들(DTO 가중치들)의 동적 특성을 잘 나타낸다. 그러나, 이는, 최종 수직 스케일링이 비월 주사 형식으로 디스플레이 하기 위해 처음 3개의 주사선들을 하나의 주사선으로 조합하고, 그런 이후에 비월 주사 형식으로 디스플레이하기 위해 단지 2개의 주사선들이 하나로 결합되기 때문에, 비상한 예가 된다. 이러한 효과는 최종 비월 주사 디스플레이에서 대부분의 시청자가 바라는 것보다 큰 2/5 수직 스케일링이 된다. 따라서, 1 2 1, 1 4 1, 1 6 1 에 대한 값들은 흔한 공통 모드들이기 때문에 도 6에서 명백하게 설명되었다. 물론, 관심 있는 특정 라인의 아래 또는 위의 라인들의 결합이 이루어질 수 없으나, 일반적으로 결합된 양호한 값들은 윗 라인과 아래 라인의 대략 1/4까지 이용된다. 라인 결합의 더욱 양호한 값들은 일반적으로 가장 양호한 1/4과 함께, 1/2와 1/8의 범위 내에 있다. 이러한 동일한 원리들은 수평 스케일링이 이웃하는 픽셀들을 사용하여 이루어질 때 성립된다. 3 라인(또는 픽셀)보다 많은 결합은, 본 기술 분야에 숙련된 사람들에 의해 알 수 있듯이, 상술한 기술들을 사용하여 성취될 수 있다.
위에서 언급한 바와 같이, 동일한 이산 시간 오실레이터(DTO)가 수평 스케일링을 이루기 위해서도 적용된다. 수평 스케일링은 비-비월 주사 모니터에 디스플레이하기 위해 제작된 컴퓨터 그래픽(computer generated graphic)을 비월 주사 형식으로 변환할 때 필요하다. 비월 주사 모니터에 따라, 수평 스케일링은 또한 수평 스케일러(12)에서 수평 스케일링을 위해 사용되는 분리된 DTO에 의해 생성되는 동적 계수들을 사용해서 동적으로 변경될 수 있다.
비록 본 발명은 특정 실시예들을 통해 설명되었지만, 본 기술 분야에 숙련된 사람들에 의해, 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 변경안 및 수정안이 있을 수 있다.

Claims (12)

  1. 비월주사 모니터에 디스플레이하기 위하여 비-비월주사 비주얼 디스플레이 데이터를 비월 주사 비주얼 디스플레이 데이터로 변환하는데 사용되는 이미지 변환 장치에 있어서,
    비-비월 주사 형식으로 수신된 입력 픽셀 값을 조정하는 동적으로 변경된 가중 계수들을 생성하는 이산 시간 오실레이터(discrete time oscillator :DTO);
    상기 입력 픽셀 값들에 동적으로 변경된 가중 계수들을 곱하여 변경된 픽셀 값들을 생성하는 멀티플라이어; 및
    상기 변경된 픽셀 값들을 함께 가산하여 비월 주사 형식으로 디스플레이하기 위해 출력 픽셀 값들을 형성하는 가산기를 포함하는 이미지 변환 장치.
  2. 제 1 항에 있어서, 상기 DTO는 재기록된 값들을 생성하는 DTO 결정기, 인크리먼트 값을 발생하는 인크리먼트 발생기와, 제 1 합계 값을 생성하기 위해 상기 인크리먼트 값을 재기록된 값에 가산하는 DTO 가산기를 포함하고, 상기 DTO 결정기는 상기 제 1 합계 값에 기초하여 동적으로 변경된 가중 계수들을 생성하는 이미지 변환 장치.
  3. 제 2 항에 있어서, DTO 가산기에 의해 생성된 합계 값이 표준화 될 때 1보다 작은지를 결정하여, 합계 값이 1보다 작은 경우에, 제 1합계 값을 DTO 결정기에 전송하는 오버플러우 결정기를 더 포함하는 이미지 변환 장치.
  4. 제 3 항에 있어서, 상기 DTO 결정기는 상기 오버플로우 결정기로부터 제 1 합계 값을 수신함에 따라 인크리먼트 값과 동일한 동적 가중 계수를 생성하기 위한 수단을 포함하는 이미지 변환 장치.
  5. 제 4 항에 있어서, 상기 오버플로우 결정기는, 제 1 합계 값이 1과 같거나 1보다 클 경우에 유효한 신호를 발생하고, 제 1 합계 값의 일부를 DTO 결정기에 전송하는 유효 신호 발생기를 더 포함하고, 상기 제 1 합계 값의 일부는 1보다 작은 제 1 합계 값의 일부가 되는 이미지 변환 장치.
  6. 제 5 항에 있어서, 상기 DTO는 상기 DTO 결정기에 제공되는 스킵 값을 생성하는 스킵 발생기와, 새로운 재기록된 값이 양수일 때, 1보다 작은 제 1 합계 값의 일부에 스킵 값을 뺀 값으로 정의되는 새로운 재기록된 값과 동일한 상기 재기록 값을 형성하기 위한 수단을 더 포함하고, DTO 결정기는 인크리먼트 값에서 1보다 작은 제 1 합계 값의 일부를 뺀 값과 동일한 동적 가중 계수를 생성하는 이미지 변환 장치.
  7. 제 6 항에 있어서, 상기 인크리먼트 값에서 1보다 작은 제 1 합계 값의 일??부를 뺀 값과 동일한 동적 가중 계수를 결정하는 DTO 결정기를 더 포함하는 이미지 변환 장치.
  8. 제 1 항에 있어서, 상기 입력 픽셀 값들은 적어도 하나의 다른 픽셀에 수평으로 이웃한 픽셀들의 개별적인 픽셀 데이터를 구비하고, 상기 이미지 변환 장치는, 상기 수평으로 이웃한 픽셀 값들을 수평으로 스케일 하는 수평 스케일러 장치를 포함하는 이미지 변환 장치.
  9. 제 1 항에 있어서, 상기 입력 픽셀값들은 다수의 개별적인 픽셀들을 갖는 주사선들을 구비하고, 상기 주사선의 개별적인 픽셀들 중 하나의 픽셀은 다른 주사선의 적어도 하나의 다른 개별적인 픽셀에 수직으로 이웃하며, 상기 이미지 변환 장치는 수직으로 이웃한 픽셀들을 수직으로 스케일 하는 안티-플리커 및 수직 스케일러 장치를 포함하는 이미지 변환 장치.
  10. 제 1 항에 있어서, 상기 입력 픽셀값들은 다수의 개별적인 픽셀들을 갖는 주사선들을 구비하고, 상기 주사선의 개별적인 픽셀들 중 하나의 픽셀은 다른 주사선의 적어도 하나의 다른 개별적인 픽셀에 수직으로 이웃하며, 상기 이미지 변환 장치는 수직으로 이웃한 픽셀들을 수직으로 스케일 하는 안티-플리커 및 수직 스케일러 장치를 포함하는 이미지 변환 장치.
  11. 비월 주사 모니터에 디스플레이 하기 위하여 비-비월 주사 비주얼 디스플레이 데이터를 비월 주사 비주얼 디스플레이 데이터로 변환하기 위한 이미지 변환 방법에 있어서;
    비-비월 주사 형태로 수신된 입력 픽셀 값들을 조정하는 가중 계수들을 동적으로 생성하고;
    상기 입력 픽셀값들에 상기 동적인 가중 계수들을 곱하여 변경된 픽셀 값들을 생성하고;
    상기 변경된 픽셀 값들을 함께 가산하여 출력 픽셀 값들을 형성하며; 및
    상기 출력 픽셀 값들을 디스플레이 하는 것을 포함하는 이미지 변환 방법.
  12. 비월 주사 모니터에 디스플레이 하기 위하여 비-비월 주사 픽셀 데이터로부터 비월 주사 픽셀 데이터로 변환하기 위한 비디오 및 그래픽스 제어기에 있어서,
    상기 비디오 및 그래픽스 제어기는,
    상기 비-비월 주사 픽셀 데이터에 대해 수평 스케일링 동작을 수행하는 수평 스케일러; 및
    수직 스케일링 동작을 수행하고, 상기 비-비월 주사 픽셀 데이터에 대해 플리커 효과를 감소시키는 수직 스케일러를 포함하고;
    상기 스케일러들 각각은 상기 스케일링 동작 각각에서 상기 픽셀 데이터에 적용된 가중치 값들을 동적으로 변화시키는 동적 계수 발생기를 포함하는 비디오 및 그래픽스 제어기.
KR1019997006309A 1997-11-12 1998-10-19 동적 계수 가중으로 스케일링하고 플리커를 감소시키기 위한 방법 및 장치 KR100549977B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/968,372 1997-11-12
US8/968,372 1997-11-12
US08/968,372 US6061094A (en) 1997-11-12 1997-11-12 Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
PCT/IB1998/001640 WO1999025118A2 (en) 1997-11-12 1998-10-19 Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting

Publications (2)

Publication Number Publication Date
KR20000070088A true KR20000070088A (ko) 2000-11-25
KR100549977B1 KR100549977B1 (ko) 2006-02-08

Family

ID=25514183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006309A KR100549977B1 (ko) 1997-11-12 1998-10-19 동적 계수 가중으로 스케일링하고 플리커를 감소시키기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US6061094A (ko)
EP (1) EP0951777B1 (ko)
JP (1) JP4237272B2 (ko)
KR (1) KR100549977B1 (ko)
CN (1) CN1225113C (ko)
DE (1) DE69839039T2 (ko)
TW (1) TW401692B (ko)
WO (1) WO1999025118A2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281873B1 (en) * 1997-10-09 2001-08-28 Fairchild Semiconductor Corporation Video line rate vertical scaler
US6320619B1 (en) * 1997-12-11 2001-11-20 Intel Corporation Flicker filter circuit
US6281933B1 (en) * 1997-12-11 2001-08-28 Chrontel, Inc. Images in interlaced formats: a novel method of scan conversion for video imaging systems
JP3681528B2 (ja) 1997-12-22 2005-08-10 株式会社ルネサステクノロジ グラフィックプロセッサ及びデータ処理システム
US6348929B1 (en) * 1998-01-16 2002-02-19 Intel Corporation Scaling algorithm and architecture for integer scaling in video
US6346970B1 (en) * 1998-08-12 2002-02-12 Focus Enhancements, Inc. Two-dimensional adjustable flicker filter
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US6570579B1 (en) * 1998-11-09 2003-05-27 Broadcom Corporation Graphics display system
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6249617B1 (en) * 1998-11-16 2001-06-19 Winbond Electronics, Corp. Video encounter having an integrated scaling mechanism
US6552749B1 (en) 1999-01-29 2003-04-22 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
FR2797979B1 (fr) * 1999-08-24 2002-05-24 St Microelectronics Sa Procede et systeme de filtrage anti-scintillement
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6563544B1 (en) * 1999-09-10 2003-05-13 Intel Corporation Combined vertical filter for graphic displays
KR100311480B1 (ko) * 1999-10-12 2001-10-18 구자홍 영상 포맷 변환 장치
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US7136110B2 (en) * 2000-06-14 2006-11-14 Canon Kabushiki Kaisha Image signal processing apparatus
KR100361579B1 (ko) * 2000-07-12 2002-11-18 아남반도체 주식회사 이미지 스케일러의 화질보정장치 및 화질보정방법
US6794242B1 (en) * 2000-09-29 2004-09-21 Infineon Technologies Ag Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts
US6870543B1 (en) * 2001-06-06 2005-03-22 Microsoft Corporation Reducing fill and improving quality of interlaced displays using multi-sampling
US6912012B2 (en) * 2001-07-20 2005-06-28 Texas Instruments Incorporated Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal
US6678003B2 (en) * 2002-05-21 2004-01-13 Alcon, Inc. Image deinterlacing system for removing motion artifacts and associated methods
US7034887B2 (en) * 2002-07-15 2006-04-25 Seiko Epson Corporation Method and apparatus for flicker filtering interlaced display data
US20040122413A1 (en) * 2002-12-23 2004-06-24 Kimberly-Clark Worldwide, Inc. Absorbent article having shaped front and back ears
US7589788B1 (en) 2003-02-28 2009-09-15 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
US7116374B2 (en) * 2003-08-26 2006-10-03 Koplar Interactive Systems International, L.L.C. Method and system for enhanced modulation of video signals
US8063916B2 (en) 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US20080284793A1 (en) * 2004-04-15 2008-11-20 Young Wayne D Hue and saturation control module
US7664175B1 (en) 2004-06-16 2010-02-16 Koplar Interactive Systems International, L.L.C. Mark-based content modulation and detection
US7839454B2 (en) * 2004-12-13 2010-11-23 Broadcom Corporation Post-processor design supporting non-flickering interlaced display
KR101321955B1 (ko) 2004-12-15 2013-10-25 톰슨 라이센싱 비디오 이미지 신호를 처리하기 위한 방법 및 장치
US7941001B1 (en) * 2005-12-05 2011-05-10 Marvell International Ltd. Multi-purpose scaler
JP4909779B2 (ja) * 2006-04-17 2012-04-04 パナソニック株式会社 画像データ転送方法、画像処理装置、及び撮像システム
CN100512373C (zh) * 2007-02-13 2009-07-08 华为技术有限公司 一种隔行显示防闪烁方法及装置
US8798133B2 (en) * 2007-11-29 2014-08-05 Koplar Interactive Systems International L.L.C. Dual channel encoding and detection
CN111131718B (zh) * 2019-07-16 2021-05-14 深圳市艾为智能有限公司 一种具有led闪烁补偿功能的多重曝光图像融合方法和系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2578859B2 (ja) * 1987-12-25 1997-02-05 日本電気株式会社 テレビジョン信号方式変換装置
FI81232C (fi) * 1988-12-09 1990-09-10 Salora Oy Foerfarande att aendra en visfrekvens av en videosignal.
US5019904A (en) * 1989-12-04 1991-05-28 Campbell Jack J Scan converter with adaptive vertical filter for single bit computer graphics systems
EP0575862B1 (en) * 1992-06-22 1998-04-29 THOMSON multimedia Method and apparatus for adaptive interpolation
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5646696A (en) * 1992-12-23 1997-07-08 Intel Corporation Continuously changing image scaling performed by incremented pixel interpolation
KR970009469B1 (ko) * 1993-06-05 1997-06-13 삼성전자 주식회사 더블스무딩(Double Smoothing) 기능을 갖는 비월/순차주사변환장치 및 그 방법
JP2579886B2 (ja) * 1993-10-29 1997-02-12 株式会社マキエンタープライズ パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法
KR0123919B1 (ko) * 1994-02-17 1997-11-26 구자홍 엔코더의 플리커 감소장치
US5510843A (en) * 1994-09-30 1996-04-23 Cirrus Logic, Inc. Flicker reduction and size adjustment for video controller with interlaced video output
FI952524A (fi) * 1995-05-24 1996-11-25 Skyvision Oy Foerfarande foer begraensning av TV-bilden flimmer
EP1307056B1 (en) * 1995-06-30 2004-10-06 Mitsubishi Denki Kabushiki Kaisha Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus
AU7435696A (en) * 1995-10-13 1997-04-30 Apple Computer, Inc. Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor
US5905536A (en) * 1997-06-05 1999-05-18 Focus Enhancements, Inc. Video signal converter utilizing a subcarrier-based encoder

Also Published As

Publication number Publication date
WO1999025118A3 (en) 1999-07-22
KR100549977B1 (ko) 2006-02-08
DE69839039D1 (de) 2008-03-13
EP0951777B1 (en) 2008-01-23
CN1250570A (zh) 2000-04-12
CN1225113C (zh) 2005-10-26
DE69839039T2 (de) 2009-01-22
WO1999025118A2 (en) 1999-05-20
US6061094A (en) 2000-05-09
JP2001508271A (ja) 2001-06-19
EP0951777A2 (en) 1999-10-27
JP4237272B2 (ja) 2009-03-11
TW401692B (en) 2000-08-11

Similar Documents

Publication Publication Date Title
KR100549977B1 (ko) 동적 계수 가중으로 스케일링하고 플리커를 감소시키기 위한 방법 및 장치
US6166772A (en) Method and apparatus for display of interlaced images on non-interlaced display
US6028589A (en) Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor
EP0806110B1 (en) Flicker reduction and size adjustment for video controller with interlaced video output
JP4947874B2 (ja) インターフェースプログレッシブビデオ変換のための方法及び装置
US5822008A (en) Scan conversion apparatus with improved vertical resolution and flicker reduction apparatus
US6784942B2 (en) Motion adaptive de-interlacing method and apparatus
US5475438A (en) Five field motion detector for a TV scan line doubler
USRE39214E1 (en) Blending text and graphics for display
WO1998020670A2 (en) System for converting computer graphics to television format with scaling requiring no frame buffers
JPH11220701A (ja) 走査線変換装置及びフリッカ除去装置
US6023262A (en) Method and apparatus in a computer system to generate a downscaled video image for display on a television system
KR100208552B1 (ko) 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치
US5784116A (en) Method of generating high-resolution video
JP3972938B2 (ja) 表示装置
US5835103A (en) Apparatus using memory control tables related to video graphics processing for TV receivers
US5717466A (en) Circuit for interpolating scan lines of a video signal and method of using same
MXPA96003752A (es) Aparato que usa tablas de control de memoriarelacionadas con el procesamiento de graficos devideo para receptores de television
JP3075505B2 (ja) 表示制御装置及びその制御方法
KR100640814B1 (ko) 영상기기의 디인터레이스 표시장치 및 그 방법
WO2001028245A1 (en) Method and system for eliminating edge effects at the end of lines in video signals
Adachi High Quality Picture Technology for LCD TV AQUOS LC-37BD5
JPH04286279A (ja) ラインフリッカー軽減方法
JPH1023463A (ja) フリッカ軽減回路
JPH10215393A (ja) フリッカ軽減回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee