JP2001339417A - Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 - Google Patents
Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法Info
- Publication number
- JP2001339417A JP2001339417A JP2000388574A JP2000388574A JP2001339417A JP 2001339417 A JP2001339417 A JP 2001339417A JP 2000388574 A JP2000388574 A JP 2000388574A JP 2000388574 A JP2000388574 A JP 2000388574A JP 2001339417 A JP2001339417 A JP 2001339417A
- Authority
- JP
- Japan
- Prior art keywords
- node
- configuration
- self
- packet
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000012545 processing Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
Abstract
(57)【要約】
【課題】 ＩＥＥＥ１３９４シリアルバスにノードとし
て認識されずに装置を接続させること。 【解決手段】 ノンノードモード時に、自己識別フェー
ズにおいてノードとして認識されないように、ノンノー
ドコンフィグレーション制御部３は、自己のｐｈｉｓｉ
ｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送
信のいずれもせず、子ノードから受け取ったｉｄｅｎｔ
＿ｄｏｎｅ信号をそのまま親ノードに送信する。また、
ノンノードモード時にツリー識別フェーズにおいてルー
トノードになった場合、通常のコンフィグレーションを
した後、ＰＨＹ構成パケット出力部５は、別のノードの
装置をルートノードに再設定するためのＰＨＹ構成パケ
ットを出力する。通常モード時には、自己識別フェーズ
においてノードとして認識されるように、通常コンフィ
グレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿Ｉ
Ｄの取得およびｓｅｌｆ＿ＩＤパケットの送信をする。
て認識されずに装置を接続させること。 【解決手段】 ノンノードモード時に、自己識別フェー
ズにおいてノードとして認識されないように、ノンノー
ドコンフィグレーション制御部３は、自己のｐｈｉｓｉ
ｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送
信のいずれもせず、子ノードから受け取ったｉｄｅｎｔ
＿ｄｏｎｅ信号をそのまま親ノードに送信する。また、
ノンノードモード時にツリー識別フェーズにおいてルー
トノードになった場合、通常のコンフィグレーションを
した後、ＰＨＹ構成パケット出力部５は、別のノードの
装置をルートノードに再設定するためのＰＨＹ構成パケ
ットを出力する。通常モード時には、自己識別フェーズ
においてノードとして認識されるように、通常コンフィ
グレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿Ｉ
Ｄの取得およびｓｅｌｆ＿ＩＤパケットの送信をする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
規格における装置およびコンフィグレーション方法に関
する。画像データや音声データの転送方式として、それ
らデータを受信しながら再生するのに適したアイソクロ
ノス転送方式がある。このアイソクロノス転送を特徴と
するシリアルバス規格としてＩＥＥＥ１３９４規格があ
る。
規格における装置およびコンフィグレーション方法に関
する。画像データや音声データの転送方式として、それ
らデータを受信しながら再生するのに適したアイソクロ
ノス転送方式がある。このアイソクロノス転送を特徴と
するシリアルバス規格としてＩＥＥＥ１３９４規格があ
る。
【０００２】この規格に基づくアプリケーションの開発
段階では、ＩＥＥＥ１３９４シリアルバス上の各種動作
の解析をおこなうため、ＩＥＥＥ１３９４シリアルバス
にバスアナライザが接続されることがある。その際、ア
プリケーション開発環境のトポロジを実際のアプリケー
ション使用環境に合わせるためには、バスアナライザの
ような開発ツールはノードとして振る舞わないことが重
要である。
段階では、ＩＥＥＥ１３９４シリアルバス上の各種動作
の解析をおこなうため、ＩＥＥＥ１３９４シリアルバス
にバスアナライザが接続されることがある。その際、ア
プリケーション開発環境のトポロジを実際のアプリケー
ション使用環境に合わせるためには、バスアナライザの
ような開発ツールはノードとして振る舞わないことが重
要である。
【０００３】
【従来の技術】ＩＥＥＥ１３９４規格では、ノードにな
らないＰＨＹレイア（物理レイア）については定義され
ていない。そのため、一般に、ＩＥＥＥ１３９４規格に
対応したバスアナライザには、ＩＥＥＥ１３９４規格で
定義されるＰＨＹ機能を具えたＰＨＹコントローラＬＳ
Ｉが実装されている。
らないＰＨＹレイア（物理レイア）については定義され
ていない。そのため、一般に、ＩＥＥＥ１３９４規格に
対応したバスアナライザには、ＩＥＥＥ１３９４規格で
定義されるＰＨＹ機能を具えたＰＨＹコントローラＬＳ
Ｉが実装されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＰＨＹ
コントローラＬＳＩを実装したバスアナライザは、ＩＥ
ＥＥ１３９４シリアルバスに接続されると、トポロジ構
築の際にノードとして認識されてしまう。そのため、ア
プリケーション開発環境のトポロジを実際のアプリケー
ション使用環境に合わせることができないという問題点
がある。また、トポロジに制約のあるアプリケーション
の場合には、ＩＥＥＥ１３９４シリアルバスにバスアナ
ライザを接続することができないという問題点がある。
コントローラＬＳＩを実装したバスアナライザは、ＩＥ
ＥＥ１３９４シリアルバスに接続されると、トポロジ構
築の際にノードとして認識されてしまう。そのため、ア
プリケーション開発環境のトポロジを実際のアプリケー
ション使用環境に合わせることができないという問題点
がある。また、トポロジに制約のあるアプリケーション
の場合には、ＩＥＥＥ１３９４シリアルバスにバスアナ
ライザを接続することができないという問題点がある。
【０００５】本発明は、上記問題点を解決するためにな
されたものであって、ＩＥＥＥ１３９４シリアルバス
に、ノードとして認識されずに接続可能な装置を提供す
ることを目的とする。また、本発明の他の目的は、ＩＥ
ＥＥ１３９４シリアルバスに、装置をノードとして認識
されずに接続させるためのコンフィグレーション方法を
提供することである。
されたものであって、ＩＥＥＥ１３９４シリアルバス
に、ノードとして認識されずに接続可能な装置を提供す
ることを目的とする。また、本発明の他の目的は、ＩＥ
ＥＥ１３９４シリアルバスに、装置をノードとして認識
されずに接続させるためのコンフィグレーション方法を
提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかるＩＥＥＥ１３９４規格における装置
は、ノードとして認識されるようにコンフィグレーショ
ンの制御をおこなう通常コンフィグレーション制御部
と、ノードとして認識されないようにコンフィグレーシ
ョンの制御をおこなうノンノードコンフィグレーション
制御部を有する。通常コンフィグレーション制御部は、
自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿
ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこ
なう。ノンノードコンフィグレーション制御部は、自己
識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれも
おこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄ
ｏｎｅ信号をそのまま親ノードに送信する。
め、本発明にかかるＩＥＥＥ１３９４規格における装置
は、ノードとして認識されるようにコンフィグレーショ
ンの制御をおこなう通常コンフィグレーション制御部
と、ノードとして認識されないようにコンフィグレーシ
ョンの制御をおこなうノンノードコンフィグレーション
制御部を有する。通常コンフィグレーション制御部は、
自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿
ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこ
なう。ノンノードコンフィグレーション制御部は、自己
識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれも
おこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄ
ｏｎｅ信号をそのまま親ノードに送信する。
【０００７】また、この装置は、ノンノードモード時
に、ツリー識別フェーズにおいてルートノードになった
場合、通常のコンフィグレーションをおこなった後、別
のノードの装置をルートノードに再設定するためのＰＨ
Ｙ構成パケットを出力するＰＨＹ構成パケット出力部を
有する。
に、ツリー識別フェーズにおいてルートノードになった
場合、通常のコンフィグレーションをおこなった後、別
のノードの装置をルートノードに再設定するためのＰＨ
Ｙ構成パケットを出力するＰＨＹ構成パケット出力部を
有する。
【０００８】この装置によれば、ＩＥＥＥ１３９４シリ
アルバスに接続された他の装置からノードとして認識さ
れることなく、ＩＥＥＥ１３９４シリアルバスへの接続
が可能となる。
アルバスに接続された他の装置からノードとして認識さ
れることなく、ＩＥＥＥ１３９４シリアルバスへの接続
が可能となる。
【０００９】また、本発明にかかるＩＥＥＥ１３９４規
格におけるコンフィグレーション方法は、ノードとして
認識されないノンノードモード時で、かつ当該装置がル
ートノードになっていない場合には、その装置は自己の
ｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパ
ケットの送信のいずれもおこなわずに、子ノードから受
け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノード
に送信する。
格におけるコンフィグレーション方法は、ノードとして
認識されないノンノードモード時で、かつ当該装置がル
ートノードになっていない場合には、その装置は自己の
ｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパ
ケットの送信のいずれもおこなわずに、子ノードから受
け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノード
に送信する。
【００１０】また、ノンノードモードであるにもかかわ
らず、当該装置がルートノードになった場合には、その
装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅ
ｌｆ＿ＩＤパケットの送信をおこなった後、別のノード
の装置をルートノードに再設定するためのＰＨＹ構成パ
ケットを生成して出力する。あるいは、ツリー識別工程
で当該装置がルートノードとしての条件が成立した時点
で、ルート競争ステートに遷移し、親子関係を決める対
象である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏ
ｔｉｆｙを再出力する。ノードとして認識される通常モ
ード時には、当該装置は自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信をおこな
う。
らず、当該装置がルートノードになった場合には、その
装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅ
ｌｆ＿ＩＤパケットの送信をおこなった後、別のノード
の装置をルートノードに再設定するためのＰＨＹ構成パ
ケットを生成して出力する。あるいは、ツリー識別工程
で当該装置がルートノードとしての条件が成立した時点
で、ルート競争ステートに遷移し、親子関係を決める対
象である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏ
ｔｉｆｙを再出力する。ノードとして認識される通常モ
ード時には、当該装置は自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信をおこな
う。
【００１１】この方法によれば、ＩＥＥＥ１３９４シリ
アルバスに接続された他の装置からノードとして認識さ
れずに、ＩＥＥＥ１３９４シリアルバスに装置を接続す
ることが可能となる。
アルバスに接続された他の装置からノードとして認識さ
れずに、ＩＥＥＥ１３９４シリアルバスに装置を接続す
ることが可能となる。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図１〜図７を参照しつつ詳細に説明する。まず、本
発明にかかる装置について説明する。図１は、本発明に
かかる装置の実施の形態を示す機能ブロック図である。
いて図１〜図７を参照しつつ詳細に説明する。まず、本
発明にかかる装置について説明する。図１は、本発明に
かかる装置の実施の形態を示す機能ブロック図である。
【００１３】この装置は、ＩＥＥＥ１３９４規格に準拠
しており、１３９４信号入出力ポート部１、モード切り
替え部２、ノンノードコンフィグレーション制御部３、
通常コンフィグレーション制御部４、ＰＨＹ構成パケッ
ト出力部５を備えている。１３９４信号入出力ポート部
１は、少なくとも２個、図示例ではポート０とポート１
の２個の入出力ポートを備える。これらの入出力ポート
には親ノードまたは子ノードとなる他の装置が接続され
る。
しており、１３９４信号入出力ポート部１、モード切り
替え部２、ノンノードコンフィグレーション制御部３、
通常コンフィグレーション制御部４、ＰＨＹ構成パケッ
ト出力部５を備えている。１３９４信号入出力ポート部
１は、少なくとも２個、図示例ではポート０とポート１
の２個の入出力ポートを備える。これらの入出力ポート
には親ノードまたは子ノードとなる他の装置が接続され
る。
【００１４】１３９４信号入出力ポート部１が３個以上
のポートを有し、かつこの装置がノンノードモード、す
なわちコンフィグレーション完了後、ノードと認識され
ないモードで使用される場合には、トポロジ上の矛盾を
回避するため、いずれか２個の入出力ポートのみが有効
となる。この有効となった２個の入出力ポートに上位の
ノード（親ノード）または下位のノード（子ノード）と
なる他の装置が接続される。コンフィグレーション完了
後、ノードとして認識されるモード（以下、通常モード
とする）の場合には、有効となる入出力ポートは２個に
限らない。
のポートを有し、かつこの装置がノンノードモード、す
なわちコンフィグレーション完了後、ノードと認識され
ないモードで使用される場合には、トポロジ上の矛盾を
回避するため、いずれか２個の入出力ポートのみが有効
となる。この有効となった２個の入出力ポートに上位の
ノード（親ノード）または下位のノード（子ノード）と
なる他の装置が接続される。コンフィグレーション完了
後、ノードとして認識されるモード（以下、通常モード
とする）の場合には、有効となる入出力ポートは２個に
限らない。
【００１５】前記モード切り替え部２は、モード切り替
え手段として供給されるモード切り替え信号６ａ，６ｂ
に基づいて、１３９４信号入出力ポート部１とノンノー
ドコンフィグレーション制御部３と通常コンフィグレー
ション制御部４との間の入出力の切り替えをおこなう。
つまり、ノンノードモード時には、モード切り替え部２
は、１３９４信号入出力ポート部１に対してノンノード
コンフィグレーション制御部３の入出力を有効にし、か
つ通常コンフィグレーション制御部４の入出力を無効に
する。
え手段として供給されるモード切り替え信号６ａ，６ｂ
に基づいて、１３９４信号入出力ポート部１とノンノー
ドコンフィグレーション制御部３と通常コンフィグレー
ション制御部４との間の入出力の切り替えをおこなう。
つまり、ノンノードモード時には、モード切り替え部２
は、１３９４信号入出力ポート部１に対してノンノード
コンフィグレーション制御部３の入出力を有効にし、か
つ通常コンフィグレーション制御部４の入出力を無効に
する。
【００１６】ただし、内部的な要因により、自己識別フ
ェーズの処理がノンノードコンフィグレーション制御部
３から通常コンフィグレーション制御部４に移行される
場合がある。その場合には、処理の移行後、通常コンフ
ィグレーション制御部４の入出力が有効となり、かつノ
ンノードコンフィグレーション制御部３の入出力は無効
となる。なお、内部的な要因については後述する。
ェーズの処理がノンノードコンフィグレーション制御部
３から通常コンフィグレーション制御部４に移行される
場合がある。その場合には、処理の移行後、通常コンフ
ィグレーション制御部４の入出力が有効となり、かつノ
ンノードコンフィグレーション制御部３の入出力は無効
となる。なお、内部的な要因については後述する。
【００１７】また、モード切り替え部２は、通常モード
時、またはノンノードコンフィグレーション制御部３か
ら処理が移行された場合には、１３９４信号入出力ポー
ト部１に対してノンノードコンフィグレーション制御部
３の入出力を無効にする。そして、１３９４信号入出力
ポート部１に対して通常コンフィグレーション制御部４
の入出力を有効にする。
時、またはノンノードコンフィグレーション制御部３か
ら処理が移行された場合には、１３９４信号入出力ポー
ト部１に対してノンノードコンフィグレーション制御部
３の入出力を無効にする。そして、１３９４信号入出力
ポート部１に対して通常コンフィグレーション制御部４
の入出力を有効にする。
【００１８】前記ノンノードコンフィグレーション制御
部３は、ノンノードモード時に当該装置がノードとして
認識されないためのコンフィグレーションの制御をおこ
なう。具体的には、ノンノードコンフィグレーション制
御部３は、自己識別フェーズにおいて、自己のｐｈｉｓ
ｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの
送信のいずれもおこなわずに、子ノードから受け取った
ｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信す
る処理をおこなう。それによって、当該装置は、ＩＥＥ
Ｅ１３９４シリアルバスに接続された他の装置からノー
ドとして認識されなくなる。
部３は、ノンノードモード時に当該装置がノードとして
認識されないためのコンフィグレーションの制御をおこ
なう。具体的には、ノンノードコンフィグレーション制
御部３は、自己識別フェーズにおいて、自己のｐｈｉｓ
ｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの
送信のいずれもおこなわずに、子ノードから受け取った
ｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信す
る処理をおこなう。それによって、当該装置は、ＩＥＥ
Ｅ１３９４シリアルバスに接続された他の装置からノー
ドとして認識されなくなる。
【００１９】ただし、ツリー識別フェーズにおいて当該
装置がルートノードになった場合には、ノンノードコン
フィグレーション制御部３は、通常コンフィグレーショ
ン制御部４に自己識別フェーズの処理を移行する。これ
が前述した内部的な要因である。この時、ノンノードコ
ンフィグレーション制御部３は、モード切り替え部２に
内部的な要因に基づくモード切り替え信号６ｂを送る。
装置がルートノードになった場合には、ノンノードコン
フィグレーション制御部３は、通常コンフィグレーショ
ン制御部４に自己識別フェーズの処理を移行する。これ
が前述した内部的な要因である。この時、ノンノードコ
ンフィグレーション制御部３は、モード切り替え部２に
内部的な要因に基づくモード切り替え信号６ｂを送る。
【００２０】前記通常コンフィグレーション制御部４
は、ノンノードコンフィグレーション制御部３から自己
識別フェーズの処理を引き継ぐと、当該装置がルートノ
ードとして認識されるようにコンフィグレーションの制
御をおこなう。具体的には、通常コンフィグレーション
制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およ
びｓｅｌｆ＿ＩＤパケットの送信をおこなう。また、通
常コンフィグレーション制御部４は、ＰＨＹ構成パケッ
ト出力部５にＰＨＹ構成パケットの出力を許可する信号
を送る。
は、ノンノードコンフィグレーション制御部３から自己
識別フェーズの処理を引き継ぐと、当該装置がルートノ
ードとして認識されるようにコンフィグレーションの制
御をおこなう。具体的には、通常コンフィグレーション
制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およ
びｓｅｌｆ＿ＩＤパケットの送信をおこなう。また、通
常コンフィグレーション制御部４は、ＰＨＹ構成パケッ
ト出力部５にＰＨＹ構成パケットの出力を許可する信号
を送る。
【００２１】また、通常コンフィグレーション制御部４
は、通常モード時に当該装置が、ＩＥＥＥ１３９４シリ
アルバス上の他の装置と同様に、ノードとして認識され
るためのコンフィグレーションの制御をおこなう。すな
わち、通常コンフィグレーション制御部４は、自己のｐ
ｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケ
ットの送信をおこなう。
は、通常モード時に当該装置が、ＩＥＥＥ１３９４シリ
アルバス上の他の装置と同様に、ノードとして認識され
るためのコンフィグレーションの制御をおこなう。すな
わち、通常コンフィグレーション制御部４は、自己のｐ
ｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケ
ットの送信をおこなう。
【００２２】前記ＰＨＹ構成パケット出力部５は、通常
コンフィグレーション制御部４からＰＨＹ構成パケット
出力許可信号を受け取ると、ＰＨＹ構成パケットを生成
して通常コンフィグレーション制御部４に出力する。Ｐ
ＨＹ構成パケットは、当該装置以外の別のノードの装置
をルートノードに再設定するために発せられる。
コンフィグレーション制御部４からＰＨＹ構成パケット
出力許可信号を受け取ると、ＰＨＹ構成パケットを生成
して通常コンフィグレーション制御部４に出力する。Ｐ
ＨＹ構成パケットは、当該装置以外の別のノードの装置
をルートノードに再設定するために発せられる。
【００２３】ＰＨＹ構成パケットの一例を図２に示す。
図２において、左から３番目のフィールド１１、すなわ
ちｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）フ
ィールド１２の右隣のフィールドがセットされている場
合（図では、「Ｒ」となっている）、このパケットを受
け取った装置は、ｆｏｒｃｅ＿ｒｏｏｔビットをセット
する。そして、再コンフィグレーションが実施され、そ
れによってトポロジの再構築がおこなわれる。
図２において、左から３番目のフィールド１１、すなわ
ちｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）フ
ィールド１２の右隣のフィールドがセットされている場
合（図では、「Ｒ」となっている）、このパケットを受
け取った装置は、ｆｏｒｃｅ＿ｒｏｏｔビットをセット
する。そして、再コンフィグレーションが実施され、そ
れによってトポロジの再構築がおこなわれる。
【００２４】その再コンフィグレーションの実施時に、
ＰＨＹ構成パケットを受け取った装置は、ツリー識別フ
ェーズにおいてｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号の出力
が遅くなり、ルートノードになりやすくなる。したがっ
て、ＰＨＹ構成パケットを発した当該装置以外の別の装
置がルートノードに設定されることになる。
ＰＨＹ構成パケットを受け取った装置は、ツリー識別フ
ェーズにおいてｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号の出力
が遅くなり、ルートノードになりやすくなる。したがっ
て、ＰＨＹ構成パケットを発した当該装置以外の別の装
置がルートノードに設定されることになる。
【００２５】前記モード切り替え信号６ａは、当該装置
のユーザが当該装置をノードとして認識させるか否かを
選択したことにより発せられる。つまり、モード切り替
え信号６ａは外部的な要因に基づいて発せられる信号で
ある。たとえば、モード切り替え信号６ａは、図示しな
い外部端子などを介して外部から供給される。前記モー
ド切り替え信号６ｂは、上述したように内部的な要因に
基づいて発せられる信号である。
のユーザが当該装置をノードとして認識させるか否かを
選択したことにより発せられる。つまり、モード切り替
え信号６ａは外部的な要因に基づいて発せられる信号で
ある。たとえば、モード切り替え信号６ａは、図示しな
い外部端子などを介して外部から供給される。前記モー
ド切り替え信号６ｂは、上述したように内部的な要因に
基づいて発せられる信号である。
【００２６】図３は、上述した構成の装置を適用したＰ
ＨＹレイアコントロールＬＳＩの一例を示すブロック図
である。このＬＳＩは、アービトレーション制御部２
１、２個のケーブルポート２２，２３、受信データ・デ
コーダ２４、転送データ・エンコーダ２５、フェーズ・
ロック・ループ（ＰＬＬ）２６、ツイストペア・バイア
ス発生部２７、リンク・インターフェースＩ／Ｏ２８お
よびケーブル・パワー・ステータス部２９を備えてい
る。アービトレーション制御部２１、ケーブルポート２
２，２３、受信データ・デコーダ２４および転送データ
・エンコーダ２５は、図１に示す部分の構成に相当す
る。
ＨＹレイアコントロールＬＳＩの一例を示すブロック図
である。このＬＳＩは、アービトレーション制御部２
１、２個のケーブルポート２２，２３、受信データ・デ
コーダ２４、転送データ・エンコーダ２５、フェーズ・
ロック・ループ（ＰＬＬ）２６、ツイストペア・バイア
ス発生部２７、リンク・インターフェースＩ／Ｏ２８お
よびケーブル・パワー・ステータス部２９を備えてい
る。アービトレーション制御部２１、ケーブルポート２
２，２３、受信データ・デコーダ２４および転送データ
・エンコーダ２５は、図１に示す部分の構成に相当す
る。
【００２７】図３に示す例では、入力端子の一つとして
Ｎｏｎ＿ｎｏｄｅ端子２０が設けられている。Ｎｏｎ＿
ｎｏｄｅ端子２０はアービトレーション制御部２１に接
続されている。このＮｏｎ＿ｎｏｄｅ端子２０には、外
部的な要因に基づいて発生されるモード切り替え信号６
ａ（図１参照）が供給される。その他の入出力端子につ
いては、従来のＰＨＹレイアコントロールＬＳＩにおけ
る入出力端子と同じであるので、図４に入出力端子の一
覧およびその説明を示し、個々の端子についての説明を
省略する。
Ｎｏｎ＿ｎｏｄｅ端子２０が設けられている。Ｎｏｎ＿
ｎｏｄｅ端子２０はアービトレーション制御部２１に接
続されている。このＮｏｎ＿ｎｏｄｅ端子２０には、外
部的な要因に基づいて発生されるモード切り替え信号６
ａ（図１参照）が供給される。その他の入出力端子につ
いては、従来のＰＨＹレイアコントロールＬＳＩにおけ
る入出力端子と同じであるので、図４に入出力端子の一
覧およびその説明を示し、個々の端子についての説明を
省略する。
【００２８】図５は、上述した構成の装置を含む４個の
装置よりなるツリーのコンフィグレーションの一例を示
す模式図である。図５に示す例では、ノードＡの装置３
１はルートノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤ
（図では、ｐｈｙ＿ＩＤ）は「２」である。
装置よりなるツリーのコンフィグレーションの一例を示
す模式図である。図５に示す例では、ノードＡの装置３
１はルートノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤ
（図では、ｐｈｙ＿ＩＤ）は「２」である。
【００２９】ノードＢの装置３２およびノードＣの装置
３３は、それぞれノードＡのポート１およびポート２に
接続されている。ノードＢはリーフ（葉）ノードであ
り、そのｐｈｉｓｉｃａｌ＿ＩＤは「０」である。ノー
ドＣはブランチ（枝）ノードであるが、ノードＣにはｐ
ｈｉｓｉｃａｌ＿ＩＤがついていない。ノードＤの装置
３４はノードＣの子ポート側に接続されており、リーフ
ノードになっている。ノードＤのｐｈｉｓｉｃａｌ＿Ｉ
Ｄは「１」である。
３３は、それぞれノードＡのポート１およびポート２に
接続されている。ノードＢはリーフ（葉）ノードであ
り、そのｐｈｉｓｉｃａｌ＿ＩＤは「０」である。ノー
ドＣはブランチ（枝）ノードであるが、ノードＣにはｐ
ｈｉｓｉｃａｌ＿ＩＤがついていない。ノードＤの装置
３４はノードＣの子ポート側に接続されており、リーフ
ノードになっている。ノードＤのｐｈｉｓｉｃａｌ＿Ｉ
Ｄは「１」である。
【００３０】ここで、ノードＣの装置３３は図１に示す
構成の装置であり、たとえばバスアナライザである。こ
のノードＣの装置は他の装置（ノードＡ、ノードＢ、ノ
ードＤ）からノードとして認識されない。すなわち、図
５に示すツリー構成では、見かけ上、ノードＡに２個の
リーフノード（ＢおよびＤ）が接続された構成となる。
バスアナライザは、たとえばアプリケーションの開発時
にＩＥＥＥ１３９４シリアルバス上の各種動作を解析す
るためにＩＥＥＥ１３９４シリアルバスに接続されて使
用される。
構成の装置であり、たとえばバスアナライザである。こ
のノードＣの装置は他の装置（ノードＡ、ノードＢ、ノ
ードＤ）からノードとして認識されない。すなわち、図
５に示すツリー構成では、見かけ上、ノードＡに２個の
リーフノード（ＢおよびＤ）が接続された構成となる。
バスアナライザは、たとえばアプリケーションの開発時
にＩＥＥＥ１３９４シリアルバス上の各種動作を解析す
るためにＩＥＥＥ１３９４シリアルバスに接続されて使
用される。
【００３１】つぎに、本発明にかかるコンフィグレーシ
ョン方法について説明する。図６は、本発明にかかるコ
ンフィグレーション方法の実施の形態を示すフローチャ
ートである。コンフィグレーションが開始されると、ま
ず、ユーザの設定（外部的な要因）により指定されたモ
ードの判定処理がおこなわれる（ステップＳ１）。その
判定の結果、ノンノードモードである場合には、モード
切り替え部２はノンノードコンフィグレーション制御部
３の入出力を有効にする。それによって、ノンノードコ
ンフィグレーション制御部３は１３９４信号入出力ポー
ト部１に接続される。
ョン方法について説明する。図６は、本発明にかかるコ
ンフィグレーション方法の実施の形態を示すフローチャ
ートである。コンフィグレーションが開始されると、ま
ず、ユーザの設定（外部的な要因）により指定されたモ
ードの判定処理がおこなわれる（ステップＳ１）。その
判定の結果、ノンノードモードである場合には、モード
切り替え部２はノンノードコンフィグレーション制御部
３の入出力を有効にする。それによって、ノンノードコ
ンフィグレーション制御部３は１３９４信号入出力ポー
ト部１に接続される。
【００３２】ついで、ＩＥＥＥ１３９４シリアルバスの
初期化（ステップＳ２）およびツリーの識別（ステップ
Ｓ３）の各処理がおこなわれる。その後、ツリー識別処
理において当該装置がルートノードになっているか否か
の判定処理がおこなわれる（ステップＳ４）。ルートノ
ードになっていない場合には、つづいてノンノード自己
識別処理（ステップＳ５）がおこなわれ、コンフィグレ
ーションの終了となる。ノンノード自己識別処理の詳細
については後述する。
初期化（ステップＳ２）およびツリーの識別（ステップ
Ｓ３）の各処理がおこなわれる。その後、ツリー識別処
理において当該装置がルートノードになっているか否か
の判定処理がおこなわれる（ステップＳ４）。ルートノ
ードになっていない場合には、つづいてノンノード自己
識別処理（ステップＳ５）がおこなわれ、コンフィグレ
ーションの終了となる。ノンノード自己識別処理の詳細
については後述する。
【００３３】一方、当該装置がルートノードになってい
る場合には、モード切り替えの内部的な要因が発生した
ことになるので、自己識別フェーズの処理は通常コンフ
ィグレーション制御部４に引き継がれる。したがって、
モード切り替え部２は通常コンフィグレーション制御部
４の入出力を有効にし、通常コンフィグレーション制御
部４を１３９４信号入出力ポート部１に接続させる。ノ
ンノードコンフィグレーション制御部３の入出力は無効
となる。
る場合には、モード切り替えの内部的な要因が発生した
ことになるので、自己識別フェーズの処理は通常コンフ
ィグレーション制御部４に引き継がれる。したがって、
モード切り替え部２は通常コンフィグレーション制御部
４の入出力を有効にし、通常コンフィグレーション制御
部４を１３９４信号入出力ポート部１に接続させる。ノ
ンノードコンフィグレーション制御部３の入出力は無効
となる。
【００３４】そして、通常コンフィグレーション制御部
４により、当該装置がノードとして認識されるように通
常自己識別処理（ステップＳ６）がおこなわれる。この
通常自己識別処理は従来同様の処理である。その後、通
常コンフィグレーション制御部４はＰＨＹ構成パケット
出力部５にＰＨＹ構成パケットの出力を許可する。ＰＨ
Ｙ構成パケット出力部５は、その出力許可に基づいて、
ＰＨＹ構成パケット（図２参照）を出力する（ステップ
Ｓ７）。それによって、当該装置がノードとして認識さ
れずにトポロジが構築されるまで、上述したコンフィグ
レーション方法が繰り返しおこなわれ、トポロジの再構
築が試みられる。
４により、当該装置がノードとして認識されるように通
常自己識別処理（ステップＳ６）がおこなわれる。この
通常自己識別処理は従来同様の処理である。その後、通
常コンフィグレーション制御部４はＰＨＹ構成パケット
出力部５にＰＨＹ構成パケットの出力を許可する。ＰＨ
Ｙ構成パケット出力部５は、その出力許可に基づいて、
ＰＨＹ構成パケット（図２参照）を出力する（ステップ
Ｓ７）。それによって、当該装置がノードとして認識さ
れずにトポロジが構築されるまで、上述したコンフィグ
レーション方法が繰り返しおこなわれ、トポロジの再構
築が試みられる。
【００３５】外部的な要因により通常モードが指定され
ている場合には、モード切り替え部２は通常コンフィグ
レーション制御部４の入出力を有効にし、通常コンフィ
グレーション制御部４を１３９４信号入出力ポート部１
に接続させる。その後、ＩＥＥＥ１３９４シリアルバス
の初期化（ステップＳ８）、ツリーの識別（ステップＳ
９）および従来同様の通常自己識別処理（ステップＳ１
０）の各処理が順次おこなわれ、コンフィグレーション
の終了となる。
ている場合には、モード切り替え部２は通常コンフィグ
レーション制御部４の入出力を有効にし、通常コンフィ
グレーション制御部４を１３９４信号入出力ポート部１
に接続させる。その後、ＩＥＥＥ１３９４シリアルバス
の初期化（ステップＳ８）、ツリーの識別（ステップＳ
９）および従来同様の通常自己識別処理（ステップＳ１
０）の各処理が順次おこなわれ、コンフィグレーション
の終了となる。
【００３６】ここで、ステップＳ８〜Ｓ９のバス初期化
処理およびツリー識別処理は、ノンノードモードにおけ
るバス初期化処理（ステップＳ２）およびツリー識別処
理（ステップＳ３）と同じ処理内容である。したがっ
て、図１に示すノンノードコンフィグレーション制御部
３と通常コンフィグレーション制御部４において、バス
初期化処理とツリー識別処理をおこなうハードウェアを
共通化させることができる。
処理およびツリー識別処理は、ノンノードモードにおけ
るバス初期化処理（ステップＳ２）およびツリー識別処
理（ステップＳ３）と同じ処理内容である。したがっ
て、図１に示すノンノードコンフィグレーション制御部
３と通常コンフィグレーション制御部４において、バス
初期化処理とツリー識別処理をおこなうハードウェアを
共通化させることができる。
【００３７】つぎに、ノンノード自己識別処理の詳細に
ついて説明する。なお、説明を容易にするため、図５に
示すツリー構成を例にして説明するが、本発明はそのツ
リー構成に限定されるものではない。ノンノードモード
時のツリー識別処理（図６、ステップＳ３）においてル
ートノードになったノードＡは、その最小番号のポート
に接続された子ノードに制御を渡す。図５に示す例で
は、ノードＡは、そのポート１に接続されたノードＢに
制御を渡す。
ついて説明する。なお、説明を容易にするため、図５に
示すツリー構成を例にして説明するが、本発明はそのツ
リー構成に限定されるものではない。ノンノードモード
時のツリー識別処理（図６、ステップＳ３）においてル
ートノードになったノードＡは、その最小番号のポート
に接続された子ノードに制御を渡す。図５に示す例で
は、ノードＡは、そのポート１に接続されたノードＢに
制御を渡す。
【００３８】ノードＢはノードＡ以外の他のノードに接
続されていない。すなわち、ノードＢには子ノードが存
在しない。したがって、ノードＢは自己のｐｈｉｓｉｃ
ａｌ＿ＩＤとして「０」を取得し、ｓｅｌｆ＿ＩＤパケ
ットを送信する。その後、ノードＢは、親ノードである
ノードＡに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信す
る。
続されていない。すなわち、ノードＢには子ノードが存
在しない。したがって、ノードＢは自己のｐｈｉｓｉｃ
ａｌ＿ＩＤとして「０」を取得し、ｓｅｌｆ＿ＩＤパケ
ットを送信する。その後、ノードＢは、親ノードである
ノードＡに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信す
る。
【００３９】ノードＡは、ノードＢからｉｄｅｎｔ＿ｄ
ｏｎｅ信号を受け取ると、ノードＡのつぎに小さい番号
のポートに接続された子ノードに制御を渡す。図５に示
す例では、ノードＡは、そのポート２に接続されたノー
ドＣに制御を渡す。ノードＣは、ノードＡ以外にもノー
ドＤに接続されている。したがって、ノードＣはノード
Ｄに制御を渡す。
ｏｎｅ信号を受け取ると、ノードＡのつぎに小さい番号
のポートに接続された子ノードに制御を渡す。図５に示
す例では、ノードＡは、そのポート２に接続されたノー
ドＣに制御を渡す。ノードＣは、ノードＡ以外にもノー
ドＤに接続されている。したがって、ノードＣはノード
Ｄに制御を渡す。
【００４０】ノードＤには子ノードが存在しない。ま
た、ノードＤはｓｅｌｆ＿ＩＤパケットを１個受け取っ
ている。したがって、ノードＤは自己のｐｈｉｓｉｃａ
ｌ＿ＩＤとして「１」を取得し、ｓｅｌｆ＿ＩＤパケッ
トを送信する。その後、ノードＤは、親ノードであるノ
ードＣに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
た、ノードＤはｓｅｌｆ＿ＩＤパケットを１個受け取っ
ている。したがって、ノードＤは自己のｐｈｉｓｉｃａ
ｌ＿ＩＤとして「１」を取得し、ｓｅｌｆ＿ＩＤパケッ
トを送信する。その後、ノードＤは、親ノードであるノ
ードＣに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００４１】ノードＣは、モード指定がノンノードモー
ドであるため、ノードＤからｉｄｅｎｔ＿ｄｏｎｅ信号
を受け取ると、そのｉｄｅｎｔ＿ｄｏｎｅ信号をそのま
まノードＡに転送する。つまり、ノンノードモード時に
は、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤの取得お
よびｓｅｌｆ＿ＩＤパケットの送信をおこなわない。な
お、通常モードの場合には、ノードＣは自己のｐｈｉｓ
ｉｃａｌ＿ＩＤを取得してｓｅｌｆ＿ＩＤパケットを送
信した後、親ノードに対してｉｄｅｎｔ＿ｄｏｎｅ信号
を送信する。
ドであるため、ノードＤからｉｄｅｎｔ＿ｄｏｎｅ信号
を受け取ると、そのｉｄｅｎｔ＿ｄｏｎｅ信号をそのま
まノードＡに転送する。つまり、ノンノードモード時に
は、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤの取得お
よびｓｅｌｆ＿ＩＤパケットの送信をおこなわない。な
お、通常モードの場合には、ノードＣは自己のｐｈｉｓ
ｉｃａｌ＿ＩＤを取得してｓｅｌｆ＿ＩＤパケットを送
信した後、親ノードに対してｉｄｅｎｔ＿ｄｏｎｅ信号
を送信する。
【００４２】ルートノードであるノードＡは、ノードＤ
が発したｉｄｅｎｔ＿ｄｏｎｅ信号をノードＣから受け
取ると、ノードＡの全ポートからｉｄｅｎｔ＿ｄｏｎｅ
信号を受け取ったことになる。ノードＡが受け取ったｉ
ｄｅｎｔ＿ｄｏｎｅ信号の数は２個である。したがっ
て、ノードＡは自己のｐｈｉｓｉｃａｌ＿ＩＤとして
「２」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。
それによって、ノンノード自己識別処理が完了する。ノ
ードＣはｐｈｉｓｉｃａｌ＿ＩＤを有していないため、
他のノードから認識されない。
が発したｉｄｅｎｔ＿ｄｏｎｅ信号をノードＣから受け
取ると、ノードＡの全ポートからｉｄｅｎｔ＿ｄｏｎｅ
信号を受け取ったことになる。ノードＡが受け取ったｉ
ｄｅｎｔ＿ｄｏｎｅ信号の数は２個である。したがっ
て、ノードＡは自己のｐｈｉｓｉｃａｌ＿ＩＤとして
「２」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。
それによって、ノンノード自己識別処理が完了する。ノ
ードＣはｐｈｉｓｉｃａｌ＿ＩＤを有していないため、
他のノードから認識されない。
【００４３】つぎに、当該装置がルートノードであると
判定される場合に、当該装置以外の装置をルートノード
に再設定する別の方法について説明する。上述したコン
フィグレーション方法では、当該装置がルートノードで
あると判定される場合、通常自己識別処理につづいてＰ
ＨＹ構成パケット（図２参照）を出力してトポロジの再
構築を試みるとしたが、つぎに説明するルート競争処理
によっても当該装置以外の装置をルートノードに設定す
ることができる。ルート競争処理とは、互いに相手のノ
ードに対してｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号を出力し
合っているノード間において、親子関係を決定する処理
のことである。
判定される場合に、当該装置以外の装置をルートノード
に再設定する別の方法について説明する。上述したコン
フィグレーション方法では、当該装置がルートノードで
あると判定される場合、通常自己識別処理につづいてＰ
ＨＹ構成パケット（図２参照）を出力してトポロジの再
構築を試みるとしたが、つぎに説明するルート競争処理
によっても当該装置以外の装置をルートノードに設定す
ることができる。ルート競争処理とは、互いに相手のノ
ードに対してｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号を出力し
合っているノード間において、親子関係を決定する処理
のことである。
【００４４】図７は、ルート競争処理に移行する際の状
態遷移を説明するための図である。図７において、Ｔ０
はツリー識別開始ステート、Ｔ１は子のハンドシェイク
・ステート、Ｔ２は親のハンドシェイク・ステート、Ｔ
３はルートの競争ステートである。なお、バスアナライ
ザなどのようにノードと認識されない装置では、ノンノ
ードモード時に有効となる入出力ポートの数は上述した
ように２個である。したがって、以下の説明では、この
ノードと認識されない装置（以下、非認識対象装置とす
る）の、ノンノードモード時に有効な入出力ポートを便
宜上ポートＡおよびポートＢとする。
態遷移を説明するための図である。図７において、Ｔ０
はツリー識別開始ステート、Ｔ１は子のハンドシェイク
・ステート、Ｔ２は親のハンドシェイク・ステート、Ｔ
３はルートの競争ステートである。なお、バスアナライ
ザなどのようにノードと認識されない装置では、ノンノ
ードモード時に有効となる入出力ポートの数は上述した
ように２個である。したがって、以下の説明では、この
ノードと認識されない装置（以下、非認識対象装置とす
る）の、ノンノードモード時に有効な入出力ポートを便
宜上ポートＡおよびポートＢとする。
【００４５】ノンノードモードの指定時に、ＩＥＥＥ１
３９４シリアルバスを初期化（リセット）し、ツリー識
別開始ステートＴ０に遷移してツリー識別をおこなった
結果、非認識対象装置のポートＡとポートＢがそれぞれ
ｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信すると、ルートノー
ドとしての条件が成立し、子のハンドシェイク・ステー
トＴ１へ遷移する。
３９４シリアルバスを初期化（リセット）し、ツリー識
別開始ステートＴ０に遷移してツリー識別をおこなった
結果、非認識対象装置のポートＡとポートＢがそれぞれ
ｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信すると、ルートノー
ドとしての条件が成立し、子のハンドシェイク・ステー
トＴ１へ遷移する。
【００４６】子のハンドシェイク・ステートＴ１では、
非認識対象装置は、いずれか一方のポート（たとえばポ
ートＡ）にのみｃｈｉｌｄ＿ｎｏｔｉｆｙを出力して親
のハンドシェイク・ステートＴ２へ遷移する。親のハン
ドシェイク・ステートＴ２では、非認識対象装置は、ｃ
ｈｉｌｄ＿ｎｏｔｉｆｙを出力していないもう一方のポ
ート（すなわちポートＢ）にｐａｒｅｎｔ＿ｎｏｔｉｆ
ｙを出力する。それによって、当該非認識対象装置と、
そのポートＢに接続された他の装置とがともに相手に対
してｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力している状態と
なるので、ルート競争ステートＴ３に遷移する。
非認識対象装置は、いずれか一方のポート（たとえばポ
ートＡ）にのみｃｈｉｌｄ＿ｎｏｔｉｆｙを出力して親
のハンドシェイク・ステートＴ２へ遷移する。親のハン
ドシェイク・ステートＴ２では、非認識対象装置は、ｃ
ｈｉｌｄ＿ｎｏｔｉｆｙを出力していないもう一方のポ
ート（すなわちポートＢ）にｐａｒｅｎｔ＿ｎｏｔｉｆ
ｙを出力する。それによって、当該非認識対象装置と、
そのポートＢに接続された他の装置とがともに相手に対
してｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力している状態と
なるので、ルート競争ステートＴ３に遷移する。
【００４７】ルート競争ステートＴ３では、ｐａｒｅｎ
ｔ＿ｎｏｔｉｆｙを出力し合っている双方の装置は、そ
れぞれ所定の待機時間が経過した時点で互いに相手の状
態をサンプリングする。このとき、相手の装置が待機状
態（ＩＤＬＥ）であれば、再度ｐａｒｅｎｔ＿ｎｏｔｉ
ｆｙを出力する。このｐａｒｅｎｔ＿ｎｏｔｉｆｙを受
信した装置は、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力し
た装置に対して親となる。
ｔ＿ｎｏｔｉｆｙを出力し合っている双方の装置は、そ
れぞれ所定の待機時間が経過した時点で互いに相手の状
態をサンプリングする。このとき、相手の装置が待機状
態（ＩＤＬＥ）であれば、再度ｐａｒｅｎｔ＿ｎｏｔｉ
ｆｙを出力する。このｐａｒｅｎｔ＿ｎｏｔｉｆｙを受
信した装置は、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力し
た装置に対して親となる。
【００４８】ここで、非認識対象装置は待機時間を決定
するランダムビット（０または１）を取得せず、常に待
機時間をゼロとすることにより、非認識対象装置が先に
ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し、それを他方の装
置が受け取ることになるので、非認識対象装置がルート
ノードになることを確実に避けることができる。このよ
うな設定のもとで、非認識対象装置はｐａｒｅｎｔ＿ｎ
ｏｔｉｆｙを再出力し、親のハンドシェイク・ステート
Ｔ２へ遷移する。そして、ノンノード自己識別処理へ移
行する。
するランダムビット（０または１）を取得せず、常に待
機時間をゼロとすることにより、非認識対象装置が先に
ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し、それを他方の装
置が受け取ることになるので、非認識対象装置がルート
ノードになることを確実に避けることができる。このよ
うな設定のもとで、非認識対象装置はｐａｒｅｎｔ＿ｎ
ｏｔｉｆｙを再出力し、親のハンドシェイク・ステート
Ｔ２へ遷移する。そして、ノンノード自己識別処理へ移
行する。
【００４９】上述した実施の形態によれば、ノンノード
コンフィグレーション制御部３と通常コンフィグレーシ
ョン制御部４とが切り替え可能に設けられている。そし
て、ノンノードモード時にノンノードコンフィグレーシ
ョン制御部３は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信する。
コンフィグレーション制御部３と通常コンフィグレーシ
ョン制御部４とが切り替え可能に設けられている。そし
て、ノンノードモード時にノンノードコンフィグレーシ
ョン制御部３は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信する。
【００５０】そのため、当該装置が他のノードからノー
ドとして認識されなくなる。つまり、ＩＥＥＥ１３９４
シリアルバスに接続された他の装置からノードとして認
識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接
続させることができる。したがって、当該装置がバスア
ナライザの場合には、アプリケーションシステム開発の
品質およびＴＡＴの短縮に有効である。
ドとして認識されなくなる。つまり、ＩＥＥＥ１３９４
シリアルバスに接続された他の装置からノードとして認
識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接
続させることができる。したがって、当該装置がバスア
ナライザの場合には、アプリケーションシステム開発の
品質およびＴＡＴの短縮に有効である。
【００５１】以上において本発明は、上述した実施の形
態に限らず、種々設計変更可能である。たとえば、図３
に示す構成ではＮｏｎ＿ｎｏｄｅ端子２０にモード切り
替え信号６ａが供給されるとしたが、ＰＨＹレイアコン
トロールＬＳＩ内に、ユーザによるノンノードモードと
通常モードの選択結果を格納するレジスタを新たに設
け、そのレジスタの値に基づいていずれかのモードでコ
ンフィグレーションがおこなわれる構成となっていても
よい。
態に限らず、種々設計変更可能である。たとえば、図３
に示す構成ではＮｏｎ＿ｎｏｄｅ端子２０にモード切り
替え信号６ａが供給されるとしたが、ＰＨＹレイアコン
トロールＬＳＩ内に、ユーザによるノンノードモードと
通常モードの選択結果を格納するレジスタを新たに設
け、そのレジスタの値に基づいていずれかのモードでコ
ンフィグレーションがおこなわれる構成となっていても
よい。
【００５２】
【発明の効果】本発明にかかる装置によれば、ノードと
して認識されるように、自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう
通常コンフィグレーション制御部と、ノードとして認識
されないように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信するノンノードコンフィ
グレーション制御部を有するため、ＩＥＥＥ１３９４シ
リアルバスに接続された他の装置からノードとして認識
されることなく、ＩＥＥＥ１３９４シリアルバスへの接
続が可能となる。
して認識されるように、自己のｐｈｉｓｉｃａｌ＿ＩＤ
の取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう
通常コンフィグレーション制御部と、ノードとして認識
されないように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信するノンノードコンフィ
グレーション制御部を有するため、ＩＥＥＥ１３９４シ
リアルバスに接続された他の装置からノードとして認識
されることなく、ＩＥＥＥ１３９４シリアルバスへの接
続が可能となる。
【００５３】また、本発明にかかるコンフィグレーショ
ン方法によれば、ノンノードモード時にノードとして認
識されない装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信し、一方、通常モード時
にノードとして認識される装置は自己のｐｈｉｓｉｃａ
ｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信を
おこなうため、ＩＥＥＥ１３９４シリアルバスに接続さ
れた他の装置からノードとして認識されずに、ＩＥＥＥ
１３９４シリアルバスに装置を接続することが可能とな
る。
ン方法によれば、ノンノードモード時にノードとして認
識されない装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこな
わずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ
信号をそのまま親ノードに送信し、一方、通常モード時
にノードとして認識される装置は自己のｐｈｉｓｉｃａ
ｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信を
おこなうため、ＩＥＥＥ１３９４シリアルバスに接続さ
れた他の装置からノードとして認識されずに、ＩＥＥＥ
１３９４シリアルバスに装置を接続することが可能とな
る。
【図１】本発明にかかる装置の実施の形態を示す機能ブ
ロック図である。
ロック図である。
【図２】本発明にかかる装置において生成されるＰＨＹ
構成パケットの構成を説明するためのパケット構成図で
ある。
構成パケットの構成を説明するためのパケット構成図で
ある。
【図３】本発明にかかる装置を適用したＰＨＹレイアコ
ントロールＬＳＩの一例を示すブロック図である。
ントロールＬＳＩの一例を示すブロック図である。
【図４】本発明にかかる装置を適用したＰＨＹレイアコ
ントロールＬＳＩの入出力端子の一覧を示す図表であ
る。
ントロールＬＳＩの入出力端子の一覧を示す図表であ
る。
【図５】本発明にかかる装置を含むツリーの一例を示す
模式図である。
模式図である。
【図６】本発明にかかるコンフィグレーション方法の実
施の形態を示すフローチャートである。
施の形態を示すフローチャートである。
【図７】本発明にかかるコンフィグレーション方法の実
施の形態においてルート競争ステートを説明するための
状態遷移図である。
施の形態においてルート競争ステートを説明するための
状態遷移図である。
１ １３９４信号入出力ポート部 ２ モード切り替え部 ３ ノンノードコンフィグレーション制御部 ４ 通常コンフィグレーション制御部 ５ ＰＨＹ構成パケット出力部 ６ａ，６ｂ モード切り替え手段（モード切り替え信
号）
号）
Claims (9)
- 【請求項１】 ＩＥＥＥ１３９４規格のシリアルバスに
接続される装置であって、 親ノードとなる他の装置と子ノードとなる他の装置にそ
れぞれ接続される２個以上の入出力ポートを備えた１３
９４信号入出力ポート部と、 ノードとして認識されないようにコンフィグレーション
の制御をおこなうノンノードコンフィグレーション制御
部と、 ノードとして認識されるようにコンフィグレーションの
制御をおこなう通常コンフィグレーション制御部と、 前記１３９４信号入出力ポート部に対して、前記ノンノ
ードコンフィグレーション制御部または前記通常コンフ
ィグレーション制御部のいずれか一方の入出力を有効に
するモード切り替え部と、 前記モード切り替え部の切り替えを制御するモード切り
替え手段と、 別のノードの装置をルートノードに再設定するためのＰ
ＨＹ構成パケットを生成して前記通常コンフィグレーシ
ョン制御部に出力するＰＨＹ構成パケット出力部と、 を具備することを特徴とする装置。 - 【請求項２】 前記１３９４信号入出力ポート部の２個
の入出力ポートが、それぞれ親ノードとなる他の装置お
よび子ノードとなる他の装置に接続され、かつツリー識
別フェーズにおいてルートノードにならなかった場合、
前記ノンノードコンフィグレーション制御部は、自己識
別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの
取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもお
こなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏ
ｎｅ信号をそのまま親ノードに送信する処理をおこなう
ことを特徴とする請求項１に記載の装置。 - 【請求項３】 前記１３９４信号入出力ポート部の２個
の入出力ポートが、それぞれ親ノードとなる他の装置お
よび子ノードとなる他の装置に接続され、かつツリー識
別フェーズにおいてルートノードになった場合、前記ノ
ンノードコンフィグレーション制御部は、前記通常コン
フィグレーション制御部に自己識別フェーズの処理を移
行させることを特徴とする請求項１または２に記載の装
置。 - 【請求項４】 前記通常コンフィグレーション制御部
は、前記ノンノードコンフィグレーション制御部から自
己識別フェーズの処理を引き継いだ場合、自己のｐｈｉ
ｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケット
の送信をおこなうとともに、前記ＰＨＹ構成パケット出
力部にＰＨＹ構成パケットの出力を許可することを特徴
とする請求項３に記載の装置。 - 【請求項５】 ＩＥＥＥ１３９４規格のシリアルバス上
の動作を解析するためのバスアナライザであることを特
徴とする請求項１〜４のいずれか一つに記載の装置。 - 【請求項６】 ノードとして認識されないようにコンフ
ィグレーションの制御をおこなうためのノンノードモー
ド、またはノードとして認識されるようにコンフィグレ
ーションの制御をおこなう通常モードのいずれかのモー
ドが指定されるモード指定工程と、 ＩＥＥＥ１３９４規格のシリアルバスの初期化およびツ
リーの認識をおこなうバス初期化、ツリー識別工程と、 前記モード指定工程においてノンノードモードが指定さ
れた場合、ルートノードになっていないことを判定する
ルートノード判定工程と、 前記ルートノード判定工程においてルートノードになっ
ていないと判定された場合に、自己のｐｈｉｓｉｃａｌ
＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のい
ずれもおこなわずに、子ノードから受け取ったｉｄｅｎ
ｔ＿ｄｏｎｅ信号をそのまま親ノードに送信するノンノ
ード自己識別工程と、 を含むことを特徴とするコンフィグレーション方法。 - 【請求項７】 前記ルートノード判定工程においてルー
トノードになっていると判定された場合、 自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿
ＩＤパケットの送信をおこなう通常自己識別工程と、 自己識別後に、別のノードの装置をルートノードに再設
定するためのＰＨＹ構成パケットを生成して出力するＰ
ＨＹ構成パケット出力工程と、 をおこなうことを特徴とする請求項６に記載のコンフィ
グレーション方法。 - 【請求項８】 前記ツリー識別工程においてルートノー
ドとしての条件が成立するとされた場合、 接続されている子ノードとの間で親子関係を決めるため
のルート競争ステートに遷移し、親子関係を決める対象
である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏｔ
ｉｆｙを再出力することによって自己を子ノードに再設
定するルート競争工程をさらに含むことを特徴とする請
求項６に記載のコンフィグレーション方法。 - 【請求項９】 前記モード指定工程において、通常モー
ドが指定された場合、 ＩＥＥＥ１３９４規格のシリアルバスの初期化およびツ
リーの認識をおこなうバス初期化、ツリー識別工程と、 ツリー識別後に、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得
およびｓｅｌｆ＿ＩＤパケットの送信をおこなう通常自
己識別工程と、 をおこなうことを特徴とする請求項６または〜８のいず
れか一つに記載のコンフィグレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388574A JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
| US09/778,775 US6928058B2 (en) | 2000-03-24 | 2001-02-08 | IEEE-1394 standardized apparatus and configuration method therein |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084940 | 2000-03-24 | ||
| JP2000-84940 | 2000-03-24 | ||
| JP2000388574A JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339417A true JP2001339417A (ja) | 2001-12-07 |
| JP3901941B2 JP3901941B2 (ja) | 2007-04-04 |
Family
ID=26588320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388574A Expired - Fee Related JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6928058B2 (ja) |
| JP (1) | JP3901941B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333073A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | シリアルバスインターフェース装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030107987A1 (en) * | 2001-12-07 | 2003-06-12 | Kinstler Gary A. | Reconfiguration system for a communication network |
| JP2006039988A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Ｉｅｅｅ１３９４接続装置 |
| US20070058753A1 (en) * | 2005-08-30 | 2007-03-15 | Carlos Saavedra | BPSK demodulator circuit using an anti-parallel synchronization loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724517A (en) * | 1994-09-27 | 1998-03-03 | International Business Machines Corporation | Method for generating a topology map for a serial bus |
| US5764930A (en) * | 1996-04-01 | 1998-06-09 | Apple Computer, Inc. | Method and apparatus for providing reset transparency on a reconfigurable bus |
| JP3862371B2 (ja) | 1996-08-27 | 2006-12-27 | キヤノン株式会社 | 電子機器及び制御方法 |
| US6298406B1 (en) * | 1997-10-24 | 2001-10-02 | Sony Corporation | Method of and apparatus for detecting direction of reception of bus packets and controlling direction of transmission of bus packets within an IEEE 1394 serial bus node |
| US6233611B1 (en) * | 1998-05-08 | 2001-05-15 | Sony Corporation | Media manager for controlling autonomous media devices within a network environment and managing the flow and format of data between the devices |
| JP3469120B2 (ja) * | 1998-06-12 | 2003-11-25 | 矢崎総業株式会社 | 通信網および通信装置 |
| JP3277887B2 (ja) * | 1998-06-19 | 2002-04-22 | 日本電気株式会社 | 送受信方法、送受信回路および送受信回路の制御方法 |
| KR100272108B1 (ko) * | 1998-10-13 | 2000-11-15 | 윤종용 | Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러 |
| KR100275707B1 (ko) * | 1998-11-26 | 2000-12-15 | 윤종용 | 홈네트웍 시스템 및 그 노드 아이디 할당방법 |
| US6427198B1 (en) * | 2000-02-15 | 2002-07-30 | International Business Machines Corporation | Method, system, and program for determining system configuration |
| US6732301B1 (en) * | 2000-03-06 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Serial bus diagnostic port of a digital system |
| US6647446B1 (en) * | 2000-03-18 | 2003-11-11 | Sony Corporation | Method and system for using a new bus identifier resulting from a bus topology change |
-
2000
- 2000-12-21 JP JP2000388574A patent/JP3901941B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-08 US US09/778,775 patent/US6928058B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333073A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | シリアルバスインターフェース装置 |
| JP4512929B2 (ja) * | 2000-05-19 | 2010-07-28 | 富士通セミコンダクター株式会社 | シリアルバスインターフェース装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3901941B2 (ja) | 2007-04-04 |
| US6928058B2 (en) | 2005-08-09 |
| US20010024424A1 (en) | 2001-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701855B2 (en) | Communication device, communication system, communication method, communication program and recording medium storing the communication program | |
| US5884041A (en) | Method and apparatus for monitoring auto-negotiation progress | |
| US6810452B1 (en) | Method and system for quarantine during bus topology configuration | |
| JP3175826B2 (ja) | ネットワーク構成方法およびネットワーク管理ノード | |
| WO2000057283A1 (en) | A method and system for circumscribing a topology to form ring structures | |
| JP3348331B2 (ja) | 電子機器及びその動作モード制御方法 | |
| US6647446B1 (en) | Method and system for using a new bus identifier resulting from a bus topology change | |
| US6519634B1 (en) | Method of generating IEEE 1394 virtual network in which a virtual network controller is connected to generate self ID packets as virtual node ID | |
| US6408355B1 (en) | Method for releasing isochronous transaction in bus network, bus network utilizing the method thereof and information provision medium | |
| JP2001119410A (ja) | 自己識別フェーズにおける処理方法 | |
| JP3901941B2 (ja) | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 | |
| US6751697B1 (en) | Method and system for a multi-phase net refresh on a bus bridge interconnect | |
| US6389502B1 (en) | Synchronous communication setting method in bus network, bus network utilizing the method thereof and information provision medium | |
| JP4512929B2 (ja) | シリアルバスインターフェース装置 | |
| JP3239730B2 (ja) | ネットワークシステム | |
| US7227846B2 (en) | Data transmission/ reception system, connection restoring method and information transmission/ reception apparatus | |
| KR100974035B1 (ko) | 무선 인터페이싱 가능한 통신 디바이스, 및 이 디바이스의 결합 방법 | |
| JPH11355343A (ja) | ネットワーク管理方法及びネットワークマネージャ選定方法 | |
| JP2003289314A (ja) | ローカルバスブリッジ | |
| JP2006041762A (ja) | Ｉｅｅｅ１３９４規格対応データ処理装置 | |
| JP3983022B2 (ja) | 通信システム及び通信装置 | |
| JP5618805B2 (ja) | 通信装置、ネットワークシステム及び通信方法 | |
| JPH11215132A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JP2001177533A (ja) | データ通信制御装置及び方法 | |
| JP2002261785A (ja) | シリアルバス処理方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |