JP3901941B2 - Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 - Google Patents
Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 Download PDFInfo
- Publication number
- JP3901941B2 JP3901941B2 JP2000388574A JP2000388574A JP3901941B2 JP 3901941 B2 JP3901941 B2 JP 3901941B2 JP 2000388574 A JP2000388574 A JP 2000388574A JP 2000388574 A JP2000388574 A JP 2000388574A JP 3901941 B2 JP3901941 B2 JP 3901941B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- configuration
- self
- control unit
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 54
- 230000007704 transition Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４規格における装置およびコンフィグレーション方法に関する。画像データや音声データの転送方式として、それらデータを受信しながら再生するのに適したアイソクロノス転送方式がある。このアイソクロノス転送を特徴とするシリアルバス規格としてＩＥＥＥ１３９４規格がある。
【０００２】
この規格に基づくアプリケーションの開発段階では、ＩＥＥＥ１３９４シリアルバス上の各種動作の解析をおこなうため、ＩＥＥＥ１３９４シリアルバスにバスアナライザが接続されることがある。その際、アプリケーション開発環境のトポロジを実際のアプリケーション使用環境に合わせるためには、バスアナライザのような開発ツールはノードとして振る舞わないことが重要である。
【０００３】
【従来の技術】
ＩＥＥＥ１３９４規格では、ノードにならないＰＨＹレイア（物理レイア）については定義されていない。そのため、一般に、ＩＥＥＥ１３９４規格に対応したバスアナライザには、ＩＥＥＥ１３９４規格で定義されるＰＨＹ機能を具えたＰＨＹコントローラＬＳＩが実装されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＰＨＹコントローラＬＳＩを実装したバスアナライザは、ＩＥＥＥ１３９４シリアルバスに接続されると、トポロジ構築の際にノードとして認識されてしまう。そのため、アプリケーション開発環境のトポロジを実際のアプリケーション使用環境に合わせることができないという問題点がある。また、トポロジに制約のあるアプリケーションの場合には、ＩＥＥＥ１３９４シリアルバスにバスアナライザを接続することができないという問題点がある。
【０００５】
本発明は、上記問題点を解決するためになされたものであって、ＩＥＥＥ１３９４シリアルバスに、ノードとして認識されずに接続可能な装置を提供することを目的とする。また、本発明の他の目的は、ＩＥＥＥ１３９４シリアルバスに、装置をノードとして認識されずに接続させるためのコンフィグレーション方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるＩＥＥＥ１３９４規格における装置は、ノードとして認識されるようにコンフィグレーションの制御をおこなう通常コンフィグレーション制御部と、ノードとして認識されないようにコンフィグレーションの制御をおこなうノンノードコンフィグレーション制御部を有する。通常コンフィグレーション制御部は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。ノンノードコンフィグレーション制御部は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【０００７】
また、この装置は、ノンノードモード時に、ツリー識別フェーズにおいてルートノードになった場合、通常のコンフィグレーションをおこなった後、別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを出力するＰＨＹ構成パケット出力部を有する。
【０００８】
この装置によれば、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されることなく、ＩＥＥＥ１３９４シリアルバスへの接続が可能となる。
【０００９】
また、本発明にかかるＩＥＥＥ１３９４規格におけるコンフィグレーション方法は、ノードとして認識されないノンノードモード時で、かつ当該装置がルートノードになっていない場合には、その装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【００１０】
また、ノンノードモードであるにもかかわらず、当該装置がルートノードになった場合には、その装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなった後、別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを生成して出力する。あるいは、ツリー識別工程で当該装置がルートノードとしての条件が成立した時点で、ルート競争ステートに遷移し、親子関係を決める対象である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力する。ノードとして認識される通常モード時には、当該装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。
【００１１】
この方法によれば、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続することが可能となる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図１〜図７を参照しつつ詳細に説明する。まず、本発明にかかる装置について説明する。図１は、本発明にかかる装置の実施の形態を示す機能ブロック図である。
【００１３】
この装置は、ＩＥＥＥ１３９４規格に準拠しており、１３９４信号入出力ポート部１、モード切り替え部２、ノンノードコンフィグレーション制御部３、通常コンフィグレーション制御部４、ＰＨＹ構成パケット出力部５を備えている。１３９４信号入出力ポート部１は、少なくとも２個、図示例ではポート０とポート１の２個の入出力ポートを備える。これらの入出力ポートには親ノードまたは子ノードとなる他の装置が接続される。
【００１４】
１３９４信号入出力ポート部１が３個以上のポートを有し、かつこの装置がノンノードモード、すなわちコンフィグレーション完了後、ノードと認識されないモードで使用される場合には、トポロジ上の矛盾を回避するため、いずれか２個の入出力ポートのみが有効となる。この有効となった２個の入出力ポートに上位のノード（親ノード）または下位のノード（子ノード）となる他の装置が接続される。コンフィグレーション完了後、ノードとして認識されるモード（以下、通常モードとする）の場合には、有効となる入出力ポートは２個に限らない。
【００１５】
前記モード切り替え部２は、モード切り替え手段として供給されるモード切り替え信号６ａ，６ｂに基づいて、１３９４信号入出力ポート部１とノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４との間の入出力の切り替えをおこなう。つまり、ノンノードモード時には、モード切り替え部２は、１３９４信号入出力ポート部１に対してノンノードコンフィグレーション制御部３の入出力を有効にし、かつ通常コンフィグレーション制御部４の入出力を無効にする。
【００１６】
ただし、内部的な要因により、自己識別フェーズの処理がノンノードコンフィグレーション制御部３から通常コンフィグレーション制御部４に移行される場合がある。その場合には、処理の移行後、通常コンフィグレーション制御部４の入出力が有効となり、かつノンノードコンフィグレーション制御部３の入出力は無効となる。なお、内部的な要因については後述する。
【００１７】
また、モード切り替え部２は、通常モード時、またはノンノードコンフィグレーション制御部３から処理が移行された場合には、１３９４信号入出力ポート部１に対してノンノードコンフィグレーション制御部３の入出力を無効にする。そして、１３９４信号入出力ポート部１に対して通常コンフィグレーション制御部４の入出力を有効にする。
【００１８】
前記ノンノードコンフィグレーション制御部３は、ノンノードモード時に当該装置がノードとして認識されないためのコンフィグレーションの制御をおこなう。具体的には、ノンノードコンフィグレーション制御部３は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する処理をおこなう。それによって、当該装置は、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されなくなる。
【００１９】
ただし、ツリー識別フェーズにおいて当該装置がルートノードになった場合には、ノンノードコンフィグレーション制御部３は、通常コンフィグレーション制御部４に自己識別フェーズの処理を移行する。これが前述した内部的な要因である。この時、ノンノードコンフィグレーション制御部３は、モード切り替え部２に内部的な要因に基づくモード切り替え信号６ｂを送る。
【００２０】
前記通常コンフィグレーション制御部４は、ノンノードコンフィグレーション制御部３から自己識別フェーズの処理を引き継ぐと、当該装置がルートノードとして認識されるようにコンフィグレーションの制御をおこなう。具体的には、通常コンフィグレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。また、通常コンフィグレーション制御部４は、ＰＨＹ構成パケット出力部５にＰＨＹ構成パケットの出力を許可する信号を送る。
【００２１】
また、通常コンフィグレーション制御部４は、通常モード時に当該装置が、ＩＥＥＥ１３９４シリアルバス上の他の装置と同様に、ノードとして認識されるためのコンフィグレーションの制御をおこなう。すなわち、通常コンフィグレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。
【００２２】
前記ＰＨＹ構成パケット出力部５は、通常コンフィグレーション制御部４からＰＨＹ構成パケット出力許可信号を受け取ると、ＰＨＹ構成パケットを生成して通常コンフィグレーション制御部４に出力する。ＰＨＹ構成パケットは、当該装置以外の別のノードの装置をルートノードに再設定するために発せられる。
【００２３】
ＰＨＹ構成パケットの一例を図２に示す。図２において、左から３番目のフィールド１１、すなわちｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）フィールド１２の右隣のフィールドがセットされている場合（図では、「Ｒ」となっている）、このパケットを受け取った装置は、ｆｏｒｃｅ＿ｒｏｏｔビットをセットする。そして、再コンフィグレーションが実施され、それによってトポロジの再構築がおこなわれる。
【００２４】
その再コンフィグレーションの実施時に、ＰＨＹ構成パケットを受け取った装置は、ツリー識別フェーズにおいてｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号の出力が遅くなり、ルートノードになりやすくなる。したがって、ＰＨＹ構成パケットを発した当該装置以外の別の装置がルートノードに設定されることになる。
【００２５】
前記モード切り替え信号６ａは、当該装置のユーザが当該装置をノードとして認識させるか否かを選択したことにより発せられる。つまり、モード切り替え信号６ａは外部的な要因に基づいて発せられる信号である。たとえば、モード切り替え信号６ａは、図示しない外部端子などを介して外部から供給される。前記モード切り替え信号６ｂは、上述したように内部的な要因に基づいて発せられる信号である。
【００２６】
図３は、上述した構成の装置を適用したＰＨＹレイアコントロールＬＳＩの一例を示すブロック図である。このＬＳＩは、アービトレーション制御部２１、２個のケーブルポート２２，２３、受信データ・デコーダ２４、転送データ・エンコーダ２５、フェーズ・ロック・ループ（ＰＬＬ）２６、ツイストペア・バイアス発生部２７、リンク・インターフェースＩ／Ｏ２８およびケーブル・パワー・ステータス部２９を備えている。アービトレーション制御部２１、ケーブルポート２２，２３、受信データ・デコーダ２４および転送データ・エンコーダ２５は、図１に示す部分の構成に相当する。
【００２７】
図３に示す例では、入力端子の一つとしてＮｏｎ＿ｎｏｄｅ端子２０が設けられている。Ｎｏｎ＿ｎｏｄｅ端子２０はアービトレーション制御部２１に接続されている。このＮｏｎ＿ｎｏｄｅ端子２０には、外部的な要因に基づいて発生されるモード切り替え信号６ａ（図１参照）が供給される。その他の入出力端子については、従来のＰＨＹレイアコントロールＬＳＩにおける入出力端子と同じであるので、図４に入出力端子の一覧およびその説明を示し、個々の端子についての説明を省略する。
【００２８】
図５は、上述した構成の装置を含む４個の装置よりなるツリーのコンフィグレーションの一例を示す模式図である。図５に示す例では、ノードＡの装置３１はルートノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）は「２」である。
【００２９】
ノードＢの装置３２およびノードＣの装置３３は、それぞれノードＡのポート１およびポート２に接続されている。ノードＢはリーフ（葉）ノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤは「０」である。ノードＣはブランチ（枝）ノードであるが、ノードＣにはｐｈｉｓｉｃａｌ＿ＩＤがついていない。ノードＤの装置３４はノードＣの子ポート側に接続されており、リーフノードになっている。ノードＤのｐｈｉｓｉｃａｌ＿ＩＤは「１」である。
【００３０】
ここで、ノードＣの装置３３は図１に示す構成の装置であり、たとえばバスアナライザである。このノードＣの装置は他の装置（ノードＡ、ノードＢ、ノードＤ）からノードとして認識されない。すなわち、図５に示すツリー構成では、見かけ上、ノードＡに２個のリーフノード（ＢおよびＤ）が接続された構成となる。バスアナライザは、たとえばアプリケーションの開発時にＩＥＥＥ１３９４シリアルバス上の各種動作を解析するためにＩＥＥＥ１３９４シリアルバスに接続されて使用される。
【００３１】
つぎに、本発明にかかるコンフィグレーション方法について説明する。図６は、本発明にかかるコンフィグレーション方法の実施の形態を示すフローチャートである。コンフィグレーションが開始されると、まず、ユーザの設定（外部的な要因）により指定されたモードの判定処理がおこなわれる（ステップＳ１）。その判定の結果、ノンノードモードである場合には、モード切り替え部２はノンノードコンフィグレーション制御部３の入出力を有効にする。それによって、ノンノードコンフィグレーション制御部３は１３９４信号入出力ポート部１に接続される。
【００３２】
ついで、ＩＥＥＥ１３９４シリアルバスの初期化（ステップＳ２）およびツリーの識別（ステップＳ３）の各処理がおこなわれる。その後、ツリー識別処理において当該装置がルートノードになっているか否かの判定処理がおこなわれる（ステップＳ４）。ルートノードになっていない場合には、つづいてノンノード自己識別処理（ステップＳ５）がおこなわれ、コンフィグレーションの終了となる。ノンノード自己識別処理の詳細については後述する。
【００３３】
一方、当該装置がルートノードになっている場合には、モード切り替えの内部的な要因が発生したことになるので、自己識別フェーズの処理は通常コンフィグレーション制御部４に引き継がれる。したがって、モード切り替え部２は通常コンフィグレーション制御部４の入出力を有効にし、通常コンフィグレーション制御部４を１３９４信号入出力ポート部１に接続させる。ノンノードコンフィグレーション制御部３の入出力は無効となる。
【００３４】
そして、通常コンフィグレーション制御部４により、当該装置がノードとして認識されるように通常自己識別処理（ステップＳ６）がおこなわれる。この通常自己識別処理は従来同様の処理である。その後、通常コンフィグレーション制御部４はＰＨＹ構成パケット出力部５にＰＨＹ構成パケットの出力を許可する。ＰＨＹ構成パケット出力部５は、その出力許可に基づいて、ＰＨＹ構成パケット（図２参照）を出力する（ステップＳ７）。それによって、当該装置がノードとして認識されずにトポロジが構築されるまで、上述したコンフィグレーション方法が繰り返しおこなわれ、トポロジの再構築が試みられる。
【００３５】
外部的な要因により通常モードが指定されている場合には、モード切り替え部２は通常コンフィグレーション制御部４の入出力を有効にし、通常コンフィグレーション制御部４を１３９４信号入出力ポート部１に接続させる。その後、ＩＥＥＥ１３９４シリアルバスの初期化（ステップＳ８）、ツリーの識別（ステップＳ９）および従来同様の通常自己識別処理（ステップＳ１０）の各処理が順次おこなわれ、コンフィグレーションの終了となる。
【００３６】
ここで、ステップＳ８〜Ｓ９のバス初期化処理およびツリー識別処理は、ノンノードモードにおけるバス初期化処理（ステップＳ２）およびツリー識別処理（ステップＳ３）と同じ処理内容である。したがって、図１に示すノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４において、バス初期化処理とツリー識別処理をおこなうハードウェアを共通化させることができる。
【００３７】
つぎに、ノンノード自己識別処理の詳細について説明する。なお、説明を容易にするため、図５に示すツリー構成を例にして説明するが、本発明はそのツリー構成に限定されるものではない。ノンノードモード時のツリー識別処理（図６、ステップＳ３）においてルートノードになったノードＡは、その最小番号のポートに接続された子ノードに制御を渡す。図５に示す例では、ノードＡは、そのポート１に接続されたノードＢに制御を渡す。
【００３８】
ノードＢはノードＡ以外の他のノードに接続されていない。すなわち、ノードＢには子ノードが存在しない。したがって、ノードＢは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「０」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。その後、ノードＢは、親ノードであるノードＡに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００３９】
ノードＡは、ノードＢからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ると、ノードＡのつぎに小さい番号のポートに接続された子ノードに制御を渡す。図５に示す例では、ノードＡは、そのポート２に接続されたノードＣに制御を渡す。ノードＣは、ノードＡ以外にもノードＤに接続されている。したがって、ノードＣはノードＤに制御を渡す。
【００４０】
ノードＤには子ノードが存在しない。また、ノードＤはｓｅｌｆ＿ＩＤパケットを１個受け取っている。したがって、ノードＤは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「１」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。その後、ノードＤは、親ノードであるノードＣに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００４１】
ノードＣは、モード指定がノンノードモードであるため、ノードＤからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ると、そのｉｄｅｎｔ＿ｄｏｎｅ信号をそのままノードＡに転送する。つまり、ノンノードモード時には、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなわない。なお、通常モードの場合には、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤを取得してｓｅｌｆ＿ＩＤパケットを送信した後、親ノードに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００４２】
ルートノードであるノードＡは、ノードＤが発したｉｄｅｎｔ＿ｄｏｎｅ信号をノードＣから受け取ると、ノードＡの全ポートからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ったことになる。ノードＡが受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号の数は２個である。したがって、ノードＡは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「２」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。それによって、ノンノード自己識別処理が完了する。ノードＣはｐｈｉｓｉｃａｌ＿ＩＤを有していないため、他のノードから認識されない。
【００４３】
つぎに、当該装置がルートノードであると判定される場合に、当該装置以外の装置をルートノードに再設定する別の方法について説明する。上述したコンフィグレーション方法では、当該装置がルートノードであると判定される場合、通常自己識別処理につづいてＰＨＹ構成パケット（図２参照）を出力してトポロジの再構築を試みるとしたが、つぎに説明するルート競争処理によっても当該装置以外の装置をルートノードに設定することができる。ルート競争処理とは、互いに相手のノードに対してｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号を出力し合っているノード間において、親子関係を決定する処理のことである。
【００４４】
図７は、ルート競争処理に移行する際の状態遷移を説明するための図である。図７において、Ｔ０はツリー識別開始ステート、Ｔ１は子のハンドシェイク・ステート、Ｔ２は親のハンドシェイク・ステート、Ｔ３はルートの競争ステートである。なお、バスアナライザなどのようにノードと認識されない装置では、ノンノードモード時に有効となる入出力ポートの数は上述したように２個である。したがって、以下の説明では、このノードと認識されない装置（以下、非認識対象装置とする）の、ノンノードモード時に有効な入出力ポートを便宜上ポートＡおよびポートＢとする。
【００４５】
ノンノードモードの指定時に、ＩＥＥＥ１３９４シリアルバスを初期化（リセット）し、ツリー識別開始ステートＴ０に遷移してツリー識別をおこなった結果、非認識対象装置のポートＡとポートＢがそれぞれｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信すると、ルートノードとしての条件が成立し、子のハンドシェイク・ステートＴ１へ遷移する。
【００４６】
子のハンドシェイク・ステートＴ１では、非認識対象装置は、いずれか一方のポート（たとえばポートＡ）にのみｃｈｉｌｄ＿ｎｏｔｉｆｙを出力して親のハンドシェイク・ステートＴ２へ遷移する。親のハンドシェイク・ステートＴ２では、非認識対象装置は、ｃｈｉｌｄ＿ｎｏｔｉｆｙを出力していないもう一方のポート（すなわちポートＢ）にｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力する。それによって、当該非認識対象装置と、そのポートＢに接続された他の装置とがともに相手に対してｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力している状態となるので、ルート競争ステートＴ３に遷移する。
【００４７】
ルート競争ステートＴ３では、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し合っている双方の装置は、それぞれ所定の待機時間が経過した時点で互いに相手の状態をサンプリングする。このとき、相手の装置が待機状態（ＩＤＬＥ）であれば、再度ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力する。このｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信した装置は、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力した装置に対して親となる。
【００４８】
ここで、非認識対象装置は待機時間を決定するランダムビット（０または１）を取得せず、常に待機時間をゼロとすることにより、非認識対象装置が先にｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し、それを他方の装置が受け取ることになるので、非認識対象装置がルートノードになることを確実に避けることができる。このような設定のもとで、非認識対象装置はｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力し、親のハンドシェイク・ステートＴ２へ遷移する。そして、ノンノード自己識別処理へ移行する。
【００４９】
上述した実施の形態によれば、ノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４とが切り替え可能に設けられている。そして、ノンノードモード時にノンノードコンフィグレーション制御部３は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【００５０】
そのため、当該装置が他のノードからノードとして認識されなくなる。つまり、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続させることができる。したがって、当該装置がバスアナライザの場合には、アプリケーションシステム開発の品質およびＴＡＴの短縮に有効である。
【００５１】
以上において本発明は、上述した実施の形態に限らず、種々設計変更可能である。たとえば、図３に示す構成ではＮｏｎ＿ｎｏｄｅ端子２０にモード切り替え信号６ａが供給されるとしたが、ＰＨＹレイアコントロールＬＳＩ内に、ユーザによるノンノードモードと通常モードの選択結果を格納するレジスタを新たに設け、そのレジスタの値に基づいていずれかのモードでコンフィグレーションがおこなわれる構成となっていてもよい。
【００５２】
【発明の効果】
本発明にかかる装置によれば、ノードとして認識されるように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう通常コンフィグレーション制御部と、ノードとして認識されないように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信するノンノードコンフィグレーション制御部を有するため、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されることなく、ＩＥＥＥ１３９４シリアルバスへの接続が可能となる。
【００５３】
また、本発明にかかるコンフィグレーション方法によれば、ノンノードモード時にノードとして認識されない装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信し、一方、通常モード時にノードとして認識される装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなうため、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる装置の実施の形態を示す機能ブロック図である。
【図２】本発明にかかる装置において生成されるＰＨＹ構成パケットの構成を説明するためのパケット構成図である。
【図３】本発明にかかる装置を適用したＰＨＹレイアコントロールＬＳＩの一例を示すブロック図である。
【図４】本発明にかかる装置を適用したＰＨＹレイアコントロールＬＳＩの入出力端子の一覧を示す図表である。
【図５】本発明にかかる装置を含むツリーの一例を示す模式図である。
【図６】本発明にかかるコンフィグレーション方法の実施の形態を示すフローチャートである。
【図７】本発明にかかるコンフィグレーション方法の実施の形態においてルート競争ステートを説明するための状態遷移図である。
【符号の説明】
１ １３９４信号入出力ポート部
２ モード切り替え部
３ ノンノードコンフィグレーション制御部
４ 通常コンフィグレーション制御部
５ ＰＨＹ構成パケット出力部
６ａ，６ｂ モード切り替え手段（モード切り替え信号）
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４規格における装置およびコンフィグレーション方法に関する。画像データや音声データの転送方式として、それらデータを受信しながら再生するのに適したアイソクロノス転送方式がある。このアイソクロノス転送を特徴とするシリアルバス規格としてＩＥＥＥ１３９４規格がある。
【０００２】
この規格に基づくアプリケーションの開発段階では、ＩＥＥＥ１３９４シリアルバス上の各種動作の解析をおこなうため、ＩＥＥＥ１３９４シリアルバスにバスアナライザが接続されることがある。その際、アプリケーション開発環境のトポロジを実際のアプリケーション使用環境に合わせるためには、バスアナライザのような開発ツールはノードとして振る舞わないことが重要である。
【０００３】
【従来の技術】
ＩＥＥＥ１３９４規格では、ノードにならないＰＨＹレイア（物理レイア）については定義されていない。そのため、一般に、ＩＥＥＥ１３９４規格に対応したバスアナライザには、ＩＥＥＥ１３９４規格で定義されるＰＨＹ機能を具えたＰＨＹコントローラＬＳＩが実装されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＰＨＹコントローラＬＳＩを実装したバスアナライザは、ＩＥＥＥ１３９４シリアルバスに接続されると、トポロジ構築の際にノードとして認識されてしまう。そのため、アプリケーション開発環境のトポロジを実際のアプリケーション使用環境に合わせることができないという問題点がある。また、トポロジに制約のあるアプリケーションの場合には、ＩＥＥＥ１３９４シリアルバスにバスアナライザを接続することができないという問題点がある。
【０００５】
本発明は、上記問題点を解決するためになされたものであって、ＩＥＥＥ１３９４シリアルバスに、ノードとして認識されずに接続可能な装置を提供することを目的とする。また、本発明の他の目的は、ＩＥＥＥ１３９４シリアルバスに、装置をノードとして認識されずに接続させるためのコンフィグレーション方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるＩＥＥＥ１３９４規格における装置は、ノードとして認識されるようにコンフィグレーションの制御をおこなう通常コンフィグレーション制御部と、ノードとして認識されないようにコンフィグレーションの制御をおこなうノンノードコンフィグレーション制御部を有する。通常コンフィグレーション制御部は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。ノンノードコンフィグレーション制御部は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【０００７】
また、この装置は、ノンノードモード時に、ツリー識別フェーズにおいてルートノードになった場合、通常のコンフィグレーションをおこなった後、別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを出力するＰＨＹ構成パケット出力部を有する。
【０００８】
この装置によれば、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されることなく、ＩＥＥＥ１３９４シリアルバスへの接続が可能となる。
【０００９】
また、本発明にかかるＩＥＥＥ１３９４規格におけるコンフィグレーション方法は、ノードとして認識されないノンノードモード時で、かつ当該装置がルートノードになっていない場合には、その装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【００１０】
また、ノンノードモードであるにもかかわらず、当該装置がルートノードになった場合には、その装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなった後、別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを生成して出力する。あるいは、ツリー識別工程で当該装置がルートノードとしての条件が成立した時点で、ルート競争ステートに遷移し、親子関係を決める対象である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力する。ノードとして認識される通常モード時には、当該装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。
【００１１】
この方法によれば、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続することが可能となる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図１〜図７を参照しつつ詳細に説明する。まず、本発明にかかる装置について説明する。図１は、本発明にかかる装置の実施の形態を示す機能ブロック図である。
【００１３】
この装置は、ＩＥＥＥ１３９４規格に準拠しており、１３９４信号入出力ポート部１、モード切り替え部２、ノンノードコンフィグレーション制御部３、通常コンフィグレーション制御部４、ＰＨＹ構成パケット出力部５を備えている。１３９４信号入出力ポート部１は、少なくとも２個、図示例ではポート０とポート１の２個の入出力ポートを備える。これらの入出力ポートには親ノードまたは子ノードとなる他の装置が接続される。
【００１４】
１３９４信号入出力ポート部１が３個以上のポートを有し、かつこの装置がノンノードモード、すなわちコンフィグレーション完了後、ノードと認識されないモードで使用される場合には、トポロジ上の矛盾を回避するため、いずれか２個の入出力ポートのみが有効となる。この有効となった２個の入出力ポートに上位のノード（親ノード）または下位のノード（子ノード）となる他の装置が接続される。コンフィグレーション完了後、ノードとして認識されるモード（以下、通常モードとする）の場合には、有効となる入出力ポートは２個に限らない。
【００１５】
前記モード切り替え部２は、モード切り替え手段として供給されるモード切り替え信号６ａ，６ｂに基づいて、１３９４信号入出力ポート部１とノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４との間の入出力の切り替えをおこなう。つまり、ノンノードモード時には、モード切り替え部２は、１３９４信号入出力ポート部１に対してノンノードコンフィグレーション制御部３の入出力を有効にし、かつ通常コンフィグレーション制御部４の入出力を無効にする。
【００１６】
ただし、内部的な要因により、自己識別フェーズの処理がノンノードコンフィグレーション制御部３から通常コンフィグレーション制御部４に移行される場合がある。その場合には、処理の移行後、通常コンフィグレーション制御部４の入出力が有効となり、かつノンノードコンフィグレーション制御部３の入出力は無効となる。なお、内部的な要因については後述する。
【００１７】
また、モード切り替え部２は、通常モード時、またはノンノードコンフィグレーション制御部３から処理が移行された場合には、１３９４信号入出力ポート部１に対してノンノードコンフィグレーション制御部３の入出力を無効にする。そして、１３９４信号入出力ポート部１に対して通常コンフィグレーション制御部４の入出力を有効にする。
【００１８】
前記ノンノードコンフィグレーション制御部３は、ノンノードモード時に当該装置がノードとして認識されないためのコンフィグレーションの制御をおこなう。具体的には、ノンノードコンフィグレーション制御部３は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する処理をおこなう。それによって、当該装置は、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されなくなる。
【００１９】
ただし、ツリー識別フェーズにおいて当該装置がルートノードになった場合には、ノンノードコンフィグレーション制御部３は、通常コンフィグレーション制御部４に自己識別フェーズの処理を移行する。これが前述した内部的な要因である。この時、ノンノードコンフィグレーション制御部３は、モード切り替え部２に内部的な要因に基づくモード切り替え信号６ｂを送る。
【００２０】
前記通常コンフィグレーション制御部４は、ノンノードコンフィグレーション制御部３から自己識別フェーズの処理を引き継ぐと、当該装置がルートノードとして認識されるようにコンフィグレーションの制御をおこなう。具体的には、通常コンフィグレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。また、通常コンフィグレーション制御部４は、ＰＨＹ構成パケット出力部５にＰＨＹ構成パケットの出力を許可する信号を送る。
【００２１】
また、通常コンフィグレーション制御部４は、通常モード時に当該装置が、ＩＥＥＥ１３９４シリアルバス上の他の装置と同様に、ノードとして認識されるためのコンフィグレーションの制御をおこなう。すなわち、通常コンフィグレーション制御部４は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう。
【００２２】
前記ＰＨＹ構成パケット出力部５は、通常コンフィグレーション制御部４からＰＨＹ構成パケット出力許可信号を受け取ると、ＰＨＹ構成パケットを生成して通常コンフィグレーション制御部４に出力する。ＰＨＹ構成パケットは、当該装置以外の別のノードの装置をルートノードに再設定するために発せられる。
【００２３】
ＰＨＹ構成パケットの一例を図２に示す。図２において、左から３番目のフィールド１１、すなわちｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）フィールド１２の右隣のフィールドがセットされている場合（図では、「Ｒ」となっている）、このパケットを受け取った装置は、ｆｏｒｃｅ＿ｒｏｏｔビットをセットする。そして、再コンフィグレーションが実施され、それによってトポロジの再構築がおこなわれる。
【００２４】
その再コンフィグレーションの実施時に、ＰＨＹ構成パケットを受け取った装置は、ツリー識別フェーズにおいてｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号の出力が遅くなり、ルートノードになりやすくなる。したがって、ＰＨＹ構成パケットを発した当該装置以外の別の装置がルートノードに設定されることになる。
【００２５】
前記モード切り替え信号６ａは、当該装置のユーザが当該装置をノードとして認識させるか否かを選択したことにより発せられる。つまり、モード切り替え信号６ａは外部的な要因に基づいて発せられる信号である。たとえば、モード切り替え信号６ａは、図示しない外部端子などを介して外部から供給される。前記モード切り替え信号６ｂは、上述したように内部的な要因に基づいて発せられる信号である。
【００２６】
図３は、上述した構成の装置を適用したＰＨＹレイアコントロールＬＳＩの一例を示すブロック図である。このＬＳＩは、アービトレーション制御部２１、２個のケーブルポート２２，２３、受信データ・デコーダ２４、転送データ・エンコーダ２５、フェーズ・ロック・ループ（ＰＬＬ）２６、ツイストペア・バイアス発生部２７、リンク・インターフェースＩ／Ｏ２８およびケーブル・パワー・ステータス部２９を備えている。アービトレーション制御部２１、ケーブルポート２２，２３、受信データ・デコーダ２４および転送データ・エンコーダ２５は、図１に示す部分の構成に相当する。
【００２７】
図３に示す例では、入力端子の一つとしてＮｏｎ＿ｎｏｄｅ端子２０が設けられている。Ｎｏｎ＿ｎｏｄｅ端子２０はアービトレーション制御部２１に接続されている。このＮｏｎ＿ｎｏｄｅ端子２０には、外部的な要因に基づいて発生されるモード切り替え信号６ａ（図１参照）が供給される。その他の入出力端子については、従来のＰＨＹレイアコントロールＬＳＩにおける入出力端子と同じであるので、図４に入出力端子の一覧およびその説明を示し、個々の端子についての説明を省略する。
【００２８】
図５は、上述した構成の装置を含む４個の装置よりなるツリーのコンフィグレーションの一例を示す模式図である。図５に示す例では、ノードＡの装置３１はルートノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤ（図では、ｐｈｙ＿ＩＤ）は「２」である。
【００２９】
ノードＢの装置３２およびノードＣの装置３３は、それぞれノードＡのポート１およびポート２に接続されている。ノードＢはリーフ（葉）ノードであり、そのｐｈｉｓｉｃａｌ＿ＩＤは「０」である。ノードＣはブランチ（枝）ノードであるが、ノードＣにはｐｈｉｓｉｃａｌ＿ＩＤがついていない。ノードＤの装置３４はノードＣの子ポート側に接続されており、リーフノードになっている。ノードＤのｐｈｉｓｉｃａｌ＿ＩＤは「１」である。
【００３０】
ここで、ノードＣの装置３３は図１に示す構成の装置であり、たとえばバスアナライザである。このノードＣの装置は他の装置（ノードＡ、ノードＢ、ノードＤ）からノードとして認識されない。すなわち、図５に示すツリー構成では、見かけ上、ノードＡに２個のリーフノード（ＢおよびＤ）が接続された構成となる。バスアナライザは、たとえばアプリケーションの開発時にＩＥＥＥ１３９４シリアルバス上の各種動作を解析するためにＩＥＥＥ１３９４シリアルバスに接続されて使用される。
【００３１】
つぎに、本発明にかかるコンフィグレーション方法について説明する。図６は、本発明にかかるコンフィグレーション方法の実施の形態を示すフローチャートである。コンフィグレーションが開始されると、まず、ユーザの設定（外部的な要因）により指定されたモードの判定処理がおこなわれる（ステップＳ１）。その判定の結果、ノンノードモードである場合には、モード切り替え部２はノンノードコンフィグレーション制御部３の入出力を有効にする。それによって、ノンノードコンフィグレーション制御部３は１３９４信号入出力ポート部１に接続される。
【００３２】
ついで、ＩＥＥＥ１３９４シリアルバスの初期化（ステップＳ２）およびツリーの識別（ステップＳ３）の各処理がおこなわれる。その後、ツリー識別処理において当該装置がルートノードになっているか否かの判定処理がおこなわれる（ステップＳ４）。ルートノードになっていない場合には、つづいてノンノード自己識別処理（ステップＳ５）がおこなわれ、コンフィグレーションの終了となる。ノンノード自己識別処理の詳細については後述する。
【００３３】
一方、当該装置がルートノードになっている場合には、モード切り替えの内部的な要因が発生したことになるので、自己識別フェーズの処理は通常コンフィグレーション制御部４に引き継がれる。したがって、モード切り替え部２は通常コンフィグレーション制御部４の入出力を有効にし、通常コンフィグレーション制御部４を１３９４信号入出力ポート部１に接続させる。ノンノードコンフィグレーション制御部３の入出力は無効となる。
【００３４】
そして、通常コンフィグレーション制御部４により、当該装置がノードとして認識されるように通常自己識別処理（ステップＳ６）がおこなわれる。この通常自己識別処理は従来同様の処理である。その後、通常コンフィグレーション制御部４はＰＨＹ構成パケット出力部５にＰＨＹ構成パケットの出力を許可する。ＰＨＹ構成パケット出力部５は、その出力許可に基づいて、ＰＨＹ構成パケット（図２参照）を出力する（ステップＳ７）。それによって、当該装置がノードとして認識されずにトポロジが構築されるまで、上述したコンフィグレーション方法が繰り返しおこなわれ、トポロジの再構築が試みられる。
【００３５】
外部的な要因により通常モードが指定されている場合には、モード切り替え部２は通常コンフィグレーション制御部４の入出力を有効にし、通常コンフィグレーション制御部４を１３９４信号入出力ポート部１に接続させる。その後、ＩＥＥＥ１３９４シリアルバスの初期化（ステップＳ８）、ツリーの識別（ステップＳ９）および従来同様の通常自己識別処理（ステップＳ１０）の各処理が順次おこなわれ、コンフィグレーションの終了となる。
【００３６】
ここで、ステップＳ８〜Ｓ９のバス初期化処理およびツリー識別処理は、ノンノードモードにおけるバス初期化処理（ステップＳ２）およびツリー識別処理（ステップＳ３）と同じ処理内容である。したがって、図１に示すノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４において、バス初期化処理とツリー識別処理をおこなうハードウェアを共通化させることができる。
【００３７】
つぎに、ノンノード自己識別処理の詳細について説明する。なお、説明を容易にするため、図５に示すツリー構成を例にして説明するが、本発明はそのツリー構成に限定されるものではない。ノンノードモード時のツリー識別処理（図６、ステップＳ３）においてルートノードになったノードＡは、その最小番号のポートに接続された子ノードに制御を渡す。図５に示す例では、ノードＡは、そのポート１に接続されたノードＢに制御を渡す。
【００３８】
ノードＢはノードＡ以外の他のノードに接続されていない。すなわち、ノードＢには子ノードが存在しない。したがって、ノードＢは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「０」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。その後、ノードＢは、親ノードであるノードＡに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００３９】
ノードＡは、ノードＢからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ると、ノードＡのつぎに小さい番号のポートに接続された子ノードに制御を渡す。図５に示す例では、ノードＡは、そのポート２に接続されたノードＣに制御を渡す。ノードＣは、ノードＡ以外にもノードＤに接続されている。したがって、ノードＣはノードＤに制御を渡す。
【００４０】
ノードＤには子ノードが存在しない。また、ノードＤはｓｅｌｆ＿ＩＤパケットを１個受け取っている。したがって、ノードＤは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「１」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。その後、ノードＤは、親ノードであるノードＣに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００４１】
ノードＣは、モード指定がノンノードモードであるため、ノードＤからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ると、そのｉｄｅｎｔ＿ｄｏｎｅ信号をそのままノードＡに転送する。つまり、ノンノードモード時には、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなわない。なお、通常モードの場合には、ノードＣは自己のｐｈｉｓｉｃａｌ＿ＩＤを取得してｓｅｌｆ＿ＩＤパケットを送信した後、親ノードに対してｉｄｅｎｔ＿ｄｏｎｅ信号を送信する。
【００４２】
ルートノードであるノードＡは、ノードＤが発したｉｄｅｎｔ＿ｄｏｎｅ信号をノードＣから受け取ると、ノードＡの全ポートからｉｄｅｎｔ＿ｄｏｎｅ信号を受け取ったことになる。ノードＡが受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号の数は２個である。したがって、ノードＡは自己のｐｈｉｓｉｃａｌ＿ＩＤとして「２」を取得し、ｓｅｌｆ＿ＩＤパケットを送信する。それによって、ノンノード自己識別処理が完了する。ノードＣはｐｈｉｓｉｃａｌ＿ＩＤを有していないため、他のノードから認識されない。
【００４３】
つぎに、当該装置がルートノードであると判定される場合に、当該装置以外の装置をルートノードに再設定する別の方法について説明する。上述したコンフィグレーション方法では、当該装置がルートノードであると判定される場合、通常自己識別処理につづいてＰＨＹ構成パケット（図２参照）を出力してトポロジの再構築を試みるとしたが、つぎに説明するルート競争処理によっても当該装置以外の装置をルートノードに設定することができる。ルート競争処理とは、互いに相手のノードに対してｐａｒｅｎｔ＿ｎｏｔｉｆｙ信号を出力し合っているノード間において、親子関係を決定する処理のことである。
【００４４】
図７は、ルート競争処理に移行する際の状態遷移を説明するための図である。図７において、Ｔ０はツリー識別開始ステート、Ｔ１は子のハンドシェイク・ステート、Ｔ２は親のハンドシェイク・ステート、Ｔ３はルートの競争ステートである。なお、バスアナライザなどのようにノードと認識されない装置では、ノンノードモード時に有効となる入出力ポートの数は上述したように２個である。したがって、以下の説明では、このノードと認識されない装置（以下、非認識対象装置とする）の、ノンノードモード時に有効な入出力ポートを便宜上ポートＡおよびポートＢとする。
【００４５】
ノンノードモードの指定時に、ＩＥＥＥ１３９４シリアルバスを初期化（リセット）し、ツリー識別開始ステートＴ０に遷移してツリー識別をおこなった結果、非認識対象装置のポートＡとポートＢがそれぞれｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信すると、ルートノードとしての条件が成立し、子のハンドシェイク・ステートＴ１へ遷移する。
【００４６】
子のハンドシェイク・ステートＴ１では、非認識対象装置は、いずれか一方のポート（たとえばポートＡ）にのみｃｈｉｌｄ＿ｎｏｔｉｆｙを出力して親のハンドシェイク・ステートＴ２へ遷移する。親のハンドシェイク・ステートＴ２では、非認識対象装置は、ｃｈｉｌｄ＿ｎｏｔｉｆｙを出力していないもう一方のポート（すなわちポートＢ）にｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力する。それによって、当該非認識対象装置と、そのポートＢに接続された他の装置とがともに相手に対してｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力している状態となるので、ルート競争ステートＴ３に遷移する。
【００４７】
ルート競争ステートＴ３では、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し合っている双方の装置は、それぞれ所定の待機時間が経過した時点で互いに相手の状態をサンプリングする。このとき、相手の装置が待機状態（ＩＤＬＥ）であれば、再度ｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力する。このｐａｒｅｎｔ＿ｎｏｔｉｆｙを受信した装置は、ｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力した装置に対して親となる。
【００４８】
ここで、非認識対象装置は待機時間を決定するランダムビット（０または１）を取得せず、常に待機時間をゼロとすることにより、非認識対象装置が先にｐａｒｅｎｔ＿ｎｏｔｉｆｙを出力し、それを他方の装置が受け取ることになるので、非認識対象装置がルートノードになることを確実に避けることができる。このような設定のもとで、非認識対象装置はｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力し、親のハンドシェイク・ステートＴ２へ遷移する。そして、ノンノード自己識別処理へ移行する。
【００４９】
上述した実施の形態によれば、ノンノードコンフィグレーション制御部３と通常コンフィグレーション制御部４とが切り替え可能に設けられている。そして、ノンノードモード時にノンノードコンフィグレーション制御部３は、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する。
【００５０】
そのため、当該装置が他のノードからノードとして認識されなくなる。つまり、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続させることができる。したがって、当該装置がバスアナライザの場合には、アプリケーションシステム開発の品質およびＴＡＴの短縮に有効である。
【００５１】
以上において本発明は、上述した実施の形態に限らず、種々設計変更可能である。たとえば、図３に示す構成ではＮｏｎ＿ｎｏｄｅ端子２０にモード切り替え信号６ａが供給されるとしたが、ＰＨＹレイアコントロールＬＳＩ内に、ユーザによるノンノードモードと通常モードの選択結果を格納するレジスタを新たに設け、そのレジスタの値に基づいていずれかのモードでコンフィグレーションがおこなわれる構成となっていてもよい。
【００５２】
【発明の効果】
本発明にかかる装置によれば、ノードとして認識されるように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう通常コンフィグレーション制御部と、ノードとして認識されないように、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信するノンノードコンフィグレーション制御部を有するため、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されることなく、ＩＥＥＥ１３９４シリアルバスへの接続が可能となる。
【００５３】
また、本発明にかかるコンフィグレーション方法によれば、ノンノードモード時にノードとして認識されない装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信し、一方、通常モード時にノードとして認識される装置は自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなうため、ＩＥＥＥ１３９４シリアルバスに接続された他の装置からノードとして認識されずに、ＩＥＥＥ１３９４シリアルバスに装置を接続することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる装置の実施の形態を示す機能ブロック図である。
【図２】本発明にかかる装置において生成されるＰＨＹ構成パケットの構成を説明するためのパケット構成図である。
【図３】本発明にかかる装置を適用したＰＨＹレイアコントロールＬＳＩの一例を示すブロック図である。
【図４】本発明にかかる装置を適用したＰＨＹレイアコントロールＬＳＩの入出力端子の一覧を示す図表である。
【図５】本発明にかかる装置を含むツリーの一例を示す模式図である。
【図６】本発明にかかるコンフィグレーション方法の実施の形態を示すフローチャートである。
【図７】本発明にかかるコンフィグレーション方法の実施の形態においてルート競争ステートを説明するための状態遷移図である。
【符号の説明】
１ １３９４信号入出力ポート部
２ モード切り替え部
３ ノンノードコンフィグレーション制御部
４ 通常コンフィグレーション制御部
５ ＰＨＹ構成パケット出力部
６ａ，６ｂ モード切り替え手段（モード切り替え信号）
Claims (9)
- ＩＥＥＥ１３９４規格のシリアルバスに接続される装置であって、
親ノードとなる他の装置と子ノードとなる他の装置にそれぞれ接続される２個以上の入出力ポートを備えた１３９４信号入出力ポート部と、
ノードとして認識されないようにコンフィグレーションの制御をおこなうノンノードコンフィグレーション制御部と、
ノードとして認識されるようにコンフィグレーションの制御をおこなう通常コンフィグレーション制御部と、
前記１３９４信号入出力ポート部に対して、前記ノンノードコンフィグレーション制御部または前記通常コンフィグレーション制御部のいずれか一方の入出力を有効にするモード切り替え部と、
前記モード切り替え部の切り替えを制御するモード切り替え手段と、
別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを生成して前記通常コンフィグレーション制御部に出力するＰＨＹ構成パケット出力部と、
を具備することを特徴とする装置。 - 前記１３９４信号入出力ポート部の２個の入出力ポートが、それぞれ親ノードとなる他の装置および子ノードとなる他の装置に接続され、かつツリー識別フェーズにおいてルートノードにならなかった場合、前記ノンノードコンフィグレーション制御部は、自己識別フェーズにおいて、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信する処理をおこなうことを特徴とする請求項１に記載の装置。
- 前記１３９４信号入出力ポート部の２個の入出力ポートが、それぞれ親ノードとなる他の装置および子ノードとなる他の装置に接続され、かつツリー識別フェーズにおいてルートノードになった場合、前記ノンノードコンフィグレーション制御部は、前記通常コンフィグレーション制御部に自己識別フェーズの処理を移行させることを特徴とする請求項１または２に記載の装置。
- 前記通常コンフィグレーション制御部は、前記ノンノードコンフィグレーション制御部から自己識別フェーズの処理を引き継いだ場合、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなうとともに、前記ＰＨＹ構成パケット出力部にＰＨＹ構成パケットの出力を許可することを特徴とする請求項３に記載の装置。
- ＩＥＥＥ１３９４規格のシリアルバス上の動作を解析するためのバスアナライザであることを特徴とする請求項１〜４のいずれか一つに記載の装置。
- ノードとして認識されないようにコンフィグレーションの制御をおこなうためのノンノードモード、またはノードとして認識されるようにコンフィグレーションの制御をおこなう通常モードのいずれかのモードが指定されるモード指定工程と、
ＩＥＥＥ１３９４規格のシリアルバスの初期化およびツリーの認識をおこなうバス初期化、ツリー識別工程と、
前記モード指定工程においてノンノードモードが指定された場合、ルートノードになっていないことを判定するルートノード判定工程と、
前記ルートノード判定工程においてルートノードになっていないと判定された場合に、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信のいずれもおこなわずに、子ノードから受け取ったｉｄｅｎｔ＿ｄｏｎｅ信号をそのまま親ノードに送信するノンノード自己識別工程と、
を含むことを特徴とするコンフィグレーション方法。 - 前記ルートノード判定工程においてルートノードになっていると判定された場合、
自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう通常自己識別工程と、
自己識別後に、別のノードの装置をルートノードに再設定するためのＰＨＹ構成パケットを生成して出力するＰＨＹ構成パケット出力工程と、
をおこなうことを特徴とする請求項６に記載のコンフィグレーション方法。 - 前記ツリー識別工程においてルートノードとしての条件が成立するとされた場合、
接続されている子ノードとの間で親子関係を決めるためのルート競争ステートに遷移し、親子関係を決める対象である子ノードに対してより早くｐａｒｅｎｔ＿ｎｏｔｉｆｙを再出力することによって自己を子ノードに再設定するルート競争工程をさらに含むことを特徴とする請求項６に記載のコンフィグレーション方法。 - 前記モード指定工程において、通常モードが指定された場合、
ＩＥＥＥ１３９４規格のシリアルバスの初期化およびツリーの認識をおこなうバス初期化、ツリー識別工程と、
ツリー識別後に、自己のｐｈｉｓｉｃａｌ＿ＩＤの取得およびｓｅｌｆ＿ＩＤパケットの送信をおこなう通常自己識別工程と、
をおこなうことを特徴とする請求項６または〜８のいずれか一つに記載のコンフィグレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388574A JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
| US09/778,775 US6928058B2 (en) | 2000-03-24 | 2001-02-08 | IEEE-1394 standardized apparatus and configuration method therein |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084940 | 2000-03-24 | ||
| JP2000-84940 | 2000-03-24 | ||
| JP2000388574A JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339417A JP2001339417A (ja) | 2001-12-07 |
| JP3901941B2 true JP3901941B2 (ja) | 2007-04-04 |
Family
ID=26588320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388574A Expired - Fee Related JP3901941B2 (ja) | 2000-03-24 | 2000-12-21 | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6928058B2 (ja) |
| JP (1) | JP3901941B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4512929B2 (ja) * | 2000-05-19 | 2010-07-28 | 富士通セミコンダクター株式会社 | シリアルバスインターフェース装置 |
| US20030107987A1 (en) * | 2001-12-07 | 2003-06-12 | Kinstler Gary A. | Reconfiguration system for a communication network |
| JP2006039988A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Ｉｅｅｅ１３９４接続装置 |
| US20070058753A1 (en) * | 2005-08-30 | 2007-03-15 | Carlos Saavedra | BPSK demodulator circuit using an anti-parallel synchronization loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724517A (en) * | 1994-09-27 | 1998-03-03 | International Business Machines Corporation | Method for generating a topology map for a serial bus |
| US5764930A (en) * | 1996-04-01 | 1998-06-09 | Apple Computer, Inc. | Method and apparatus for providing reset transparency on a reconfigurable bus |
| JP3862371B2 (ja) | 1996-08-27 | 2006-12-27 | キヤノン株式会社 | 電子機器及び制御方法 |
| US6298406B1 (en) * | 1997-10-24 | 2001-10-02 | Sony Corporation | Method of and apparatus for detecting direction of reception of bus packets and controlling direction of transmission of bus packets within an IEEE 1394 serial bus node |
| US6233611B1 (en) * | 1998-05-08 | 2001-05-15 | Sony Corporation | Media manager for controlling autonomous media devices within a network environment and managing the flow and format of data between the devices |
| JP3469120B2 (ja) * | 1998-06-12 | 2003-11-25 | 矢崎総業株式会社 | 通信網および通信装置 |
| JP3277887B2 (ja) * | 1998-06-19 | 2002-04-22 | 日本電気株式会社 | 送受信方法、送受信回路および送受信回路の制御方法 |
| KR100272108B1 (ko) * | 1998-10-13 | 2000-11-15 | 윤종용 | Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러 |
| KR100275707B1 (ko) * | 1998-11-26 | 2000-12-15 | 윤종용 | 홈네트웍 시스템 및 그 노드 아이디 할당방법 |
| US6427198B1 (en) * | 2000-02-15 | 2002-07-30 | International Business Machines Corporation | Method, system, and program for determining system configuration |
| US6732301B1 (en) * | 2000-03-06 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Serial bus diagnostic port of a digital system |
| US6647446B1 (en) * | 2000-03-18 | 2003-11-11 | Sony Corporation | Method and system for using a new bus identifier resulting from a bus topology change |
-
2000
- 2000-12-21 JP JP2000388574A patent/JP3901941B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-08 US US09/778,775 patent/US6928058B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6928058B2 (en) | 2005-08-09 |
| US20010024424A1 (en) | 2001-09-27 |
| JP2001339417A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157972A (en) | Apparatus and method for processing packetized information over a serial bus | |
| US7701855B2 (en) | Communication device, communication system, communication method, communication program and recording medium storing the communication program | |
| JP4759135B2 (ja) | デジタル通信ネットワークのための分散スイッチと接続制御構成および方法 | |
| US5884041A (en) | Method and apparatus for monitoring auto-negotiation progress | |
| US6810452B1 (en) | Method and system for quarantine during bus topology configuration | |
| JP3175826B2 (ja) | ネットワーク構成方法およびネットワーク管理ノード | |
| JP2955555B1 (ja) | ネットワークシステム | |
| US6374316B1 (en) | Method and system for circumscribing a topology to form ring structures | |
| JP5370989B2 (ja) | 通信装置、データの通信方法及びネットワークシステム | |
| JP3348331B2 (ja) | 電子機器及びその動作モード制御方法 | |
| JP3901941B2 (ja) | Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法 | |
| US6519634B1 (en) | Method of generating IEEE 1394 virtual network in which a virtual network controller is connected to generate self ID packets as virtual node ID | |
| US6408355B1 (en) | Method for releasing isochronous transaction in bus network, bus network utilizing the method thereof and information provision medium | |
| US6751697B1 (en) | Method and system for a multi-phase net refresh on a bus bridge interconnect | |
| US6584539B1 (en) | Method and system for message broadcast flow control on a bus bridge interconnect | |
| US6389502B1 (en) | Synchronous communication setting method in bus network, bus network utilizing the method thereof and information provision medium | |
| JPH11275122A (ja) | データ伝送装置 | |
| JP4512929B2 (ja) | シリアルバスインターフェース装置 | |
| JP2004519896A (ja) | 標準のｐｈｙチップを用いて１３９４バス上で複数のセルフｉｄパケットを生成するための方法及びシステム | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| WO2002056547A1 (fr) | Système et dispositif d'acheminement par commutation | |
| KR100313896B1 (ko) | 버스 시스템에서의 루프 형성 제거장치 및 방법 | |
| JP2006041762A (ja) | Ｉｅｅｅ１３９４規格対応データ処理装置 | |
| JP3983022B2 (ja) | 通信システム及び通信装置 | |
| JP5618805B2 (ja) | 通信装置、ネットワークシステム及び通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |