JP2001333439A - 過変調検出回路 - Google Patents

過変調検出回路

Info

Publication number
JP2001333439A
JP2001333439A JP2000151978A JP2000151978A JP2001333439A JP 2001333439 A JP2001333439 A JP 2001333439A JP 2000151978 A JP2000151978 A JP 2000151978A JP 2000151978 A JP2000151978 A JP 2000151978A JP 2001333439 A JP2001333439 A JP 2001333439A
Authority
JP
Japan
Prior art keywords
signal
circuit
outputs
detection circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000151978A
Other languages
English (en)
Inventor
Jinsaku Kaneda
甚作 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000151978A priority Critical patent/JP2001333439A/ja
Publication of JP2001333439A publication Critical patent/JP2001333439A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】 【課題】 入力される映像変調信号の変動に対応して、
通常状態時と過変調状態時のいずれにおいてもPLL回
路の安定動作を可能にし、良好な複合映像信号を検波で
きる過変調検出回路を提供する。 【解決手段】 信号振幅検出回路7と第1の制御回路8
を設けることにより、信号振幅検出回路で複合映像信号
S6が過変調状態であるか否かを検出し、その出力であ
る第1の制御信号S7を用いて、ゲート信号S15を第
1の制御回路で制御し、第2の制御信号S8として出力
するので、スイッチ回路4は、通常状態時ではゲート信
号のタイミングに関係なく常にONし、過変調状態時だ
けゲート信号のタイミングでONするように構成される
ので、通常状態時は常にPLL回路6が機能し、過変調
状態時はゲート信号のタイミングでPLL回路を機能す
るように制御できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テレビ用中間信号
処理ブロック中において、振幅変調された映像変調信号
を検波し良好な複合映像信号を生成するための過変調検
出回路に関する。
【0002】
【従来の技術】近年、世界のCATV放送を行っている
地域の中に、放送局から送信される振幅変調された映像
変調信号を過度に増幅するため、映像変調信号によって
変調度100%以上の過変調状態を引き起こした状態で
放送を行っている地域があり、歪みを十分に除去した良
好な複合映像信号を生成するために過変調検出回路が必
要になっている。
【0003】以下に、従来の過変調検出回路について説
明する。
【0004】図6は、従来の過変調検出回路の構成を示
すブロック図である。図6において、1は検波回路、2
は位相比較回路、3は電圧制御発振回路、4はスイッチ
回路、5はループフィルタ回路、6はPLL回路であ
る。
【0005】従来の過変調検出回路は、位相基準信号S
2を基準として振幅変調された映像変調信号S1を検波
し複合映像信号S6を出力する検波回路1と、位相基準
信号S2と映像変調信号S1を比較しその位相差に応じ
て第1の誤差信号S3を出力する位相比較回路2と、映
像変調信号の搬送波が安定している期間だけ発生するゲ
ート(Gate)パルス信号S15に応じて第1の誤差
信号S3を第2の誤差信号S4として出力するスイッチ
回路4と、第2の誤差信号S4を平滑し直流化された第
3の誤差信号S5を出力するループフィルタ回路5と、
第3の誤差信号S5に応じた周波数で発振し位相基準信
号S2を出力する電圧制御発振回路3とから構成されて
いる。
【0006】次に、以上のように構成された過変調検出
回路の動作について説明する。
【0007】なお、ここでは、映像変調信号S1が図7
に示す負変調方式をとる場合、つまり、映像信号S21
の最も高い所(白レベル)におけるキャリアレベルが最
も小さく、逆に、黒レベルが最も大きくなっている場合
について説明を行う。
【0008】まず、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
とを比較し、その位相差に応じて第1の誤差信号S3を
出力する。第1の誤差信号S3は、図7に示す負変調方
式の場合、Gateパルス信号S15のタイミング、つ
まり、搬送波S20が常に安定している同期信号期間で
だけスイッチ回路4がONし、第2の誤差信号S4とし
て出力される。
【0009】次に、ループフィルタ回路5は、第2の誤
差信号S4を平滑し直流化された第3の誤差信号S5を
出力し、電圧制御発振回路3は、第3の誤差信号S5に
応じた周波数で発振し安定な位相基準信号S2を出力す
る。
【0010】この構成は、位相比較回路2、電圧制御発
振回路3、スイッチ回路4、およびループフィルタ回路
5により構成されるPLL回路6として機能するPLL
検波回路である。
【0011】そして、検波回路1では、この安定な位相
基準信号S2を基準として、振幅変調された映像変調信
号S1を検波するので、良好な複合映像信号S6を出力
できる。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、過変調状態時に良好な複合映像信号S6
を出力できるが、通常状態時においても、PLL回路6
は、Gateパルス信号によって映像変調信号の搬送波
が安定している同期信号の短い期間だけしかループを閉
じないので、常にループを閉じているPLL回路と比較
して、入力される映像変調信号の変動に追従していくス
ピードが遅く、つまり、入力される映像変調信号が変動
すると、ロックループのホールド状態から外れやすくな
るという欠点を有していた。
【0013】本発明は、上記従来の問題点を解決するも
ので、入力される映像変調信号の変動に対して、通常状
態時と過変調状態時のいずれにおいてもPLL回路の安
定動作を可能にし、良好な複合映像信号を検波できる過
変調検出回路を提供することを目的とする。
【0014】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1の過変調検出回路は、振幅変調さ
れた映像変調信号を、位相基準信号を基準として検波
し、複合映像信号を出力する検波回路と、前記複合映像
信号のレベルと内部で可変設定される閾値電圧レベルと
を比較し、比較した結果を第1の制御信号として出力す
る信号振幅検出回路と、前記第1の制御信号に応じて、
前記映像変調信号の搬送波が安定している期間だけ発生
するゲート信号のタイミングで、第2の制御信号を出力
するか否かを制御する制御回路と、前記位相基準信号と
前記映像変調信号の位相を比較し、その位相差に応じて
第1の誤差信号を出力する位相比較回路と、前記第2の
制御信号に応じて、前記第1の誤差信号を第2の誤差信
号として出力するスイッチ回路と、前記第2の誤差信号
を平滑し直流化された第3の誤差信号を出力するループ
フィルタ回路と、前記第3の誤差信号に応じた周波数で
発振し前記位相基準信号を出力する電圧制御発振回路と
を備えたことを特徴とする。
【0015】この第1の過変調検出回路によれば、信号
振幅検出回路と制御回路(第1の制御回路)を設けるこ
とにより、信号振幅検出回路で複合映像信号が過変調状
態であるか否かを検出し、その出力である第1の制御信
号を用いて、ゲート信号を第1の制御回路で制御し、第
2の制御信号として出力するので、スイッチ回路は、通
常状態時ではゲート信号のタイミングに関係なく常にO
Nし、過変調状態時だけゲート信号のタイミングでON
するように構成されるので、通常状態時は常にPLL回
路が機能し、過変調状態時はゲート信号のタイミングで
PLL回路を機能するように制御できる。
【0016】これにより、入力される映像変調信号の変
動に対して、通常状態時と過変調状態時のいずれにおい
てもPLL回路6の安定動作を可能にし、良好な複合映
像信号を検波できる過変調検出回路を実現することが可
能になる。
【0017】前記の目的を達成するため、本発明に係る
第2の過変調検出回路は、振幅変調された映像変調信号
を、位相基準信号を基準として検波し、複合映像信号を
出力する検波回路と、前記複合映像信号のレベルと内部
で可変設定される閾値電圧レベルとを比較し、比較した
結果を第1の制御信号として出力する信号振幅検出回路
と、前記信号振幅検出回路から出力される前記第1の制
御信号が内部で可変設定される信号幅以上であるか否か
を検出し、検出した結果を第2の制御信号として出力す
る信号幅検出回路と、前記第2の制御信号に応じて、前
記映像変調信号の搬送波が安定している期間だけ発生す
るゲート信号のタイミングで、第3の制御信号を出力す
るか否かを制御する制御回路と、前記位相基準信号と前
記映像変調信号の位相を比較し、その位相差に応じて第
1の誤差信号を出力する位相比較回路と、前記第3の制
御信号に応じて、前記第1の誤差信号を第2の誤差信号
として出力するスイッチ回路と、前記第2の誤差信号を
平滑し直流化された第3の誤差信号を出力するループフ
ィルタ回路と、前記第3の誤差信号に応じた周波数で発
振し前記位相基準信号を出力する電圧制御発振回路とを
備えたことを特徴とする。
【0018】この第2の過変調検出回路によれば、信号
幅検出回路を設けることで、複合映像信号の振幅と幅の
両方を検出して過変調状態であるか否かを判定するの
で、ノイズ等による誤判定をすることなく、より正確に
過変調状態時だけスイッチ回路を制御することができ
る。
【0019】前記の目的を達成するため、本発明に係る
第3の過変調検出回路は、振幅変調された映像変調信号
を、位相基準信号を基準として検波し、複合映像信号を
出力する検波回路と、前記複合映像信号のレベルと内部
で可変設定される閾値電圧レベルとを比較し、比較した
結果を第1の制御信号として出力する信号振幅検出回路
と、前記信号振幅検出回路から出力される前記第1の制
御信号が内部で可変設定される信号幅以上であるか否か
を検出し、検出した結果を第2の制御信号として出力す
る信号幅検出回路と、前記第2の制御信号を可変設定さ
れる所定期間にわたってカウントし、カウントした結果
を第3の制御信号として出力するカウンタ回路と、前記
第3の制御信号に応じて、前記映像変調信号の搬送波が
安定している期間だけ発生するゲート信号のタイミング
で、第4の制御信号を出力するか否かを制御する制御回
路と、前記位相基準信号と前記映像変調信号の位相を比
較し、その位相差に応じて第1の誤差信号を出力する位
相比較回路と、前記第4の制御信号に応じて、前記第1
の誤差信号を第2の誤差信号として出力するスイッチ回
路と、前記第2の誤差信号を平滑し直流化された第3の
誤差信号を出力するループフィルタ回路と、前記第3の
誤差信号に応じた周波数で発振し前記位相基準信号を出
力する電圧制御発振回路とを備えたことを特徴とする。
【0020】この第3の過変調検出回路によれば、カウ
ンタ回路を設けることで、過変調状態である複合映像信
号が、所定期間として例えば1フィールド中に何ライン
あるかを検出することができ、構成されたPLL回路の
過変調対応能力に応じて過変調状態を検出するレベルを
自由に設定できるので、ゲート信号を用いる期間、つま
り、スイッチ回路を制御する期間を最適に制御すること
ができる。
【0021】前記第1から第3の過変調検出回路におい
て、前記制御回路は、前記映像変調信号が弱電界信号で
あるか否か、および非同期信号であるか否かの少なくと
も1つに基づいて、前記ゲート信号のタイミングでその
出力を制御することが好ましい。
【0022】この構成によれば、複合映像信号が安定し
ない弱電界時および/または非同期時を検出した場合
に、制御回路(第2の制御回路)に入力される制御信号
に関係なく、つまり、過変調状態時にもゲート信号を用
いずにスイッチ回路を常にON状態にでき、PLL回路
を早く安定な状態に引き込むことができ、複合映像信号
が安定している時だけ過変調状態を検出することができ
る。
【0023】または、前記第1から第3の過変調検出回
路において、前記制御回路は、前記映像変調信号が弱電
界信号であるか否か、非同期信号であるか否か、および
負変調方式であるか否かの少なくとも1つに基づいて、
前記ゲート信号または前記ゲート信号を反転した信号の
タイミングで出力を制御することが好ましい。
【0024】この構成によれば、映像変調信号が負変調
方式であるか否かを検出する信号を制御回路(第3の制
御回路)に入力することで、ゲート信号または反転ゲー
ト信号のタイミングで第3の制御回路の出力を制御する
ことができ、映像変調信号が正変調方式と負変調方式の
どちらをとる場合にも対応することができる。
【0025】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0026】(第1実施形態)図1は、本発明の第1実
施形態による過変調検出回路の構成を示すブロック図で
ある。
【0027】図1において、1は検波回路、2は位相比
較回路、3は電圧制御発振回路、4はスイッチ回路、5
はループフィルタ回路、6はPLL回路、7は信号振幅
検出回路、8は第1の制御回路である。
【0028】本実施形態による過変調検出回路は、位相
基準信号S2を基準として振幅変調された映像変調信号
S1を検波し、複合映像信号S6を出力する検波回路1
と、複合映像信号S6のレベルと内部で可変設定される
閾値電圧レベルとを比較し、比較した結果を第1の制御
信号S7として出力する信号振幅検出回路7と、第1の
制御信号S7に応じて、入力される映像変調信号S1の
搬送波が安定している期間だけ発生するGate信号S
15のタイミングで第2の制御信号S8を出力するか否
かを制御する第1の制御回路8と、位相基準信号S2と
映像変調信号S1とを比較し、その位相差に応じて第1
の誤差信号S3を出力する位相比較回路2と、第2の制
御信号S8に応じて第1の誤差信号S3を第2の誤差信
号S4として出力するスイッチ回路4と、第2の誤差信
号S4を平滑し直流化された第3の誤差信号S5として
出力するループフィルタ回路5と、第3の誤差信号S5
に応じた周波数で発振し位相基準信号S2を出力する電
圧制御発振回路3とから構成されている。
【0029】次に、以上のように構成された過変調検出
回路の動作について説明する。
【0030】なお、ここでは、映像変調信号S1が図7
に示す負変調方式をとる場合、つまり、映像信号S21
の最も高い所(白レベル)におけるキャリアレベルが最
も小さく、逆に、黒レベルが最も大きくなっている場合
について説明する。
【0031】まず、図1の信号振幅検出回路7は、複合
映像信号S6のレベルと内部で設定した閾値電圧レベル
とを比較し、1水平走査期間ごとに過変調状態であるか
を判別し、判別した結果を第1の制御信号S7として出
力する。この第1の制御信号S7に応じて、第1の制御
回路8は、図7に示す負変調方式の場合、Gate信号
S15のタイミング、つまり、搬送波S20が常に安定
している同期信号期間でだけスイッチ回路4をONにす
るよう第2の制御信号S8を出力する。
【0032】次に、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
とを比較し、その位相差に応じて第1の誤差信号S3を
出力する。スイッチ回路4は、第2の制御信号S8に応
じてONし、第1の誤差信号S3を第2の誤差信号S4
として出力する。この場合、スイッチ回路4は、通常状
態時では常にONし、過変調状態時だけGate信号S
15のタイミングでONする。
【0033】ループフィルタ回路5は、第2の誤差信号
S4を平滑し直流化された第3の誤差信号S5を出力
し、電圧制御発振回路3は、第3の誤差信号S5に応じ
た周波数で発振し安定な位相基準信号S2を出力する。
【0034】この構成は、位相比較回路2、電圧制御発
振回路3、スイッチ回路4、およびループフィルタ回路
5により構成されるPLL回路6として機能するPLL
検波回路である。
【0035】そして、検波回路1は、この安定な位相基
準信号S2を基準として、振幅変調された前記映像変調
信号S1を検波するので、良好な前記複合映像信号S6
を出力することができる。
【0036】以上のように、本実施形態によれば、信号
振幅検出回路7と第1の制御回路8を設けることによ
り、信号振幅検出回路7で複合映像信号S6が過変調状
態であるか否かを検出し、その出力である第1の制御信
号S7を用いて、Gate信号S15を第1の制御回路
8で制御し、第2の制御信号S8として出力するので、
スイッチ回路4は、通常状態時ではGate信号S15
のタイミングに関係なく常にONし、過変調状態時だけ
Gate信号S15のタイミングでONするように構成
されるので、通常状態時は常にPLL回路6が機能し、
過変調状態時はGate信号S15のタイミングでPL
L回路6を機能するように制御できる。
【0037】これにより、入力される映像変調信号の変
動に対して、通常状態時と過変調状態時のいずれにおい
てもPLL回路6の安定動作を可能にし、良好な複合映
像信号を検波できる過変調検出回路を実現することが可
能になる。
【0038】(第2実施形態)図2は、本発明の第2実
施形態による過変調検出回路の構成を示すブロック図で
ある。
【0039】図2において、1は検波回路、2は位相比
較回路、3は電圧制御発振回路、4はスイッチ回路、5
はループフィルタ回路、6はPLL回路、7は信号振幅
検出回路、8は第1の制御回路であり、以上は、第1実
施形態の構成と同様である。第1実施形態の構成と異な
るのは、信号幅検出回路9を信号振幅検出回路7と第1
の制御回路8の間に設けた点にある。
【0040】次に、以上のように構成された過変調検出
回路の動作について説明する。
【0041】なお、ここでも第1実施形態と同様に、映
像変調信号S1が図7に示す負変調方式をとる場合につ
いて説明する。
【0042】まず、図2の信号振幅検出回路7は、複合
映像信号S6のレベルと内部で設定した閾値電圧レベル
とを比較し、1水平走査期間ごとに過変調状態であるか
を判別し、判別した結果を第1の制御信号S7として出
力する。
【0043】信号振幅検出回路9は、第1の制御信号S
7を受けて、それが内部で可変設定される信号幅以上で
あるか否かを検出し、検出した結果を第3の制御信号S
9として出力する。この第3の制御信号S9に応じて、
第1の制御回路8は、図7に示す負変調方式の場合、G
ate信号S15のタイミング、つまり、搬送波S20
が常に安定している同期信号期間でだけスイッチ回路4
をONするように、第5の制御信号S11を出力する。
【0044】次に、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
を比較し、その位相差に応じて第1の誤差信号S3を出
力する。スイッチ回路4は、第5の制御信号S11に応
じてONし、第1の誤差信号S3を第2の誤差信号S4
として出力する。この場合、スイッチ回路4は、通常状
態時では常にONし、過変調状態時だけGate信号S
15のタイミングでONする。
【0045】ループフィルタ回路5は、第2の誤差信号
S4を平滑し直流化された第3の誤差信号S5を出力
し、電圧制御発振回路3は、第3の誤差信号S5に応じ
た周波数で発振し安定な位相基準信号S2を出力する。
【0046】そして、検波回路1は、この安定な位相基
準信号S2を基準として、振幅変調された映像変調信号
S1を検波するので、良好な複合映像信号S6を出力で
きる。
【0047】以上のように、本実施形態によれば、第1
実施形態による過変調検出回路では、入力される複合映
像信号S6が内部で設定した閾値電圧を一瞬でも越える
と、信号振幅回路7が過変調状態であると判定したが、
本実施形態では、さらに信号幅検出回路9を設けること
で、複合映像信号6の振幅と幅の両方を検出し、過変調
状態であるか否かを判定するので、ノイズ等による誤判
定をすることなく、より正確に過変調状態時だけスイッ
チ回路4を制御することができる。
【0048】(第3実施形態)図3は、本発明の第3実
施形態による過変調検出回路の構成を示すブロック図で
ある。
【0049】図3において、1は検波回路、2は位相比
較回路、3は電圧制御発振回路、4はスイッチ回路、5
はループフィルタ回路、6はPLL回路、7は信号振幅
検出回路、8は第1の制御回路、9は信号幅検出回路
で、以上は、第2実施形態の構成と同様である。第2実
施形態の構成と異なるのは、カウンタ回路10を信号幅
検出回路9と第1の制御回路8の間に設けた点にある。
【0050】次に、以上のように構成された過変調検出
回路の動作について説明する。
【0051】なお、ここでも第1および第2実施形態と
同様に、映像変調信号S1が図7に示す負変調方式をと
る場合について説明を行う。
【0052】まず、図3の信号振幅検出回路7は、複合
映像信号S6のレベルと内部で設定した閾値電圧レベル
とを比較し、1水平走査期間ごとに過変調状態であるか
否かを判別し、判別した結果を第1の制御信号S7とし
て出力する。信号振幅検出回路9は、第1の制御信号S
7を内部で設定した信号幅以上であるか否かを検出し、
検出した結果を第3の制御信号S9として出力する。
【0053】次に、カウンタ回路10は、第3の制御信
号S9を設定値まで1フィールド内で1水平走査期間ご
とにカウントし、カウントした結果を第4の制御信号S
10として出力する。つまり、1フィールド内に内部で
設定した信号振幅・信号幅以上の複合映像信号S6が、
カウンタ回路10の設定値以上の水平走査期間にわたっ
た時に過変調状態であると判定し、第4の制御信号S1
0として出力する。
【0054】この第4の制御信号S10に応じて、第1
の制御回路8は、図7に示す負変調方式の場合、Gat
e信号S15のタイミング、つまり、搬送波S20が常
に安定している同期信号期間でだけ前記スイッチ回路4
をONするように、第6の制御信号S12を出力する。
【0055】次に、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
とを比較し、その位相差に応じて第1の誤差信号S3を
出力する。スイッチ回路4は、第6の制御信号S12に
応じてONし、第1の誤差信号S3を第2の誤差信号S
4として出力する。この場合、スイッチ回路4は、通常
状態時では常にONし、過変調状態時だけ前記Gate
信号S15のタイミングでONする。
【0056】ループフィルタ回路5は、第2の誤差信号
S4を平滑し直流化された第3の誤差信号S5を出力
し、電圧制御発振回路3は、第3の誤差信号S5に応じ
た周波数で発振し安定な位相基準信号S2を出力する。
【0057】そして、検波回路1は、この安定な位相基
準信号S2を基準として、振幅変調された映像変調信号
S1を検波するので、良好な複合映像信号S6を出力で
きる。
【0058】以上のように、本実施形態によれば、第2
実施形態による過変調検出回路では、入力される複合映
像信号S6の振幅と幅の両方を検出し過変調状態である
か否かを判定したが、本実施形態では、さらにカウンタ
回路10を設けることで、過変調状態である複合映像信
号S6が、1フィールド中に何ラインあるかを検出する
ことができ、構成されたPLL回路6の過変調対応能力
に応じて過変調状態を検出するレベルを自由に設定でき
るので、Gate信号15のタイミングを用いる期間、
つまり、スイッチ回路4を制御する期間を最適に制御す
ることができる。
【0059】(第4実施形態)図4は、本発明の第4実
施形態による過変調検出回路の構成を示すブロック図で
ある。
【0060】図4において、1は検波回路、2は位相比
較回路、3は電圧制御発振回路、4はスイッチ回路、5
はループフィルタ回路、6はPLL回路、7は信号振幅
検出回路、9は信号幅検出回路、10はカウンタ回路
で、以上は、第3実施形態の構成と同様である。第3実
施形態の構成と異なるのは、第2の制御回路11を第1
の制御回路8の代わりに設けた点にあり、以下では、第
2の制御回路11に関する動作を中心に説明する。
【0061】なお、ここでも第1から第3実施形態と同
様に、映像変調信号S1が図7に示す負変調方式をとる
場合について説明する。
【0062】第2の制御回路11には、第4の制御信号
S10と、複合映像信号S6が安定しない弱電界時を検
出した弱電界検出信号S16と、非同期時を検出した非
同期検出信号S17とが入力される。第2の制御回路1
1は、弱電界検出信号S16と非同期検出信号S17と
に応じて、弱電界時と非同期時は、第4の制御信号S1
0に関係なくスイッチ回路4を常にONするように、第
7の制御信号S13を出力し、弱電界時と非同期時でな
い場合は、第4の制御信号S10に応じて、図7に示す
負変調方式の場合、Gate信号S15のタイミング、
つまり、搬送波S20が常に安定している同期信号期間
でだけスイッチ回路4をONするように、第7の制御信
号S13を出力する。
【0063】次に、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
とを比較し、その位相差に応じて第1の誤差信号S3を
出力する。スイッチ回路4は、第7の制御信号S13に
応じてONし、第1の誤差信号S3を第2の誤差信号S
4として出力する。この場合、スイッチ回路4は、通常
状態時と弱電界時と非同期時では常にONし、過変調状
態時だけGate信号S15のタイミングでONする。
【0064】ループフィルタ回路5は、第2の誤差信号
S4を平滑し直流化された第3の誤差信号S5を出力
し、電圧制御発振回路3は、第3の誤差信号S5に応じ
た周波数で発振し安定な位相基準信号S2を出力する。
【0065】そして、検波回路1は、この安定な位相基
準信号S2を基準として、振幅変調された映像変調信号
S1を検波するので、良好な複合映像信号S6を出力で
きる。
【0066】以上のように、本実施形態によれば、第3
実施形態による過変調検出回路では、複合映像信号S6
のどのような状態の時にでも過変調状態を常に検出して
いたが、本実施形態では、第2の制御回路11を設け、
複合映像信号S6が安定しない弱電界時を検出した弱電
界検出信号S16と、非同期時を検出した非同期検出信
号S17を入力することで、第4の制御信号S10に関
係なく、つまり、過変調状態時にもGate信号S15
を用いずにスイッチ回路4を常にON状態にでき、複合
映像信号S6が安定しない弱電界時と非同期時にPLL
回路6を早く安定な状態に引き込むことができ、複合映
像信号6が安定している時だけ過変調状態を検出するこ
とができる。
【0067】(第5実施形態)図5は、本発明の第5実
施形態による過変調検出回路の構成を示すブロック図で
ある。
【0068】図5において、1は検波回路、2は位相比
較回路、3は電圧制御発振回路、4はスイッチ回路、5
はループフィルタ回路、6はPLL回路、7は信号振幅
検出回路、9は信号幅検出回路、10はカウンタ回路で
あり、以上は、第4実施形態の構成と同様である。第4
実施形態の構成と異なるのは、第3の制御回路12を第
2の制御回路11の代わりに設けた点にあり、以下で
は、第3の制御回路12に関する動作を中心に説明す
る。
【0069】次に、以上のように構成された過変調検出
回路の動作について説明する。
【0070】第3の制御回路12は、第4の制御信号S
10と、複合映像信号S6が安定しない弱電界時を検出
した弱電界検出信号S16と、非同期時を検出した非同
期検出信号S17と、正/負切換信号S18と、反転G
ate信号S19と受けて、弱電界時と非同期時は、第
5の制御信号S11、正/負切換信号S18、および反
転Gate信号S19に関係なく、スイッチ回路4を常
にONするように、第8の制御信号S14を出力し、弱
電界時と非同期時でない場合は、第4の制御信号S10
および正/負切換信号S18に応じて第8の制御信号S
14を出力する。
【0071】正/負切換信号S18は、図7に示す負変
調方式と図8に示す正変調方式のどちらの映像変調信号
S1が入力されているかを検出した信号であり、負変調
方式を検出した場合は、Gate信号S15が有効にな
り、第4の制御信号S10に応じてGate信号S15
のタイミング、つまり、搬送波S20が常に安定してい
る同期信号期間でだけスイッチ回路4をONするよう
に、第8の制御信号S14を出力する。
【0072】一方、正変調方式が検出された場合は、反
転Gate信号S19が有効になり、第4の制御信号S
10に応じて反転Gate信号S19のタイミング、つ
まり、搬送波S20が常に安定している映像信号S21
の期間でだけスイッチ回路4をONするように、第8の
制御信号S14を出力する。
【0073】なお、図8に示す正変調方式は、映像信号
S21の最も高い所(白レベル)のキャリアレベルが最
も大きく、逆に黒レベルが最も小さくなっている状態で
ある。
【0074】次に、位相比較回路2は、電圧制御発振回
路3の出力である位相基準信号S2と映像変調信号S1
とを比較し、その位相差に応じて第1の誤差信号S3を
出力する。スイッチ回路4は、第8の制御信号S14に
応じてONし、第1の誤差信号S3を第2の誤差信号S
4として出力する。この場合、スイッチ回路4は、通常
状態時と弱電界時と非同期時では常にONし、過変調状
態時だけGate信号S15または反転Gate信号S
19のタイミングでONする。
【0075】ループフィルタ回路5は、第2の誤差信号
S4を平滑し直流化された第3の誤差信号S5を出力
し、電圧制御発振回路3は、第3の誤差信号S5に応じ
た周波数で発振し安定な位相基準信号S2を出力する。
【0076】そして、検波回路1は、この安定な位相基
準信号S2を基準として、振幅変調された映像変調信号
S1を検波するので、良好な複合映像信号S6を出力で
きる。
【0077】以上のように、本実施形態によれば、第4
実施形態による過変調検出回路では、Gate信号15
により正変調方式または負変調方式のどちらかにしか対
応できなかったが、本実施形態では、第3の制御回路1
2を設けることで、正/負切換信号S18によりGat
e信号S15または反転Gate信号S19のタイミン
グで出力を制御することができ、正変調方式と負変調方
式のどちらにも対応することができる。
【0078】
【発明の効果】以上説明したように、本発明によれば、
入力される映像変調信号の変動に対応して、通常状態時
と過変調状態時のいずれにおいてもPLL回路の安定動
作を可能にし、良好な複合映像信号を検波できる過変調
検出回路を提供することが可能になる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態による過変調検出回路
の構成を示すブロック図
【図2】 本発明の第2実施形態による過変調検出回路
の構成を示すブロック図
【図3】 本発明の第3実施形態による過変調検出回路
の構成を示すブロック図
【図4】 本発明の第4実施形態による過変調検出回路
の構成を示すブロック図
【図5】 本発明の第5実施形態による過変調検出回路
の構成を示すブロック図
【図6】 従来の過変調検出回路の構成を示すブロック
【図7】 負変調方式の映像変調信号の波形図
【図8】 正変調方式の映像変調信号の波形図
【符号の説明】
1 検波回路 2 位相比較回路 3 電圧制御発振回路 4 スイッチ回路 5 ループフィルタ回路 6 PLL回路 7 信号振幅検出回路 8 第1の制御回路 9 信号幅検出回路 10 カウンタ回路 11 第2の制御回路 12 第3の制御回路 S1 映像変調信号 S2 位相基準信号 S3 第1の誤差信号 S4 第2の誤差信号 S5 第3の誤差信号 S6 複合映像信号 S7 第1の制御信号 S8 第2の制御信号 S9 第3の制御信号 S10 第4の制御信号 S11 第5の制御信号 S12 第6の制御信号 S13 第7の制御信号 S14 第8の制御信号 S15 Gate信号 S16 弱電界検出信号 S17 非同期検出信号 S18 正/負切換信号 S19 反転Gate信号 S20 搬送波 S21 映像信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 振幅変調された映像変調信号を、位相基
    準信号を基準として検波し、複合映像信号を出力する検
    波回路と、 前記複合映像信号のレベルと内部で可変設定される閾値
    電圧レベルとを比較し、比較した結果を第1の制御信号
    として出力する信号振幅検出回路と、 前記第1の制御信号に応じて、前記映像変調信号の搬送
    波が安定している期間だけ発生するゲート信号のタイミ
    ングで、第2の制御信号を出力するか否かを制御する制
    御回路と、 前記位相基準信号と前記映像変調信号の位相を比較し、
    その位相差に応じて第1の誤差信号を出力する位相比較
    回路と、 前記第2の制御信号に応じて、前記第1の誤差信号を第
    2の誤差信号として出力するスイッチ回路と、 前記第2の誤差信号を平滑し直流化された第3の誤差信
    号を出力するループフィルタ回路と、 前記第3の誤差信号に応じた周波数で発振し前記位相基
    準信号を出力する電圧制御発振回路とを備えたことを特
    徴とする過変調検出回路。
  2. 【請求項2】 振幅変調された映像変調信号を、位相基
    準信号を基準として検波し、複合映像信号を出力する検
    波回路と、 前記複合映像信号のレベルと内部で可変設定される閾値
    電圧レベルとを比較し、比較した結果を第1の制御信号
    として出力する信号振幅検出回路と、 前記信号振幅検出回路から出力される前記第1の制御信
    号が内部で可変設定される信号幅以上であるか否かを検
    出し、検出した結果を第2の制御信号として出力する信
    号幅検出回路と、 前記第2の制御信号に応じて、前記映像変調信号の搬送
    波が安定している期間だけ発生するゲート信号のタイミ
    ングで、第3の制御信号を出力するか否かを制御する制
    御回路と、 前記位相基準信号と前記映像変調信号の位相を比較し、
    その位相差に応じて第1の誤差信号を出力する位相比較
    回路と、 前記第3の制御信号に応じて、前記第1の誤差信号を第
    2の誤差信号として出力するスイッチ回路と、 前記第2の誤差信号を平滑し直流化された第3の誤差信
    号を出力するループフィルタ回路と、 前記第3の誤差信号に応じた周波数で発振し前記位相基
    準信号を出力する電圧制御発振回路とを備えたことを特
    徴とする過変調検出回路。
  3. 【請求項3】 振幅変調された映像変調信号を、位相基
    準信号を基準として検波し、複合映像信号を出力する検
    波回路と、 前記複合映像信号のレベルと内部で可変設定される閾値
    電圧レベルとを比較し、比較した結果を第1の制御信号
    として出力する信号振幅検出回路と、 前記信号振幅検出回路から出力される前記第1の制御信
    号が内部で可変設定される信号幅以上であるか否かを検
    出し、検出した結果を第2の制御信号として出力する信
    号幅検出回路と、 前記第2の制御信号を可変設定される所定期間にわたっ
    てカウントし、カウントした結果を第3の制御信号とし
    て出力するカウンタ回路と、 前記第3の制御信号に応じて、前記映像変調信号の搬送
    波が安定している期間だけ発生するゲート信号のタイミ
    ングで、第4の制御信号を出力するか否かを制御する制
    御回路と、 前記位相基準信号と前記映像変調信号の位相を比較し、
    その位相差に応じて第1の誤差信号を出力する位相比較
    回路と、 前記第4の制御信号に応じて、前記第1の誤差信号を第
    2の誤差信号として出力するスイッチ回路と、 前記第2の誤差信号を平滑し直流化された第3の誤差信
    号を出力するループフィルタ回路と、 前記第3の誤差信号に応じた周波数で発振し前記位相基
    準信号を出力する電圧制御発振回路とを備えたことを特
    徴とする過変調検出回路。
  4. 【請求項4】 前記制御回路は、前記映像変調信号が弱
    電界信号であるか否か、および非同期信号であるか否か
    の少なくとも1つに基づいて、前記ゲート信号のタイミ
    ングでその出力を制御する請求項1から3のいずれか一
    項記載の過変調検出回路。
  5. 【請求項5】 前記制御回路は、前記映像変調信号が弱
    電界信号であるか否か、非同期信号であるか否か、およ
    び負変調方式であるか否かの少なくとも1つに基づい
    て、前記ゲート信号または前記ゲート信号を反転した信
    号のタイミングで出力を制御する請求項1から3のいず
    れか一項記載の過変調検出回路。
JP2000151978A 2000-05-23 2000-05-23 過変調検出回路 Pending JP2001333439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151978A JP2001333439A (ja) 2000-05-23 2000-05-23 過変調検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151978A JP2001333439A (ja) 2000-05-23 2000-05-23 過変調検出回路

Publications (1)

Publication Number Publication Date
JP2001333439A true JP2001333439A (ja) 2001-11-30

Family

ID=18657460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151978A Pending JP2001333439A (ja) 2000-05-23 2000-05-23 過変調検出回路

Country Status (1)

Country Link
JP (1) JP2001333439A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933777B2 (en) 2002-12-26 2005-08-23 Renesas Technology Corp. AM detecting apparatus with overmodulation detecting function
JP2007336328A (ja) * 2006-06-16 2007-12-27 Sanyo Electric Co Ltd 映像検波回路
JP2008011128A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 映像検波回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933777B2 (en) 2002-12-26 2005-08-23 Renesas Technology Corp. AM detecting apparatus with overmodulation detecting function
JP2007336328A (ja) * 2006-06-16 2007-12-27 Sanyo Electric Co Ltd 映像検波回路
JP2008011128A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 映像検波回路
US8199260B2 (en) 2006-06-29 2012-06-12 Sanyo Electric Co., Ltd. Picture signal detecting apparatus

Similar Documents

Publication Publication Date Title
JP2001333439A (ja) 過変調検出回路
JPH05507184A (ja) 位相制御回路
JP3849368B2 (ja) Pll回路
JP3320576B2 (ja) 発振回路
JPH02180473A (ja) キード型同期検波回路
JPH1023293A (ja) 同期発生装置と画像表示装置
JP3439143B2 (ja) 水平同期回路
KR100425107B1 (ko) 영상표시장치의 수평위상고정루프 속도 제어장치 및 그 방법
JPH05227017A (ja) 収束モード切り換え式ディジタルpll装置
JPH10210375A (ja) 画像同期信号の有無判定方法及び同期信号検出システム
JPS609284A (ja) 垂直フリ−ラン検出装置
JP2548804B2 (ja) Pll回路
JP4168524B2 (ja) Pll回路
JPH11177843A (ja) 位相同期回路
JP4374676B2 (ja) 水平ドライブパルスの切替装置
JPH0697821A (ja) 周波数掃引レート適応型フェイズロックループ
JPH0865152A (ja) 位相同期ループ回路
KR19980018519A (ko) 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로
JPH022217A (ja) 位相同期検出回路
JP2975807B2 (ja) Vtrの映像信号処理回路
JPH04135390A (ja) 映像検波回路
JP2003333364A (ja) 垂直同期安定装置
JP2002190964A (ja) 同期信号生成回路
JP2001094820A (ja) 水平出力保護回路
JPH08130468A (ja) 位相同期回路