KR19980018519A - 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로 - Google Patents
원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로 Download PDFInfo
- Publication number
- KR19980018519A KR19980018519A KR1019970037926A KR19970037926A KR19980018519A KR 19980018519 A KR19980018519 A KR 19980018519A KR 1019970037926 A KR1019970037926 A KR 1019970037926A KR 19970037926 A KR19970037926 A KR 19970037926A KR 19980018519 A KR19980018519 A KR 19980018519A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- phase
- locking
- phase locking
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000002051 biphasic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (10)
- 입력 신호를 한 쌍의 90°위상차가 나는 발진 신호로 복조하는 수단과, 자동주파수제어 저역필터와 리미터, 두 극성 중에서 어느 하나를 갖는 출력신호를 공급하는 수단으로 구성된 쌍위상 안정 주파수 및 위상 로킹 회로에 있어서,상기 출력 신호가 상기 두 극성 중에서 어느 하나로 선택되도록 주파수 및 위상 로킹 회로를 강제로 로킹시키는 자동위상로킹 수단을 포함하는 것을 특징으로 하는 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 제 1항에 있어서, 상기 자동위상로킹 수단은,상기 주파수 및 위상 로킹 회로의 로킹 주파수를 나타내는 로크인디케이터 신호를 진전시키는 수단과, 출력 신호의 상기 두 극성 중에서 상기 선택된 어느 하나의 극성을 생성하는 위상에 상기 주파수 및 위상 로킹 회로가 로킹되도록 하는 상기 로크 신호를 사용하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 제 2항에 있어서, 상기 자동위상로킹 수단은,스위치 수단과;기준 전위와;로크인디케이터의 신호에 따라 응답하는 주파수 및 위상 로킹 회로에 상기 기준 전위를 인가하는 스위치 수단을 동작시키기 위한 수단을 추가로 포함하는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 제 3항에 있어서, 상기 주파수 및 위상 로킹 회로는 제 3곱셈기 수단을 추가로 포함하고, 상기 자동위상로킹 수단은 상기 주파수 및 위상 로킹 회로의 출력과 상기 제 3곱셈기 수단의 입력 사이에 연결되는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 주파수 및 위상 로킹 회로의 주파수 로킹을 나타내는 로크인디케이터 신호를 유도하는 단계와;사전 결정된 위상에서 상기 주파수 및 위상 로킹 회로가 확실하게 로킹 되도록 로크인디케이터 신호를 사용하는 단계로 구비된 것을 특징으로 하는 쌍위상 안정 주파수 및 위상 로킹 회로의 동작 방법.
- 제 5항에 있어서, 위상 로킹 조건을 결정하는 주파수 및 위상 로킹 회로에서, 제 3곱셈기로 인가되는 입력을 제어하는 단계를 추가로 포함하는 것을 특징으로 하는 쌍 위상 안정 주파수 및 위상 로킹 회로 동작 방법.
- 제 6항에 있어서, 기준 전위를 로크인디케이터 신호에 따라 응답하는 제 3곱셈기에 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 쌍 위상 안정 주파수 및 위상 로킹 회로 동작 방법.
- 상기 주파수 및 위상 로킹 회로의 주파수 로킹을 나타내는 주파수 및 위상 로킹 회로로부터 로크인디케이터 신호를 유도하기 위한 수단과;상기 로크인디케이터 신호에 따라 반응하는 상기 주파수 및 위상 로킹 회로에게 사전 결정된 위상 로킹 상태를 강요하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 제 8항에 있어서, 제 3곱셈기 수단을 추가로 포함하고,상기 강요 수단은 스위치 수단과;상기 로크인디케이터 신호로 스위치 수단을 제어하는 수단과;상기 스위치 수단의 출력을 상기 제 3곱셈기 수단의 입력으로 제공하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
- 제 9항에 있어서, 상기 강요 수단은 기준 전위와;상기 로크인디케이터 신호에 응답하는 제 3곱셈기 수단의 입력으로 상기 기준 전위를 스위칭하는 스위치 수단을 추가로 포함하는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/696,427 US5781065A (en) | 1996-08-13 | 1996-08-13 | Circuit for causing FPLL to lock in desired phase |
| US08/696427 | 1996-08-13 | ||
| US8/696427 | 1996-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980018519A true KR19980018519A (ko) | 1998-06-05 |
| KR100261805B1 KR100261805B1 (ko) | 2000-07-15 |
Family
ID=24797027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970037926A KR100261805B1 (ko) | 1996-08-13 | 1997-08-08 | 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5781065A (ko) |
| KR (1) | KR100261805B1 (ko) |
| CN (1) | CN1101084C (ko) |
| CA (1) | CA2212774C (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590950B1 (en) * | 1999-02-22 | 2003-07-08 | Zenith Electronics Corporation | Bandwidth stabilized PLL |
| US6995617B2 (en) * | 2002-04-05 | 2006-02-07 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop |
| US7272203B2 (en) * | 2002-04-05 | 2007-09-18 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4216027C2 (de) * | 1991-05-17 | 1993-09-30 | Hitachi Ltd | Demodulierschaltkreis |
| US5359661A (en) * | 1992-10-01 | 1994-10-25 | Delco Electronics Corporation | Out-of-lock detector for synchronous AM detection |
| US5436598A (en) * | 1994-01-21 | 1995-07-25 | Calcomp Inc. | Phase lock loop circuit for signals periodically inverting in phase |
| US5539357A (en) * | 1995-09-15 | 1996-07-23 | Thomson Consumer Electronics, Inc. | Phase locked loop |
-
1996
- 1996-08-13 US US08/696,427 patent/US5781065A/en not_active Expired - Lifetime
-
1997
- 1997-08-08 KR KR1019970037926A patent/KR100261805B1/ko not_active IP Right Cessation
- 1997-08-12 CA CA002212774A patent/CA2212774C/en not_active Expired - Lifetime
- 1997-08-13 CN CN97116745A patent/CN1101084C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2212774C (en) | 2000-10-17 |
| CN1189014A (zh) | 1998-07-29 |
| US5781065A (en) | 1998-07-14 |
| CN1101084C (zh) | 2003-02-05 |
| KR100261805B1 (ko) | 2000-07-15 |
| CA2212774A1 (en) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410368A (en) | Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval | |
| US3525945A (en) | System for reconstituting a carrier reference signal using a switchable phase lock loop | |
| US6069524A (en) | FPLL with third multiplier in an analog input signal | |
| EP0092442B1 (en) | Phase synchronizing circuit | |
| US4517531A (en) | Carrier wave reproducing circuit in synchronized detection system of medium speed facsimile | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| EP0529618A1 (en) | Demodulating device | |
| KR19980018519A (ko) | 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로 | |
| KR100321963B1 (ko) | 파일럿을 가진 에프 피 엘 엘 복조된 신호를 위한 주파수 고정 인디케이터 | |
| US4656431A (en) | Digital frequency discriminator | |
| US5621483A (en) | Polarity selection circuit for bi-phase stable FPLL | |
| CA2186339C (en) | Data segment driven afc latch for bi-phase stable frequency phase locked loop | |
| US4755762A (en) | Combined FPLL and PSK data detector | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
| US6593974B1 (en) | Circuit arrangement for demodulating an intermediate-frequency video signal | |
| JPH05167629A (ja) | 疑似ロック検出回路 | |
| US4486782A (en) | Frequency stabilization of a VCO FM modulator | |
| JPS644386B2 (ko) | ||
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JPH06252963A (ja) | 位相変調信号復調回路 | |
| JPH0983360A (ja) | Ｐｌｌ回路 | |
| JP2788795B2 (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970808 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970808 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19990913 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000322 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000422 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000424 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030407 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050331 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060324 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070329 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080319 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090331 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100331 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110328 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120327 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment | ||
| PR1001 | Payment of annual fee |
Payment date: 20130326 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140414 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150324 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160324 Start annual number: 17 End annual number: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20170314 Year of fee payment: 18 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170314 Start annual number: 18 End annual number: 18 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |