KR19980018519A - 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로 - Google Patents

원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로 Download PDF

Info

Publication number
KR19980018519A
KR19980018519A KR1019970037926A KR19970037926A KR19980018519A KR 19980018519 A KR19980018519 A KR 19980018519A KR 1019970037926 A KR1019970037926 A KR 1019970037926A KR 19970037926 A KR19970037926 A KR 19970037926A KR 19980018519 A KR19980018519 A KR 19980018519A
Authority
KR
South Korea
Prior art keywords
frequency
phase
locking
phase locking
circuit
Prior art date
Application number
KR1019970037926A
Other languages
English (en)
Other versions
KR100261805B1 (ko
Inventor
지. 빅터 미키넥
더블유. 리프 오토
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Publication of KR19980018519A publication Critical patent/KR19980018519A/ko
Application granted granted Critical
Publication of KR100261805B1 publication Critical patent/KR100261805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 쌍위상 안정 주파수 및 위상 로킹 회로(Frequency and Phase Locked Loops ; FPLL)가 주파수 로크 상태에 따라 동작되는 로크스위치(Lock Switch)를 포함한다. 그리고 이 로크스위치는 제 3곱셈기 입력에 사전 결정된 전압을 줌으로써 그 루프가 복조된 신호에서 원하는 극성을 만들어 내는 위상에 로크가 걸리 수 있도록 한다. 주파수 로크인디케이터(Lock Indicator)는 로크스위치가 사전 결정된 전압을 그 루프의 실제적인 로크 위상과 상관없는 제 3곱셈기에게 들어가도록 동작한다. 만약에 로크 위상이 틀리다면, 그 역전압은 전압제어발진기(VCO)로 하여금 위상이 180°비켜나게 해서 그 루프는 그 루프의 다른 쌍안정 상태에서 로크가 걸리게 된다.

Description

원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로
본 발명은 주파수 및 위상 로킹 회로에 관한 것으로, 특히 주파수 및 위상 로킹 회로의 위상 로킹을 제어하기 위한 장치 및 방법에 관한 것이다.
본 출원은 동시 계류 중인 출원들, 즉 1996년 5월 13일에 출원된 출원 번호 제 645, 175호의 「파일럿(PILOT)신호와 극성 반전기를 사용한 주파수 및 위상 로킹 회로 극성 제어」와 제 D6755C호인 「쌍위상에서 안정된 주파수 및 위상 로킹 회로를 위한 극성 선택 회로」및 제 D6944호인 「프리스케일러(Prescaler)로서 제 3곱셈기(Multiplier)를 구비한 주파수 및 위상 로킹 회로」와 관련이 있으며, 상기 모든 출원들에 대한 권한은 제니스 전자(Zenith Electronics) 회사에 양도되었다.
상기 주파수 및 위상 로킹 회로는 주파수 로킹과 위상 로킹 동작을 동시에 수행한다는 측면에서 종래의 위상 로킹 회로(PLL)와 다르며, 비교적 그 쓰임새의 범위가 넓고 속도의 감소 없이 좁은 대역 위상 로킹에 양호한 이점이 있다.
주파수 및 위상 로킹 회로의 일례는 미국 특허 제 4,072,909호에 게시되어 있으며, TV수상기에서 비디오 신호를 감지하기 위해 주파수 및 위상 로킹 회로를 사용한 예는 미국 특허 제 4,091,410호에 게시되어 있다. 상기 두 특허는 본 발명의 양수인 소유이며, 참고로 본 발명에 서술되어 있다.
상기 특허들에서 논의된 바와 같이 주파수 및 위상 로킹 회로는 쌍위상 안정이기 때문에, 루프는 180°위상차가 나는 두 안정 상태 중 어느 한 상태에서 로킹된다.
상기 특허 제 4,091,410호의 종래 기술은 주파수 및 위상 로킹 회로의 특정한 로킹 위상을 나타내기 위하여 주파수 및 위상 로킹 회로에 있는 리미터(limiter)의 출력으로부터 정보 신호를 얻으며, 그 정보 신호는 복조된 비디오 신호의 위상을 바꾸기 위해 사용된다.
상기 출원의 출원 번호 제 645,175호에서, 파일럿 신호는 주파수 및 위상 로킹 회로의 로킹 위상을 나타내는 정보 신호를 도출해 내기 위하여 처리된다.
만약에 정보 신호가 로킹 위상이 반전되었다고(즉 I채널 데이터 신호가 원하는 극성과 반대의 극성으로 되었다고) 가리키면, I 및 Q곱셈기들에게 인가되는 중간주파수 신호가 반전되어, 결국 I채널 데이터 신호 및 Q채널 출력 신호도 동시에 반전된다.
I 와 Q신호들에서 동시에 일어나는 극성 변화에 루프필터가 충분히 빠르게 응답하지 못하기 때문에, 주파수 및 위상 로킹 회로의 로킹 위상은 영향을 받지 않으며, 그 결과 루프필터에 인가되는 에러 신호의 극성은 그대로 유지된다.
또한 상기 출원 번호 제 D6755C호에서, 연속적인 데이터 세그먼트(Segment) 동기 신호들은 주파수 및 위상 로킹 회로의 로킹 극성의 결정과 극성 신호를 발생하기 위해 사용된다. 만약에 극성 신호에 의해 결정될 때 디지탈화된 I채널 데이터 신호가 틀린 극성을 갖는다면, 극성 신호는 디지탈화된 I채널 데이터 신호를 반전시키고, 극성 신호는 제 3곱셈기의 극성을 안정화시키기 위해 주파수 및 위상 로킹 회로 리미터의 입력으로 피드백된다. 이때 주파수 및 위상 로킹 회로의 로킹 위상은 변하지 않는다.
본 발명은 로크인디케이터 신호에 따라 주파수 및 위상 로킹 회로가 위상 로킹이 이루어지게 되어 안정화시키기 위한 장치와 방법에 관한 것이다.
본 발명의 주목적은 쌍위상 안정 주파수 및 위상 로킹 회로의 사전 선택된 로킹 극성을 보증하기 위한 새로운 장치 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 쌍위상 안정 주파수 및 위상 로킹 회로를 동작시키기 위한 개선된 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 개선된 쌍위상 안정 주파수 및 위상 로킹 회로를 제공하는데 있다.
도 1은 종래 주파수 및 위상 로킹 회로의 간략한 구성도.
도 2는 본 발명에 의해 구성된 주파수 및 위상 로킹 회로의 간략한 구성도.
도 3은 도 2의 주파수 및 위상 로킹 회로의 변형한 예를 보인 구성도.
***** 도면의주요부분에대한부호설명 *****
10 : 튜너/중간주파수 12 : 제 1곱셈기
14 : 제 2곱셈기 16 : 전압제어발진기
18 : 90°쉬프터 20, 22 : 저역필터
24 : 자동주파수제어 루프필터 26 : 리미터
28 : 제 3곱셈기 30 : 자동위상제어 루프필터
32 : I 채널 처리기 34 : 로크스위치
40 : 로크인디케이터
도 1의 종래 주파수 및 위상 로킹 회로를 참조하면, 튜너/중간주파수 소스(10)는 변조된 입력 신호를 제 1곱셈기(I채널)(12)와 제 2곱셈기(Q채널)(14)의 입력으로 제공하고, 전압제어발진기(VCO)(16)는 복조 신호를 곱셈기(12)의 다른 입력으로 제공하는 한편 90°위상차가 나는 신호를 제 2곱셈기(14)의 다른 입력으로 제공하는 90°위상 쉬프터 회로(18)에 복조 신호를 제공한다.
제 1곱셈기(12)의 출력은 저역필터(LPF)(20)와 연결되고, 저역필터(20)의 출력은 자동주파수제어(AFC) 루프필터 회로(24)로 입력되며, 자동주파수제어 루프필터 회로(24)의 출력은 리미터(26)로 제공되고, 리미터(26)의 출력은 제 3곱셈기(28)로 제공된다.
제 3곱셈기(28)의 다른 입력은 제 2곱셈기(14)의 출력이 입력되는 저역필터(22)로부터 제공되고, 제 3곱셈기(28)의 출력은 전압제어발진기(16)를 위한 제어 신호를 생성하는 자동위상제어(APC) 루프필터(30)에 연결되며, 저역필터(20)의 I채널 출력도 I채널 데이터 처리기(32)로 공급된다.
텔레비전 환경에서, 상기 서술된 회로는 변조된 비디오 입력 신호를 수신하고, 복조된 비디오 출력 신호를 전달하는 종래의 주파수 및 위상 로킹 회로 배열로 구성된다.
변조된 신호가 비디오나 텔레비전 신호에 한정되지 않는다는 점은 통상의 지식을 가진 자에게 인정될 것이지만, 변조된 신호는 어떤 정보 신호가 되어야만 한다. 주파수 및 위상 로킹 회로는 앞서 언급한 특허들에서 서술된 것과 같은 기능이 있다.
본 발명은 도 2와 같이, 로크인디케이터(40)와 로크스위치 배열(34)이 첨가된 것을 제외하고는 도 1의 주파수 및 위상 로킹 회로와 같다.
로크스위치 배열(34)은 단순하게 표시하기 위해 간단한 기계적인 장치로 도시되어 있지만 사실은 전자 장치이며, 앞에서 언급한 특허들에서 정보 신호와 같은 종래 기술 형식 중에서 어느 하나를 차지할 수 있다.
또한, 리미터 출력 신호가 주파수 및 위상 로킹 회로의 로킹 위상을 나타내기 때문에, 로크인디케이터(40)는 점선으로 표시된 바와 같이, 리미터(26)의 출력에 접속될 수 있다.
이와 같은 접속 관계에서, 보다 효율적인 동작을 위하여 로크인디케이터(40)는 다른 저역필터와 리미터로 구성된 하나의 분리된 회로(미도시)을 통하여 저역필터(20)의 출력과 접속될 수 있다. 그 이점은 분리된 회로가, 예를 들어 파일럿과 같은 복조된 신호의 특성에 맞게 짜여질 수 있다고 하는 것이다.
어떤 경우에서도, 주파수 로크(또는 거의 근접된 주파수 로크) 조건이 주파수 및 위상 로킹 회로의 주파수 로크 부분에 의해 이루어질 때, 로크스위치(34)는 로크인디케이터(40)의 출력에 따라 자신의 입력 신호(A)를 제 3곱셈기(28)로 접속시킬 수 있다. 로크스위치(34)의 입력(A)은 +1의 고정된 전위에 연결되고, 이 전위는 원하는 로킹 위상을 이루기 위해 필요한 신호 극성에 대응되며, 이 위상에서 주파수 및 위상 로킹 회로는 원하는 I채널 신호 극성으로 진전된다.
표준형 주파수 및 위상 로킹 회로의 동작에서, 제 3곱셈기(28)는 주파수 및 위상 로킹 회로의 위상 로킹 회로 부분(전압제어발진기(16), 위상 쉬프터(18), 제2 곱셈기(14), 저역필터(22), 제 3곱셈기(28)와 자동위상제어 루프필터(30))에서 에러 신호의 극성을 바꾼다.
로크스위치(34)의 B단자를 경유하는 리미터(26)에서 나온 입력이 음일 때, 제 3곱셈기(28)는 전압제어발진기의 위상 로킹에 사용되는 에러 신호를 반전시키고, 입력이 양일 때는 반전이 시키지 않는다.
두 개의 안정한 상태 중에서 어느 하나의 상태로 쌍위상 안정 주파수 및 위상 로킹 회로가 로킹되도록 로크하는 것은 에러 신호의 위상이나 극성이다. 로킹되었거나 또는 거의 로킹되었을 때, 중간주파수 신호 캐리어는 주파수 및 위상 로킹 회로의 위상 로킹 회로 부분의 대역폭 안에 있기 때문에, 주파수 및 위상 로킹 회로의 주파수 로킹 부분은 더 이상 필요하지 않다. 이때, 리미터는 정해진 DC 전압(데이터 신호를 여과하는 자동주파수제어 루프필터 회로로부터 최소한의 영향을 받음)을 갖는 제 3곱셈기에 신호를 공급한다. 그 결과, 주파수 및 위상 로킹 회로는 단일 위상 로킹 회로로서 동작한다.
본 발명의 주파수 및 위상 로킹 회로가 로킹되었거나 거의 로킹된 상태에서는, 로크스위치(34)가 리미터 출력 전압으로부터 B단자로 가는 입력을 A단자의 고정된 전압으로 바꾸는 동작을 한다.
이것은 현재 동작되는 위상 로킹 회로를 억지로 사전 결정된 로킹 위상 상태가 되도록 하는 것이다.
만약에 사전 결정된 로킹 위상 상태가 주파수 및 위상 로킹 회로의 현재 로킹된 상태와 같다면, 루프는 로킹되어 있으며, 만약에 사전 결정된 로킹 위상 상태가 주파수 및 위상 로킹 회로의 현재 로킹 상태와 다르다면, 루프는 반 주기 비켜나서 원하는 위상에 다시 로킹될 것이다.
만약에 루프가 로킹 상태에 거의 근접되어 있다면, A단자의 고정된 DC전압 쪽으로 로크스위치(34)의 움직임에 따라, 사전 결정된 위상 상태에서 루프는 로킹이 진행될 것이다. 로크스위치(34)가 A단자의 위치에 있을 때, 자동주파수제어 루프필터에서 여과되고 제한된 데이터 신호로부터 어떤 외란(disturbances)도 회로의 위상 로킹 회로 부분으로 들어오는 것이 차단되어 주파수 및 위상 로킹 회로 동작이 안정된다는 것에 주목해야 한다.
주파수 및 위상 로킹 회로가 로킹된 동작에서 수신 신호의 파일럿은 리미터(26)로부터 나온 +1이나 -1출력으로 진전된다. 주파수 및 위상 로킹 회로의 로킹 위상은 구해질 I채널의 원하는 극성에 대하여 +1로 가정된 리미터(26)의 출력 극성에 의해 결정된다.
로킹에 앞서, 리미터(26)의 출력은 비트 노트-릴레이티드(beat note-related) 구형파를 로크스위치(34)를 통하여 제 3곱셈기(28)로 공급한다.
만약에 점선연결이 이용되면, 주파수 로크인디케이터(40)로 인가되는 신호도 구형파가 된다. 주파수 로크인디케이터(40)는 구형파에 응답하지 않고, 로크스위치(34)도 동작하지 않게 됨으로써, 리미터(26)를 통해서 정상적인 주파수 로킹이 이루어지도록 한다.
주파수 로킹이 일어날 때, 리미터(26)의 출력은 +1이나 -1중에 하나가 되며, 둘 중 하나의 경우에, 주파수 로크인디케이터(40)는 이 상태를 감지하여, 제 3곱셈기(28)의 입력에 고정된 +1볼트가 연결되도록 로크스위치(34)를 동작시킨다.
따라서 사전 결정된 위상에서 주파수 및 위상 로킹 회로가 위상 로킹을 이룸으로써, 원하는 I채널 신호 극성을 만들어 내게 된다.
만약에 리미터(26)의 출력이 로크 주파수에서 +1이었다면, 로크스위치(34)의 동작으로 인해 신호 극성의 변화는 일어나지 않으며, 루프는 원하는 위상에서 로킹된 상태를 유지한다.
그렇지만 리미터(26)의 출력이 -1이었다면, 로크스위치(34)가 제 3곱셈기(28)에 +1을 가해 주도록 동작하여, 전압제어발진기(16)는 슬립 사이클(slip cycle)을 일으키게 되어 자신의 위상을 180°만큼 변화시킨다. 따라서 루프는 쌍안정 상태(원하는 로킹 위상)의 다른 쪽에서 즉시 안정화가 이루어진다.
만약에 어떤 이유에 의해 주파수 로킹이 깨진다면, 주파수 로크인디케이터(40)는 로크스위치(34)를 풀어 주고 주파수 인식 과정을 다시 시작한다.
도 3은 앞에서 언급된 동시 계류 중인 출원 번호 제 D6944호의 발명에 통합된다. 이 배열에서, 제 3곱셈기(28)는 DC옵셋과 비선형성의 수행을 올바르게 기대할 수 없는 경로에서 AC경로로 재 위치하도록 한다. 제 3곱셈기(28)는 위상 쉬프터(18)와 제 2곱셈기(14) 사이에 들어있고, 저역필터(22)의 출력은 자동위상제어 루프필터 회로(30)에 연결된다. 도 3의 회로는 도 2의 회로와 동일하게 동작되도록 그려져 있다.
지금까지 서술된 것은 사전 선택된 출력 신호 극성을 보증하는 위상에서, 항상 로킹되는 새로운 쌍안정 주파수 및 위상 로킹 회로배열이다. 발명의 실시예에서 다수의 변화들은 발명의 진정한 정신과 범위에 벗어나지 않는 한 그 기술 분야에서 통상의 지식 자에게 일어날 수 있다는 것을 인식할 수 있다. 발명은 오직 특허 청구 범위에서 정의된 것에 의해 한정된다.
본 발명에 삽입된 로크스위치와 로크인디케이터에 의해 사전 선택된 출력 신호 극성을 유지하는 위상에 로킹되도록 신호의 극성과 위상을 조절함으로써, 종래의 회로보다 효율적으로 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시킬 수 있다.

Claims (10)

  1. 입력 신호를 한 쌍의 90°위상차가 나는 발진 신호로 복조하는 수단과, 자동주파수제어 저역필터와 리미터, 두 극성 중에서 어느 하나를 갖는 출력신호를 공급하는 수단으로 구성된 쌍위상 안정 주파수 및 위상 로킹 회로에 있어서,
    상기 출력 신호가 상기 두 극성 중에서 어느 하나로 선택되도록 주파수 및 위상 로킹 회로를 강제로 로킹시키는 자동위상로킹 수단을 포함하는 것을 특징으로 하는 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  2. 제 1항에 있어서, 상기 자동위상로킹 수단은,
    상기 주파수 및 위상 로킹 회로의 로킹 주파수를 나타내는 로크인디케이터 신호를 진전시키는 수단과, 출력 신호의 상기 두 극성 중에서 상기 선택된 어느 하나의 극성을 생성하는 위상에 상기 주파수 및 위상 로킹 회로가 로킹되도록 하는 상기 로크 신호를 사용하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  3. 제 2항에 있어서, 상기 자동위상로킹 수단은,
    스위치 수단과;
    기준 전위와;
    로크인디케이터의 신호에 따라 응답하는 주파수 및 위상 로킹 회로에 상기 기준 전위를 인가하는 스위치 수단을 동작시키기 위한 수단을 추가로 포함하는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  4. 제 3항에 있어서, 상기 주파수 및 위상 로킹 회로는 제 3곱셈기 수단을 추가로 포함하고, 상기 자동위상로킹 수단은 상기 주파수 및 위상 로킹 회로의 출력과 상기 제 3곱셈기 수단의 입력 사이에 연결되는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  5. 주파수 및 위상 로킹 회로의 주파수 로킹을 나타내는 로크인디케이터 신호를 유도하는 단계와;
    사전 결정된 위상에서 상기 주파수 및 위상 로킹 회로가 확실하게 로킹 되도록 로크인디케이터 신호를 사용하는 단계로 구비된 것을 특징으로 하는 쌍위상 안정 주파수 및 위상 로킹 회로의 동작 방법.
  6. 제 5항에 있어서, 위상 로킹 조건을 결정하는 주파수 및 위상 로킹 회로에서, 제 3곱셈기로 인가되는 입력을 제어하는 단계를 추가로 포함하는 것을 특징으로 하는 쌍 위상 안정 주파수 및 위상 로킹 회로 동작 방법.
  7. 제 6항에 있어서, 기준 전위를 로크인디케이터 신호에 따라 응답하는 제 3곱셈기에 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 쌍 위상 안정 주파수 및 위상 로킹 회로 동작 방법.
  8. 상기 주파수 및 위상 로킹 회로의 주파수 로킹을 나타내는 주파수 및 위상 로킹 회로로부터 로크인디케이터 신호를 유도하기 위한 수단과;
    상기 로크인디케이터 신호에 따라 반응하는 상기 주파수 및 위상 로킹 회로에게 사전 결정된 위상 로킹 상태를 강요하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  9. 제 8항에 있어서, 제 3곱셈기 수단을 추가로 포함하고,
    상기 강요 수단은 스위치 수단과;
    상기 로크인디케이터 신호로 스위치 수단을 제어하는 수단과;
    상기 스위치 수단의 출력을 상기 제 3곱셈기 수단의 입력으로 제공하는 수단으로 구성된 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
  10. 제 9항에 있어서, 상기 강요 수단은 기준 전위와;
    상기 로크인디케이터 신호에 응답하는 제 3곱셈기 수단의 입력으로 상기 기준 전위를 스위칭하는 스위치 수단을 추가로 포함하는 것을 특징으로 하는 원하는 위상에서 주파수 및 위상 로킹 회로를 로킹시키기 위한 회로.
KR1019970037926A 1996-08-13 1997-08-08 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 KR100261805B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/696,427 US5781065A (en) 1996-08-13 1996-08-13 Circuit for causing FPLL to lock in desired phase
US8/696427 1996-08-13
US08/696427 1996-08-13

Publications (2)

Publication Number Publication Date
KR19980018519A true KR19980018519A (ko) 1998-06-05
KR100261805B1 KR100261805B1 (ko) 2000-07-15

Family

ID=24797027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037926A KR100261805B1 (ko) 1996-08-13 1997-08-08 원하는위상에주파수및위상로킹회로를로킹시키기위한회로

Country Status (4)

Country Link
US (1) US5781065A (ko)
KR (1) KR100261805B1 (ko)
CN (1) CN1101084C (ko)
CA (1) CA2212774C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590950B1 (en) * 1999-02-22 2003-07-08 Zenith Electronics Corporation Bandwidth stabilized PLL
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4216027C2 (de) * 1991-05-17 1993-09-30 Hitachi Ltd Demodulierschaltkreis
US5359661A (en) * 1992-10-01 1994-10-25 Delco Electronics Corporation Out-of-lock detector for synchronous AM detection
US5436598A (en) * 1994-01-21 1995-07-25 Calcomp Inc. Phase lock loop circuit for signals periodically inverting in phase
US5539357A (en) * 1995-09-15 1996-07-23 Thomson Consumer Electronics, Inc. Phase locked loop

Also Published As

Publication number Publication date
CA2212774A1 (en) 1998-02-13
KR100261805B1 (ko) 2000-07-15
US5781065A (en) 1998-07-14
CN1189014A (zh) 1998-07-29
CA2212774C (en) 2000-10-17
CN1101084C (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
US5410368A (en) Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval
US3525945A (en) System for reconstituting a carrier reference signal using a switchable phase lock loop
US6069524A (en) FPLL with third multiplier in an analog input signal
EP0092442B1 (en) Phase synchronizing circuit
US4517531A (en) Carrier wave reproducing circuit in synchronized detection system of medium speed facsimile
US5347228A (en) BPSK demodulator using compound phase-locked loop
EP0529618A1 (en) Demodulating device
KR19980018519A (ko) 원하는 위상에 주파수 및 위상 로킹 회로를 로킹시키기 위한회로
US4656431A (en) Digital frequency discriminator
KR100321963B1 (ko) 파일럿을 가진 에프 피 엘 엘 복조된 신호를 위한 주파수 고정 인디케이터
CA2186339C (en) Data segment driven afc latch for bi-phase stable frequency phase locked loop
US5621483A (en) Polarity selection circuit for bi-phase stable FPLL
US4755762A (en) Combined FPLL and PSK data detector
JPS6225543A (ja) 局部発振器の周波数安定化方式
US5668498A (en) Controlling FPLL polarity using pilot signal and polarity inverter
US5745004A (en) FPLL with third multiplier in an AC path in the FPLL
US6593974B1 (en) Circuit arrangement for demodulating an intermediate-frequency video signal
JPH05167629A (ja) 疑似ロック検出回路
KR960008285B1 (ko) 복조회로
US4486782A (en) Frequency stabilization of a VCO FM modulator
JPS644386B2 (ko)
JPH06216769A (ja) Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路
JPH077686A (ja) Ａｍ復調器
JPH06252963A (ja) 位相変調信号復調回路
JPH0983360A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 18

EXPY Expiration of term