JPS609284A - 垂直フリ−ラン検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はテレビジョン受像機等において、垂直パルスを
発生するための回路のフリーラン状態を検出する垂直フ
リーラン検出装置に関する。

〔発明の技術的背景〕

一般に、テレビジョン信号からその同期信号に同期した
垂直及び水平パルスを再生する場合、水平周期の同期信
号（以下水平同期信号）と水平偏向パルスとの位相差に
応じて電圧制御型発振器を制御し、この電圧制御型発振
器から水平周波数の整数倍のクロックパルスを得、この
クロッグパルスを分周して水平パルスとする一方、前記
グロックパルスの所定分周出力で垂直周期の同期信号（
以下垂直同期信号）に同期した垂直パルスを得るように
している。上記の場合の構成を具体的に示したのが第１
図のブロック図である。この回路の構成は後述する如く
前記水平同期信号と水平偏向パルスとの位相差に基いて
制御される電圧制御型発振器１（以下ＶＣＯ）の出力を
第１カウンタ２で分周し、この分周出力２ｆＨを更に第
２カウンタ３を通して分周してインバータ４に入力し、
このインバータ４の出力を前記水平パルスｆｎとして出
力端子５に導出する一方、前記第１カウンタ２の出力を
夫々リセットパルス形成回路６及び垂直カウンタ７に入
力し、前記リセットパルス形成回路６で作成したリセッ
トパルス団で前記垂直カウンタ７をリセットし、これに
よって得られる分周出力を垂直同期信号に同期した垂直
パルスＶＰとしてインバータ８を介して出力端子９に導
出するようにしたもので、前記リセットパルス形成回路
６の出力するリセットパルスＲ８は、ウィンド回路１０
からの垂直同期信号を前記分周出力２ｆＨで同期させた
信号として得られるものであり、前記ウィンド回路１０
は前記垂直カウンタ７からのウィンドパルスＷＰで入力
端子１１からの垂直同期信号■Ｓを所定の期間にゲート
している。

第２図は前記リセットパルス形成回路６の動作を説明す
るための説明図であって、（ａ）図に示すリセットパル
ス形成回路６の各端子１２　、１３゜１４には（１））
図に示す波形が現われることを示している。このΦ）図
から明らかなようにリセットパルスＲ８は垂直同期信号
ＶＳを水平周期の２倍の周期を持つ分周出力２ｆ■の例
えば立下りエツジで同期させて得ることができる。この
リセットパルスＩＬ　Ｓによって垂直カウンタ７は垂直
同期信号■Ｓに同期した分周動作を行うことになる。

〔背景技術の問題点〕

ところで、上記のような垂直同期信号ｖＳに直接同期し
た分局動作を行う垂直カウンタ７を用いた垂直パルスを
形成するための回路（垂直発振回路としての回路）は、
前記垂直カウンタ７の分周出力から偏向系の同期性能を
向上させるための回路に必要な種々のパルスを作成し供
給することができるが１例えば選局時又は電源投入時或
いは弱電界時等の垂直同期信号をゲート（受は付け）で
きないような場合にフリーラン状態となる。このフリー
ラン状態になると、前記同期性能向上のための回路とし
ての例えば水平ＡＦＣ（自動周波数制御）回路に以下の
如き支障を来たす。これを第３図及び第４図を用いて説
明する。

第３図は水平ＡＦＣ回路を示す回路図であり、第１図と
同一要素には同一符号を用いて説明する。第３図におい
て、ＶＣＯＩは、破線内に示した位相検波回路１５の出
力をロウパスフィルタ１６によって平滑した制御電圧■
Ｄｃでその発振周波数が制御されている。このｖｃｏｉ
の出力は第１図に示した第１、第２カウンタ２，３等（
省略）を介して水平偏向出力回路１７に入力され、この
水平偏向出力回路１７は出力端子１８に水平偏向パルス
を導出している。この水平偏向パルスは前記位相検波回
路１５の一方の入力端子１９に導びかれている。この位
相検波回路１５の他方の入力端子２０にば、水平同期信
号が入力されている。そして、この位相検波回路１５は
、差動対をなすトランジスタＱ、、Ｑ２で溝成され、そ
の共通電極側に設けられたスイッチング回路２１を前記
水平同期信号でスイッチング制御することにより、前記
水平偏向パルスと水平同期信号との位相差を比較し、前
記トランジスタＱ２のコレクタから前記位相差に応じた
信号を前記ロウパスフィルタ１６に導出している。

この種の水平Ａ　Ｆ”　Ｃ回路は、ＶＣＯＩへの制御′
重圧■ＤｃｌＪ″−垂直同期信号期間（切込パルスが挿
入されている）及び等価パルス期間に大きく変動するも
のでおる。これは、等価パルス及び切込パルスの周期は
水平周期のＩＡであるため、位相検波回路１５の平均出
方電流が変動するためである。そして、この変１ｉ１Ｈ
によりＶＣＯＩの出力するクロックパルスの周波数も変
動し、第１、第２カウンタ２，３を通った水平バルスハ
の周期も前記位相検波回路１５の引込み動作に要する期
間に大きく乱れることになる。

このため、上記水平ＡＦＣ回路は、垂直同期信号期間及
び等価パルス期間に前記位相検波回路１５のスイッチン
グ回路２１ｆ＆オフ状態にしている。そして、このオフ
状態の期間は前記ＶＣＯＩを固定電圧Ｅｏで制御してい
る。このように、位相検波回路１５の動作を所要期間停
止するための信号をマスキングパルスと称し、前記垂直
カウンタ７の分周出力に蟇いて形成している。

上記マスキングパルスを作成する回路をＮＴＳＣ標準信
号を例にして第４図の（ａ）を用いて説明する。この回
路は、前記垂直カウンタ７内で形成される分周出力のう
ち、第２５７　Ｈ（Ｈは一水平走査期間）からリセット
時（第０Ｈ）ｔでロウレベルとなる出力と、第５　Ｈか
らロウレベルとなる出力とを一対のナントゲート２２．
２３の組合せから成る論理回路に通すようにして出力端
子２４に第４図（１））の如き第２５７　Ｈから第６Ｈ
迄ハイレベルとなるマスキングパルスを形成するように
したものである。

このマスキングパルスにより、垂直向Ｍ＠号の開始から
最小５　Ｈの期間及び、最大２５９．５Ｈ後次の垂直同
期信号の開始迄の等価パルス期間及び垂直同期信号期間
に、前記位相検波回路１５の動作を停止することができ
る。

しかしながら、上記した週局時又は電源投入時のタイミ
ング、或いは弱雷界時等によっては垂直同期信号が入力
さ、！１．ない場合があり、この場合には前記マスキン
グパルスの期間は第２５７Ｈ−第２８８８（リセット）
〜第６　Ｈ止となり、前記位相検波回路１５に水平周４
１１］信号が入力されているときでも前記位相検波回路
１５を停止さ１ｔてしまう。このことは、水平Ａ　Ｉ”
　Ｃ回路の引き込み時１司が最大して、垂直引き込み時
間内における画面の水平向がりを生ずることになる。

わ 上記のような画面品位にかかる障害を生じな八 いようにするためには、例えば前記マスキングパルスの
＋ｉｔ＝を小さくするか、全く出力しないようにする方
が望ましい。また、マスキングパルス以外の垂直カウン
タ７から形成されるパルスについても同］、丘にパルス
幅等をｎｌＷ　ｆｆ、ｔしたい場合がある。そこで、前
記垂直カウンタ７のフリーラン状態を検出して、この検
出信号に塞いて種々のパルス」立件を行うことが要架さ
れていた。

〔発明の目的〕

本発明は上記した点に鑑みてなされたもので、垂直同期
信号に直接同期した分局動作をして、その分周出力から
同期性能を向上するための回路に種々のパルスを供給す
る垂直カウンタのフリーラン状態を検出するようにした
垂直フリーラン検出装置を提供することを目的とする。

〔発明の概要〕

すなわち、本発明は水平周波数の整数倍のグロックパル
スを分周し垂直パルスを得る垂直カランタビ、前記クロ
ッグパルスの分周出力と垂直同期信号期間に生成した垂
直同期信号とを入力して前記垂直パルスの位相を決定す
るためのリセットパルスを形成し、このリセットパルス
を前記カウンタに印加するリセットパルス形成回路と、
このリセットパルス形成回路からの前記リセットパルス
を分岐して入力するとともに前記垂直同期信号を入力し
、前記リセットパルスと前記垂直同期信号とを論理変換
して前記カウンタのフリーラン状態をｉａ；ｒ、する急
渉θ検出信号を出力するフリーラン検出回路とを具備し
たものである。すなわち、前名己すセ゛ソトパルス形成
回路は前記垂直同期信号のパルス期間内の前記グロック
パルスの立上り又は立下り時に同期したリセットパルス
を形成しているので、このリセットパルスと前記垂直同
期信号のパルス期間におけるパルスとを論理変換すれば
、前記垂直カウンタに垂直同期信号が入力されていない
フリーラン状態を検出可能となる。

〔発明の実施例〕

以下本発明を図示の実施例について説明する。

第５図は本発明の垂直フリーラン検出装置の概略を示す
ブロック図である。第５図において、入力端子２５には
水平周波数の整数倍のクロックパルスを分周した分局出
力２ｆＨが入力されており、この分周出力２ｆｒ＋は垂
直カウンタ２６に入力されている。この垂直カウンタ２
６は前記分周出力２ｆＨを分周し、垂直偏向回路（不図
示）に必要な垂直パルス■Ｐを導出している。また、こ
の垂直カウンタ２６はリセットパルス形成回路２７で形
成されるリセットパルスＲ８によってリセットされるよ
うになっている。このリセットパルス形成回路２７は、
入力端子２８に供給される垂直同期信号■Ｓと、前記分
周出力２ｆｎとを入力して、前記垂直同期信号■Ｓのパ
ルス期間におけるパルスを前記分周出力２ｆＨに同期さ
せた前記リセットパルスＲ３２形成し、このリセットパ
ルスＲ８によって前記垂直パルス■Ｐの開始が決定され
るようになっている。

更に、このリセットパルスＲ８と前記垂直同期信号ＶＳ
とはフリーラン検出回路２９に入力されている。このフ
リーラン検出回路２９は前記リセットパルスＲＳと垂直
同明信号ＶＳとを論理変換して、フリーラン検出信号３
０を出力端子３１に導出するようにしている。このフリ
ーラン検出信号３０は前記垂直同期信号■Ｓのパルスが
無いときに所定レベルのパルスを形成するものである。

この構成によれば、従来と同様に垂直カウンタ２６は垂
直同期信号のパルスの開始に、分周出力２．ｆＨの立上
り時又は立下り時と同期したリセットパルスＩｔ　Ｓに
よってリセットされている。

そして、このリセットパルスＲ３の幅は分周出力’；Ｊ
７Ｈの一周期の幅より短かくなり、垂直同期信号ｖＳの
パルス幅（略３１−１　）より小さいものである。すな
わぢ、リセットパルスＲ８は垂直同期信号ＶＳのパルス
期間内に存することになる。言い喚えれば、リセットパ
ルスＲ８は垂直同期信号ｖＳのパルスよりも遅れている
ものである。したがって、垂直同期信号ＶＳのパルス期
間とリセットパルスＲ８とを比１鮫すれば垂直カウンタ
２６のフリーラン状ｆａ３　Ｑ検出することができる。

つまり、垂直同期信号ＶＳのパルスが存在する場合には
、前記垂直カウンタ２６は垂直同期信号ｖＳに同期した
分周Ｑｊｈ作を行っている。一方、垂直同期信号■Ｓが
無い場合は、フリーラン状態で分周１１１１作を行なっ
ている。

第６図は上記フリーラン検出回路２９の一例を示す回路
図であり、一方の入力端子３２に垂直同期信号■Ｓのパ
ルスを反転したパルスが入力され、他方の入力端子３３
にはリセットパルスＲ８が入力されている。このリセッ
トパルスＲ８と垂直同明信号■Ｓを反転したパルスとは
ナンド回路３４に入力され、その出力はインバータ３５
を介して出力端子３６にフリーラン検出信号３０として
導出されている。

以上の回路によれば、第７図に示すように、垂直カウン
タ２６がフリーラン状態のとき検出パルス３７を形成し
、同カウンタ２６が垂直同明信号■Ｓに同期して分周動
作している場合は前記検出パルス３７は形成されないも
のである。

この検出パルス３７を用いて同期性能を向上させるため
の種々の回路、例えば水平ＡＦＣ回路やＡＰＣ（自動位
相制御）回路等に利用することができるものである。

〔発明の効果〕

以上説明したように本発明によれば、垂直同期信号に直
接同期して分周動作を行う垂直カウンタを用いた垂直パ
ルスを発生する回路において、前記垂直カウンタのフリ
ーラン状態を１１；１単な論理回路によって検出するこ
とができるという効果がある。

【図面の簡単な説明】

ｎ”ｓ　１−図は垂直パルスを発生するための回路を示
すブロック図、第２図はリセットパルスを説明するため
の説明図、第３図は水平ＡＦＣ回路を示す回路図、第４
図はマスキングパルス作成回路朶禁肥呑尭図、第５図は
本発明に係る垂直フリーラン検出装置の概要を示すブロ
ック図、第６図はフリーラン検出回路の一実施例を示す
回路図、第７ｍはフリーラン検出パルスを示す波形図で
ある。 ２６・・・垂直カウンタ ２７・・・リセットパルス形成回路 り・・・フリーラン検出回路 ３４・・・ナンド回路 ３５・・・インバータ 第１図 第２図 （ｂ）　（ａ） ）（ｂ 第３図 １ 第４図 （０）

Claims (1)

【特許請求の範囲】
1. 水平周波数の整数倍のグロックパルスを分周し垂直パル
   スを得る垂直カウンタヒ、前記クロックパルスの分周出
   力と垂直同期信号期間に生成した垂直同期信号とを入力
   して前記垂直パルスの開始位相を決定するためのリセッ
   トパルスを形成し、このリセットパルスで前記垂直カウ
   ンタをリセットするリセットパルス形成回路と、このリ
   セットパルス形成回路からの前記リセットパルスを分岐
   して入力するとともに前記垂直同期信号を入力し、前記
   リセットパルスと前記垂直同期信号とを論理変換して前
   記垂直カウンタのフリーラン状態を詣ネする無椿貴検出
   信号を出力するフリーラン検出回路とを具備した垂直フ
   リーラン検出装置。