JP2002190964A - 同期信号生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 ノイズ入力時でも弱電界信号入力時でも安定
した垂直同期信号を生成できる同期信号生成回路を提供
する。 【解決手段】 ロック検出回路４０はＰＬＬ回路２０の
ロック状態を監視し、ＰＬＬ回路２０がロック状態にあ
ると判断したとき、ロック検出信号Ｓ_L を同期分離回路
１０ａに出力し、これに応じて同期分離回路１０ａはス
ライスレベルを弱電界信号入力に強いレベルに制御し、
逆にＰＬＬ回路２０がロック状態に達していないと判断
したとき、ロック検出信号Ｓ_L を出力せず、これに応じ
て同期分離回路１０ａはスライスレベルをノイズ入力に
強く、誤動作しにくいレベルに制御するので、受信され
る映像信号の状態に応じて同期信号分離用のスライスレ
ベルを最適に制御することができ、安定した水平同期パ
ルスＰ_H 及び垂直同期パルスＰ_V を生成することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受信
機などに使用され、受信信号に基づいて最適な垂直同期
タイミングで垂直同期パルスを生成する同期信号生成回
路に関するものである。

【０００２】

【従来の技術】従来、テレビジョン受信機の同期分離回
路において、同期信号処理に用いられる垂直同期安定化
回路は、通常Ｖカウントダウン（Ｖ Count down）と呼
ばれる方法が用いられている。この方法とは、垂直同期
分離回路（Ｖ Sync. separator ）において、水平と垂
直同期信号を含む複合映像信号（コンポジット信号）か
ら分離された垂直同期信号の周期を、基準クロック信号
（一般に、１／２Ｈ、Ｈは水平周期）でカウントし、垂
直同期信号の位相ずれや欠落を補正する方法である。

【０００３】垂直同期分離回路の出力より処理を行うた
め、無信号状態のチューナの出力信号のような、ノイズ
のみの信号が入力された場合、垂直同期分離回路におい
てそのノイズを同期信号として取り出してしまい、垂直
同期タイミングが乱れ、最適な垂直同期信号を出力でき
なくなる。このため、弱電界のときテレビ画面では、縦
方向の表示の縮みや表示の揺れが起こってしまう。

【０００４】従来、その対策として、垂直同期分離回路
においてノイズを誤って取り出さないような垂直同期信
号を取り出すためのしきい値であるスライスレベルを受
信信号レベルに応じて制御する方法をとっていた。図４
は、従来のテレビ受信器に用いられる同期信号生成回路
の一例を示している。図示のように、この同期信号分離
回路、同期信号分離回路（Sync. sep.）１０、ＰＬＬ回
路２０、及び垂直同期安定化回路（V Count down）３０
によって構成されている。

【０００５】同期信号分離回路１０は、入力される複合
映像信号Ｓ_C から水平同期信号Ｓ_Hと垂直同期信号Ｓ_V
を分離し、水平同期信号Ｓ_H をＰＬＬ回路２０に供給
し、垂直同期信号Ｓ_V を垂直同期安定化回路３０ａに供
給する。ＰＬＬ回路２０は、水平同期信号Ｓ_H に応じて
内部にあるＶＣＯの発振周波数を制御し、水平同期信号
Ｓ_H とほぼ同じ周波数を有し、安定した周期を持つ水平
同期パルスＰ_H を出力するとともに、所定の逓倍比で逓
倍したクロック信号ＣＬＫを垂直同期安定化回路３０に
出力する。

【０００６】垂直同期安定化回路３０は、ＰＬＬ回路２
０から出力されるクロック信号ＣＬＫに応じて、いわゆ
るＶカウントダウン処理を行うことによって、垂直同期
信号Ｓ_V とほぼ同じ周期を持つ垂直同期パルスＰ_V を出
力する。Ｖカウントダウン処理において、入力された垂
直同期信号Ｓ_V に対して、ＰＬＬ回路２０によって供給
されたクロック信号ＣＬＫでカウントが行われる。これ
によって、垂直同期信号Ｓ_V の位相ずれまたは欠落を補
正することができ、安定した周期を持つ垂直同期パルス
Ｐ_V が生成される。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来の垂直同期信号の分離方法では、無信号状態または非
常に微弱な信号しか受信できない場合、同期信号の分離
ができない。このため、微弱な入力信号でも同期分離を
行うため、スライスレベルを低く調整することが必要で
あるが、これによってノイズを取り入れやすくなり、同
期信号の安定性が低下するおそれがある。このように、
従来では、垂直同期の安定化と弱信号時の同期分離の性
能の向上という相反する垂直同期分離特性を両立させる
ことが困難であった。

【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ノイズ入力時でも弱電界信号入
力時でも安定した垂直同期信号を生成できる同期信号生
成回路を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の同期信号生成回路は、所定のしきい値を用
いて、複合映像信号から水平同期信号と垂直同期信号を
分離する同期分離回路と、上記分離された水平同期信号
に応じて制御された発振周波数で発振し、上記水平同期
信号とほぼ同じ周波数の水平同期パルス信号と、上記水
平同期信号を所定の逓倍比で逓倍したクロック信号を生
成するＰＬＬ回路と、上記分離された垂直同期信号と上
記クロック信号に応じて、上記垂直同期信号とほぼ同じ
周波数の垂直同期パルス信号を出力する垂直同期安定化
回路と、上記ＰＬＬ回路がロック状態になっているか否
かを検出し、当該検出結果に応じて上記同期分離回路に
用いられるしきい値を調整する制御回路とを有する。

【００１０】また、本発明の同期信号生成回路は、所定
のしきい値を用いて、複合映像信号から水平同期信号と
垂直同期信号を分離する同期分離回路と、上記分離され
た水平同期信号に応じて制御された発振周波数で発振
し、上記水平同期信号とほぼ同じ周波数の水平同期パル
ス信号と、上記水平同期信号を所定の逓倍比で逓倍した
クロック信号を生成するＰＬＬ回路と、上記分離された
垂直同期信号と上記クロック信号に応じて、上記垂直同
期信号とほぼ同じ周波数の垂直同期パルス信号を出力す
る垂直同期安定化回路と、上記ＰＬＬ回路がロック状態
になっているか否かを検出し、検出結果に応じて上記垂
直同期安定化回路の動作モードを切り換える制御回路と
を有する。

【００１１】また、本発明では、好適には、上記制御回
路は、上記ＰＬＬ回路がロック状態になっているか否か
の検出結果に応じて、上記同期分離回路に用いられるし
きい値を調整する。

【００１２】

【発明の実施の形態】第１実施形態 図１は本発明に係る同期信号生成回路の第１の実施形態
を示す回路図である。図示のように、本実施形態の同期
信号生成回路は、同期信号分離回路（Sync. sep.）１０
ａ、ＰＬＬ回路２０、ロック検出回路４０と垂直同期安
定化回路（V Count down）３０によって構成されてい
る。

【００１３】同期信号分離回路１０ａは、複合映像信号
Ｓ_C に含まれている水平同期信号Ｓ _H と垂直同期信号Ｓ
_V を分離して出力する。水平同期信号Ｓ_H がＰＬＬ回路
２０に入力され、垂直同期信号Ｓ_V が垂直同期安定化回
路３０に入力される。

【００１４】なお、この同期信号分離回路１０ａは、既
存の技術を用いて構成することができるので、ここで、
その構成について特に限定しない。また、同期信号分離
回路１０ａにおいて、水平同期信号Ｓ_H 及び垂直同期信
号Ｓ_V を分離するためのスライスレベルがロック検出回
路４０からのロック検出信号Ｓ_L に応じて制御されるの
が、特徴である。

【００１５】ＰＬＬ回路２０は、入力される水平同期信
号Ｓ_H に応じて、水平同期パルスＰ _H を出力する。ま
た、当該水平同期パルスＰ_H を所定の逓倍比で逓倍した
クロック信号ＣＬＫを生成し、垂直同期安定化回路３０
に供給する。

【００１６】図２は、ＰＬＬ回路２０の一構成例を示す
回路図である。図示のように、ＰＬＬ回路２０は、位相
比較器２０１、ループフィルタ２０２、ＶＣＯ２０３、
分周器２０４、及びパルス生成回路２０５によって構成
されている。以下、ＰＬＬ回路２０の各構成部分の機能
について説明する。

【００１７】位相比較器２０１は、入力される水平同期
信号Ｓ_H と分周器２０４からの分周信号Ｓ_D との位相を
比較して、当該位相比較の結果水平同期信号Ｓ_H と分周
信号Ｓ_D の位相差に応じた位相差信号Ｓ_p を出力する。
ループフィルタ２０２は、位相比較器２０１からの位相
差信号Ｓ_p に含まれている高周波成分を除去し、低周波
成分のみを制御信号Ｓ_G としてＶＣＯ２０３に出力す
る。ＶＣＯ２０３は、制御信号Ｓ_G に応じて発振周波数
を制御し、当該制御された発振周波数でクロック信号Ｃ
ＬＫを生成する。

【００１８】分周器２０４は、ＶＣＯ２０３から出力さ
れたクロック信号ＣＬＫを外部から設定された分周比Ｎ
（Ｎは正整数である）で分周し、分周信号Ｓ_D を生成
し、位相比較器２０１に供給する。

【００１９】パルス生成回路２０５は、分周信号Ｓ_D を
受けて、分周信号Ｓ_D と同期のパルス信号、即ち、垂直
同期パルスＰ_H を生成する。

【００２０】このように構成されたＰＬＬ回路におい
て、位相比較器２０１から出力される位相差信号Ｓ_p に
応じてＶＣＯ２０３の発振周波数ｆ_VCO が制御され、そ
れに応じて分周器２０４の出力信号である分周信号Ｓ_D
の周波数及び位相が制御される。ＰＬＬ回路２０におい
て、分周信号Ｓ_D と水平同期信号Ｓ_H の位相が一致する
状態に達した場合、分周信号Ｓ_D の周期が安定し、かつ
同期信号分離回路１０ａによって出力される水平同期信
号Ｓ_H の周期に揺らぎがある場合でも、その平均周期に
一致するように安定化される。この状態はＰＬＬ回路の
ロック状態という。ロック状態において、ＰＬＬ回路２
０におけるＶＣＯ２０３の発振周波数がほぼ一定に保持
される。

【００２１】ロック状態に達したとき、ＰＬＬ回路２０
により出力されるクロック信号ＣＬＫの周波数は、水平
同期信号Ｓ_H に対して分周器２０４の分周比Ｎで逓倍し
た周波数となる。即ち、水平同期信号Ｓ_H の周波数をｆ
_H とし、分周器２０４の分周比をＮとすると、ロック状
態においてＶＣＯ２０３から出力されるクロック信号Ｃ
ＬＫの周波数ｆ_VCO はＮｆ_H となる。

【００２２】上述したように、ロック状態において分周
信号Ｓ_D の周波数は、水平同期信号Ｓ_H の周波数とほぼ
一致するので、分周信号Ｓ_D に応じてパルス生成回路２
０５によって生成される水平同期パルスＰ_H は、水平同
期信号Ｓ_H とほぼ同じ周波数を持ち、安定化した水平同
期信号となる。

【００２３】垂直同期安定化回路３０は、同期信号分離
回路１０ａからの垂直同期信号Ｓ_Vとクロック信号ＣＬ
Ｋに応じて、垂直同期パルスＰ_V を生成する。垂直同期
安定化回路３０において、例えば、Ｖカウントダウン処
理を行い、入力された垂直同期信号Ｓ_V に対して、ＰＬ
Ｌ回路２０によって供給されたクロック信号ＣＬＫでカ
ウントする。これによって、垂直同期信号Ｓ_V の位相ず
れまたは欠落を補正することができ、安定した周期を持
つ垂直同期パルスＰ_V が生成される。

【００２４】ロック検出回路４０は、ＰＬＬ回路２０が
ロック状態にあるか否かを検出し、ＰＬＬ回路２０がロ
ック状態にある場合、ロック検出信号Ｓ_L を同期分離回
路１０ａに出力する。ＰＬＬ回路２０がロック状態に達
したとき、分周信号Ｓ_D と入力される水平同期信号Ｓ_H
の位相が一致するので、この場合、ＰＬＬ回路２０の位
相比較器２０１から出力される位相差信号Ｓ_p は０また
は他の既定値になる。このため、ロック検出回路４０
は、ＰＬＬ回路２０の位相比較器２０１の出力を監視す
ることでＰＬＬ回路２０がロック状態にあるか否かを判
断することができる。ＰＬＬ回路２０がロック状態にあ
るとき、所定のロック検出信号Ｓ_L を同期信号分離回路
１０ａに出力する。

【００２５】同期信号分離回路１０ａでは、所定のしき
い値電圧（スライスレベル）を用いて複合映像信号Ｓ_C
から水平同期信号Ｓ_H 及び垂直同期信号Ｓ_V を検出し、
水平同期信号Ｓ_H 及び垂直同期信号Ｓ_V をそれぞれ分離
する。このため、同期分離用スレッショルドを制御する
ことで、同期信号分離回路１０ａの同期信号の検出能力
を制御できる。

【００２６】以下、本実施形態におけるロック検出回路
４０の検出結果に応じた同期信号分離回路１０ａにおけ
るスライスレベルの制御について説明する。良好な映像
信号を受信できる場合、同期信号分離回路１０ａによっ
て、水平同期信号Ｓ_H と垂直同期信号Ｓ_V がそれぞれ分
離出力されるので、ＰＬＬ回路２０は、水平同期信号Ｓ
_H に基づきロックし、安定した発振周波数で発振する。
これによって、ＰＬＬ回路２０から安定した周波数を持
つ水平同期パルスＰ_H が出力されるとともに、垂直同期
安定化回路３０にクロック信号ＣＬＫが出力される。

【００２７】ロック検出回路４０は、ＰＬＬ回路２０が
ロック状態にあると検出したとき、ロック検出信号Ｓ_L
を出力する。同期信号分離回路１０ａでは、このロック
検出信号Ｓ_L を受けると、スライスレベルを弱電界信号
入力に強いレベルに変更される。これにより、弱電界信
号入力時の同期特性を損なうことなく、同期信号の検出
を行うことができる。

【００２８】受信された映像信号が非常に弱く、また
は、映像信号を受信されていない場合、同期信号分離回
路１０ａから周期不安定な水平同期信号Ｓ_H と垂直同期
信号Ｓ _V が出力され、または、完全に垂直同期信号Ｓ_V
が出力されない。この場合、ＰＬＬ回路２０はロック状
態に入ることができない。この場合、ロック検出回路４
０によって、ＰＬＬ回路２０がロック状態ではないと検
出したとき、ロック検出信号Ｓ_L が出力されない。これ
を受けて、同期信号分離回路１０ａでは、スライスレベ
ルをノイズ入力に強い、即ち、誤動作しにくいレベルに
変更される。このように無信号または弱信号受信時にス
ライスレベルを制御することによって、同期信号分離回
路１０ａから垂直同期信号Ｓ_V は出力されず、垂直同期
安定化回路３０では、無信号時の処理を行い、安定した
垂直同期パルスＰ_v が出力される。

【００２９】以上説明したように、本実施形態によれ
ば、ロック検出回路４０はＰＬＬ回路２０のロック状態
を監視し、ＰＬＬ回路２０がロック状態にあると判断し
たとき、ロック検出信号Ｓ_L を同期分離回路１０ａに出
力し、これに応じて同期分離回路１０ａはスライスレベ
ルを弱電界信号入力に強いレベルに制御し、逆にＰＬＬ
回路２０がロック状態に達していないと判断したとき、
ロック検出信号Ｓ_L を出力せず、これに応じて同期分離
回路１０ａはスライスレベルをノイズ入力に強く、誤動
作しにくいレベルに制御するので、受信される映像信号
の状態に応じて同期信号分離用のスライスレベルを最適
に制御することができ、安定した水平同期パルスＰ_H 及
び垂直同期パルスＰ_V を生成することができる。

【００３０】第２実施形態 図３は本発明に係る同期信号生成回路の第２の実施形態
を示す回路図である。図示のように、本実施形態の同期
信号生成回路は、同期信号分離回路（Sync. sep.）１
０、ＰＬＬ回路２０、ロック検出回路４０と垂直同期安
定化回路（V Count down）３０ａによって構成されてい
る。

【００３１】同期信号分離回路１０は、入力される複合
映像信号Ｓ_C から水平同期信号Ｓ_Hと垂直同期信号Ｓ_V
を分離し、水平同期信号Ｓ_H をＰＬＬ回路２０に供給
し、垂直同期信号Ｓ_V を垂直同期安定化回路３０ａに供
給する。

【００３２】同期信号分離回路１０は、既存の技術を用
いて構成することができる。同期信号分離回路１０にお
いて、所定のスライスレベルを設けて、複合映像信号Ｓ
_C から水平同期信号Ｓ_H 及び垂直同期信号Ｓ_V を検出す
る。

【００３３】ＰＬＬ回路２０は、入力される水平同期信
号Ｓ_H に応じて、水平同期パルスＰ _H を出力する。ま
た、当該水平同期パルスＰ_H を所定の逓倍比で逓倍した
クロック信号ＣＬＫを生成し、垂直同期安定化回路３０
ａに供給する。

【００３４】ＰＬＬ回路２０は、上述した第１の実施形
態のＰＬＬ回路と同じ構成を有するものでよい。即ち、
ＰＬＬ回路２０は、位相比較器２０１、ループフィルタ
２０２、ＶＣＯ２０３、分周器２０４及びパルス生成回
路２０５によって構成される。ＶＣＯ２０３は、ループ
フィルタ２０２から出力された制御信号Ｓ_G に応じて発
振周波数が制御され、クロック信号ＣＬＫを生成する。
分周器２０４によって、ＶＣＯ２０３から出力されたク
ロック信号ＣＬＫが分周され、分周信号Ｓ_D が出力され
る。位相比較器２０１によって、水平同期信号Ｓ_H と分
周信号Ｓ_D の位相が比較され、当該比較の結果、これら
の信号の位相差に応じた位相差信号Ｓ_pが出力される。
この位相差信号Ｓ_p がループフィルタ２０２によって高
周波成分が除去され、制御信号Ｓ_G が生成され、ＶＣＯ
２０３に供給される。

【００３５】上述したＰＬＬ回路２０によって、同期信
号分離回路１０によって分離される水平同期信号Ｓ_H に
同期して、かつ安定した周波数を持つ水平同期パルスＰ
_H を生成することができる。また、分周器２０４の分周
比を逓倍比として、水平同期信号Ｓ_H が逓倍されたクロ
ック信号ＣＬＫが垂直同期安定化回路３０ａに供給され
る。

【００３６】垂直同期安定化回路３０ａは、同期信号分
離回路１０からの垂直同期信号Ｓ_Vとクロック信号ＣＬ
Ｋに応じて、垂直同期パルスＰ_V を生成する。垂直同期
安定化回路３０ａにおいて、例えば、Ｖカウントダウン
処理を行い、入力された垂直同期信号Ｓ_V に対して、Ｐ
ＬＬ回路２０によって供給されたクロック信号ＣＬＫで
カウントする。これによって、垂直同期信号Ｓ_V の位相
ずれまたは欠落を補正することができ、安定した周期を
持つ垂直同期パルスＰ_V が生成される。

【００３７】本実施形態の垂直同期安定化回路３０ａに
おいて、ロック検出回路４０から出力されたロック検出
信号Ｓ_L に応じて、処理モードを切り替えて、受信した
複合映像信号Ｓ_C に応じて安定した周期を持つ垂直同期
パルスＰ_V を生成する。

【００３８】ロック検出回路４０は、ＰＬＬ回路２０が
ロック状態にあるか否かを検出し、ＰＬＬ回路２０がロ
ック状態にある場合、ロック検出信号Ｓ_L を垂直同期安
定化回路３０ａに出力する。ＰＬＬ回路２０がロック状
態に達したとき、分周信号Ｓ_D と入力される水平同期信
号Ｓ_H の位相が一致するので、この場合、ＰＬＬ回路２
０の位相比較器２０１から出力される位相差信号Ｓ_p は
０または他の既定値になる。このため、ロック検出回路
４０は、ＰＬＬ回路２０の位相比較器２０１の出力を監
視することでＰＬＬ回路２０がロック状態にあるか否か
を判断することができる。ＰＬＬ回路２０がロック状態
にあるとき、所定のロック検出信号Ｓ_L を垂直同期安定
化回路３０ａに出力する。

【００３９】以下、本実施形態の同期信号生成回路にお
いて、ロック検出回路４０の検出結果に応じて垂直同期
安定化回路３０ａの動作モードの制御について説明す
る。良好な映像信号を受信できる場合、同期信号分離回
路１０によって、水平同期信号Ｓ_H と垂直同期信号Ｓ_V
がそれぞれ分離出力されるので、ＰＬＬ回路２０におい
て、水平同期信号Ｓ_H に基づきロックし、安定した発振
周波数で発振する。このとき、ＰＬＬ回路２０から安定
した周波数を持つ水平同期パルスＰ_H が出力されるとと
もに、垂直同期安定化回路３０ａにクロック信号ＣＬＫ
が出力される。

【００４０】ロック検出回路４０は、ＰＬＬ回路２０が
ロック状態にあると検出したとき、ロック検出信号Ｓ_L
を出力する。垂直同期安定化回路３０ａでは、このロッ
ク検出信号Ｓ_L を受けると、動作モードを通常モードに
設定する。これにより、垂直同期安定化回路３０ａにお
いて、例えば、Ｖカウントダウン処理を行い、入力され
た垂直同期信号Ｓ_V に対して、ＰＬＬ回路２０によって
供給されたクロック信号ＣＬＫでカウントする。これに
よって、垂直同期信号Ｓ_V の位相ずれまたは欠落を補正
することができ、安定した周期を持つ垂直同期パルスＰ
_V が生成される。

【００４１】受信された映像信号が非常に弱く、また
は、映像信号を受信されていない場合、同期信号分離回
路１０から周期不安定な水平同期信号Ｓ_H と垂直同期信
号Ｓ_Vが出力され、または、完全に垂直同期信号Ｓ_V が
出力されない。この場合、ＰＬＬ回路２０はロック状態
に入ることができない。この場合、ロック検出回路４０
によって、ＰＬＬ回路２０がロック状態ではないと検出
したとき、ロック検出信号Ｓ_L が出力されない。これを
受けて、垂直同期安定化回路３０ａでは、無信号時の処
理モードに設定される。この場合、例えば、ＰＬＬ回路
２０から供給されるクロック信号ＣＬＫをカウンタでカ
ウントし、カウント値が所定の値に達したとき、垂直同
期パルスＰ_V を出力する。これによって、水平同期パル
スＰ_H に所定の同期関係が保たれる垂直同期パルスＰ_V
が生成される。

【００４２】以上説明したように、本実施形態によれ
ば、ロック検出回路４０の検出結果に応じて垂直同期安
定化回路３０ａの動作モードが制御される。良好な映像
信号を受信でき、ＰＬＬ回路２０がロック状態にある場
合、ロック検出回路４０から出力されるロック検出信号
Ｓ_L に応じて垂直同期安定化回路３０ａが通常の動作モ
ードに設定され、Ｖカウントダウンを行うことで安定し
た周波数を持つ垂直同期パルスＰ_V を出力する。一方、
無信号または受信される映像信号が弱く、ＰＬＬ回路２
０がロック状態に安定しない場合、垂直同期安定化回路
は、無信号時の処理モードに設定され、クロック信号Ｃ
ＬＫに応じて垂直同期パルスＰ_V を生成する。

【００４３】なお、上述した本発明の第１と第２の実施
形態は、ロック検出回路４０の検出結果に応じてそれぞ
れ同期信号を分離するためのスライスレベルを制御する
か、または垂直同期安定化回路の動作モードを制御する
動作例を説明したが、これらの処理を併用することもで
きる。即ち、ロック検出回路４０からのロック検出信号
Ｓ_L に応じて同期信号分離回路においてスライスレベル
を制御するとともに、垂直同期安定化回路において動作
モードの制御も行う。これによって、受信される映像信
号の状態に応じて、最適なスライスレベルを制御できる
ともに、垂直同期安定化回路の動作モードを適宜制御で
き、映像信号の受信状態にかかわらず常に安定した水平
同期パルスＰ_H 及び垂直同期パルスＰ_V を供給すること
ができる。

【００４４】

【発明の効果】以上説明したように、本発明の同期信号
生成回路によれば、同期信号分離回路によって複合映像
信号から分離された水平同期信号に応じて、ＰＬＬ回路
によって安定した周波数を持つ水平同期パルス及びクロ
ック信号を生成でき、そして生成されたクロック信号及
び分離された垂直同期信号に応じて、安定した周波数を
持つ垂直同期パルスを生成可能である。また、ほとんど
の部分回路は、従来のものを用いるか、または、従来の
回路にわずかな変更を加えて構成することができ、回路
規模を従来のままに抑えることができる。さらに、本発
明によれば、ＰＬＬ回路のロック状態を検出することに
よって、映像信号の受信状態を判断できるので、ロック
状態の検出結果に応じて同期信号分離用のスライスレベ
ルを制御し、または垂直同期安定化回路の動作モードを
制御することによって、映像信号の受信状態に影響され
ることなく、安定した同期パルスを生成できる利点があ
る。

【図面の簡単な説明】

【図１】本発明に係る同期信号生成回路の第１の実施形
態を示す回路図である。

【図２】ＰＬＬ回路の一構成例を示す回路図である。

【図３】本発明に係る同期信号生成回路の第２の実施形
態を示す回路図である。

【図４】従来の同期信号生成回路の一例を示す回路図で
ある。

【符号の説明】

１０，１０ａ…同期信号分離回路、２０…ＰＬＬ回路、
３０，３０ａ…垂直同期安定化回路、４０…ロック検出
回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】所定のしきい値を用いて、複合映像信号か
   ら水平同期信号と垂直同期信号を分離する同期分離回路
   と、 上記分離された水平同期信号に応じて制御された発振周
   波数で発振し、上記水平同期信号とほぼ同じ周波数の水
   平同期パルス信号と、上記水平同期信号を所定の逓倍比
   で逓倍したクロック信号を生成するＰＬＬ回路と、 上記分離された垂直同期信号と上記クロック信号に応じ
   て、上記垂直同期信号とほぼ同じ周波数の垂直同期パル
   ス信号を出力する垂直同期安定化回路と、 上記ＰＬＬ回路がロック状態になっているか否かを検出
   し、当該検出結果に応じて上記同期分離回路に用いられ
   るしきい値を調整する制御回路とを有する同期信号生成
   回路。
2. 【請求項２】所定のしきい値を用いて、複合映像信号か
   ら水平同期信号と垂直同期信号を分離する同期分離回路
   と、 上記分離された水平同期信号に応じて制御された発振周
   波数で発振し、上記水平同期信号とほぼ同じ周波数の水
   平同期パルス信号と、上記水平同期信号を所定の逓倍比
   で逓倍したクロック信号を生成するＰＬＬ回路と、 上記分離された垂直同期信号と上記クロック信号に応じ
   て、上記垂直同期信号とほぼ同じ周波数の垂直同期パル
   ス信号を出力する垂直同期安定化回路と、 上記ＰＬＬ回路がロック状態になっているか否かを検出
   し、検出結果に応じて上記垂直同期安定化回路の動作モ
   ードを切り換える制御回路とを有する同期信号生成回
   路。
3. 【請求項３】上記制御回路は、上記ＰＬＬ回路がロック
   状態になっているか否かの検出結果に応じて、上記同期
   分離回路に用いられるしきい値を調整する請求項２記載
   の同期信号生成回路。