JPH08130468A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH08130468A JPH08130468A JP6265926A JP26592694A JPH08130468A JP H08130468 A JPH08130468 A JP H08130468A JP 6265926 A JP6265926 A JP 6265926A JP 26592694 A JP26592694 A JP 26592694A JP H08130468 A JPH08130468 A JP H08130468A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- oscillation
- locked loop
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 周波数掃引機能をオンとしてＰＬＬの同期引
込みを行う場合、同期／非同期を正確に検出して上記掃
引機能のオンオフを行うようにする。 【構成】 位相同期ループの同期状態を示す位相差信号
２４により発振器６の発振周波数を切換え制御する。周
波数弁別器７と電圧比較器９とにより発振周波数の弁別
を行い、この弁別結果により掃引機能のオンオフ用スイ
ッチ１１を制御する。
込みを行う場合、同期／非同期を正確に検出して上記掃
引機能のオンオフを行うようにする。 【構成】 位相同期ループの同期状態を示す位相差信号
２４により発振器６の発振周波数を切換え制御する。周
波数弁別器７と電圧比較器９とにより発振周波数の弁別
を行い、この弁別結果により掃引機能のオンオフ用スイ
ッチ１１を制御する。
Description
【０００１】
【産業上の利用分野】本発明は位相同期回路に関し、特
にディジタル掃引回路付きの位相同期ループを有する位
相同期復調装置に関する。
にディジタル掃引回路付きの位相同期ループを有する位
相同期復調装置に関する。
【０００２】
【従来の技術】この種の位相同期復調装置の例を図３に
示す。図３において、位相復調された入力変調波２１
は、位相比較器１へ入力されてＶＣＯ（電圧制御発振
器）５から出力される再生搬送波２７の同相成分及び直
交成分と夫々位相比較される。
示す。図３において、位相復調された入力変調波２１
は、位相比較器１へ入力されてＶＣＯ（電圧制御発振
器）５から出力される再生搬送波２７の同相成分及び直
交成分と夫々位相比較される。
【０００３】これ等位相比較出力２２，２３は搬送波再
生信号処理回路２へ入力され、その内部において変調波
の影響が除去されて位相変調入力信号２１と再生搬送波
との位相差に比例した直流制御信号２４が得られ導出さ
れる。また、搬送波再生信号処理回路２の出力３８は復
調信号判定器（図示せず）へ出力され、復調処理される
ことになる。
生信号処理回路２へ入力され、その内部において変調波
の影響が除去されて位相変調入力信号２１と再生搬送波
との位相差に比例した直流制御信号２４が得られ導出さ
れる。また、搬送波再生信号処理回路２の出力３８は復
調信号判定器（図示せず）へ出力され、復調処理される
ことになる。
【０００４】直流制御信号２４は合成器３を介してＬＰ
Ｆ（Ｄ−パスフィルタ）４へ入力され、広域成分が除去
された後に制御電圧２６としてＶＣＯ５へ印加される。
Ｆ（Ｄ−パスフィルタ）４へ入力され、広域成分が除去
された後に制御電圧２６としてＶＣＯ５へ印加される。
【０００５】以上のループが位相同期ループであり、こ
の位相同期ループの同期引込みのために、周波数掃引回
路が設けられている。
の位相同期ループの同期引込みのために、周波数掃引回
路が設けられている。
【０００６】この周波数掃引回路はディジタル掃引回路
であり、位相同期ループが同期外れのときオンとなるス
イッチ１１を設け、このオン状態のスイッチ１１を介し
て発振器１０の発振周波数３３を２進カウンタ１２で計
数し、この２進カウンタ出力３５をＤ／Ａコンバータ１
３にてアナログ電圧３６に変換するようになっている。
であり、位相同期ループが同期外れのときオンとなるス
イッチ１１を設け、このオン状態のスイッチ１１を介し
て発振器１０の発振周波数３３を２進カウンタ１２で計
数し、この２進カウンタ出力３５をＤ／Ａコンバータ１
３にてアナログ電圧３６に変換するようになっている。
【０００７】このアナログ電圧３６はカウンタ１２の２
進値に応じて、ミクロ的にはステップ的に変化し、マク
ロ的には鉅歯状波的に変化するものであり、よって位相
同期引込み時にこのアナログ電圧３６を合成器２６とす
ることで、ＶＣＯ５の周波数掃引が可能となり、位相同
期引込みの制御が容易となるものである。
進値に応じて、ミクロ的にはステップ的に変化し、マク
ロ的には鉅歯状波的に変化するものであり、よって位相
同期引込み時にこのアナログ電圧３６を合成器２６とす
ることで、ＶＣＯ５の周波数掃引が可能となり、位相同
期引込みの制御が容易となるものである。
【０００８】この位相同期ループの同期外れのときスイ
ッチ１１をオンとして掃引回路を活性化して動作させる
必要があり、そのために発振器６，レベル検波器８，レ
ベル比較器９が設けられている。
ッチ１１をオンとして掃引回路を活性化して動作させる
必要があり、そのために発振器６，レベル検波器８，レ
ベル比較器９が設けられている。
【０００９】発振器６は位相比較出力２４によりオンオ
フ制御され、位相同期ループが同期している場合には発
振を停止、同期はずれの場合には発振する様に動作す
る。この発振出力３９のレベルはレベル検波器８にて検
波され、この検波レベル３７がレベル比較器９にて基準
レベルと比較される。この比較出力３２に従ってスイッ
チ１１のオンオフ制御がなされるのである。
フ制御され、位相同期ループが同期している場合には発
振を停止、同期はずれの場合には発振する様に動作す
る。この発振出力３９のレベルはレベル検波器８にて検
波され、この検波レベル３７がレベル比較器９にて基準
レベルと比較される。この比較出力３２に従ってスイッ
チ１１のオンオフ制御がなされるのである。
【００１０】尚、特開昭６０−１７０３２６号公報に
も、この種の周波数掃引機能付きのＰＬＬ（位相同期ル
ープ）回路が開示されている。
も、この種の周波数掃引機能付きのＰＬＬ（位相同期ル
ープ）回路が開示されている。
【００１１】
【発明が解決しようとする課題】図３に示した従来の周
波数掃引回路において、変調入力信号２１のＳ／Ｎが良
好な場合には何等問題なく、十分な掃引引込み特性を示
すが、Ｓ／Ｎが悪い場合には、発振器６の出力にもノイ
ズが重畳され、レベル検波器８の出力もこのノイズの影
響を受けて、正確な同期判定ができず、安定な掃引によ
る同期引込みができないという問題がある。
波数掃引回路において、変調入力信号２１のＳ／Ｎが良
好な場合には何等問題なく、十分な掃引引込み特性を示
すが、Ｓ／Ｎが悪い場合には、発振器６の出力にもノイ
ズが重畳され、レベル検波器８の出力もこのノイズの影
響を受けて、正確な同期判定ができず、安定な掃引によ
る同期引込みができないという問題がある。
【００１２】特開昭６０−１７０３２６号公報に示され
る従来技術においては、ＰＬＬ回路の同期状態の判定回
路はブラックボックスにて示されており、具体性に欠け
るため、入力信号のＳ／Ｎ低下時の問題は上述と同様解
決されていないとみなせるものである。
る従来技術においては、ＰＬＬ回路の同期状態の判定回
路はブラックボックスにて示されており、具体性に欠け
るため、入力信号のＳ／Ｎ低下時の問題は上述と同様解
決されていないとみなせるものである。
【００１３】本発明の目的は、入力信号のＳ／Ｎ劣化時
にも正確な同期判定を可能として安定な同期引込みがで
きるようにした位相同期回路を提供することである。
にも正確な同期判定を可能として安定な同期引込みがで
きるようにした位相同期回路を提供することである。
【００１４】
【課題を解決するための手段】本発明によれば、電圧制
御発振手段と、この発振信号と入力変調波との位相比較
をなす位相比較手段と、この位相比較出力に応じて前記
電圧制御発振手段の制御電圧を生成するローパスフィル
タ手段とを含む位相同期回路であって、前記位相比較出
力に基き発振周波数が変化制御自在な発振手段と、この
発振周波数を弁別する周波数弁別手段と、位相同期引込
み時の掃引発振出力を生成する掃引発振手段と、この掃
引発振手段のオンオフ制御を前記周波数弁別結果に従っ
て行う制御手段とを含むことを特徴する位相同期回路が
得られる。
御発振手段と、この発振信号と入力変調波との位相比較
をなす位相比較手段と、この位相比較出力に応じて前記
電圧制御発振手段の制御電圧を生成するローパスフィル
タ手段とを含む位相同期回路であって、前記位相比較出
力に基き発振周波数が変化制御自在な発振手段と、この
発振周波数を弁別する周波数弁別手段と、位相同期引込
み時の掃引発振出力を生成する掃引発振手段と、この掃
引発振手段のオンオフ制御を前記周波数弁別結果に従っ
て行う制御手段とを含むことを特徴する位相同期回路が
得られる。
【００１５】
【作用】位相同期ループの同期状態に応じて、発振器の
発振レベルを制御するのではなく、発振周波数を制御す
るようにしている。位相同期ループの同期時に非同期時
との発振周波数の差を５〜６倍に設定しておくことで、
入力信号のＳ／Ｎ劣化に対しても、十分に周波数弁別が
でき、よって同期，非同期の検出が正確に行える。
発振レベルを制御するのではなく、発振周波数を制御す
るようにしている。位相同期ループの同期時に非同期時
との発振周波数の差を５〜６倍に設定しておくことで、
入力信号のＳ／Ｎ劣化に対しても、十分に周波数弁別が
でき、よって同期，非同期の検出が正確に行える。
【００１６】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【００１７】図１は本発明の一実施例ブロック図であ
り、図３と同等部分は同一符号にて示している。図３と
異なる部分についてのみ述べると、本実施例では、搬送
波再生信号処理回路２から出力される位相差出力２４に
より発振器６が制御されるが、この発振器６は、位相差
出力２４が位相はずれを示すときにはｆ０の周波数を発
生し、位相同期を示すときには６×ｆ０の周波数を発生
するものとする。
り、図３と同等部分は同一符号にて示している。図３と
異なる部分についてのみ述べると、本実施例では、搬送
波再生信号処理回路２から出力される位相差出力２４に
より発振器６が制御されるが、この発振器６は、位相差
出力２４が位相はずれを示すときにはｆ０の周波数を発
生し、位相同期を示すときには６×ｆ０の周波数を発生
するものとする。
【００１８】この発振出力２９は周波数弁別器７にて周
波数弁別されて周波数に対応した電圧３１となる。この
電圧３１は比較器９へ入力され電圧判定されて同期／非
同期の判定がなされる。この判定出力３２によってスイ
ッチ１１のオンオフが行われるものである。
波数弁別されて周波数に対応した電圧３１となる。この
電圧３１は比較器９へ入力され電圧判定されて同期／非
同期の判定がなされる。この判定出力３２によってスイ
ッチ１１のオンオフが行われるものである。
【００１９】上述のｆ０として例えば５００HZとする
と、６×ｆ０は３KHZ となり、発振器６はアステーブル
マルチバイブレータ等の簡単な回路で構成して、位相差
出力２４により、このマルチバイブレータの時定数を可
変制御するようにすれば良い。
と、６×ｆ０は３KHZ となり、発振器６はアステーブル
マルチバイブレータ等の簡単な回路で構成して、位相差
出力２４により、このマルチバイブレータの時定数を可
変制御するようにすれば良い。
【００２０】図２は本発明の他の実施例のブロック図で
あり、図１，３と同等部分は同一符号により示し、本例
でも図１と相違する部分についてのみ述べる。
あり、図１，３と同等部分は同一符号により示し、本例
でも図１と相違する部分についてのみ述べる。
【００２１】図１の例では、Ｄ／Ａ変換器１３の掃引用
電圧３６が、ＬＰＦ４の前段において合成器３により位
相同期ループへ入力されているが、本例では、ＬＰＦ４
の後段すなわちＶＣＯ５の入力部において合成器３にて
位相同期ループへ入力されている。他の構成は図１のそ
れと同一である。
電圧３６が、ＬＰＦ４の前段において合成器３により位
相同期ループへ入力されているが、本例では、ＬＰＦ４
の後段すなわちＶＣＯ５の入力部において合成器３にて
位相同期ループへ入力されている。他の構成は図１のそ
れと同一である。
【００２２】尚、上記実施例では、位相同期復調装置に
適用した場合を示したが、一般のＰＬＬ回路に適用でき
ることは明らかである。
適用した場合を示したが、一般のＰＬＬ回路に適用でき
ることは明らかである。
【００２３】
【発明の効果】叙上の如く、本発明によれば、位相同期
ループの同期／非同期を発振器の発振レベルではなく発
振周波数にて行う様にしたので、同期／非同期の周波数
の差を大きくとることができ、入力信号Ｓ／Ｎの劣化時
にも同期／非同期の判定が正確に行えるという効果があ
る。
ループの同期／非同期を発振器の発振レベルではなく発
振周波数にて行う様にしたので、同期／非同期の周波数
の差を大きくとることができ、入力信号Ｓ／Ｎの劣化時
にも同期／非同期の判定が正確に行えるという効果があ
る。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の他の実施例のブロック図である。
【図３】従来の位相同期復調装置のブロック図である。
１ 位相比較器 ２ 搬送波再生信号処理回路 ３ 合成器 ４ ＬＰＦ ５ ＶＣＯ ６，１０ 発振器 ７ 周波数弁別器 ９ 電圧比較器 １１ スイッチ １２ ２進カウンタ １３ Ｄ／Ａ変換器
Claims (5)
- 【請求項１】 電圧制御発振手段と、この発振信号と入
力変調波との位相比較をなす位相比較手段と、この位相
比較出力に応じて前記電圧制御発振手段の制御電圧を生
成するローパスフィルタ手段とを含む位相同期回路であ
って、前記位相比較出力に基き発振周波数が変化制御自
在な発振手段と、この発振周波数を弁別する周波数弁別
手段と、位相同期引込み時の掃引発振出力を生成する掃
引発振手段と、この掃引発振手段のオンオフ制御を前記
周波数弁別結果に従って行う制御手段とを含むことを特
徴する位相同期回路。 - 【請求項２】 前記位相比較出力が位相同期はずれを示
す出力状態のとき前記発振手段は第１の周波数を発振
し、それ以外のとき第２の周波数を発振するよう構成さ
れており、前記制御手段は、前記周波数弁別手段が前記
第１の発振周波数を識別したとき前記掃引発振手段をオ
ンとし、前記第２の発振周波数を識別したとき前記掃引
発振手段をオフとするよう構成されていることを特徴と
する請求項１記載の位相同期回路。 - 【請求項３】 前記掃引発振手段は、所定周波数を発振
する発振器と、この発振周波数を計数するカウンタと、
このカウンタ出力をアナログ電圧に変換する変換器とを
含むことを特徴とする請求項１または２記載の位相同期
回路。 - 【請求項４】 前記アナログ電圧が前記ローパスフィル
タの入力へ供給されていることを特徴とする請求項３記
載の位相同期回路。 - 【請求項５】 前記アナログ電圧が前記電圧制御発振手
段の制御入力へ供給されていることを特徴とする請求項
３記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265926A JPH08130468A (ja) | 1994-10-31 | 1994-10-31 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265926A JPH08130468A (ja) | 1994-10-31 | 1994-10-31 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130468A true JPH08130468A (ja) | 1996-05-21 |
Family
ID=17424013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6265926A Withdrawn JPH08130468A (ja) | 1994-10-31 | 1994-10-31 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054403B2 (en) * | 2000-03-21 | 2006-05-30 | Nippon Telegraph And Telephone Corporation | Phase-Locked Loop |
-
1994
- 1994-10-31 JP JP6265926A patent/JPH08130468A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054403B2 (en) * | 2000-03-21 | 2006-05-30 | Nippon Telegraph And Telephone Corporation | Phase-Locked Loop |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| JPH08130468A (ja) | 位相同期回路 | |
| EP0254339B1 (en) | Demodulator arrangement | |
| JP2000516057A (ja) | パイロットを有するｆｐｌｌ復調信号の周波数ロック表示器 | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| JP5167024B2 (ja) | 位相同期回路及びその制御方法、通信装置 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JPH11274922A (ja) | 位相同期回路 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3462786B2 (ja) | デジタル復調装置 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| EP0709992B1 (en) | Costas loop | |
| JP3390986B2 (ja) | Ｍｓｋ信号の復調方式 | |
| JP2001333439A (ja) | 過変調検出回路 | |
| JP3511354B2 (ja) | Ｐｌｌフィードフォワード回路 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JPH05315950A (ja) | Ｐｌｌ回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPH06169439A (ja) | Ａｍ復調器 | |
| JPS626547A (ja) | 位相制御回路 | |
| JPH07154432A (ja) | Ｆｓｋ変調器 | |
| JPH0774628A (ja) | Ｐｌｌ回路 | |
| JPH0730532A (ja) | 位相同期回路及びそれを用いた位相同期方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |