JPH0697821A - 周波数掃引レート適応型フェイズロックループ - Google Patents

周波数掃引レート適応型フェイズロックループ

Info

Publication number
JPH0697821A
JPH0697821A JP4241513A JP24151392A JPH0697821A JP H0697821 A JPH0697821 A JP H0697821A JP 4241513 A JP4241513 A JP 4241513A JP 24151392 A JP24151392 A JP 24151392A JP H0697821 A JPH0697821 A JP H0697821A
Authority
JP
Japan
Prior art keywords
frequency
sweep
phase
signal
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4241513A
Other languages
English (en)
Inventor
Fumio Tomiya
文穂 冨家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4241513A priority Critical patent/JPH0697821A/ja
Publication of JPH0697821A publication Critical patent/JPH0697821A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】フェイズロックループのVCOの周波数掃引レ
ートを、VCOと入力信号周波数が近接した場合には低
いレートに切り替えて、捕捉の逸失を無くすとともに、
信号捕捉時間の短縮化を図る。 【構成】掃引信号発生回路8の掃引レートは、高,低切
替可能なものとし、VCO3の発生する周波数が入力信
号周波数に接近し、同期状態に入る直前と判定した場合
には掃引信号発生回路8の掃引レートを低いレートに切
り替え、ゆっくりVCO3の周波数の掃引を行なうこと
により、捕捉の誤動作を防止する。VCO3と入力信号
周波数の接近程度の度合は、位相検波器1の出力である
ビート信号周波数によって判定でき、ビート周波数がL
PF9を通過した場合には、両周波数は近接していると
判断し、LPF9を通過したビート信号の振幅を振幅検
出回路10で検出し、掃引信号発生回路8の掃引レート
を低速レートに切り替える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は周波数掃引レート適応型
フェイズロックループに関し、特にVCO掃引信号の掃
引レートを、VCO(Voltage Control
Oscillator)掃引信号の掃引レートを、V
COと入力信号周波数との近接状況に対応して適応的に
切り替える周波数掃引レート適応型フェイズロックルー
プに関する。
【0002】
【従来の技術】フェイズロックループにおいて、そのル
ープ帯域幅に比較して広い範囲の周波数の信号の捕捉が
必要な場合には、フェイズロックループを構成するVC
Oの周波数を、フェイズロックループ外もしくは内部か
ら強制的に掃引し、信号を捕捉した後は掃引を停止する
という方法がとられている。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフェイズロックループにおいては、次のような
問題点があった。
【0004】すなわち、広い周波数範囲にわたって存在
する信号を、短い時間内で捕捉するためには、VCOの
周波数の掃引レートを大きくしなければならないが、掃
引レートが大きい場合には、フェイズロックループのV
COの周波数が入力信号の周波数に一致して同期状態に
入っても、同期状態を検出し掃引を停止するまでにはあ
る程度の時間を要する。
【0005】従って、掃引が停止された時点において
は、VCOの周波数はフェイズロックループの入力周波
数とは異なる周波数に掃引され、一度同期状態にあった
フェイズロックループは、この掃引停止タイミングの遅
れにより再度非同期状態に入ってしまい、このためフェ
イズロックループのVCOの掃引レートは、ループ帯域
幅で定まる掃引レート以上に大きくできなかったという
問題点があった。
【0006】本発明の目的は上述した問題点を解決し、
掃引停止タイミングの遅れによる入力信号捕捉の逸失を
排除し、かつ捕捉時間を著しく短縮した周波数掃引レー
ト適応型フェイズロックループを提供することにある。
【0007】
【課題を解決するための手段】本発明の周波数掃引レー
ト適応型フェイズロックループは、フェイズロックルー
プのVCOに対する高速と低速の2つの周波数掃引レー
トの掃引信号を発生する掃引信号発生器を備え、フェイ
ズロックループが非同期状態にあって、前記VCOの出
力とフェイズロックループの入力信号との位相検波によ
って生ずるビート周波数信号が所定の周波数以下かつ振
幅が所定のレベルを超える設定条件を満たすときは、同
期状態への近接程度が強いとして前記掃引信号発生器か
ら低速の周波数掃引レートの掃引信号を発生させて位相
同期状態を逸失することなく確保し、またフェイズロッ
クループが非同期状態にあって前記ビート周波数信号が
前記設定条件を満たさないときには同期状態への近接程
度が弱いとして前記掃引信号発生器から高速の周波数掃
引レートの掃引信号を発生させ、フェーズロックループ
の同期状態への近接程度に対応して適応的に周波数掃引
レートを低,高速に切り替える構成を有する。
【0008】また、本発明の周波数掃引レート適応型フ
ェイズロックループは、前記VCOの出力を90度移相
してフェイズロックループの入力信号との位相検波出力
を求め、この位相検波出力のレベルにもとづいて同期状
態を判定し、同期状態を確保していると判定したときに
は前記掃引信号発生回路の掃引をオフとするものとした
構成を有する。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。
【0010】図1は、本発明の一実施例のブロック図で
ある。
【0011】図1において、1は第1の位相検波器であ
り、2はループフィルタ、3はVCOであり、基本的フ
ェイズロックループは、この3つのブロックによって構
成される。
【0012】本実施例にあっては、フェイズロックルー
プの周波数捕捉範囲を広げるために、VCO3の周波数
掃引を、掃引信号発生回路7の発生する掃引信号によっ
て行なう。
【0013】フェイズロックループが信号の捕捉を行な
い同期状態に入った場合には、この掃引信号発生回路7
の掃引を停止させることが必要であり、同期状態を検出
するために、90度位相器4,第2の位相検波器5およ
び第1のLPF(ローパスフィルタ)6を設けている。
これらの動作は次のとおりである。
【0014】入力信号は、第1の位相検波器1と第2の
位相検波器5に入力され、第2の位相検波器5において
は90度移相器4の出力信号との位相比較が行われる。
【0015】フェイズロックループが同期状態にある場
合には、入力信号とVCO3の発生する信号の位相が直
交しているため、同期状態においては、第2の位相検波
器に入力される入力信号と90度移相器4を経由したV
CO3の信号の位相は同相となり、第2の位相検波器5
の出力には最大の電圧が発生する。
【0016】このようにして発生した検波出力電圧は、
第1のLPF6を通過させることによって雑音が抑圧さ
れ、同期状態の判定が容易になる。
【0017】同期状態判定回路7は、第1のLPF6か
ら供給される電圧が所定の値を超えている場合にはフェ
イズロックループが同期状態にあると判定し、掃引信号
を停止するための掃引信号オフ制御信号を発生し、掃引
信号発生回路8の動作を停止させる。
【0018】フェイズロックループが非同期の状態の場
合には、第1の位相検波器1の出力には、入力信号とV
CO3との周波数差のビート信号が発生する。本実施例
においては、このビート信号を利用してVCO3の周波
数の送信速度の制御を行なっており、その動作は次のと
おりである。
【0019】第1の位相検波器1の出力信号を2分配
し、一方を第2のLPF9に入力し、ビート周波数があ
らかじめ定められた周波数以下となるとビート信号はこ
の第2のLPF9を通過する。
【0020】第2のLPF9を通過したビート信号は、
振幅検出回路10によって振幅の検出が行なわれる。
【0021】振幅検出回路10は、ビート信号の振幅が
所定の電圧に達すると、出力信号として掃引レート制御
信号を発生する。また、掃引信号発生回路8は、その掃
引レートを掃引レート制御信号によって高速掃引から低
速掃引に切り替える。
【0022】振幅検出回路10から掃引レート制御信号
が発生された場合には、掃引信号発生器8の掃引レート
が低速となり、VCO3の周波数の掃引が緩やかに行な
われるようになる。
【0023】このようにして、VCO3の周波数が入力
信号の周波数に接近すると掃引レート制御信号が発生さ
れ、VCO3の周波数の掃引速度が低速となり、緩やか
にVCO3の周波数が入力信号の周波数に接近し、ある
程度以上接近すると同期状態に入る。このとき、掃引制
御が停止されると、VCO3の周波数の掃引は停止し、
フェイズロックループは同期状態で安定する。
【0024】同期状態を判定し、掃引動作を停止するた
めには、ある程度の時間を要するが、本実施例において
は、同期状態近傍では掃引速度が低速に切り替えられる
ため、同期判定と掃引停止の時間内に、VCO3の周波
数が掃引信号によって入力信号の周波数から大きく偏移
してしまうことはなく、同期状態が安定して保持され
る。
【0025】このように、VCO3の周波数の掃引によ
ってフェイズロックループの第1の位相検波器1から出
力されるビート信号の周波数が目的の周波数以下となる
と、このビート信号は第2のLPF9を通過し、振幅検
出器10によってビート信号の振幅が検出される。ビー
ト信号の振幅が検出されたことは、フェイズロックルー
プが入力信号の捕捉直前の状態であることを意味する。
【0026】振幅検出器10がビート信号を検出すると
掃引レートの変化可能な掃引信号発生回路8の掃引レー
トを低い値に切り替える。こうすることによって、フェ
イズロックループはゆっくり同期状態入るため、同期状
態の判定が容易となる。
【0027】すなわち、フェイズロックループのVCO
3の周波数はゆっくりとフェイズロックループの入力信
号の周波数に近接しつつ同期状態に入る。この同期状態
を検出し、掃引を停止するまでに多少の時間を要して
も、掃引のレートが低い値に切り替えられているため、
掃引を停止した時点においても、VCO3の周波数はフ
ェイズロックループの入力周波数と大きく異なる周波数
まで掃引されることは避けられ、同期状態が安定に保持
される。
【0028】
【発明の効果】以上説明したように本発明は、広い範囲
の捕捉周波数を確保するために、VCOの周波数掃引機
能を有するフェイズロックループにおいて、フェイズロ
ックループの入力周波数とVCOの発振周波数が大きく
離れている場合には、VCOの周波数の掃引レートは高
速に設定し、他方VCOと入力信号周波数が接近すると
掃引レートを低速に切り替えることにより、広い捕捉周
波数範囲をもつフェイズロックループであっても安定し
て同期状態が確保でき、かつ捕捉時間を大幅に短縮でき
るフェイズロックループが実現できるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【符号の説明】
1 第1の位相検波器 2 ループフィルタ 3 VCO 4 90度移相器 5 第2の位相検波器 6 第1のLPF 7 同期状態判定回路 8 掃引信号発生回路 9 第2のLPF 10 振幅検出回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 フェイズロックループのVCOに対する
    高速と低速の2つの周波数掃引レートの掃引信号を発生
    する掃引信号発生器を備え、フェイズロックループが非
    同期状態にあって、前記VCOの出力とフェイズロック
    ループの入力信号との位相検波によって生ずるビート周
    波数信号が所定の周波数以下かつ振幅が所定のレベルを
    超える設定条件を満たすときは、同期状態への近接程度
    が強いとして前記掃引信号発生器から低速の周波数掃引
    レートの掃引信号を発生させて位相同期状態を逸失する
    ことなく確保し、またフェイズロックループが非同期状
    態にあって前記ビート周波数信号が前記設定条件を満た
    さないときには同期状態への近接程度が弱いとして前記
    掃引信号発生器から高速の周波数掃引レートの掃引信号
    を発生させ、フェーズロックループの同期状態への近接
    程度に対応して適応的に周波数掃引レートを低,高速に
    切り替えることを特徴とする周波数掃引レート適応型フ
    ェイズロックループ。
  2. 【請求項2】 前記VCOの出力を90度移相してフェ
    イズロックループの入力信号との位相検波出力を求め、
    この位相検波出力のレベルにもとづいて同期状態を判定
    し、同期状態を確保していると判定したときには前記掃
    引信号発生回路の掃引をオフとすることを特徴とする請
    求項1記載の周波数掃引レート適応型フェイズロックル
    ープ。
JP4241513A 1992-09-10 1992-09-10 周波数掃引レート適応型フェイズロックループ Pending JPH0697821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4241513A JPH0697821A (ja) 1992-09-10 1992-09-10 周波数掃引レート適応型フェイズロックループ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4241513A JPH0697821A (ja) 1992-09-10 1992-09-10 周波数掃引レート適応型フェイズロックループ

Publications (1)

Publication Number Publication Date
JPH0697821A true JPH0697821A (ja) 1994-04-08

Family

ID=17075462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4241513A Pending JPH0697821A (ja) 1992-09-10 1992-09-10 周波数掃引レート適応型フェイズロックループ

Country Status (1)

Country Link
JP (1) JPH0697821A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878824A (en) * 1987-12-15 1989-11-07 Sumitomo Heavy Industries, Ltd. Injection molding machine having selectively controllable motors
WO2003084068A1 (en) * 2002-04-02 2003-10-09 Telefonaktiebolaget Lm Ericsson (Publ) Arrangement and method relating to phase locking comprising storing means
JP2008131122A (ja) * 2006-11-17 2008-06-05 Epson Toyocom Corp ルビジウム原子発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878824A (en) * 1987-12-15 1989-11-07 Sumitomo Heavy Industries, Ltd. Injection molding machine having selectively controllable motors
WO2003084068A1 (en) * 2002-04-02 2003-10-09 Telefonaktiebolaget Lm Ericsson (Publ) Arrangement and method relating to phase locking comprising storing means
JP2008131122A (ja) * 2006-11-17 2008-06-05 Epson Toyocom Corp ルビジウム原子発振器

Similar Documents

Publication Publication Date Title
EP0709966B1 (en) Phase detector with ternary output
US4297650A (en) Phase locked loop carrier recovery circuit with false lock prevention
JPH0697821A (ja) 周波数掃引レート適応型フェイズロックループ
EP0676866B1 (en) Phase-lock-loop circuit
HU220468B1 (hu) Fázisszabályozó áramkör és eljárás
JP2610171B2 (ja) 位相同期回路
JP2000228660A (ja) クロック再生/識別装置
JPS5821862B2 (ja) 位相同期回路
JPH04326220A (ja) 二相変調ディジタル信号からクロック信号を発生する方法及び装置
JPS59202736A (ja) 位相同期回路
JPH022217A (ja) 位相同期検出回路
JPS644386B2 (ja)
JPH01198828A (ja) フェーズロックドループ回路
JPS609284A (ja) 垂直フリ−ラン検出装置
JP4024069B2 (ja) Am復調回路
JP2001333439A (ja) 過変調検出回路
JP2884643B2 (ja) 位相同期クロック生成装置
JPH03235522A (ja) 周波数合成方式と周波数合成器
JP2870222B2 (ja) サブキャリア再生器
KR100299510B1 (ko) 액정표시소자의 위상차 검출회로
JPS61196618A (ja) 位相同期ル−プ回路
JP3410856B2 (ja) 位相比較方法及び位相比較器及びpll回路
JP3755860B2 (ja) 位相同期回路
JPH077686A (ja) Am復調器
JPH11177843A (ja) 位相同期回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990629