JPH05507184A - 位相制御回路 - Google Patents

位相制御回路

Info

Publication number
JPH05507184A
JPH05507184A JP91507927A JP50792791A JPH05507184A JP H05507184 A JPH05507184 A JP H05507184A JP 91507927 A JP91507927 A JP 91507927A JP 50792791 A JP50792791 A JP 50792791A JP H05507184 A JPH05507184 A JP H05507184A
Authority
JP
Japan
Prior art keywords
phase
control circuit
signal
region
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP91507927A
Other languages
English (en)
Other versions
JP3119868B2 (ja
Inventor
コーブリッツ,ルードルフ
レンツ,クノ
Original Assignee
ドイチエ トムソン―ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドイチエ トムソン―ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ドイチエ トムソン―ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPH05507184A publication Critical patent/JPH05507184A/ja
Application granted granted Critical
Publication of JP3119868B2 publication Critical patent/JP3119868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Closing And Opening Devices For Wings, And Checks For Wings (AREA)
  • Power-Operated Mechanisms For Wings (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位 相 制 御 回 路 本発明は、位相制御回路に関する。
従来の技術 現在のテレビジョン受信器は走査線同期化のために水平発振器にPLL制御部( 位相制御ループ)を使用している。水平発振器は水平同期パルス(H−8ynC )の周波数を有するPhl信号を形成する。しかしそのオンオフ比は異なってい る。
例えば別のプログラムソースが投入接続されたり、プログラム変更が行われた場 合、水平発振器の走査線同期化はできるだけ迅速に追従しなければならない。
これは例えば視聴者に対して障害となる歪み画像を回避し、Phi信号により制 御されるテレビジョン受信器内の構成群を迅速に所定の動作状態にもたらすため ロックされた場合には、PLLの良好な制御特性を保証するためにPLL制御部 の特性曲線は所定の特性、例えば比較的大きな制御時定数を有しなければならな い、これは例えば、テレビジョン信号に重畳されたノイズが、同期パルスが原則 的に時間的に正確であるにもかかわらず、PLL制御回路にジッターを発生した りしないようにするためである。
しかしロックインされていない場合には、PLLは迅速にロックインすべきであ る。そのためには実際上、小さな制御時定数が必要である。
しかしH−3ync(例えば4.7μs)は走査線持続時間(例えば64μs) と比較して比較的に短いから、PLLの制御特性は非線形である(PLL入力信 号のオンオフ比は4.7:64)、このため、広い位相領域において制御速度が 位相偏差の量に依存せず、VCRモード(3倍速い)への時定数切り換えをたと え実行しても、位相偏差が、比較的大きい場合PLLのロックインは比較的緩慢 である。
図1は公知のPLL制御部を示している1位相比較器11が図示されている。こ の位相比較器は入力信号としてH−8yncとPh11倍号を受け取る0位相比 較器11の出力側は制御電流14に対する電波源を含む、この制御電流はループ フィルタ12で低域通過濾波され、VCO13(電圧制御発振器)に供給される 。VCO13は分局器を有し、その出力側に走査線周波数(例えば15.625 kHz)のPh1l信号を送出する。ロックされた状態では、H−5yncとP hi+信号とは固定した位相関係で結合される。
図2は、H−3ync、Ph i 1倍号および制御電流14 (lout)を 示す0図の左半分はロックされた状態を示す、Ph1l信号とH−3yncは+ 900〜−906の位相ずれΔφを有し、生じる平均制御電流は値Oを有する6 図の右半分はロックインされていない状態を示す、広い位相差領域において、制 御電流14の大きさはPh1l信号の位相状態に依存しない。
この関係は図3に明確に示されている(実線)、Δφの比較的狭い位相差領域( 例えば−103’〜−77°、77°〜103°)においてのみ、平均制御電流 IoutはPh1l信号の位相偏差に依存して変化する。すなわち、Ph1l信 号の位相偏差が比較的大きいと平均制御電流1outが比較的大きくなる。−7 7’〜77°の領域では、位相偏差の増大と共に平均制御電流が大きくなるべき であるにもかかわらず、Ph1l信号の大きな位相偏差によっては比較的小さな 一定の平均1IIWJ電流1outLか生じない、このような状態は比較的大き な位相偏差がPLLにより制御されるまで比較的長い期間持続する。このことは 上記の欠点につながる。その他に、制御電流14を一般的に上昇させることは、 ロックされた場合に入力信号にノイズがある際、不所望の制御特性につながる。
さらに過度に一般的に平均制御電流を上昇させることは制御回路の発振を惹起し 得る。
発明 本発明の課題は、H−3yncとPh11倍号との間の位相偏差が比較的大きい 場合でも、PLLの迅速なロックインが可能であり、その際ロックされた状態で のPLLの制御特性を変化する必要のない位相制御回路を提供することである。
この課題は、請求の範囲541項記載の構成により解決される0本発明の有利な 発展形態は従属請求項に記載されている。
図3に破線で示した特性曲線が理想であり、通常のPLL回路(入力信号のオン オフ比が1:l)では常にこの特性曲線が存在する。VCOに対する制御電流は 拡張された位相偏差領域CPLL制御特性曲線の非線形部分)において所定の係 数だけ高められる。そのために、現在の多くのテレビジョン受傷器に備えられて いる走査線同期したLRIRルス(走査線再掃引阻止)が利用される。このLR IRルスはH−3yncに対して延長されたパルス持続期間を有し、例えば障害 信号を走査線の不可視部分の間、抑圧する。LRIRルスの代わりに、H−3y ncに対して延長されたパルス持続期間を有する別の走査線同期パルスを使用す ることもできる。
図面 以下本発明の実施例を図面に基づき詳細に説明する図1は、水平発振器内のPL L回路(公知)のブロック回路図、 図2は、PLLの位相比較器の入力信号と出力信号の時間線図(公知)、 特表千5−507184 (3) 図3は、入力信号の位相差に依存する、位相比較器の平均出力電流に対する特性 曲線図、 図4は、水平発振器における本発明のPLL回路のブロック回路図、 図5は、本発明のPLL回路の位相比較器の入力信号と出力信号の時間線図、 図6は、入力信号の位相差に依存する、位相比較器の平均出力電流に対する本発 明の特性曲線図である。
図1から図3は既に上で説明した。
実施例 図4は位相比較器41を示す、この位相比較器は入力信号としてH−3ync、 Ph i l信号およびLR工傷信号受は取る0位相比較器41の出力側は制御 電流44に対する制御可能な電流源を含む、この制御電流はループフィルタ42 にて低域通過濾波され、VC043に供給される。VCO43はその出力側に例 えば500 kHzの信号を送出する。後置接続された論理分局器47では例え ばLRIR号と走査線周波数(例えば15.625kHz)のPh11信号が形 成される。LRIR号は上に述べたように、既に多数のテレビジョン受信器に備 わっている。備わっていない場合でも、当業者には容易にテレビジョン受信器内 の他の信号から導出することができる。このことは分周回路の計数状態を問い合 わせることにより実現される。
H−3ync信号が存在しなければ、例えばテレビジョン受信器に記憶されたビ デオテキストページを放送終了後に再生する場合、スイッチ45により設定され た制御電圧46に切り換えられる。そのために必要な情報(H−3yncが存在 しない)はH−3ync識別回路49で形成される。
ビデオレコーダ信号の再生の際、例えば制御電流は位相比較器41の制御可能な 電流源にて係数3だけ高めることができる。これによりビデオレコーダの同期変 動または異なる長さで再生される(+/−1μs)フィールド画像が良好に制御 され得゛る。ビデオレコーダ動作に対する情報は、例えば5CARTソケツトか ら位相比較器41に送出され得る。
入力信号としてH−3yncとPh1l信号を受け取るロック検出器40では、 PLLがロックインされているか否かが検出される。ロックされた状態では、H −8yncとPh1l信号が固定的位相関係で結合され、スイッチ48が開放さ れる。ロック゛インされていない状態では、スイッチ48が閉じており、制御電 流は電流源にて、係数、例えば4だけ高められる。これによりPLLは比較的迅 速にPh1l信号のH−8yncからの位相偏差を制御することができる。
図5はH−3ync53.55、Ph1l信号51、LRIR号52および制御 電流54.56 (lout)を示す0図の上部はロックされた状態を示す、P h1l信号51とH−8ync53は+90’から−906の位相ずれΔφを有 しており、生じる平均制御電流l Qutは値Oを有する(+10と一■0の平 均)。
図の下部はロックインされていない状態を示す、LRIRルス52の持続時間中 にはないH−8ync55の持続時間中に、制御電流56 (Iout)は係数 4だけ高められる。これに対しH−5ync55の位相がLRIRルス52の持 続時間内にあれば、制御電流56は変化しないままである。
前記のことから、図6に示された制御電流44.54.56 (lout)に対 する特性曲線は位相偏差Δφに依存する。領域−103’〜−77″および77 0か6103’では、この特性曲線は図3の特性曲線と同じである。これに対し 約−110″′以下、−70″〜70″および110’以上の領域では、制御電 流44.54.56は有利には係数4だけ図3の特性曲線に対して増大されてい る。従いビデオレコーダによる動作では制御電流を係数12(3x4)だけ高め ることができる。拡大された線形特性曲線領域(−1106〜−70’、70° 〜110”)により、PLL制御部はほとんど理想特性(破線)を有する。すな わち、ロックされた状態ではl!1#特性は緩慢あり、位相差が上昇する際に制 御特性がより迅速になる。残った非線形部分(−110@以下、−・70″〜7 0″、110’以上)の制御特性は有利には、−110’、−70″、70°お よび110’における勾配上昇によリ改善される。
ループフィルタ42でのフィルタリングにより制御電流44 (I out)か ら形成される平均制御電流1outもこれにより相応にその量が変化される。ル ープフィルタ42の伝送関数も変化する。その際位相比較器の電流源は同じ電流 I outを送出する。
本発明は、水平発振器回路のPLL制御部に対してのみ適用されるものではな( ,50: 50の理想オンオフ比を有していない信号によるPLL制御部一般に 適用される。
Fig、I Fig、2 要 約 書 水平発振器のPLL制御回路はロックされた状態では低い制御速度を有していな ければならない。これはノイズのある入力信号によりジッターが発生したりしな いようにするためである。しかし同期パルス長と走査線持続時間とのオンオフ比 が不利であるため、PLL入力信号の位相差が大きい場合に制御速度が低い。
例えばテレビジョン受信器の種々のプログラムソースを切り換える際に、走査線 同期が再びロックインするまでに比較的長い時間がかかる(敗フィールド画像) 。
テレビジョン受信器に存在する、または簡単に発生することのできる付加パルス の評価により、PLLのVCoに対する制御信号を、位相偏差が大きい場合に例 えば4倍の制御電流に切り換えることができる。
国際調査報告 1″′wl″ゝ1tpHc*Ikig Me、 、、T、Fp9. 、OO,う 0国際調査報告 εP 9100750

Claims (9)

    【特許請求の範囲】
  1. 1.少なくとも2つの論理信号(H−Sync,Phil)に対する位相制御回 路であって、少なくとも1つの信号(H−Sync)は50:50のオンオフ比 とは異なるオンオフ比を有しており、前記信号の位相状態は相互に制御信号(1 4、44)により制御可能であり、制御信号(14、44)は、それぞれ論理信 号間の+90°および−90°の位相差に関連して位相差(Δφ)が小さい場合 (以下、位相差の小さな領域と称する)、第1の振幅領域にある位相制御回路に おいて、 それぞれ論理信号間の+90°および−90°の位相差に関連して位相差(Δφ )が比較的大きい場合(以下、位相差の大きな領域と称する。この領域は位相差 の小さな領域にそれぞれ続く。)、制御信号(44)は第1の振幅領域とは異な る第2の振幅領域にあることを特徴とする位相制御回路。
  2. 2.制御信号(44)の第2の振幅領域の大きさは、制御信号(44)の第1の 振幅領域の大きさを上回る請求の範囲第1項記載の位相制御回路。
  3. 3.制御信号(14)に対する特性曲線(31)が小さな位相差(Δφ)領域で は第1の線形成分を含み、特性曲線(31)が論理補助信号(LRI)に対する 評価回路によって次のように変化される、すなわち、制御信号(44)に対する 特性曲線(61)ではそれぞれ位相差の大きな領域で、第1の線形成分に別の線 形成分が続くように変化される請求の範囲第2項記載の位相制御回路。
  4. 4.位相差の小さな領域では、論理信号(H−Sync,Phil)間の位相ず れは約−103°〜−77°および77°〜103°であり、位相差の大きな領 域では、−110°〜−103°、−77°〜70°、70°〜77°および1 03°〜110ト°に相応する請求の範囲第1項、第2項または第3項のいずれ かに記載の位相制御回路。
  5. 5.論理補助信号(LRI)のパルス幅は、最小のオンオフ比を有する論理信号 (H−Sync)のパルス幅よりも大きい請求の範囲第3項またはまたは第4項 記載の位相制御回路。
  6. 6.制御信号(44)に対する特性曲線(61)は、位相差の大きな領域におい て、位相差の小さな領域におけるよりも出較的に大きな勾配値を有している請求 の範囲第3項、第4項または第5項のいずれかに記載の位相制御回路。
  7. 7.制御信号(44)は制御電流(44)である請求の範囲第1項から第6項ま でのいずれか1記載の位相制御回路。
  8. 8.論理信号により制御可能な電流源(41内)は制御電流(44)を発生する 請求の範囲第7項記載の位相制御回路。
  9. 9.制御信号ないし制御電流は、ループフィルタの変化によりその大きさを変化 せしめられる請求の範囲第1項から第6項までのいずれか1記載の位相制御回路 。
JP03507927A 1990-04-28 1991-04-19 位相制御回路 Expired - Fee Related JP3119868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4013694.9 1990-04-28
DE4013694A DE4013694A1 (de) 1990-04-28 1990-04-28 Phasenregelschaltung
PCT/EP1991/000750 WO1991017603A1 (de) 1990-04-28 1991-04-19 Phasenregelschaltung

Publications (2)

Publication Number Publication Date
JPH05507184A true JPH05507184A (ja) 1993-10-14
JP3119868B2 JP3119868B2 (ja) 2000-12-25

Family

ID=6405332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03507927A Expired - Fee Related JP3119868B2 (ja) 1990-04-28 1991-04-19 位相制御回路

Country Status (12)

Country Link
US (1) US5334954A (ja)
EP (1) EP0527167B1 (ja)
JP (1) JP3119868B2 (ja)
KR (1) KR100215766B1 (ja)
AU (1) AU7745191A (ja)
CA (1) CA2077532C (ja)
DE (2) DE4013694A1 (ja)
ES (1) ES2059136T3 (ja)
HK (1) HK68895A (ja)
HU (1) HU220468B1 (ja)
SG (1) SG30581G (ja)
WO (1) WO1991017603A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574407A (en) * 1993-04-20 1996-11-12 Rca Thomson Licensing Corporation Phase lock loop with error consistency detector
DE69533913T2 (de) * 1994-05-26 2005-05-25 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynthesizer
US5534826A (en) * 1994-10-24 1996-07-09 At&T Corp. Oscillator with increased reliability start up
EP0920194A4 (en) * 1996-08-13 2000-11-02 Fujitsu General Ltd PHASE CONTROL CIRCUIT FOR DIGITAL DISPLAY DEVICE
JPH10257041A (ja) * 1997-03-11 1998-09-25 Sony Corp フェイズロックドループ回路及び再生装置
JP2000232355A (ja) * 1999-02-09 2000-08-22 Mitsubishi Electric Corp 位相同期回路
JP4407031B2 (ja) * 2000-09-21 2010-02-03 ソニー株式会社 位相同期ループ回路および遅延同期ループ回路
BRPI0514888B1 (pt) * 2004-09-17 2015-06-09 Asahi Kasei Chemicals Corp Processo industrial para a separação de um álcool subproduzido em um caso de produção em massa contínua de um carbonato aromático em uma escala industrial
EA009650B1 (ru) * 2004-09-21 2008-02-28 Асахи Касеи Кемикалз Корпорейшн Промышленный способ выделения побочно полученного спирта
KR100898536B1 (ko) * 2004-10-14 2009-05-20 아사히 가세이 케미칼즈 가부시키가이샤 고순도 디아릴카보네이트의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL169811C (nl) * 1975-10-03 1982-08-16 Philips Nv Beeldregelsynchronisatieschakeling, alsmede televisieontvanger daarvan voorzien.
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
CA1238409A (en) * 1983-09-21 1988-06-21 Akihiro Kikuchi Apparatus for controlling the frequency of a voltage controlled oscillator
DE3715929A1 (de) * 1987-05-13 1988-11-24 Thomson Brandt Gmbh Schaltungsanordnung zur automatischen umschaltung der regelgeschwindigkeit eines phasenregelkreises
DE3887266T2 (de) * 1987-10-26 1994-07-21 Philips Nv Horizontal-Synchronschaltung.

Also Published As

Publication number Publication date
HUT64434A (en) 1993-12-28
DE59102513D1 (de) 1994-09-15
DE4013694A1 (de) 1991-10-31
HU9202776D0 (en) 1992-12-28
JP3119868B2 (ja) 2000-12-25
SG30581G (en) 1995-09-01
WO1991017603A1 (de) 1991-11-14
CA2077532A1 (en) 1991-10-29
CA2077532C (en) 2000-10-17
EP0527167B1 (de) 1994-08-10
HU220468B1 (hu) 2002-02-28
ES2059136T3 (es) 1994-11-01
KR100215766B1 (ko) 1999-08-16
EP0527167A1 (de) 1993-02-17
US5334954A (en) 1994-08-02
AU7745191A (en) 1991-11-27
HK68895A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
JPH05507184A (ja) 位相制御回路
JPH01240078A (ja) ライン同期信号検出回路
JP3555372B2 (ja) 同期処理回路
US6133900A (en) OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal
JP3263621B2 (ja) Pll回路
KR970009066B1 (ko) 위상 로크 루프 시스템
JP3320576B2 (ja) 発振回路
US5153712A (en) Apparatus for inserting color character data into composite video signal
CA2212774C (en) Circuit for causing fpll to lock in desired phase
JP3500089B2 (ja) Pll回路およびそれを用いた映像信号処理回路
JP2714193B2 (ja) デジタルテレビジョン受像機
JP3212503B2 (ja) 映像信号処理回路
JPS63158975A (ja) テレビジヨン受像機の同期回路
JP2539492B2 (ja) 非標準信号検出回路
JPH0322773A (ja) 位相同期型発振回路
JP2001333439A (ja) 過変調検出回路
JPH0752843B2 (ja) Pll回路
JP2975807B2 (ja) Vtrの映像信号処理回路
JPH11177843A (ja) 位相同期回路
JPH05110429A (ja) フエーズロツクドループ回路
JPS6378676A (ja) 水平偏向回路
JPH0715620A (ja) 水平同期回路
JPH0638116A (ja) 位相同期ループ回路
JPS6356083A (ja) 映像信号記録再生装置
JPH03101311A (ja) 位相同期発振回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081013

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees