JP2001285076A - Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 - Google Patents
Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法Info
- Publication number
- JP2001285076A JP2001285076A JP2000098138A JP2000098138A JP2001285076A JP 2001285076 A JP2001285076 A JP 2001285076A JP 2000098138 A JP2000098138 A JP 2000098138A JP 2000098138 A JP2000098138 A JP 2000098138A JP 2001285076 A JP2001285076 A JP 2001285076A
- Authority
- JP
- Japan
- Prior art keywords
- crc code
- byte
- data
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Abstract
(57)【要約】
【課題】 本発明の課題は、可変長データであるバイト
パラレルデータからＣＲＣ符号を演算するＣＲＣ符号演
算回路の小型化を実現し、製造コストを低減することで
ある。 【解決手段】 最終段に余り部分を有する４バイトパ
ラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算
回路１０であって、４バイトパラレルＣＲＣ符号演算回
路２は、最終段以外の４バイトパラレルデータからＣＲ
Ｃ符号をパラレルで演算する。バイトシリアル変換回路
３は、最終段のデータをシリアルデータに変換する。１
バイトシリアル変換回路４は、４バイトパラレルＣＲＣ
符号演算回路２の演算結果を初期値として、バイトシリ
アル変換回路３で変換されたシリアルデータからＣＲＣ
符号をシリアルで演算する。
パラレルデータからＣＲＣ符号を演算するＣＲＣ符号演
算回路の小型化を実現し、製造コストを低減することで
ある。 【解決手段】 最終段に余り部分を有する４バイトパ
ラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算
回路１０であって、４バイトパラレルＣＲＣ符号演算回
路２は、最終段以外の４バイトパラレルデータからＣＲ
Ｃ符号をパラレルで演算する。バイトシリアル変換回路
３は、最終段のデータをシリアルデータに変換する。１
バイトシリアル変換回路４は、４バイトパラレルＣＲＣ
符号演算回路２の演算結果を初期値として、バイトシリ
アル変換回路３で変換されたシリアルデータからＣＲＣ
符号をシリアルで演算する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データの受信側に
おいて、受信した可変長データからＣＲＣ符号を演算す
るＣＲＣ符号演算回路、及びＣＲＣ符号演算方法に関す
る。
おいて、受信した可変長データからＣＲＣ符号を演算す
るＣＲＣ符号演算回路、及びＣＲＣ符号演算方法に関す
る。
【０００２】
【従来の技術】従来より、ディジタル通信においてデー
タの誤りを検出するために、ＣＲＣ（Cyclic Redundanc
y Check：巡回冗長検査）が用いられている。ここで、
ＣＲＣとは、データ受信側のＣＲＣ符号演算回路におい
て演算されたＣＲＣ符号と、データ送信側で演算された
ＣＲＣ符号とを比較することによって、データの誤りを
検出する方法である。近年、例えば、ＰＯＳ（PPP Over
SONET/SDH）のように、低速の可変長データ（ＰＰＰフ
レーム）を、高速データフレーム（SONET/SDHフレー
ム）上にのせてエンド−エンド間の通信を行う高速可変
長データ通信が広く用いられている。そして、高速可変
長データ通信におけるデータの誤り検出方法として、Ｃ
ＲＣが導入されている。ここで、ＣＲＣ符号演算回路
は、入力されるｎバイトパラレルデータからＣＲＣ符号
を演算する。
タの誤りを検出するために、ＣＲＣ（Cyclic Redundanc
y Check：巡回冗長検査）が用いられている。ここで、
ＣＲＣとは、データ受信側のＣＲＣ符号演算回路におい
て演算されたＣＲＣ符号と、データ送信側で演算された
ＣＲＣ符号とを比較することによって、データの誤りを
検出する方法である。近年、例えば、ＰＯＳ（PPP Over
SONET/SDH）のように、低速の可変長データ（ＰＰＰフ
レーム）を、高速データフレーム（SONET/SDHフレー
ム）上にのせてエンド−エンド間の通信を行う高速可変
長データ通信が広く用いられている。そして、高速可変
長データ通信におけるデータの誤り検出方法として、Ｃ
ＲＣが導入されている。ここで、ＣＲＣ符号演算回路
は、入力されるｎバイトパラレルデータからＣＲＣ符号
を演算する。
【０００３】図５は、従来のＣＲＣ符号演算回路１００
を示すブロック図である。図５に示すように、４バイト
パラレルデータのＣＲＣ符号演算回路１００は、４バイ
トパラレルＣＲＣ符号演算回路２、１バイトシリアルＣ
ＲＣ符号演算回路１１、２バイトパラレルＣＲＣ符号演
算回路１２、３バイトパラレルＣＲＣ符号演算回路１
３、及びＳＥＬ５によって概略構成される。
を示すブロック図である。図５に示すように、４バイト
パラレルデータのＣＲＣ符号演算回路１００は、４バイ
トパラレルＣＲＣ符号演算回路２、１バイトシリアルＣ
ＲＣ符号演算回路１１、２バイトパラレルＣＲＣ符号演
算回路１２、３バイトパラレルＣＲＣ符号演算回路１
３、及びＳＥＬ５によって概略構成される。
【０００４】４バイトパラレルＣＲＣ符号演算回路２
は、詳細は後述するが、入力された４バイトパラレルデ
ータのうち余り部分のある最終段以外のデータ（図６の
参照）からＣＲＣ符号を演算する回路である。ま
た、４バイトパラレルＣＲＣ符号演算回路２は、演算し
たＣＲＣ符号をＳＥＬ５に出力するとともに、余り部分
を有する最終段のデータ（図６の参照）を、１バイト
シリアルＣＲＣ符号演算回路１１，２バイトパラレルＣ
ＲＣ符号演算回路１２，及び３バイトパラレルＣＲＣ符
号演算回路１３のうち図示しない選択回路によって選択
された１つの演算回路に出力する。
は、詳細は後述するが、入力された４バイトパラレルデ
ータのうち余り部分のある最終段以外のデータ（図６の
参照）からＣＲＣ符号を演算する回路である。ま
た、４バイトパラレルＣＲＣ符号演算回路２は、演算し
たＣＲＣ符号をＳＥＬ５に出力するとともに、余り部分
を有する最終段のデータ（図６の参照）を、１バイト
シリアルＣＲＣ符号演算回路１１，２バイトパラレルＣ
ＲＣ符号演算回路１２，及び３バイトパラレルＣＲＣ符
号演算回路１３のうち図示しない選択回路によって選択
された１つの演算回路に出力する。
【０００５】１バイトシリアルＣＲＣ符号演算回路１
１，２バイトパラレルＣＲＣ符号演算回路１２，及び３
バイトパラレルＣＲＣ符号演算回路１３は、４バイトパ
ラレルＣＲＣ符号演算回路２から入力された余り部分の
ある最終段のデータから、ＣＲＣ符号をそれぞれ演算す
る回路である。また、各演算回路１１，１２，１３は、
演算したＣＲＣ符号をそれぞれラッチしてＳＥＬ５に出
力する。
１，２バイトパラレルＣＲＣ符号演算回路１２，及び３
バイトパラレルＣＲＣ符号演算回路１３は、４バイトパ
ラレルＣＲＣ符号演算回路２から入力された余り部分の
ある最終段のデータから、ＣＲＣ符号をそれぞれ演算す
る回路である。また、各演算回路１１，１２，１３は、
演算したＣＲＣ符号をそれぞれラッチしてＳＥＬ５に出
力する。
【０００６】ＳＥＬ（セレクタ）５は、各ＣＲＣ符号演
算回路２，１１，１２，１３から入力されたＣＲＣ符号
のうち、何れか１つを選択的に出力する。
算回路２，１１，１２，１３から入力されたＣＲＣ符号
のうち、何れか１つを選択的に出力する。
【０００７】次に、図６を参照して、４バイトパラレル
データからＣＲＣ符号を演算する手順について説明す
る。図６に示すように、４バイトパラレルデータＤは、
１０バイトのフレーム長を有するデータであり、（１
〜４），（５〜８），（９〜１０）の３段で構成さ
れている。ここで、最終段のデータは、余り部分９，
１０と、２バイトの無効データ（図中の斜線部分）とで
構成されている。
データからＣＲＣ符号を演算する手順について説明す
る。図６に示すように、４バイトパラレルデータＤは、
１０バイトのフレーム長を有するデータであり、（１
〜４），（５〜８），（９〜１０）の３段で構成さ
れている。ここで、最終段のデータは、余り部分９，
１０と、２バイトの無効データ（図中の斜線部分）とで
構成されている。
【０００８】先ず、上記４バイトパラレルデータＤのデ
ータ，が、４バイトパラレルＣＲＣ符号演算回路２
に入力される。そして、４バイトパラレルＣＲＣ符号演
算回路２は、入力された４バイトパラレルデータ，
からＣＲＣ符号Ａを演算し、演算したＣＲＣ符号ＡをＳ
ＥＬ（図示省略）に出力する。
ータ，が、４バイトパラレルＣＲＣ符号演算回路２
に入力される。そして、４バイトパラレルＣＲＣ符号演
算回路２は、入力された４バイトパラレルデータ，
からＣＲＣ符号Ａを演算し、演算したＣＲＣ符号ＡをＳ
ＥＬ（図示省略）に出力する。
【０００９】次に、４バイトパラレルデータＤのデータ
は、余り部分（９，１０）が２バイトあるので、図示
しない選択回路によって選択された２バイトパラレルＣ
ＲＣ符号演算回路１２に入力される。ここで、４バイト
パラレルデータのの余り部分が１バイトの場合には、
４バイトパラレルデータは、１バイトシリアルＣＲＣ
符号演算回路１１に入力される。また、余り部分が３バ
イトの場合には、４バイトパラレルデータは、３バイ
トパラレルＣＲＣ符号演算回路１３に入力される。
は、余り部分（９，１０）が２バイトあるので、図示
しない選択回路によって選択された２バイトパラレルＣ
ＲＣ符号演算回路１２に入力される。ここで、４バイト
パラレルデータのの余り部分が１バイトの場合には、
４バイトパラレルデータは、１バイトシリアルＣＲＣ
符号演算回路１１に入力される。また、余り部分が３バ
イトの場合には、４バイトパラレルデータは、３バイ
トパラレルＣＲＣ符号演算回路１３に入力される。
【００１０】そして、２バイトパラレルＣＲＣ符号演算
回路１２は、入力された４バイトパラレルデータから
ＣＲＣ符号Ｂを演算し、演算したＣＲＣ符号ＢをＳＥＬ
（図示省略）に出力する。更に、図示しないＳＥＬは、
入力されたＣＲＣ符号Ａ，Ｂの何れか一方を選択出力す
る。
回路１２は、入力された４バイトパラレルデータから
ＣＲＣ符号Ｂを演算し、演算したＣＲＣ符号ＢをＳＥＬ
（図示省略）に出力する。更に、図示しないＳＥＬは、
入力されたＣＲＣ符号Ａ，Ｂの何れか一方を選択出力す
る。
【００１１】
【発明が解決しようとする課題】ところで、ＣＲＣ符号
演算対象の４バイトパラレルデータは、そのフレーム長
が可変であり、最終段の余り部分が１〜３バイトで変化
するため、４バイトパラレルＣＲＣ符号演算回路２だけ
ではＣＲＣ符号を演算できない。このため、従来のＣＲ
Ｃ符号演算回路１００は、４バイトパラレルデータ最終
段の余り部分を演算するために複数の演算回路１１，１
２，１３を設けていたため、回路規模が大きくなってし
まい、製造コストが高かった。
演算対象の４バイトパラレルデータは、そのフレーム長
が可変であり、最終段の余り部分が１〜３バイトで変化
するため、４バイトパラレルＣＲＣ符号演算回路２だけ
ではＣＲＣ符号を演算できない。このため、従来のＣＲ
Ｃ符号演算回路１００は、４バイトパラレルデータ最終
段の余り部分を演算するために複数の演算回路１１，１
２，１３を設けていたため、回路規模が大きくなってし
まい、製造コストが高かった。
【００１２】本発明の課題は、可変長データであるバイ
トパラレルデータからＣＲＣ符号を演算するＣＲＣ符号
演算回路の小型化を実現し、製造コストを低減すること
である。
トパラレルデータからＣＲＣ符号を演算するＣＲＣ符号
演算回路の小型化を実現し、製造コストを低減すること
である。
【００１３】
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、最終段に余り部分を有する
パラレルデータからＣＲＣ符号を演算するＣＲＣ符号演
算回路（例えば、図２に示すＣＲＣ符号演算回路１０）
であって、最終段以外のパラレルデータからＣＲＣ符号
をパラレルで演算するパラレル演算手段（例えば、図２
に示す４バイトパラレルＣＲＣ符号演算回路２）と、前
記最終段をシリアルデータに変換する変換手段（例え
ば、図２に示すバイトシリアル変換回路３）と、前記パ
ラレル演算手段によって演算されたＣＲＣ符号と、前記
変換手段によって変換されたシリアルデータとからＣＲ
Ｃ符号をシリアルで演算するシリアル演算手段（例え
ば、図２に示す１バイトシリアルＣＲＣ符号演算回路
４）と、前記パラレル演算手段および前記シリアル演算
手段によって演算された複数のＣＲＣ符号から、所望の
ＣＲＣ符号を選択するＣＲＣ符号選択手段（例えば、図
２に示すＳＥＬ５）と、を備えることを特徴とする。
め、請求項１記載の発明は、最終段に余り部分を有する
パラレルデータからＣＲＣ符号を演算するＣＲＣ符号演
算回路（例えば、図２に示すＣＲＣ符号演算回路１０）
であって、最終段以外のパラレルデータからＣＲＣ符号
をパラレルで演算するパラレル演算手段（例えば、図２
に示す４バイトパラレルＣＲＣ符号演算回路２）と、前
記最終段をシリアルデータに変換する変換手段（例え
ば、図２に示すバイトシリアル変換回路３）と、前記パ
ラレル演算手段によって演算されたＣＲＣ符号と、前記
変換手段によって変換されたシリアルデータとからＣＲ
Ｃ符号をシリアルで演算するシリアル演算手段（例え
ば、図２に示す１バイトシリアルＣＲＣ符号演算回路
４）と、前記パラレル演算手段および前記シリアル演算
手段によって演算された複数のＣＲＣ符号から、所望の
ＣＲＣ符号を選択するＣＲＣ符号選択手段（例えば、図
２に示すＳＥＬ５）と、を備えることを特徴とする。
【００１４】請求項１記載の発明によれば、最終段に余
り部分を有するパラレルデータからＣＲＣ符号を演算す
るＣＲＣ符号演算回路であって、パラレル演算手段によ
り、最終段以外のパラレルデータからＣＲＣ符号をパラ
レルで演算し、変換手段により、前記最終段をシリアル
データに変換し、シリアル演算手段により、前記パラレ
ル演算手段によって演算されたＣＲＣ符号と、前記変換
手段によって変換されたシリアルデータとからＣＲＣ符
号をシリアルで演算し、ＣＲＣ符号選択手段により、前
記パラレル演算手段および前記シリアル演算手段によっ
て演算された複数のＣＲＣ符号から、所望のＣＲＣ符号
を選択する。
り部分を有するパラレルデータからＣＲＣ符号を演算す
るＣＲＣ符号演算回路であって、パラレル演算手段によ
り、最終段以外のパラレルデータからＣＲＣ符号をパラ
レルで演算し、変換手段により、前記最終段をシリアル
データに変換し、シリアル演算手段により、前記パラレ
ル演算手段によって演算されたＣＲＣ符号と、前記変換
手段によって変換されたシリアルデータとからＣＲＣ符
号をシリアルで演算し、ＣＲＣ符号選択手段により、前
記パラレル演算手段および前記シリアル演算手段によっ
て演算された複数のＣＲＣ符号から、所望のＣＲＣ符号
を選択する。
【００１５】また、請求項２記載の発明のように、請求
項１記載のＣＲＣ符号演算回路に更に備える最終段検出
手段（例えば、図２に示す制御部６）によってパラレル
データの最終段を検出し、前記変換手段は、検出された
最終段をシリアルデータに変換する。
項１記載のＣＲＣ符号演算回路に更に備える最終段検出
手段（例えば、図２に示す制御部６）によってパラレル
データの最終段を検出し、前記変換手段は、検出された
最終段をシリアルデータに変換する。
【００１６】請求項４記載の発明は、最終段に余り部分
を有するパラレルデータからＣＲＣ符号を演算するＣＲ
Ｃ符号演算方法であって、前記パラレルデータの最終段
を検出する最終段検出工程と、前記最終段検出工程で検
出された最終段をシリアルデータに変換する変換工程
と、前記最終段以外のパラレルデータからＣＲＣ符号を
パラレルで演算するパラレル演算工程と、前記パラレル
演算結果と、前記変換工程で変換されたシリアルデータ
とからＣＲＣ符号をシリアルで演算するシリアル演算工
程と、前記パラレル演算工程で演算されたＣＲＣ符号お
よび前記シリアル演算工程で演算されたＣＲＣ符号か
ら、所望のＣＲＣ符号を選択する選択工程と、を含むこ
とを特徴とする。
を有するパラレルデータからＣＲＣ符号を演算するＣＲ
Ｃ符号演算方法であって、前記パラレルデータの最終段
を検出する最終段検出工程と、前記最終段検出工程で検
出された最終段をシリアルデータに変換する変換工程
と、前記最終段以外のパラレルデータからＣＲＣ符号を
パラレルで演算するパラレル演算工程と、前記パラレル
演算結果と、前記変換工程で変換されたシリアルデータ
とからＣＲＣ符号をシリアルで演算するシリアル演算工
程と、前記パラレル演算工程で演算されたＣＲＣ符号お
よび前記シリアル演算工程で演算されたＣＲＣ符号か
ら、所望のＣＲＣ符号を選択する選択工程と、を含むこ
とを特徴とする。
【００１７】請求項４記載の発明によれば、最終段に余
り部分を有するパラレルデータからＣＲＣ符号を演算す
るＣＲＣ符号演算方法であって、前記パラレルデータの
最終段を検出し、検出された最終段をシリアルデータに
変換する。そして、前記最終段以外のパラレルデータか
らＣＲＣ符号をパラレルで演算し、このパラレル演算結
果と、変換されたシリアルデータとからＣＲＣ符号をシ
リアルで演算する。更に、前記パラレル演算されたＣＲ
Ｃ符号および前記シリアル演算されたＣＲＣ符号から、
所望のＣＲＣ符号を選択する。
り部分を有するパラレルデータからＣＲＣ符号を演算す
るＣＲＣ符号演算方法であって、前記パラレルデータの
最終段を検出し、検出された最終段をシリアルデータに
変換する。そして、前記最終段以外のパラレルデータか
らＣＲＣ符号をパラレルで演算し、このパラレル演算結
果と、変換されたシリアルデータとからＣＲＣ符号をシ
リアルで演算する。更に、前記パラレル演算されたＣＲ
Ｃ符号および前記シリアル演算されたＣＲＣ符号から、
所望のＣＲＣ符号を選択する。
【００１８】従って、パラレルデータの最終段をシリア
ルデータに変換することにより、パラレルデータ最終段
の余り部分のＣＲＣ符号演算を１つのシリアル演算回路
で演算できるため、ＣＲＣ符号演算回路の回路規模を縮
小でき、製造コストを低減できる。
ルデータに変換することにより、パラレルデータ最終段
の余り部分のＣＲＣ符号演算を１つのシリアル演算回路
で演算できるため、ＣＲＣ符号演算回路の回路規模を縮
小でき、製造コストを低減できる。
【００１９】また、請求項３記載のＣＲＣ符号演算回路
または請求項５記載のＣＲＣ符号演算方法のように、パ
ラレルデータ最終段における余り部分を検出し、この検
出結果に基づいて、複数のＣＲＣ符号から所望のＣＲＣ
符号を選択するようにした。
または請求項５記載のＣＲＣ符号演算方法のように、パ
ラレルデータ最終段における余り部分を検出し、この検
出結果に基づいて、複数のＣＲＣ符号から所望のＣＲＣ
符号を選択するようにした。
【００２０】
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。なお、本実施の形態において
は、説明を容易にするため、４バイトパラレルデータか
らのＣＲＣ符号演算について説明する。
の形態を詳細に説明する。なお、本実施の形態において
は、説明を容易にするため、４バイトパラレルデータか
らのＣＲＣ符号演算について説明する。
【００２１】まず、構成を説明する。図１に示すよう
に、ＣＲＣ符号演算回路１は、４バイトパラレルＣＲＣ
符号演算回路２、バイトシリアル変換回路３、１バイト
シリアルＣＲＣ符号演算回路４、ＳＥＬ５、及び制御部
６によって概略構成されている。
に、ＣＲＣ符号演算回路１は、４バイトパラレルＣＲＣ
符号演算回路２、バイトシリアル変換回路３、１バイト
シリアルＣＲＣ符号演算回路４、ＳＥＬ５、及び制御部
６によって概略構成されている。
【００２２】４バイトパラレルＣＲＣ符号演算回路２
は、制御部６から入力される制御タイミング信号（詳細
は後述）に基づいて、外部回路（図示省略）から入力さ
れる４バイトパラレルデータ（図３の４バイトパラレル
データＤ参照）のうち、余り部分以外のデータ（図３
，参照）からＣＲＣ符号をパラレルで演算し、その
演算（途中）結果をラッチしてＳＥＬ５に出力するとと
もに、１バイトシリアルＣＲＣ符号演算回路４に出力す
る回路である。
は、制御部６から入力される制御タイミング信号（詳細
は後述）に基づいて、外部回路（図示省略）から入力さ
れる４バイトパラレルデータ（図３の４バイトパラレル
データＤ参照）のうち、余り部分以外のデータ（図３
，参照）からＣＲＣ符号をパラレルで演算し、その
演算（途中）結果をラッチしてＳＥＬ５に出力するとと
もに、１バイトシリアルＣＲＣ符号演算回路４に出力す
る回路である。
【００２３】バイトシリアル変換回路３は、制御部６か
ら入力される制御タイミング信号に基づいて、外部回路
（図示省略）から入力される４バイトパラレルデータの
うち余り部分のデータ（図３参照）を、１バイトシリ
アルデータに変換し、その変換した１バイトシリアルデ
ータを１バイトシリアルＣＲＣ符号演算回路４に出力す
る回路である。また、バイトシリアル変換回路３は、余
り部分を複数の１バイトシリアルデータに変換した場合
には、変換した複数の１バイトシリアルデータを１つず
つ順番に１バイトシリアルＣＲＣ符号演算回路４に出力
する。
ら入力される制御タイミング信号に基づいて、外部回路
（図示省略）から入力される４バイトパラレルデータの
うち余り部分のデータ（図３参照）を、１バイトシリ
アルデータに変換し、その変換した１バイトシリアルデ
ータを１バイトシリアルＣＲＣ符号演算回路４に出力す
る回路である。また、バイトシリアル変換回路３は、余
り部分を複数の１バイトシリアルデータに変換した場合
には、変換した複数の１バイトシリアルデータを１つず
つ順番に１バイトシリアルＣＲＣ符号演算回路４に出力
する。
【００２４】１バイトシリアルＣＲＣ符号演算回路４
は、４バイトパラレルＣＲＣ符号演算回路２から入力さ
れる演算途中結果（ＣＲＣ符号）と、バイトシリアル変
換回路３から入力される１バイトシリアルデータとから
ＣＲＣ符号をシリアルで演算し、その演算結果であるＣ
ＲＣ符号をラッチしてＳＥＬ５に出力する回路である。
また、１バイトシリアルデータが更に入力された場合、
１バイトシリアルＣＲＣ符号演算回路４は、前記演算結
果と、入力された１バイトシリアルデータとからＣＲＣ
符号を再度演算し、演算したＣＲＣ符号をラッチしてＳ
ＥＬ５に出力する。
は、４バイトパラレルＣＲＣ符号演算回路２から入力さ
れる演算途中結果（ＣＲＣ符号）と、バイトシリアル変
換回路３から入力される１バイトシリアルデータとから
ＣＲＣ符号をシリアルで演算し、その演算結果であるＣ
ＲＣ符号をラッチしてＳＥＬ５に出力する回路である。
また、１バイトシリアルデータが更に入力された場合、
１バイトシリアルＣＲＣ符号演算回路４は、前記演算結
果と、入力された１バイトシリアルデータとからＣＲＣ
符号を再度演算し、演算したＣＲＣ符号をラッチしてＳ
ＥＬ５に出力する。
【００２５】ＳＥＬ５は、入力された複数のＣＲＣ符号
から所望のＣＲＣ符号を選択出力するものである。制御
部６は、各種制御タイミング信号（後述の各種制御信
号）を出力し、ＣＲＣ符号演算回路１に入力される４バ
イトパラレルデータから、ＣＲＣ符号を演算させる制御
を行うためのものである。
から所望のＣＲＣ符号を選択出力するものである。制御
部６は、各種制御タイミング信号（後述の各種制御信
号）を出力し、ＣＲＣ符号演算回路１に入力される４バ
イトパラレルデータから、ＣＲＣ符号を演算させる制御
を行うためのものである。
【００２６】図２は、ＣＲＣ符号演算回路１０を示すブ
ロック図である。図２に示すＣＲＣ符号演算回路１０
は、図１のＣＲＣ符号演算回路１と概略同一の構成であ
る。ここで、ＣＲＣ符号演算回路１と同一構成箇所には
同一の符号を付し、説明を省略する。
ロック図である。図２に示すＣＲＣ符号演算回路１０
は、図１のＣＲＣ符号演算回路１と概略同一の構成であ
る。ここで、ＣＲＣ符号演算回路１と同一構成箇所には
同一の符号を付し、説明を省略する。
【００２７】図２において、ＤＦＦ（Ｄ型フリップフロ
ップ）１〜８は、各ＣＲＣ符号演算回路２，４によって
演算されたＣＲＣ符号をラッチし、ラッチしたＣＲＣ符
号をＳＥＬ５に出力するためのものである。また、ＤＦ
Ｆ９は、ＳＥＬ５に対して、入力された複数のＣＲＣ符
号のうち、所望のＣＲＣ符号を最終演算結果として選択
させるためのものである。また、制御部６は、後述する
各種制御信号を出力し、ＣＲＣ符号演算回路１０に入力
される４バイトパラレルデータから、ＣＲＣ符号を演算
させる制御を行うためのものである。
ップ）１〜８は、各ＣＲＣ符号演算回路２，４によって
演算されたＣＲＣ符号をラッチし、ラッチしたＣＲＣ符
号をＳＥＬ５に出力するためのものである。また、ＤＦ
Ｆ９は、ＳＥＬ５に対して、入力された複数のＣＲＣ符
号のうち、所望のＣＲＣ符号を最終演算結果として選択
させるためのものである。また、制御部６は、後述する
各種制御信号を出力し、ＣＲＣ符号演算回路１０に入力
される４バイトパラレルデータから、ＣＲＣ符号を演算
させる制御を行うためのものである。
【００２８】次に、ＣＲＣ符号を演算する４バイトパラ
レルデータ、および制御部６から出力される各種制御信
号（CRCEN,STROBE,STATE[n]；図１では、制御タイミン
グ信号に対応する）について簡単に説明する。
レルデータ、および制御部６から出力される各種制御信
号（CRCEN,STROBE,STATE[n]；図１では、制御タイミン
グ信号に対応する）について簡単に説明する。
【００２９】４バイトパラレルデータは、データフレー
ムが可変長の通信データであり、４バイトパラレルＣＲ
Ｃ演算回路２と、バイトシリアル変換回路３に入力され
る。ＣＲＣＥＮ（CRC ENABLE）信号は、ＣＲＣ符号を演
算する範囲を示す信号であり、４バイトパラレルＣＲＣ
演算回路２に入力される。ＳＴＲＯＢＥ信号は、４バイ
トパラレルデータの最終段データを示す信号であり、４
バイトパラレルＣＲＣ演算回路２，バイトシリアル変換
回路３，１バイトシリアルＣＲＣ符号演算回路４、及び
ＤＦＦ８，９にそれぞれ入力される。ＳＴＡＴＥ［ｎ］
信号は、前記ＳＴＲＯＢＥ信号により示された最終段デ
ータに含まれるバイト数（余り部分）ｎを示す信号であ
る。
ムが可変長の通信データであり、４バイトパラレルＣＲ
Ｃ演算回路２と、バイトシリアル変換回路３に入力され
る。ＣＲＣＥＮ（CRC ENABLE）信号は、ＣＲＣ符号を演
算する範囲を示す信号であり、４バイトパラレルＣＲＣ
演算回路２に入力される。ＳＴＲＯＢＥ信号は、４バイ
トパラレルデータの最終段データを示す信号であり、４
バイトパラレルＣＲＣ演算回路２，バイトシリアル変換
回路３，１バイトシリアルＣＲＣ符号演算回路４、及び
ＤＦＦ８，９にそれぞれ入力される。ＳＴＡＴＥ［ｎ］
信号は、前記ＳＴＲＯＢＥ信号により示された最終段デ
ータに含まれるバイト数（余り部分）ｎを示す信号であ
る。
【００３０】次に、本実施の形態の動作を説明する。図
３を参照して、４バイトパラレルデータからＣＲＣ符号
を演算する手順について説明する。
３を参照して、４バイトパラレルデータからＣＲＣ符号
を演算する手順について説明する。
【００３１】図３に示すように、１０バイトのフレーム
長（１〜１０）を有する４バイトパラレルデータＤは、
（１〜４），（５〜８），（９〜１０）の３段構
成で構成される。最終段は、２バイトの余り部分９，
１０と、２バイトの無効データ（図中の斜線部分）とか
らなる。
長（１〜１０）を有する４バイトパラレルデータＤは、
（１〜４），（５〜８），（９〜１０）の３段構
成で構成される。最終段は、２バイトの余り部分９，
１０と、２バイトの無効データ（図中の斜線部分）とか
らなる。
【００３２】上記４バイトパラレルデータＤのデータ
，は、４バイトパラレルＣＲＣ符号演算回路２に入
力される。そして、４バイトパラレルＣＲＣ符号演算回
路２は、入力された４バイトパラレルデータ，から
ＣＲＣ符号を演算し、演算したＣＲＣ符号（演算途中結
果）を、１バイトシリアルＣＲＣ符号演算回路４に出力
する。
，は、４バイトパラレルＣＲＣ符号演算回路２に入
力される。そして、４バイトパラレルＣＲＣ符号演算回
路２は、入力された４バイトパラレルデータ，から
ＣＲＣ符号を演算し、演算したＣＲＣ符号（演算途中結
果）を、１バイトシリアルＣＲＣ符号演算回路４に出力
する。
【００３３】また、４バイトパラレルデータＤのデータ
は、バイトシリアル変換回路（図１の３参照）によっ
て、１バイトシリアルデータ９，１０に変換される。そ
して、４バイトシリアルＣＲＣ符号演算回路４は、４バ
イトパラレルＣＲＣ符号演算回路２から入力された演算
途中結果と、１バイトシリアルデータ９を演算する。更
に、その演算結果と、１バイトシリアルデータ１０から
ＣＲＣ符号を演算する。
は、バイトシリアル変換回路（図１の３参照）によっ
て、１バイトシリアルデータ９，１０に変換される。そ
して、４バイトシリアルＣＲＣ符号演算回路４は、４バ
イトパラレルＣＲＣ符号演算回路２から入力された演算
途中結果と、１バイトシリアルデータ９を演算する。更
に、その演算結果と、１バイトシリアルデータ１０から
ＣＲＣ符号を演算する。
【００３４】図４は、図２に示すＣＲＣ符号演算回路１
０によるＣＲＣ符号の演算処理を示すタイミングチャー
トである。
０によるＣＲＣ符号の演算処理を示すタイミングチャー
トである。
【００３５】先ず、ＣＲＣ符号演算開始信号が４バイト
パラレルＣＲＣ符号演算回路２に入力される（図示省
略）。そして、制御部６から出力されるＣＲＣＥＮ信号
が“Ｌ”になり（図中（１）参照）、４バイトパラレル
データ１が、４バイトパラレルＣＲＣ符号演算回路２に
入力されると（図中（２）参照）、４バイトパラレルＣ
ＲＣ符号演算回路２は、演算結果Ａを出力する（図中
（３）参照）。ここで、演算結果Ａは、４バイトパラレ
ルデータ１から演算されたＣＲＣ符号である。
パラレルＣＲＣ符号演算回路２に入力される（図示省
略）。そして、制御部６から出力されるＣＲＣＥＮ信号
が“Ｌ”になり（図中（１）参照）、４バイトパラレル
データ１が、４バイトパラレルＣＲＣ符号演算回路２に
入力されると（図中（２）参照）、４バイトパラレルＣ
ＲＣ符号演算回路２は、演算結果Ａを出力する（図中
（３）参照）。ここで、演算結果Ａは、４バイトパラレ
ルデータ１から演算されたＣＲＣ符号である。
【００３６】次に、４バイトパラレルデータ２が、４バ
イトパラレルＣＲＣ符号演算回路２に入力されると（図
中（４）参照）、４バイトパラレルＣＲＣ符号演算回路
２は、演算結果Ｂを出力する（図中（５）参照）。ここ
で、演算結果Ｂは、前記演算結果Ａと４バイトパラレル
データ２とを演算して得られたＣＲＣ符号である。
イトパラレルＣＲＣ符号演算回路２に入力されると（図
中（４）参照）、４バイトパラレルＣＲＣ符号演算回路
２は、演算結果Ｂを出力する（図中（５）参照）。ここ
で、演算結果Ｂは、前記演算結果Ａと４バイトパラレル
データ２とを演算して得られたＣＲＣ符号である。
【００３７】以後、４バイトパラレルデータ３〜７が、
順番に４バイトパラレルＣＲＣ符号演算回路２に入力さ
れると、４バイトパラレルＣＲＣ符号演算回路２は、演
算結果Ｃ〜Ｇをそれぞれ出力する。
順番に４バイトパラレルＣＲＣ符号演算回路２に入力さ
れると、４バイトパラレルＣＲＣ符号演算回路２は、演
算結果Ｃ〜Ｇをそれぞれ出力する。
【００３８】次に、２バイトパラレルデータ（8-1,8-
2）と、２バイトの無効データとからなる４バイトパラ
レルデータ８が、４バイトパラレルＣＲＣ符号演算回路
２とバイトシリアル変換回路３に入力される（図中
（６）参照）。
2）と、２バイトの無効データとからなる４バイトパラ
レルデータ８が、４バイトパラレルＣＲＣ符号演算回路
２とバイトシリアル変換回路３に入力される（図中
（６）参照）。
【００３９】この時、４バイトパラレルデータ８が最終
段のデータであるので、制御部６から出力されるＳＴＲ
ＯＢ信号が“Ｌ”となり（図中（７）参照）、最終段の
データ８の有効バイト数が２バイトであるため、制御部
６から出力されるＳＴＡＴＥ信号が［２］となる（図中
（８）参照）。
段のデータであるので、制御部６から出力されるＳＴＲ
ＯＢ信号が“Ｌ”となり（図中（７）参照）、最終段の
データ８の有効バイト数が２バイトであるため、制御部
６から出力されるＳＴＡＴＥ信号が［２］となる（図中
（８）参照）。
【００４０】そして、最終段の４バイトパラレルデータ
８が入力された後、制御部６から出力されるＣＲＣＥＮ
信号が“Ｈ”となる（図中（９）参照）とともに、ＳＴ
ＲＯＢ信号も“Ｈ”となる（図中（１０）参照）。
８が入力された後、制御部６から出力されるＣＲＣＥＮ
信号が“Ｈ”となる（図中（９）参照）とともに、ＳＴ
ＲＯＢ信号も“Ｈ”となる（図中（１０）参照）。
【００４１】そして、バイトシリアル変換回路３は、入
力された４バイトパラレルデータ８を、２つの１バイト
シリアルデータ８−１，８−２に変換し、１バイトシリ
アルＣＲＣ符号演算回路４に８−１から順番に出力す
る。
力された４バイトパラレルデータ８を、２つの１バイト
シリアルデータ８−１，８−２に変換し、１バイトシリ
アルＣＲＣ符号演算回路４に８−１から順番に出力す
る。
【００４２】次に、１バイトシリアルＣＲＣ符号演算回
路４は、４バイトパラレルＣＲＣ符号演算回路２から入
力されるバイトシリアル初期値Ｇ（図中（１１）参照）
と、バイトシリアル変換回路３から入力される１バイト
シリアルデータ８−１（図中（１２）参照）を演算し、
演算結果Ｈを出力する（図中（１３）参照）。
路４は、４バイトパラレルＣＲＣ符号演算回路２から入
力されるバイトシリアル初期値Ｇ（図中（１１）参照）
と、バイトシリアル変換回路３から入力される１バイト
シリアルデータ８−１（図中（１２）参照）を演算し、
演算結果Ｈを出力する（図中（１３）参照）。
【００４３】更に、１バイトシリアルＣＲＣ符号演算回
路４は、演算結果Ｈ（図中（１４）参照）と、バイトシ
リアル変換回路３から入力される１バイトシリアルデー
タ８−２（図中（１５）参照）を演算し、演算結果Ｉを
出力する（図中（１６）参照）。
路４は、演算結果Ｈ（図中（１４）参照）と、バイトシ
リアル変換回路３から入力される１バイトシリアルデー
タ８−２（図中（１５）参照）を演算し、演算結果Ｉを
出力する（図中（１６）参照）。
【００４４】そして、演算結果Ｉが、ＣＲＣ符号演算回
路１によって、４バイトパラレルデータ１〜８から演算
されたＣＲＣ符号となる。
路１によって、４バイトパラレルデータ１〜８から演算
されたＣＲＣ符号となる。
【００４５】以上のように、本発明のＣＲＣ符号演算回
路１，１０は、４バイト可変長パラレルデータの最終段
の余り部分を、シリアルデータに変換するバイトシリア
ル変換回路３を備えた。また、４バイトパラレルＣＲＣ
符号演算回路２の演算結果を初期値として、前記バイト
シリアル変換回路３によって変換されたシリアルデータ
から、ＣＲＣ符号をシリアルで演算する１バイトシリア
ルＣＲＣ符号演算回路４を備えた。
路１，１０は、４バイト可変長パラレルデータの最終段
の余り部分を、シリアルデータに変換するバイトシリア
ル変換回路３を備えた。また、４バイトパラレルＣＲＣ
符号演算回路２の演算結果を初期値として、前記バイト
シリアル変換回路３によって変換されたシリアルデータ
から、ＣＲＣ符号をシリアルで演算する１バイトシリア
ルＣＲＣ符号演算回路４を備えた。
【００４６】従って、従来複数の演算回路によって演算
していた４バイト可変長パラレルデータの最終段の余り
部分を、１つのシリアル演算回路（１バイトシリアルＣ
ＲＣ符号演算回路４）によって演算できるため、ＣＲＣ
符号演算回路１，１０の回路規模を縮小でき、製造コス
トを低減できる。
していた４バイト可変長パラレルデータの最終段の余り
部分を、１つのシリアル演算回路（１バイトシリアルＣ
ＲＣ符号演算回路４）によって演算できるため、ＣＲＣ
符号演算回路１，１０の回路規模を縮小でき、製造コス
トを低減できる。
【００４７】なお、以上の実施の形態においては、説明
を簡単にするために、４バイトパラレルデータからＣＲ
Ｃ符号を演算する演算回路としたが、本発明はこれに限
定されるものではなく、パラレルデータのバイト数は任
意であってもよい。
を簡単にするために、４バイトパラレルデータからＣＲ
Ｃ符号を演算する演算回路としたが、本発明はこれに限
定されるものではなく、パラレルデータのバイト数は任
意であってもよい。
【００４８】また、図３に示した４バイトパラレルデー
タＤの最終段の余り部分（９，１０）、及び図４に示
した４バイトパラレルデータ１〜８の最終段８の余り部
分（8-1,8-2）は、ともに２バイトとしたが、余り部分
のバイト数は任意であってよい。
タＤの最終段の余り部分（９，１０）、及び図４に示
した４バイトパラレルデータ１〜８の最終段８の余り部
分（8-1,8-2）は、ともに２バイトとしたが、余り部分
のバイト数は任意であってよい。
【００４９】また、ＣＲＣ符号演算回路１，１０の具体
的な回路構成についても、適宜変更可能である。
的な回路構成についても、適宜変更可能である。
【００５０】
【発明の効果】本発明によれば、パラレルデータの最終
段をシリアルデータに変換することにより、パラレルデ
ータ最終段の余り部分のＣＲＣ符号演算を１つのシリア
ル演算回路で演算できるため、ＣＲＣ符号演算回路の回
路規模を縮小でき、製造コストを低減できる。
段をシリアルデータに変換することにより、パラレルデ
ータ最終段の余り部分のＣＲＣ符号演算を１つのシリア
ル演算回路で演算できるため、ＣＲＣ符号演算回路の回
路規模を縮小でき、製造コストを低減できる。
【図１】本発明を適用したＣＲＣ符号演算回路１を示す
ブロック図である。
ブロック図である。
【図２】ＣＲＣ符号演算回路１０を示すブロック図であ
る。
る。
【図３】４バイトパラレルデータからＣＲＣ符号を演算
する手順を説明する図である。
する手順を説明する図である。
【図４】図２に示すＣＲＣ符号演算回路１０によるＣＲ
Ｃ符号の演算処理を示すタイミングチャートである。
Ｃ符号の演算処理を示すタイミングチャートである。
【図５】従来のＣＲＣ符号演算回路１００を示すブロッ
ク図である。
ク図である。
【図６】４バイトパラレルデータからＣＲＣ符号を演算
する従来の手順を説明する図である。
する従来の手順を説明する図である。
１ ＣＲＣ符号演算回路 ２ ４バイトパラレルＣＲＣ符号演算回路 ３ バイトシリアル変換回路 ４ １バイトシリアルＣＲＣ符号演算回路 ５ ＳＥＬ ６ 制御部 １０ ＣＲＣ符号演算回路 ＤＦＦ１〜９ Ｄ型フリップフロップ（ラッチ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 健二郎 東京都中野区弥生町３丁目24番23号 ニッ ポー電測株式会社内 Ｆターム(参考） 5B001 AA04 AB02 AD06 AE02 5J065 AA01 AB01 AC02 AD04 AE06 AF03 AH04 AH09 AH14 5K014 AA01 BA06 EA01
Claims (5)
- 【請求項１】最終段に余り部分を有するパラレルデータ
からＣＲＣ符号を演算するＣＲＣ符号演算回路であっ
て、 最終段以外のパラレルデータからＣＲＣ符号をパラレル
で演算するパラレル演算手段と、 前記最終段をシリアルデータに変換する変換手段と、 前記パラレル演算手段によって演算されたＣＲＣ符号
と、前記変換手段によって変換されたシリアルデータと
からＣＲＣ符号をシリアルで演算するシリアル演算手段
と、 前記パラレル演算手段および前記シリアル演算手段によ
って演算された複数のＣＲＣ符号から、所望のＣＲＣ符
号を選択するＣＲＣ符号選択手段と、 を備えることを特徴とするＣＲＣ符号演算回路。 - 【請求項２】前記パラレルデータの最終段を検出する最
終段検出手段を更に備え、 前記変換手段は、前記最終段検出手段によって検出され
た最終段をシリアルデータに変換することを特徴とする
請求項１記載のＣＲＣ符号演算回路。 - 【請求項３】前記最終段検出手段によって検出された最
終段から、余り部分を検出する余り部分検出手段を更に
備え、 前記ＣＲＣ符号選択手段は、前記余り部分検出手段の検
出結果に基づいて、所望のＣＲＣ符号を選択することを
特徴とする請求項２記載のＣＲＣ符号演算回路。 - 【請求項４】最終段に余り部分を有するパラレルデータ
からＣＲＣ符号を演算するＣＲＣ符号演算方法であっ
て、 前記パラレルデータの最終段を検出する最終段検出工程
と、 前記最終段検出工程で検出された最終段をシリアルデー
タに変換する変換工程と、 前記最終段以外のパラレルデータからＣＲＣ符号をパラ
レルで演算するパラレル演算工程と、 前記パラレル演算結果と、前記変換工程で変換されたシ
リアルデータとからＣＲＣ符号をシリアルで演算するシ
リアル演算工程と、 前記パラレル演算工程で演算されたＣＲＣ符号および前
記シリアル演算工程で演算されたＣＲＣ符号から、所望
のＣＲＣ符号を選択する選択工程と、 を含むことを特徴とするＣＲＣ符号演算方法。 - 【請求項５】前記最終段検出工程で検出された最終段か
ら、余り部分を検出する余り部分検出工程を更に含み、 前記選択工程は、前記余り部分検出工程における検出結
果に基づいて、前記パラレル演算工程で演算されたＣＲ
Ｃ符号および前記シリアル演算工程で演算されたＣＲＣ
符号から、所望のＣＲＣ符号を選択することを特徴とす
る請求項４記載のＣＲＣ符号演算方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098138A JP2001285076A (ja) | 2000-03-31 | 2000-03-31 | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 |
| US09/816,513 US6763495B2 (en) | 2000-03-31 | 2001-03-23 | CRC code calculation circuit and CRC code calculation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098138A JP2001285076A (ja) | 2000-03-31 | 2000-03-31 | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001285076A true JP2001285076A (ja) | 2001-10-12 |
Family
ID=18612661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000098138A Pending JP2001285076A (ja) | 2000-03-31 | 2000-03-31 | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6763495B2 (ja) |
| JP (1) | JP2001285076A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261624A (ja) * | 2001-03-05 | 2002-09-13 | Nec Corp | 巡回冗長検査演算方法及び巡回冗長検査演算回路 |
| JP2007166031A (ja) * | 2005-12-09 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | Ｃｒｃ値の算出装置 |
| JP2009117883A (ja) * | 2007-10-17 | 2009-05-28 | Oki Semiconductor Co Ltd | 演算処理装置 |
| US8402353B2 (en) | 2008-09-12 | 2013-03-19 | Nec Corporation | Cyclic code processing circuit, network interface card, and cyclic code processing method |
| CN105103454A (zh) * | 2013-03-15 | 2015-11-25 | 吉林克斯公司 | 模块化且可扩展的循环冗余校验计算电路 |
| JP2021060328A (ja) * | 2019-10-09 | 2021-04-15 | 新日本無線株式会社 | アナログｂｉｓｔ回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103822B2 (en) * | 2001-12-21 | 2006-09-05 | International Business Machines Corporation | Method and apparatus for computing ‘N-bit at a time’ CRC's of data frames of lengths not multiple of N |
| US7191383B2 (en) * | 2003-03-28 | 2007-03-13 | International Business Machines Corporation | System and method for optimizing iterative circuit for cyclic redundancy check (CRC) calculation |
| US7353448B1 (en) | 2003-10-21 | 2008-04-01 | Marvell Semiconductor Israel Ltd. | Methods, architectures, circuits and systems for transmission error determination |
| US7451381B2 (en) * | 2004-02-03 | 2008-11-11 | Phonex Broadband Corporation | Reliable method and system for efficiently transporting dynamic data across a network |
| US7434150B1 (en) | 2004-03-03 | 2008-10-07 | Marvell Israel (M.I.S.L.) Ltd. | Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations |
| US7360142B1 (en) | 2004-03-03 | 2008-04-15 | Marvell Semiconductor Israel Ltd. | Methods, architectures, circuits, software and systems for CRC determination |
| JP4620541B2 (ja) * | 2005-08-04 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 誤り検出符号算出回路、誤り検出符号算出方法及び記録装置 |
| US7590920B2 (en) * | 2005-08-05 | 2009-09-15 | Hitachi Global Storage Technologies Netherlands, B.V. | Reduced complexity error correction encoding techniques |
| US20090024900A1 (en) * | 2007-07-18 | 2009-01-22 | Cisco Technology, Inc. | Cyclic redundancy checking in lane-based communications |
| US20090106638A1 (en) * | 2007-10-17 | 2009-04-23 | Oki Electric Industry Co., Ltd. | Calculation processing device for performing high-speed calculation |
| JP4798164B2 (ja) * | 2008-04-02 | 2011-10-19 | ソニー株式会社 | 送信装置および方法、受信装置および方法、並びにプログラム |
| JP5419653B2 (ja) * | 2009-12-01 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 記録装置及び記録方法 |
| CN103326820B (zh) * | 2013-05-28 | 2016-02-24 | 中国电子科技集团公司第十研究所 | 指令码在线装订方法 |
| KR20220083883A (ko) | 2020-12-11 | 2022-06-21 | 삼성전자주식회사 | 메모리 장치, 그것의 데이터 출력 방법 및 그것을 갖는 메모리 시스템 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2544385B2 (ja) * | 1987-05-27 | 1996-10-16 | 株式会社日立製作所 | 通信制御装置 |
| US5103451A (en) * | 1990-01-29 | 1992-04-07 | Motorola, Inc. | Parallel cyclic redundancy check circuit |
| JP3302073B2 (ja) * | 1993-01-21 | 2002-07-15 | 富士通株式会社 | データ識別回路及びこれを用いた並列データ受信器 |
-
2000
- 2000-03-31 JP JP2000098138A patent/JP2001285076A/ja active Pending
-
2001
- 2001-03-23 US US09/816,513 patent/US6763495B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261624A (ja) * | 2001-03-05 | 2002-09-13 | Nec Corp | 巡回冗長検査演算方法及び巡回冗長検査演算回路 |
| JP4515651B2 (ja) * | 2001-03-05 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 巡回冗長検査演算方法及び巡回冗長検査演算回路 |
| JP2007166031A (ja) * | 2005-12-09 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | Ｃｒｃ値の算出装置 |
| JP2009117883A (ja) * | 2007-10-17 | 2009-05-28 | Oki Semiconductor Co Ltd | 演算処理装置 |
| US8402353B2 (en) | 2008-09-12 | 2013-03-19 | Nec Corporation | Cyclic code processing circuit, network interface card, and cyclic code processing method |
| CN105103454A (zh) * | 2013-03-15 | 2015-11-25 | 吉林克斯公司 | 模块化且可扩展的循环冗余校验计算电路 |
| CN105103454B (zh) * | 2013-03-15 | 2019-03-29 | 吉林克斯公司 | 模块化且可扩展的循环冗余校验计算电路 |
| JP2021060328A (ja) * | 2019-10-09 | 2021-04-15 | 新日本無線株式会社 | アナログｂｉｓｔ回路 |
| JP7274999B2 (ja) | 2019-10-09 | 2023-05-17 | 日清紡マイクロデバイス株式会社 | アナログｂｉｓｔ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010037481A1 (en) | 2001-11-01 |
| US6763495B2 (en) | 2004-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001285076A (ja) | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 | |
| JP2002141809A (ja) | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 | |
| JP2732759B2 (ja) | フレーム同期制御方式 | |
| JP2002164791A (ja) | Ｃｒｃ符号演算回路、及びｃｒｃ符号演算方法 | |
| US7590916B2 (en) | Cyclic redundancy checking value calculator | |
| JP2970717B2 (ja) | フレ−ム同期回路 | |
| JP2817660B2 (ja) | 同期回路 | |
| JPH10107647A (ja) | Ｃｒｃ回路 | |
| US20020042804A1 (en) | Parallel processing syndrome calculating circuit and reed-solomon decoding circuit | |
| JPH1098392A (ja) | Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路 | |
| JPH09246995A (ja) | 符号誤り検出回路 | |
| JPH10117147A (ja) | エラーチェック用データ発生回路 | |
| US6674374B1 (en) | Data compressor utilizing switched input coincidence elements | |
| US6608570B1 (en) | Matrix implemented data compression apparatus and method | |
| JP2786161B2 (ja) | データ転送方法 | |
| US6756923B1 (en) | Data compressor utilizing switched input coincidence elements arranged in virtual levels | |
| JP3225061B2 (ja) | 符号誤り検出装置 | |
| US6812866B1 (en) | Data decompressor utilizing sequentially coupled logic elements | |
| US6788226B1 (en) | Data compressor with string code reassignment utilizing switched input coincidence elements | |
| JP3044847B2 (ja) | 可変長符号の復号化装置 | |
| JPH0394543A (ja) | 通信制御装置 | |
| JPH0498444A (ja) | 通信同期方式 | |
| JPH05175951A (ja) | フレーム同期回路 | |
| JPH0151096B2 (ja) | ||
| JPH04107014A (ja) | Ｃｒｃ誤り検出方式 |