JP2001237372A5 - - Google Patents

Claims (20)

1. 信号をそれぞれ処理する複数の内部回路を有し、
   上記各内部回路にそれぞれ接続される信号線及び電源線並びに接地線を有する半導体集積 回路装置であって、
   上記各内部回路の上記信号線と上記電源線間に接続され、静電破壊保護時に上記電源線か ら上記信号線に向かって電流が流れる第１の保護回路と、
   上記各内部回路の上記信号線と上記接地線間に接続され、静電破壊保護時に上記信号線か ら上記接地線に向かって電流が流れる第２の保護回路と、
   上記各内部回路の上記信号線と上記電源線間に接続され、静電破壊保護時に上記信号線か ら上記電源線に向かって電流が流れる第３の保護回路と、
   上記各内部回路の上記信号線と上記接地線間に接続され、静電破壊保護時に上記接地線か ら上記信号線に向かって電流が流れる第４の保護回路とを有することを特徴とす る半導体集積回路装置。
2. 上記第１の保護回路、上記第２の保護回路、上記第３の保護回路及び上記第４の保護回路 は上記内部回路の動作時、電流が流れない電位を有する構成になっていることを 特徴とする請求項１に記載の半導体集積回路装置。
3. 上記第１の保護回路，上記第２の保護回路，上記第３の保護回路及び上記第４の保護回路 のうちいずれかの保護回路はダイオードを順方向に直列に複数接続した構成にな っていることを特徴とする請求項２に記載の半導体集積回路装置。
4. 上記第３の保護回路及び上記第４の保護回路はダイオードを順方向に直列に複数接続した 構成になっていることを特徴とする請求項３に記載の半導体集積回路装置。
5. 上記第１の保護回路及び上記第２の保護回路はサーフェスブレイクダウンによる耐圧保護 回路と、ソースフォロワトランジスタによる耐圧保護回路を有することを特徴と する請求項３に記載の半導体集積回路装置。
6. 上記第１の保護回路及び上記第２の保護回路は耐圧保護回路とダイオードとを直列に接続 した保護回路からなることを特徴とする請求項５に記載の半導体集積回路装置。
7. 上記内部回路のうちの第１の内部回路は高周波回路であり、上記内部回路のうちの第２の 内部回路は低周波回路であることを特徴とする請求項１に記載の半導体集積回路 装置。
8. 上記高周波回路の信号線に接続されるところの上記第３の保護回路及び上記第４の保護回 路はダイオードを順方向に直列に複数接続した構成であり、上記低周波回路の信 号線に接続されるところの上記第３の保護回路及び上記第４の保護回路は一つの ダイオードで構成されていることを特徴とする請求項７に記載の半導体集積回路 装置。
9. 上記ダイオードはダイオード接続されたトランジスタで形成されていることを特徴とする 半導体集積回路装置。
10. 上記ダイオード接続されたトランジスタの個々は絶縁物の障壁で電気的に分離されている ことを特徴とする請求項９に記載の半導体集積回路装置。
11. 上記半導体集積回路装置は無線通信装置用の半導体集積回路装置であることを特徴とする 請求項１に記載の半導体集積回路装置。
12. 半導体チップに形成され、アンテナへ供給されるべき送信信号を形成する送信部と、
    上記半導体チップに形成され、アンテナからの受信信号を受ける低雑音増幅トランジスタ を含み、上記受信信号の周波数よりも低い周波数の信号を形成する受信部と、
    上記半導体チップに形成され、上記低雑音増幅トランジスタに接続された端子と、第１電 位を有する第１電圧が供給されるように配置された第１電圧ラインと、上記第１ 電位とは異なる第２電位を有する第２電圧が供給されるように配置された第２電 圧ラインと、
    上記半導体チップに形成され、上記低雑音増幅トランジスタ，上記第１電圧ライン，上記 第２電圧ライン及び上記端子に結合された保護部であって、
    上記第１電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記第１電圧ラ インから上記端子へ電流が流れるようにされた第１保護回路と、
    上記第２電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記端子から上 記第２電圧ラインへ電流が流れるようにされた第２保護回路とを有する保護部を 含むことを特徴とする通信用半導体集積回路装置。
13. 上記端子には、上記受信信号が供給されることを特徴とする請求項１２に記載の通信用半 導体集積回路装置。
14. 上記端子には、上記低雑音増幅トランジスタの出力が供給されることを特徴とする請求項 １２に記載の通信用半導体集積回路装置。
15. 上記保護部は、
    上記第１電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記端子から上 記第１電圧ラインへ電流が流れるようにされた第３保護回路と、
    上記第２電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記第２電圧ラ インから上記端子へ電流が流れるようにされた第４保護回路とを有する保護部を 含むことを特徴とする請求項１２に記載の通信用半導体集積回路装置。
16. 上記第２電位は、上記第１電位よりも低いことを特徴とする請求項１５に記載の通信用半 導体集積回路装置。
17. 上記第１保護回路及び第２保護回路のそれぞれは、ＭＯＳＦＥＴを有することを特徴とす る請求項１２，１３，１４または１６に記載の通信用半導体集積回路装置。
18. 上記第２電位は、上記第１電位よりも低いことを特徴とする請求項１２，１３または１４に記載の通信用半導体集積回路装置。
19. 上記第１電位は、上記第２電位よりも低いことを特徴とする請求項１２，１３または１４ に記載の通信用半導体集積回路装置。
20. 上記低雑音増幅トランジスタは、バイポーラトランジスタを含んでいることを特徴とする 請求項１２または１７に記載の通信用半導体集積回路装置。