KR20230003517A

KR20230003517A - 입력 전력 보호를 갖춘 증폭기

Info

Publication number: KR20230003517A
Application number: KR1020227039590A
Authority: KR
Inventors: 폴 레이몬드 안드리스
Original assignee: 스카이워크스 솔루션즈, 인코포레이티드
Priority date: 2020-04-13
Filing date: 2021-04-13
Publication date: 2023-01-06
Also published as: SG11202108260UA; CN115699566A; GB2609361A; US20210376801A1; US11888452B2; WO2021211619A1; DE112021001623T5; GB202216561D0

Abstract

입력 전력 보호를 갖춘 증폭기가 개시된다. 일부 실시예에서, 증폭기 회로는, 입력 노드 및 출력 노드, 및 입력 노드와 출력 노드 사이에 구현된 증폭기를 포함할 수 있다. 증폭기 회로는, 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로를 더 포함할 수 있다. 증폭기 회로는, 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함할 수 있다. 보호 회로는 또한, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고, 검출된 전압이 제1 임계값보다 작은 제2 임계값보다 작을 때 보호 모드를 디스에이블하도록 구성될 수 있다.

Description

입력 전력 보호를 갖춘 증폭기

관련 출원에 대한 상호참조.

본 출원은, 그 전체 개시내용이 참조에 의해 본 명세서에 명시적으로 포함되는, 2020년 4월 13일 출원된 발명의 명칭이 AMPLIFIER HAVING INPUT POWER PROTECTION인 미국 가출원 제63/009,442호에 대한 우선권을 주장한다.

분야

본 개시내용은 증폭기들을 위한 전력 보호에 관한 것이다.

전자 응용 분야에서, 증폭기는 라디오 주파수(RF) 신호 등의 신호를 증폭하는데 이용된다. 이러한 증폭된 신호는 예를 들어 수신기 회로에서 추가로 처리될 수 있다.

일부 구현에 따르면, 본 개시내용은 증폭기 회로에 관한 것으로, 증폭기 회로는, 입력 노드 및 출력 노드, 및 입력 노드와 출력 노드 사이에 구현된 증폭기를 포함한다. 증폭기 회로는, 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로, 및 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함한다. 보호 회로는 또한, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고, 검출된 전압이 제1 임계값보다 작은 제2 임계값보다 작을 때 보호 모드를 디스에이블하도록 구성된다.

일부 실시예에서, 입력 노드는 안테나에 결합되도록 구성될 수 있다. 증폭기는 수신 동작을 지원하도록 구성된 저잡음 증폭기일 수 있다.

일부 실시예에서, 증폭기는 제1 트랜지스터 및 제2 트랜지스터의 캐스코드 배열을 포함할 수 있고, 여기서 제1 트랜지스터는 입력 노드에 결합된 입력을 갖고, 제2 트랜지스터는 제1 트랜지스터에 결합되고, 출력 노드에 결합된 출력을 갖는다. 제1 및 제2 트랜지스터들 각각은, 게이트, 드레인 및 소스를 갖는 전계 효과 트랜지스터일 수 있다. 제1 트랜지스터의 게이트는 입력 노드에 결합되고, 제1 트랜지스터의 드레인은 제2 트랜지스터의 소스에 결합되고, 제2 트랜지스터의 드레인은 출력 노드에 결합되도록, 제1 트랜지스터는 공통 소스 디바이스로서 구현될 수 있고, 제2 트랜지스터는 공통 게이트 디바이스로서 구현될 수 있다. 제1 트랜지스터의 소스는 접지에 결합될 수 있고, 제2 트랜지스터의 게이트는 게이트 전위를 갖는 노드에 결합될 수 있다.

일부 실시예에서, 보호 회로는 보호 모드의 인에이블 및 디스에이블을 구현하도록 구성된 어셈블리 스위치들을 포함할 수 있다. 스위치들의 어셈블리는, 입력 노드로부터 접지로의 라디오 주파수 신호의 스위칭가능한 션트(shunt)를 허용하도록 구성된 션트 스위치를 포함할 수 있다. 션트 스위치는, 보호 회로가 보호 모드를 디스에이블할 때 열리고 보호 회로가 보호 모드를 인에이블할 때 닫히도록 구성될 수 있다.

일부 실시예에서, 스위치들의 어셈블리는 제1 및 제2 트랜지스터들의 스위칭가능한 결합을 제공하도록 구성된 트랜지스터간 스위치(inter-transistor switch)를 포함할 수 있다. 트랜지스터간 스위치는, 보호 회로가 보호 모드를 디스에이블할 때 닫혀 제1 트랜지스터로부터의 부분적으로 증폭된 신호가 제2 트랜지스터에 대한 입력으로 제공되는 것을 허용하고 보호 회로가 보호 모드를 인에이블될 때 열려 제1 트랜지스터로부터 제2 트랜지스터를 연결해제하도록 구성될 수 있다.

일부 실시예에서, 바이어스 회로는 바이어스 저항을 통해 제1 트랜지스터의 입력에 바이어스 신호를 제공하도록 구성될 수 있다. 바이어스 회로는 전류 미러를 포함하여, 바이어스 신호가 전류 미러의 출력을 나타내도록 할 수 있다.

일부 실시예에서, 스위치들의 어셈블리는 전류 미러에서 구현되는 하나 이상의 스위치를 포함할 수 있다. 전류 미러의 하나 이상의 스위치는, 보호 회로가 보호 모드를 디스에이블할 때 전류 미러의 동작을 인에이블하고 보호 회로가 보호 모드를 인에이블할 때 전류 미러의 동작을 디스에이블하도록 구성될 수 있다.

일부 실시예에서, 스위치들의 어셈블리는, 전류 미러와 바이어스 저항 사이의 노드와 접지 사이에 구현된 바이어스 션트 스위치를 포함할 수 있다. 바이어스 션트 스위치는, 보호 회로가 보호 모드를 디스에이블할 때 열리고 보호 회로가 보호 모드를 인에이블할 때 닫히도록 구성될 수 있다.

일부 실시예에서, 스위치들의 어셈블리는 바이어스 저항과 전기적으로 병렬이도록 구현된 바이패스 스위치를 포함할 수 있다. 바이패스 스위치는, 보호 회로가 보호 모드를 디스에이블할 때 열리고 보호 회로가 보호 모드를 인에이블할 때 닫히도록 구성될 수 있다.

일부 실시예에서, 보호 회로는 라디오 주파수 신호의 샘플링을 허용하도록 입력 노드에 결합된 검출기를 포함할 수 있다. 검출기는 샘플링된 라디오 주파수 신호의 피크에 기초하여 검출된 전압을 생성하도록 구성될 수 있다. 일부 실시예에서, 검출기는, 샘플링된 라디오 주파수 신호와 연관된 전류를 한 방향으로 제한하도록 구성된 다이오드, 및 검출된 전압을 생성하도록 구성된 저항-커패시턴스 회로를 포함할 수 있다. 저항-커패시턴스 회로는, 다이오드의 출력과 접지 사이의 커패시턴스와 저항의 병렬 배열을 포함할 수 있다.

일부 실시예에서, 검출기는, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하기 위한 인에이블 출력을 생성하고 검출된 전압이 제2 임계값보다 작을 때 보호 모드를 디스에이블하기 위한 디스에이블 출력을 생성하도록 구성된 비교기를 포함할 수 있다. 일부 실시예에서, 비교기는 슈미트 트리거(Schmitt trigger)를 포함할 수 있다.

일부 실시예에서, 보호 회로는 비교기의 인에이블 출력에 기초하여 보호 모드를 인에이블하기 위한 제1 세트의 제어 신호들을 생성하고, 비교기의 디스에이블 출력에 기초하여 보호 모드를 디스에이블하기 위한 제2 세트의 제어 신호들을 생성하도록 구성된 제어 로직 회로를 더 포함할 수 있다. 제1 및 제2 세트의 제어 신호들 각각은 스위치 제어 신호들을 포함할 수 있다.

일부 실시예에서, 증폭기 회로는, 입력 노드에 결합되고 입력 노드에서의 전압이 방전 임계값보다 클 때 접지로의 방전 경로를 제공하도록 구성된 정전기 방전 회로를 더 포함할 수 있다. 정전기 방전 회로는, 더 낮은 정전기 방전 보호 요건을 충족함으로써 감소된 기생 커패시턴스를 제공하도록 감소된 크기를 갖는 다중-스택 디바이스로서 각각 구성된 복수의 다이오드를 포함할 수 있다.

일부 구현에서, 본 개시내용은, 반도체 기판 및 반도체 기판 상에 구현된 증폭기 회로를 포함하는 다이에 관한 것이다. 증폭기 회로는, 입력 노드와 출력 노드, 및 입력 노드와 출력 노드 사이에 구현된 증폭기를 포함한다. 증폭기 회로는, 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로를 더 포함한다. 증폭기 회로는, 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함한다. 보호 회로는 또한, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고, 검출된 전압이 제1 임계값보다 작은 제2 임계값보다 작을 때 보호 모드를 디스에이블하도록 구성된다.

일부 실시예에서, 반도체 기판은 CMOS 프로세스를 지원하도록 구성될 수 있다.

다수의 구현에 따르면, 본 개시내용은, 복수의 컴포넌트를 수용하도록 구성된 팩키징 기판, 및 팩키징 기판 상에 구현된 증폭기 회로를 포함하는 팩키징된 모듈에 관한 것이다. 증폭기 회로는, 입력 노드와 출력 노드, 및 입력 노드와 출력 노드 사이에 구현된 증폭기를 포함한다. 증폭기 회로는, 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로를 더 포함한다. 증폭기 회로는, 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함한다. 보호 회로는 또한, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고, 검출된 전압이 제1 임계값보다 작은 제2 임계값보다 작을 때 보호 모드를 디스에이블하도록 구성된다.

일부 실시예에서, 실질적으로 모든 증폭기 회로는 팩키징 기판 상에 장착된 반도체 다이 상에 구현될 수 있다. 일부 실시예에서, 증폭기 회로는 수신 동작을 지원하도록 구성될 수 있다. 일부 실시예에서, 팩키징된 모듈은 수신 모듈일 수 있다. 일부 실시예에서, 수신 모듈은 다이버시티 수신 모듈일 수 있다.

일부 교시에서, 본 개시내용은, 안테나, 트랜시버, 및 안테나와 트랜시버 사이에 구현된 증폭기 회로를 포함하는 무선 디바이스에 관한 것이다. 증폭기 회로는, 입력 노드와 출력 노드, 및 입력 노드와 출력 노드 사이에 구현된 증폭기를 포함한다. 증폭기 회로는, 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로를 더 포함한다. 증폭기 회로는, 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함한다. 보호 회로는 또한, 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고, 검출된 전압이 제1 임계값보다 작은 제2 임계값보다 작을 때 보호 모드를 디스에이블하도록 구성된다.

일부 실시예에서, 증폭기 회로의 입력 노드는 안테나에 결합될 수 있고, 증폭기 회로의 출력 노드는 트랜시버에 결합될 수 있다. 일부 실시예에서, 무선 디바이스는 하나 이상의 셀룰러 대역에서 동작하도록 구성된 셀룰러 전화일 수 있다.

본 개시내용을 요약하기 위한 목적을 위해, 본 발명의 소정의 양태들, 이점들, 및 신규한 피처들이 여기서 설명되었다. 반드시 이러한 이점들 모두가 본 발명의 임의의 특정 실시예에 따라 달성될 수 있을 필요는 없다는 것을 이해해야 한다. 따라서, 본 발명은 여기서 교시된 하나의 이점 또는 한 그룹의 이점들을, 여기서 교시되거나 암시되었을 수 있는 다른 이점들을 반드시 달성할 필요없이 달성하거나 최적화하는 방식으로 구현되거나 실행될 수 있다.

도 1은 증폭기 및 입력 전력 보호 회로를 갖는 증폭기 회로를 도시한다.
도 2는 도 1의 증폭기 회로의 더 구체적인 예일 수 있는 증폭기 회로를 도시한다.
도 3은 증폭기의 입력 경로에 결합된 ESD(정전기 방전) 보호 회로로서 구현된 종래의 보호 회로를 갖는 증폭기 회로의 예를 보여준다.
도 4a는, 일부 실시예에서, 증폭기로의 입력 경로를 따라 고전력 상태를 검출기로 검출하도록 구성된 보호 회로를 포함하도록 증폭기 회로가 구현될 수 있다는 것을 보여준다.
도 4b는 도 4a의 증폭기 회로와 유사한 아키텍쳐를 갖지만 캐스코드 증폭기가 제1 및 제2 바이폴라 접합 트랜지스터들을 포함하는 증폭기 회로를 도시한다.
도 5는 도 4a의 증폭기 회로의 더 구체적인 예일 수 있는 증폭기 회로를 도시한다.
도 6a는 정상 동작 모드를 위해 보호 회로가 구성된 도 5의 증폭기 회로를 도시한다.
도 6b는 증폭기의 입력에서 고전력 상태의 검출시 보호 모드를 위해 보호 회로가 구성된 도 5의 증폭기 회로를 도시한다.
도 7a 및 도 7b는 채터링 효과(chattering effect) 등의 바람직하지 않은 효과를 감소 또는 제거하도록 구현될 수 있는 정상 동작 모드와 보호 모드 사이의 전환의 예들을 도시한다.
도 8a는 도 5의 증폭기 회로의 공통 소스 트랜지스터(Q1)와 연관된 다양한 신호 트레이스를 도시한다.
도 8b는 도 5의 증폭기 회로의 공통 게이트 트랜지스터(Q2)와 연관된 다양한 신호 트레이스를 도시한다.
도 8c는 도 8a 및 도 8b의 선택된 트레이스들의 부분들의 확대도를 도시한다.
도 9는, 일부 실시예에서, 여기서 설명된 하나 이상의 피처를 갖는 보호 회로의 실질적으로 모두가 그 대응하는 증폭기를 포함하는 다이 상에서 구현될 수 있다는 것을 도시한다.
도 10은, 일부 구현에서, 여기서 설명된 하나 이상의 피처가 모듈에 포함될 수 있다는 것을 도시한다.
도 11은 여기서 설명된 하나 이상의 유리한 피처를 갖는 예시적인 무선 디바이스를 도시한다.

여기서 제공된 서두는, 있다면, 단지 편의를 위한 것이며, 반드시 청구된 발명의 범위 또는 의미에 영향을 미치는 것은 아니다.

도 1은 증폭기(102) 및 입력 전력 보호 회로(104)를 갖는 증폭기 회로(100)를 도시한다. 이러한 증폭기 회로와 연관된 다양한 피처가 여기서 설명된다. 증폭기의 입력에 기초하여 증폭기 회로를 보호하는 맥락에서 다양한 예가 여기서 설명되지만, 본 개시내용의 하나 이상의 피처는 또한, 증폭기에 관한 다른 응용들에서, 비-증폭기 응용들에서, 등등에서 구현될 수 있다는 것을 이해할 것이다.

도 2는, 증폭기(102)의 입력에 기초하여 회로 보호를 제공하는 맥락에서 도 1의 증폭기 회로(100)의 더 구체적인 예일 수 있는 증폭기 회로(100)를 도시한다. 따라서, 이러한 증폭기 회로는 입력 신호 경로에 결합된 입력 전력 보호 회로(104)를 포함하는 것으로 도시된다. 이러한 입력 신호 경로는, 라디오 주파수(RF) 신호(RF_in)가 증폭기(102)에 대한 입력으로서 제공되는 것을 허용하여 증폭된 RF 신호(RF_out)를 생성하는 것으로 도시되어 있다.

도 2는, 일부 실시예에서 입력 전력 보호 회로(104)가 검출기 컴포넌트(106) 및 제어 컴포넌트(108)를 포함할 수 있다는 것을 도시한다. 설명의 목적을 위해, 컴포넌트는, 기능을 제공하도록 구현된, 하나 이상의 디바이스, 하나 이상의 회로, 또는 이들의 임의의 조합을 포함할 수 있다는 것을 이해할 것이다. 따라서, 그리고 여기서 설명된 바와 같이, 검출기 컴포넌트(106)는 입력 RF 신호(RF_in)와 연관된 상태를 검출하고 그 상태를 나타내는 출력을 생성하도록 구성될 수 있다. 제어 컴포넌트(108)는 검출기 컴포넌트(106)의 출력에 기초하여 하나 이상의 제어 신호를 생성하도록 구성될 수 있고, 이러한 제어 신호(들)는 입력 신호와 연관된 상태로부터 발생할 수 있는 손상의 가능성을 방지하거나 감소시키도록 증폭기(102)의 동작을 구성하는데 이용될 수 있다. 이러한 검출 및 제어 기능들의 더 구체적인 예들이 여기서 더 상세히 설명된다.

셀룰러 전화 등의 예시적인 무선 애플리케이션에서, 수신기 회로는, 전형적으로 안테나를 통해 수신되고 프론트-엔드 안테나 스위치/필터 네트워크를 통해 라우팅되는 약한 신호를 증폭하도록 구성된 저잡음 증폭기(LNA)를 포함한다는 점에 유의한다. 이러한 LNA는 전형적으로 높은 이득, 낮은 잡음 지수(NF; noise figure), 및 (예를 들어, 600MHz 내지 5000MHz의 주파수들에 걸친) 높은 입력 3차 교차점(IIP3) 등의 기타의 성능 피처들을 제공하도록 구성된다.

이들 고성능 특성들을 달성하기 위해, 이러한 LNA는, 예를 들어, 공통 소스 입력 스테이지를 위해 협채널(예를 들어, < 90nm), 얇은 게이트 산화물(예를 들어, <1.8nm) NMOS(N형 MOS) 디바이스들을 이용하는 CMOS RFIC(complementary metal-oxide-semiconductor radio-frequency integrated circuit) 프로세스를 이용하여 제작될 수 있다. 게이트 산화물은 비교적 얇기 때문에, 이들 디바이스들은, 디바이스가 명시된 최대 수명 게이트 전압(예를 들어, ~1.5V)에 근접하거나 이를 초과하여 동작하는 경우 발생할 수 있는 시간 종속 절연 파괴(TDDB; time-dependent dielectric breakdown)로 인해 고장날 수 있다.

셀룰러 전화 수신기는 하나 이상의 다른 셀룰러 핸드셋에 매우 근접할 때 고전력 RF 신호(들)(예를 들어, 최대 23dBm)를 받을 수 있다는 점에도 유의해야 한다. 이러한 상태에서, 위에서 언급한 LNA의 NMOS 게이트에 +/-3.6V의 높은 피크 전압들이 존재할 수 있어, 대응하는 디바이스의 수명을 심각하게 저하시킬 수 있다.

많은 무선 설계에서, 전술된 고전력 전압 상태 등의 전기적 상태로 인한 손상 또는 영구적인 성능 저하는 용인될 수 없다. 따라서, 일부 무선 설계는 LNA의 입력에서 제한 또는 클램핑 기능을 제공하는 보호 회로를 포함한다. 도 3은 LNA(12)의 입력 경로에 결합된 정전기 방전(ESD) 보호 회로(14)로서 구현된 종래의 보호 회로를 갖는 예시적인 증폭기 회로(10)를 도시한다.

도 3의 예에서, ESD 보호 회로(14)는 LNA(12)의 입력 경로와 접지를 결합하는 다이오드의 역병렬 조합(anti-parallel combination)을 포함하는 것으로 도시되어 있다. 이러한 다이오드들의 조합을 이용하여 입력 RF 레벨을 어떤 안전한 레벨로 제한하거나 클램핑할 수 있다. 이러한 보호 기능을 제공하려면, 전형적으로 단일 스택의 대형 주변 다이오드들(periphery diode)이 요구된다. 그러나, 이러한 다이오드들은 전형적으로 입력 임피던스 정합을 저하시켜 이득 및 잡음 지수 성능에서의 저하를 초래하는 큰 기생 커패시턴스로 입력 경로에 부하를 준다. 이러한 과도한 다이오드 기생 커패시턴스는 동작 주파수가 증가함에 따라 관리하기에 훨씬 더 어려워질 수 있다.

일부 실시예에서, 도 2의 증폭기 회로(100)는, 보호 회로(104)가 도 3의 다이오드 기반의 ESD 보호 회로(14) 없이 증폭기(102)의 입력에 제공되는 고전력에 대비한 보호를 제공하도록 구성될 수 있다. 예를 들어, 도 4a는, 일부 실시예에서, 증폭기(102)로의 입력 경로를 따라 고전력 상태를 검출기(106)로 검출하도록 구성된 보호 회로(104)를 포함하도록 증폭기 회로(100)가 구현될 수 있다는 것을 도시한다. 보호 회로(104)는, 증폭기 회로(100)의 하나 이상의 부분의 동작을 제어하도록 구성된 제어 컴포넌트(106)를 더 포함하는 것으로 도시되어 있다. 이러한 검출기 및 제어 컴포넌트들의 예들이 여기서 더 상세히 설명된다.

도 4a의 예에서, 증폭기(102)는, 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)의 캐스코드 배열을 갖는 캐스코드 증폭기로서 구성된다. 예를 들어, 제1 트랜지스터(Q1)는, Q1의 소스가 접지에 결합된 채로, 입력 신호(RF_in)가 Q1의 게이트에 제공되고 증폭된 신호가 Q1의 드레인을 통해 출력되는 공통 소스(CS) 스테이지로서 구현될 수 있다. 제2 트랜지스터(Q2)는, Q2의 게이트에는 게이트 전압(VG)이 제공된 채로, Q1으로부터의 증폭된 신호가 Q2의 소스에 제공되고 추가 증폭된 신호가 Q2의 드레인을 통해 출력되는 공통 게이트(CG) 스테이지로서 구현될 수 있다.

도 4a의 예에서, 증폭기 회로(100)는, 예를 들어 Q1의 게이트에 바이어스 신호를 제공하도록 구성된 바이어스 회로(110)를 더 포함할 수 있다. 따라서, 이러한 바이어스 회로는 입력 신호 RF_in을 라우팅하는 입력 경로에 결합될 수 있다. 도 4a의 예에서, 증폭기(102)는 제2 트랜지스터(Q2)의 드레인에 공급 전압(VDD)이 제공되는 것으로 도시되어 있다.

일부 실시예에서, 그리고 도 4a에 도시된 바와 같이, 보호 회로(104)는, 제어 컴포넌트(108)가 입력 경로의 동작, 바이어스 회로의 동작, 및/또는 캐스코드 증폭기(102)의 동작을 제어하도록 구성될 수 있다. 이러한 보호 동작들과 관련된 예들이 여기서 더 상세히 설명된다.

도 4a의 예와 도 5 내지 도 8의 더 구체적인 예들이 전계 효과 트랜지스터(FET)들을 이용한 캐스코드 증폭기의 맥락에서 설명된다는 점에 유의한다. 일부 실시예에서, 본 개시내용의 하나 이상의 피처는 비-캐스코드 구성된 증폭기에 대해서도 구현될 수 있다는 것을 이해할 것이다. 일부 실시예에서, 본 개시내용의 하나 이상의 피처는 바이폴라 접합 트랜지스터(BJT)들을 포함한, 다른 유형들의 트랜지스터들을 이용하여 구현될 수도 있다는 것을 역시 이해할 것이다.

예를 들어, 도 4b는, 도 4a의 증폭기 회로(100)와 유사한 아키텍쳐를 갖지만 캐스코드 증폭기(102)가 제1 및 제2 BJT들(Q1, Q2)을 포함하는 증폭기 회로(100)를 도시한다. 더 구체적으로, 제1 트랜지스터(Q1)는, Q1의 에미터가 접지에 결합된 채로, 입력 신호(RF_in)가 Q1의 베이스에 제공되고 증폭된 신호가 Q1의 콜렉터를 통해 출력되는 공통 에미터 스테이지로서 구현될 수 있다. 제2 트랜지스터(Q2)는, Q2의 베이스에는 베이스 전압(VB)이 제공된 채로, Q1으로부터의 증폭된 신호가 Q2의 에미터에 제공되고 추가 증폭된 신호가 Q2의 콜렉터를 통해 출력되는 공통 베이스 스테이지로서 구현될 수 있다.

도 4b의 예에서, 증폭기 회로(100)는, 예를 들어 Q1의 베이스에 바이어스 신호를 제공하도록 구성된 바이어스 회로(110)를 더 포함할 수 있다. 따라서, 이러한 바이어스 회로는 입력 신호 RF_in을 라우팅하는 입력 경로에 결합될 수 있다. 도 4b의 예에서, 증폭기(102)는 제2 트랜지스터(Q2)의 콜렉터에 공급 전압(VCC)이 제공되는 것으로 도시되어 있다.

도 5는 도 4a의 증폭기 회로의 더 구체적인 예일 수 있는 증폭기 회로(100)를 도시한다. 도 5의 예에서, 증폭기(102)는, 도 4a의 예와 유사한, 제1 및 제2 트랜지스터들(Q1, Q2)의 캐스코드 배열을 포함하는 것으로 도시되어 있다. 입력 신호(RF_in)는 DC-블록 커패시턴스(C2)를 통해 Q1의 게이트에 제공되는 것으로 도시되어 있고, 증폭된 신호는 Q2의 드레인과 DC-블록 커패시턴스(C3)를 통해 출력(RF_out)으로서 제공되는 것으로 도시되어 있다.

도 5의 예에서, 스위치 SW3은 Q1과 Q2 사이에 제공되는 것으로 도시되어 있다. 더 구체적으로, Q1의 드레인은 스위치 SW3을 통해 Q2의 소스에 결합되는 것으로 도시되어 있다. 이러한 스위치의 동작과 관련된 예들이 여기서 더 상세히 설명된다.

도 5의 예에서, 바이어스 회로는 일반적으로 110으로서 표시되며, 기준 전류 IREF가 IREF 측의 트랜지스터 M1과 전원(예를 들어, VDD) 측의 트랜지스터 M2의 미러 배열을 통해 복제될 수 있는 전류 미러를 포함하는 것으로 도시되어 있다. 전원으로부터 미러링된 전류는, 증폭기(102)의 동작을 위해 바이어스 저항(R2)을 통해 증폭기(102)의 Q1의 게이트에 제공될 수 있다.

일부 실시예에서, 그리고 도 5에 도시된 바와 같이, 바이어스 회로(110)를 위해 다수의 스위치가 제공될 수 있다. 예를 들어, 스위치 SW1은 기준 전류원과 그 대응하는 트랜지스터 M1 사이에 제공되는 것으로 도시되어 있고; 유사하게, 스위치 SW2는 트랜지스터 M2와 바이어스 저항 R2 사이에 제공되는 것으로 도시되어 있다. 스위치 SW4를 갖는 스위칭가능한 바이패스 경로는 바이어스 저항 R2와 전기적으로 병렬이도록 제공되는 것으로 도시되어 있다. 스위치 SW5를 갖는 스위칭가능한 션트 경로는, M2와 R2 사이의 노드와 접지 사이에 제공되는 것으로 도시되어 있다. 바이어스 회로(110)와 연관된 이러한 스위치들의 동작들과 관련된 예들이 여기서 더 상세히 설명된다.

도 5의 예를 참조하면, 스위치 SW6을 갖는 스위칭가능한 션트 경로가 입력 경로와 접지 사이에 제공될 수 있다. 이러한 스위치의 동작과 관련된 예들이 여기서 더 상세히 설명된다.

도 5는, 일부 실시예에서 보호 회로(104)가 입력 경로에 결합된 RF 피크 검출기(112)를 포함할 수 있다는 것을 도시한다. 본 명세서에 설명된 바와 같이, 이러한 RF 피크 검출기는 입력 경로에서의 RF 신호의 피크 값을 나타내는 검출된 전압 VDET를 샘플링하고 측정할 수 있다. 예를 들어, 다이오드 D1은 샘플링된 RF 신호로부터 도시된 바와 같이 순방향으로 흐르는 전류를 제한할 수 있고, 커패시터 C1은 전류에 의해 충전되어 피크 전압에 도달할 수 있다. 충전된 커패시터가 방전하는 것을 허용하도록 저항기 R1이 구현될 수 있다.

일부 실시예에서, RF 피크 검출기(112)로부터의 검출된 전압(VDET)은 비교기(114)에 제공될 수 있다. 비교기(114)는 입력 신호(VDET)의 값에 기초하여 신호 VDET_BUF(예를 들어, 하이 또는 로우)를 출력할 수 있다. 예를 들어, VDET의 값이 제1 임계값보다 큰 경우, 출력 신호 VDET_BUF는 하이로 설정될 수 있고, 이러한 하이 신호에 기초하여, 증폭기 회로(100)를 보호하도록 제어 동작이 인에이블될 수 있다. VDET의 값이 제2 임계값보다 작은 경우, 출력 신호 VDET_BUF는 로우로 설정될 수 있고, 이러한 로우 신호에 기초하여, 증폭기 회로(100)가 정상 동작으로 복귀하는 것을 허용하도록 전술한 제어 동작이 디스에이블될 수 있다.

일부 실시예에서, 비교기(114)에 의해 이용되는 제1 임계값 및 제2 임계값은 상이할 수 있다. 일부 실시예에서, 출력 신호 VDET_BUF의 로우-하이 및 하이-로우 전환들에 대한 이러한 상이한 임계값들은 전술한 비교기(114)로서 구현된 슈미트 트리거에 의해 제공될 수 있다. 이러한 슈미트 트리거는 이러한 상이한 임계값들을 제공하기 위해 히스테리시스 속성을 포함할 수 있다. 이러한 히스테리시스 속성에 기초하여 증폭기 회로(100)의 보호를 인에이블 및 디스에이블하는 예들이 여기서 더 상세히 설명된다.

도 5의 예에서, RF 피크 검출기(112) 및 슈미트 트리거(114)는 도 4a의 검출기 컴포넌트(106)의 한 예인 것으로 간주될 수 있다. 도 5에서, 스위치 제어 로직 회로(108)는 도 4a의 제어 컴포넌트(108)의 한 예인 것으로 간주될 수 있다. 일부 실시예에서, 이러한 스위치 제어 로직 회로는, 슈미트 트리거(114)로부터의 VDET_BUF가 하이인 경우 스위치들 SW1, SW2, SW3, SW4, SW5, SW6에 대한 제1 세트의 스위치 제어 신호들을 제공하고, 슈미트 트리거(114)로부터의 VDET_BUF가 로우인 경우 동일한 스위치들에 대한 제2 세트의 스위치 제어 신호들을 제공할 수 있다. 이러한 스위칭 제어 기능의 예들이 여기서 더 상세히 설명된다.

도 5의 예에서, 다이오드 기반의 ESD 보호 회로(109)는 증폭기(102)의 입력 경로에 결합된 것으로 도시되어 있다. 여기서 설명된 하나 이상의 피처를 갖는 증폭기 회로는 이러한 다이오드 기반의 ESD 보호 회로를 포함할 수 있거나 포함하지 않을 수 있다는 것을 이해할 것이다. 일부 실시예에서, 보호 회로(104)는 높은 입력 전력에 대비한 보호를 제공할 수 있기 때문에, 다이오드 기반의 ESD 보호 회로(109)는 높은 입력 전력을 처리할 필요가 없도록 적절하게 구성될 수 있다. 예를 들어, ESD 보호 회로(109)의 다이오드들은 저전력 HBM(Human Body Model)/CDM(Charge Device Model) 보호 요건들을 충족시켜 증폭기 회로(100)에 대한 기생 커패시턴스를 감소시키도록 더 작은 다중-스택 디바이스들로서 구성될 수 있다.

도 6a는 정상 동작 모드를 위해 보호 회로(104)가 구성된 도 5의 증폭기 회로(100)를 도시하고, 도 6b는 증폭기(102)의 입력에서 고전력 상태의 검출시 보호 모드를 위해 보호 회로(104)가 구성된 동일한 증폭기 회로(100)를 도시한다.

도 6a의 정상 동작 모드를 참조하면, RF 신호가 입력으로서 Q1에 제공되는 것으로 도시되어 있고; Q1은 Q2에 부분적으로 증폭된 신호를 제공하는 것으로 도시되어 있고; Q2는 증폭기(102)의 출력으로서 증폭된 신호를 제공하는 것으로 도시되어 있다. 도 6a에서, 입력 신호(RF_in)가 출력 신호(RF_out)가 되기까지 취해진 경로는 122로 표시되어 있다. 이러한 증폭 동작을 지원하기 위해, 화살표(120)로 도시된 바와 같이, 바이어스 회로(110)가 Q1에 바이어스 신호를 제공하는 것으로 도시되어 있다.

더 구체적으로, 도 6a의 정상 동작 모드에서, 바이어스 회로(110)의 스위치들 SW1 및 SW2 각각은 트랜지스터들 M1 및 M2를 포함하는 전류 미러의 동작을 허용하도록 닫힐 수 있다는 점에 유의한다. 스위치들 SW4 및 SW5 각각은 열려 결과적인 바이어스 신호가 바이어스 저항 R2를 통해 Q1에 전달되는 것을 허용할 수 있다. 도 6a의 신호 경로(122)와 관련하여, 션트 스위치(SW6)가 열려 입력 신호가 Q1으로 전달되는 것을 허용할 수 있고, 스위치(SW3)가 닫혀 부분적으로 증폭된 신호가 Q1로부터 Q2로 전달되는 것을 허용할 수 있다.

도 6b의 보호 모드를 참조하면, 입력 경로에 존재하는 RF 신호는, 예를 들어, 근처 디바이스로부터 전송되는 고전력 신호를 포함할 수 있다. 따라서, 이러한 RF 신호는, 화살표(126)로 표시된 바와 같이, 션트 경로를 통해 접지로 션트되는 것으로 도시되어 있다. 또한, 바이어스 신호가 Q1으로 전달되지 않도록 바이어스 회로(110)의 동작이 디스에이블될 수 있다.

더 구체적으로, 도 6b의 보호 모드에서, 바이어스 회로(110)의 스위치들 SW1 및 SW2 각각은 열려 트랜지스터들 M1 및 M2를 포함하는 전류 미러의 동작을 디스에이블할 수 있다는 점에 유의한다. 스위치들 SW4 및 SW5 각각은 닫혀 스위치 SW5를 통해 접지로의 임의의 전류 션트를 허용할 수 있다. 예를 들어, 화살표(124)는, Q1으로부터의 전류가 바이패스 스위치 SW4를 통해 접지로 션트되는 것을 허용할 수 있는 션트 경로를 나타낸다. 입력 신호 경로와 관련하여, 션트 스위치(SW6)가 닫혀 (고전력을 갖는) RF 신호가 션트 스위치(S6)를 통해 접지로 션트되는 것을 허용할 수 있다. Q1으로의 입력 경로를 따라 어떠한 인라인 스위치도 없기 때문에, Q1은 RF 신호의 적어도 일부를 받을 수 있다; Q1에서의 이러한 RF 신호와 연관된 전류의 적어도 일부는 전술한 바이패스 스위치(SW4) 및 션트 스위치(SW5)를 통해 접지로 추가로 션트될 수 있다. 스위치 SW3이 이제 열려 있기 때문에, Q2는 Q1과 실질적으로 분리될 수 있다(그리고, 그에 따라 RF 신호가 Q1에 존재). Q2의 개방 상태는 또한, 공급 전압(VDD)과 연관된 증폭기 전류를 디스에이블한다.

도 6a 및 도 6b를 참조하면, 전술한 정상 동작 모드 및 보호 모드는, 적절한 스위치 제어 신호들을 제공하는 스위치 제어 로직 회로(108)에 의해 제어될 수 있다. 예를 들어, 주어진 스위치 제어 신호는, 대응하는 스위치를 여는 로우 신호 또는 로우 비트 0이거나, 대응하는 스위치를 닫는 하이 신호 또는 하이 비트 1일 수 있다. 표 1은 도 6a 및 도 6b의 각각의 모드들에 대응하는 스위치 상태들의 조합을 나열한다.

표 1

여기서 설명된 바와 같이, 도 5의 슈미트 트리거 등의 비교기는, 검출된 피크 전압 VDET가 제1 임계 전압 Vlh를 초과할 때(예를 들어, VDET > Vlh일 때) 증폭기 회로(100)에 대해 보호 모드가 트리거되고, VDET가 제2 임계 전압 Vhl 아래로 떨어질 때(예를 들어, VDET < Vhl일 때) 증폭기 회로(100)가 정상 동작 모드로 되돌아가도록 구성될 수 있다. 일부 실시예에서, 제1 임계 전압(Vlh)은, 예를 들어 증폭기 회로(100)가 정상 동작 모드와 보호 모드 사이에서의 전환에 너무 민감한 채터링 효과를 방지하기 위해 제2 임계 전압(Vhl)보다 클 수 있다.

더 구체적으로, 제1 및 제2 임계값들은, Vlh

Vhl가 되도록 거의 동일하다고 가정한다. 이러한 구성에서, 증폭기 회로(100)는, 일단 검출된 피크 전압 VDET가 Vlh(

Vhl)를 초과하면, 정상 모드로부터 보호 모드로 전환할 수 있다. 이러한 전환 후에, Vlh 및 Vhl의 공통 값에 대한 VDET에서의 변동이 있을 수 있다. 이러한 상황에서, 증폭기 회로(100)는 정상 모드와 보호 모드 사이에서 급격한 전환 또는 채터링을 겪을 수 있다.

그러나, (보호 모드를 트리거하기 위한) 제1 임계 전압(Vlh)이 (정상 모드로 복귀하기 위한) 제2 임계 전압(Vhl)보다 크면, 전술한 채터링 효과가 제거되거나 감소될 수 있다.

도 7a 및 도 7b는, Vlh 및 Vhl에서의 이러한 차이가 어떻게 보호 모드가 급격한 모드 변경을 겪지 않고 트리거되고 인에이블되는 것을 허용할 수 있는지의 한 예를 도시한다. 도 7a를 참조하면, 검출된 피크 전압(VDET)이 시간의 함수로 증가한다고 가정한다. VDET가 제1 임계 전압(Vlh)보다 작을 때, VDET_BUF의 값은 로우로 유지되어, 증폭기 회로가 정상 동작 모드(예를 들어, 도 6a)에 있도록 증폭기 회로(도 5의 100)에 대한 보호 구성이 디스에이블되게 할 수 있는 것으로 도시되어 있다. VDET가 제1 임계 전압(Vlh)을 초과할 때, VDET_BUF의 값은 하이로 변경되어, 증폭기 회로가 보호 모드에 있도록(예를 들어, 도 6b) 증폭기 회로에 대한 보호 구성이 인에이블되게 할 수 있는 것으로 도시되어 있다.

도 7a를 참조하여, VDET가 최대값에 도달한 다음, 시간의 함수로서 감소한다고 더 가정한다. VDET가 Vlh 아래로 떨어지지만 Vhl보다 높게 유지되면, 증폭기 회로에 대한 보호 구성이 인에이블된 상태로 유지된다. VDET가 Vhl 아래로 떨어지면, 증폭기 회로에 대한 보호 구성이 디스에이블되도록 VDET_BUF 값이 낮아지는 것으로 도시되어 있다.

도 7b는, 도 5의 슈미트 트리거에 의해 제공되는 히스테리시스 속성을 보여주는, 임계 전압 Vlh, Vhl 및 VDET_BUT 상태들의 플롯을 도시한다. 더 구체적으로, VDET_BUF는 Vlh 임계값에서 LOW로부터 HIGH로 전환하고, Vlh보다 낮은 Vhl 임계값에서 HIGH로부터 LOW로 전환하여, Vhl과 Vlh 사이의 구역을 생성하는 것으로 도시되어 있다. 이러한 구역은, 모드들 사이의 급속한 전환을 방지하거나 감소시키기 위해 적절하게 구성될 수 있다.

도 8a는 도 5의 증폭기 회로의 공통 소스 트랜지스터(Q1)와 연관된 다양한 신호 트레이스를 도시한다. 이러한 트레이스들은, 입력 신호의 전압 트레이스(도 5에서는 RF_in, 도 8a에서는 "RF 입력 전압"으로 표시), 검출된 피크 전압(Vdet), 슈미트 트리거의 출력(Vdet_buf), Q1의 드레인-소스 전압(Vds_CS), Q1의 게이트-드레인 전압(Vgd_CS), 및 Q1의 게이트-소스 전압(Vgs_CS)이다. 도 8b는 도 5의 증폭기 회로의 공통 게이트 트랜지스터(Q2)와 연관된 다양한 신호 트레이스를 도시한다. 이러한 트레이스들은, 입력 신호의 전압 트레이스(도 5에서는 RF_in, 도 8b에서는 "RF 입력 전압"으로 표시), 검출된 피크 전압(Vdet), 슈미트 트리거의 출력(Vdet_buf), Q2의 드레인-소스 전압(Vds_CG), Q2의 게이트-드레인 전압(Vgd_CG), 및 Q2의 게이트-소스 전압(Vgs_CG)이다. 트레이스들 "RF 입력 전압", "Vdet" 및 "Vdet_buf"는 도 8a 및 도 8b에서 동일한 트레이스들이라는 점에 유의한다. 도 8c는, 도 8a 및 도 8b의 "Vdet" 및 "Vdet_buf" 트레이스들의 부분들의 확대도를 도시한다.

도 8a 내지 도 8c, 특히 RF 입력 전압이 그 진폭이 증가하기 시작하는 트레이스들의 시작 부분을 참조하면, Vdet가 D1의 순방향 턴온 전압을 초과할 때까지 검출된 피크 전압(Vdet)이 대략 0으로 유지됨을 알 수 있다. 그 다음, Vdet는 제1 임계값(도 8c에서는 Vlh)을 초과할 때까지 RF 입력 전압의 증가에 비례하여 증가함으로써, 슈미트 트리거가 높은 출력(Vdet_buf = 하이)을 생성하고 보호 모드를 인에이블하는 것으로 도시되어 있다.

RF 입력 전압은 전술한 보호 모드로의 전환 직후 급속하게 감소하는 것으로 도시되어 있고, 검출된 피크 전압(Vdet)이 제1 임계값(Vlh) 아래의 레벨로 감소하더라도 보호 모드는 인에이블된 상태를 유지한다. Vdet는 RF 입력 전압의 감소 추세를 따르지만 더 느린 속도이고 결국 제2 임계값(Vhl) 아래의 레벨에 도달하여, 슈미트 트리거가 로우 출력(Vdet_buf = 로우)을 생성하고 보호 모드를 디스에이블하는 것으로 도시되어있다.

RF 입력 전압은 전술한 정상 동작 모드로의 전환 직후 급속히 증가하는 것으로 도시되어 있고, 검출된 피크 전압(Vdet)이 제1 임계값(Vlh)을 초과하여 급속히 증가하는 것에 기초하여 보호 모드가 급속히 인에이블된다.

앞서 언급한 급속하게 증가하는 RF 입력 전압은 피크(도 8a 및 도 8b의 150)에 도달하고, 소정 레벨까지 급속히 감소하고, 또 다른 피크 레벨(도 8a 및 도 8b의 152)까지 천천히 증가하고, 그 다음 천천히 감소하는 것으로 도시되어 있다. 대응하는 Vdet는, 피크(150)로부터의 RF 입력 전압의 급속한 감소에 대응하는 느린-속도 감소를 포함한, RF 입력 전압의 전술한 추세를 따르는 것으로 도시되어 있다. Vdet는, 보호 모드가 인에이블된 상태로 유지되도록 제2 임계값 Vhl에 가깝지만 여전히 그보다 높은 레벨(도 8c의 154)에 도달하는 것으로 도시되어 있다.

RF 입력 전압 및 검출된 피크 전압(Vdet)의 전술한 예시적인 트레이스들에 기초하여, 일부 실시예에서, 여기서 설명된 하나 이상의 피처를 갖는 보호 회로는, 정상 동작 모드로부터 보호 모드로의 전환이 급속히(예를 들어, RF 입력 전압의 증가 속도와 유사하게) 달성될 수 있고, 보호 모드가 너무 빨리 디스에이블될 가능성을 감소시키도록 보호 모드로부터 정상 동작 모드로의 전환이 더 느린 속도로 달성될 수 있도록 구성될 수 있다. 여기서 설명된 바와 같이, 보호 모드의 이러한 지연된 디스에이블은, 슈미트 트리거의 히스테리시스 속성, 검출된 피크 전압(Vdet)의 더 느린 응답 속도, 또는 이들의 일부 조합에 의해 달성될 수 있다.

도 8a를 참조하여, 및 도 6b를 참조하여 본 명세서에 설명된 바와 같이, 공통 소스 트랜지스터(Q1)가 보호-인에이블된 기간 동안 RF 입력 전압을 받는 것을 볼 수 있다. 그러나, 도 8b에 도시된 바와 같이, 및 도 6b를 참조하여 여기서 설명된 바와 같이, 공통 게이트 트랜지스터(Q2)는, Q2와 연관된 다양한 전압들이 제로 또는 매우 낮은 진폭들을 갖도록, 보호-인에이블된 기간들 동안 RF 입력 전압으로부터 실질적으로 격리된다는 것을 알 수 있다.

도 1, 도 2 및 도 4 내지 도 8을 참조하여 여기서 설명된 다양한 예에서, 여기서 설명된 하나 이상의 피처를 갖는 보호 회로는 대응하는 증폭기의 입력측에서 구현되는 것으로 가정된다. 그러나, 본 개시내용의 하나 이상의 피처는 또한 증폭기의 입력측 및 출력측 중 하나 또는 양쪽 모두 각각에서 구현될 수 있다는 것을 이해할 것이다.

일부 실시예에서, 증폭기의 입력측은 안테나로부터 신호를 수신하기 위한 안테나측일 수 있다. 이러한 예시적인 구성에서, 증폭기는 예를 들어 LNA일 수 있다.

도 9는, 일부 실시예에서, 여기서 설명된 하나 이상의 피처를 갖는 보호 회로의 실질적으로 모두가 그 대응하는 증폭기를 포함하는 다이 상에서 구현될 수 있다는 것을 도시한다. 따라서, 도 9에서, 다이(200)는 여기서 설명된 증폭기 및 보호 회로를 갖는 증폭기 회로(100)를 포함하는 것으로 도시되어 있다. 이러한 증폭기 회로는 반도체 기판(202) 상에 구현될 수 있고, 다이(200)의 동작들을 위한 다양한 접속들은 예를 들어 접촉 패드들(204)에 의해 지원될 수 있다.

일부 실시예에서, 도 9의 다이(200)는 FET 디바이스들 또는 FET 기반의 디바이스들의 형성 및 동작을 지원하도록 구성될 수 있다. 예를 들어, 트랜지스터들 Q1, Q2, M1, M2, 다양한 스위치, 다이오드 D1, 및 슈미트 트리거와 연관된 트랜지스터들은 MOSFET 디바이스들 또는 MOSFET 기반의 디바이스들로서 구현될 수 있다. 일부 실시예에서, 이러한 MOSFET 디바이스들은 NMOS 디바이스들일 수 있다.

여기서 설명된 바와 같이, 증폭기 회로가 정상 동작 모드 또는 보호 모드에 있는 것을 허용하도록 다양한 스위치가 동작될 수 있다. 또한 여기서 설명된 바와 같이, 슈미트 트리거 등의, 히스테리시스 속성을 갖는 비교기의 이용은, 채터링 효과를 방지하기 위해 보호 모드가 인에이블된 상태로 유지되는 "데드 존(dead zone)"을 제공한다. 일부 실시예에서, 전술한 스위치들의 일부 또는 전부는 이러한 데드 존을 지원하도록 구성될 수 있다. 예를 들어, 정상 동작 모드 동안 열리고 보호 모드 동안 닫힌 스위치들 SW4, SW5 및 SW6은, 검출된 피크 전압 VDET가 슈미트 트리거의 데드 존에 상주함으로써, 보호 모드가 조기에 디스에이블되는 것을 방지하도록, 적절한 크기결정될 수 있다.

일부 실시예에서, 증폭기 회로의 다른 비-트랜지스터 요소들은 또한 다이(200)의 일부로서 구현될 수 있다. 예를 들어, 각각의 온다이 기술들을 이용하여 다양한 저항, 인덕턴스 및 커패시턴스가 구현될 수 있다.

증폭기 회로가 (예를 들어, LNA를 갖는) 수신 증폭기 회로인 정황에서, 여기서 설명된 보호 회로는, MB/HB/UHB 주파수들에서 동작하는 LNA들을 포함한, 다양한 주파수 범위를 지원하도록 구성될 수 있다는 점에 유의한다. 여기서 설명된 바와 같이, 이러한 보호 회로는 보호 모드 동안 LNA 전류를 디스에이블하고, 이러한 피처는 다이 금속화가 과열되어 아마도 용융되는 것을 방지한다.

여기서 설명된 보호 회로는 전류를 거의 또는 전혀 소비하지 않으며, 비교적 적은 양의 추가 다이 면적을 요구한다는 점에 또한 유의한다. 예를 들어, 피크 검출기와 슈미트 트리거(예를 들어, 도 5의 112, 114)는, 예를 들어 CMOS 기술을 이용하여 약 630 μm²의 면적에서 구현될 수 있다.

일부 실시예에서, 여기서 설명된 증폭기 회로는 더 높은 주파수 응용들(예를 들어, > 5GHz, 밀리미터파)을 지원하도록 구성될 수 있다. 예를 들어, LNA는 더 작은 게이트 길이들과 더 얇은 게이트 산화물들을 이용한 CMOS 프로세스들을 이용할 수 있다. 이러한 구성은, 예를 들어, 시간 종속 절연 파괴(TDDB; time-dependent dielectric breakdown) 게이트 전압들을 초래하여, LNA 디바이스의 최대 수명을 잠재적으로 감소시킬 수 있다. 일부 실시예에서, 여기서 설명된 보호 회로는 LNA의 성능을 희생하지 않고 이들 더 낮은 클램프 레벨들을 수용할 수 있다.

일부 구현에서, 여기서 설명된 하나 이상의 피처가 모듈에 포함될 수 있다. 도 10은 복수의 컴포넌트를 수용하도록 구성된 팩키징 기판(302)을 갖는 예시적인 모듈(300)을 도시한다. 일부 실시예에서, 이러한 컴포넌트들은 여기서 설명된 하나 이상의 피처를 갖는 다이(200)를 포함할 수 있다. 예를 들어, 다이(200)는 여기서 설명된 보호 회로를 포함하는 증폭기 회로(100)를 포함할 수 있다. 복수의 접속 패드(304)는, 기판(302) 상의 접속 패드(310)로의 와이어본드(308) 등의 전기 접속들을 용이화하여 다이(200)로의 및 다이(200)로부터의 다양한 전력 및 신호의 전달을 용이화할 수 있다.

일부 실시예에서, 다른 컴포넌트들이 팩키징 기판(302) 상에 장착되거나 형성될 수 있다. 예를 들어, 하나 이상의 표면 실장 디바이스(SMD)(314)가 구현될 수 있다. 일부 실시예에서, 팩키징 기판(302)은 라미네이트 기판(laminate substrate)을 포함할 수 있다.

일부 실시예에서, 모듈(300)은 또한, 예를 들어, 모듈(300)의 보호를 제공하고 더 용이한 취급을 가능케하는 하나 이상의 팩키징 구조물을 포함할 수 있다. 이러한 팩키징 구조물은, 팩키징 기판(302) 위에 형성되고 다양한 회로들과 회로들 상의 컴포넌트들을 실질적으로 캡슐화하도록 치수결정된 오버몰드(overmold)를 포함할 수 있다.

모듈(300)이 와이어본드-기반의 전기적 접속의 맥락에서 설명되고 있지만, 본 개시내용의 하나 이상의 피처는 또한, 플립-플롭 구성들을 포함한, 다른 팩키징 구성들로 구현될 수도 있다는 것을 이해할 것이다.

일부 구현에서, 여기서 설명된 하나 이상의 피처를 갖는 아키텍쳐, 디바이스 및/또는 회로는 무선 디바이스 등의 RF 디바이스에 포함될 수 있다. 이러한 아키텍쳐, 디바이스 및/또는 회로는, 무선 디바이스에서, 여기서 설명된 하나 이상의 모듈식 형태로, 또는 이들의 어떤 조합으로, 직접 구현될 수 있다. 일부 실시예에서, 이러한 무선 디바이스는, 예를 들어, 셀룰러 전화, 스마트폰, 전화 기능을 갖추거나 갖추지 않은 핸드헬드 무선 디바이스, 무선 태블릿, 무선 라우터, 무선 액세스 포인트, 무선 기지국 등을 포함할 수 있다. 무선 디바이스의 맥락에서 설명되더라도, 본 개시내용의 하나 이상의 피처는 또한 기지국 등의 다른 RF 시스템들에서 구현될 수 있다는 것을 이해할 것이다.

도 11은 여기서 설명된 하나 이상의 유리한 피처를 갖는 예시적인 무선 디바이스(500)를 도시한다. 일부 실시예에서, 여기서 설명된 하나 이상의 피처를 갖는 모듈은, 예를 들어 다이버시티 안테나(530)에 매우 근접한 다이버시티 수신 모듈(300), 또는 임의의 안테나로부터 신호를 수신하도록 구성된 모듈로서 구현될 수 있다. 이러한 모듈은 여기서 설명된 하나 이상의 바람직한 피처를 제공하도록 구성될 수 있다.

도 11의 예에서, PA 모듈(512)의 전력 증폭기(PA)들은, 증폭 및 전송될 RF 신호들을 생성하고 수신된 신호들을 처리하도록 구성 및 동작될 수 있는 트랜시버(510)로부터 그들 각각의 RF 신호들을 수신할 수 있다. 트랜시버(510)는 사용자에게 적합한 데이터 및/또는 음성 신호와 트랜시버(510)에 적합한 RF 신호 사이의 변환을 제공하도록 구성된 기저대역 서브시스템(508)과 상호작용하는 것으로 도시되어 있다. 트랜시버(510)는 또한, 무선 디바이스(500)의 동작을 위한 전력을 관리하도록 구성된 전력 관리 컴포넌트(506)에 접속되는 것으로 도시되어 있다. 이러한 전력 관리는 또한, 기저대역 서브시스템(508)과 무선 디바이스(500)의 기타의 컴포넌트들의 동작들을 제어할 수 있다.

기저대역 서브시스템(508)은 사용자에게 제공되거나 사용자로부터 수신된 음성 및/또는 데이터의 다양한 입력 및 출력을 용이화하기 위해 사용자 인터페이스(502)에 접속되는 것으로 도시되어 있다. 기저대역 서브시스템(508)은 또한, 무선 디바이스의 동작을 용이화하는 데이터 및/또는 명령어들을 저장하고 및/또는 사용자를 위한 정보의 저장을 제공하도록 구성된 메모리(504)에 접속될 수 있다.

도 11의 예에서, DRx 모듈(300)은 하나 이상의 다이버시티 안테나(예를 들어, 다이버시티 안테나(530))와 ASM(514) 사이에서 구현될 수 있다. 이러한 구성은, 다이버시티 안테나(530)를 통해 수신된 RF 신호가 다이버시티 안테나(530)로부터의 RF 신호의 손실이 거의 또는 전혀 없이 및/또는 잡음의 추가가 거의 또는 전혀 없이 처리되는 것을 허용할 수 있다. 그 다음, DRx 모듈(300)로부터의 이러한 처리된 신호는 하나 이상의 신호 경로를 통해 ASM에 라우팅될 수 있다.

도 11의 예에서, 메인 안테나(520)는, 예를 들어 PA 모듈(512)로부터의 RF 신호들의 전송을 용이화하도록 구성될 수 있다. 일부 실시예에서, 수신 동작들은 또한 메인 안테나를 통해 달성될 수 있다.

다수의 다른 무선 디바이스 구성들이 여기서 설명된 하나 이상의 피처를 이용할 수 있다. 예를 들어, 무선 디바이스는 다중-대역 디바이스일 필요는 없다. 또 다른 예에서, 무선 디바이스는, 다이버시티 안테나 등의 추가 안테나와, Wi-Fi, Bluetooth, 및 GPS 등의 추가적인 접속 피처들을 포함할 수 있다.

여기서 설명된 바와 같이, 일부 실시예에서, 보호 회로를 갖는 증폭기 회로는 수신 동작을 위해 구성될 수 있다. 또한 여기서 설명된 바와 같이, 이러한 보호 회로는 강한 신호가 수신되어 증폭기 회로에 제공되는 상황들에서 증폭기 회로의 손상을 방지할 수 있다.

도 12는, 도 11의 무선 디바이스(500)가 (예를 들어, 수신기 모듈(300)의 일부로서 구현된) 보호 회로에 의해 혜택을 볼 수 있는 예를 도시한다. 도 12에서, 이러한 보호 회로를 갖는 무선 디바이스(500)는 (예를 들어, 기지국(cell tower)으로부터의) 인입 신호(610)를 수신하는 것으로 도시되어 있다. 전송 동작 중인 (보호 회로를 포함하거나 포함하지 않을 수 있는) 또 다른 무선 디바이스(600)가 무선 디바이스(500)에 매우 근접해 있어, 비교적 강력한 신호(620)를 전송한다. 이러한 강력한 신호는 무선 디바이스(500)의 안테나에 의해 포획되어 증폭기 회로에 제공될 수 있다. 여기서 설명된 바와 같이, 디바이스(500)의 증폭기 회로와 연관된 보호 회로는 증폭기 회로를 보호하도록 동작될 수 있다.

상세한 설명 및 청구항을 통틀어 문맥상 명확하게 달리 요구하지 않는 한, 단어 "포함한다", "포함하는" 등은 배타적(exclusive) 또는 남김없이 철저히 드러낸(exhaustive)의 의미가 아니라 포함적 의미로 해석되어야 한다; 즉, "포함하지만, 이들로 제한되는 것은 아니다"라는 의미이다. 단어 "결합된"이란, 일반적으로 여기서 사용될 때, 직접 접속되거나, 하나 이상의 중간 요소를 통해 접속될 수 있는 2개 이상의 요소를 말한다. 추가로, 단어 "여기서", "전술된", "후술된", 및 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정한 부분이 아니라 전체로서의 본 출원을 말한다. 문맥상 허용된다면, 단수 또는 복수를 이용한 상기 상세한 설명의 단어들은 또한, 각각 복수 또는 단수를 포함할 수 있다. 2개 이상의 항목들의 목록의 참조시에 단어 "또는"은, 다음과 같은 해석들 모두를 포괄한다: 목록 내의 항목들 중 임의의 것, 목록 내의 항목들 모두, 및 목록 내의 항목들의 임의의 조합.

본 발명의 실시예의 상기 상세한 설명은 남김없이 철저히 드러내기 위한 것이거나 본 발명을 전술된 형태 그대로로 제한하기 위한 것이 아니다. 본 발명의 특정 실시예 및 예가 예시의 목적을 위해 전술되었지만, 관련 기술 분야의 통상의 기술자라면 인지하는 바와 같이, 본 발명의 범위 내에서 다양한 균등한 수정이 가능하다. 예를 들어, 프로세스와 블록들이 주어진 순서로 제시되었지만, 대안적 실시예는 상이한 순서의 단계들을 갖는 루틴을 수행하거나, 상이한 순서의 블록들을 갖는 시스템을 채용할 수 있고, 일부 프로세스 또는 블록들은 삭제, 이동, 추가, 세분, 결합 및/또는 수정될 수 있다. 이들 프로세스 또는 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스 또는 블록들이 때때로 직렬로 수행되는 것으로 도시되었지만, 이들 프로세스 또는 블록들은 그 대신에 병렬로 수행되거나, 상이한 시간들에서 수행될 수도 있다.

여기서 제공된 본 발명의 교시는 반드시 전술된 시스템 뿐만 아니라, 기타의 시스템에도 적용될 수 있다. 전술된 다양한 실시예들의 요소들 및 작용들은 결합되어 추가의 실시예들을 제공할 수 있다.

본 발명의 일부 실시예가 설명되었지만, 이들 실시예들은 단지 예시로서 제시되었고, 본 개시내용의 범위를 제한하기 위한 것이 아니다. 사실상, 여기서 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태로 구현될 수 있다: 또한, 본 개시내용의 사상으로부터 벗어나지 않고 여기서 설명된 방법들 및 시스템들의 형태에서 다양한 생략, 대체, 및 변경이 이루어질 수 있다. 첨부된 청구항들 및 그들의 균등물들은 본 개시내용의 범위 및 사상에 드는 이러한 형태들이나 수정들을 포괄하도록 의도한다.

Claims

증폭기 회로로서,
입력 노드 및 출력 노드;
상기 입력 노드와 상기 출력 노드 사이에 구현된 증폭기;
상기 증폭기에 바이어스 신호를 제공하도록 구성된 바이어스 회로; 및
상기 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로
를 포함하고, 상기 보호 회로는 또한, 상기 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고 상기 검출된 전압이 상기 제1 임계값보다 작은 제2 임계값보다 작을 때 상기 보호 모드를 디스에이블하도록 구성된, 증폭기 회로.
제1항에 있어서, 상기 입력 노드는 안테나에 결합되도록 구성된, 증폭기 회로.
제2항에 있어서, 상기 증폭기는 수신 동작을 지원하도록 구성된 저잡음 증폭기인, 증폭기 회로.
제1항에 있어서, 상기 증폭기는 제1 트랜지스터 및 제2 트랜지스터의 캐스코드 배열을 포함하고, 상기 제1 트랜지스터는 상기 입력 노드에 결합된 입력을 갖고, 상기 제2 트랜지스터는 상기 제1 트랜지스터에 결합되고, 상기 출력 노드에 결합된 출력을 갖는, 증폭기 회로.
제4항에 있어서, 상기 제1 및 제2 트랜지스터들 각각은, 게이트, 드레인 및 소스를 갖는 전계 효과 트랜지스터인, 증폭기 회로.
제5항에 있어서, 상기 제1 트랜지스터의 게이트는 상기 입력 노드에 결합되고, 상기 제1 트랜지스터의 드레인은 상기 제2 트랜지스터의 소스에 결합되고, 상기 제2 트랜지스터의 드레인은 상기 출력 노드에 결합되도록, 상기 제1 트랜지스터는 공통 소스 디바이스로서 구현되고, 상기 제2 트랜지스터는 공통 게이트 디바이스로서 구현되는, 증폭기 회로.
제6항에 있어서, 상기 제1 트랜지스터의 소스는 접지에 결합되고, 상기 제2 트랜지스터의 게이트는 게이트 전위를 갖는 노드에 결합되는, 증폭기 회로.
제4항에 있어서, 상기 보호 회로는 상기 보호 모드의 인에이블 및 디스에이블을 구현하도록 구성된 어셈블리 스위치들을 포함하는, 증폭기 회로.
제8항에 있어서, 상기 스위치들의 어셈블리는 상기 입력 노드로부터 접지로의 라디오 주파수 신호의 스위칭가능한 션트(switchable shunting)를 허용하도록 구성된 션트 스위치를 포함하는, 증폭기 회로.
제9항에 있어서, 상기 션트 스위치는 상기 보호 회로가 상기 보호 모드를 디스에이블할 때 열리고, 상기 보호 회로가 상기 보호 모드를 인에이블할 때 닫히도록 구성된, 증폭기 회로.
제8항에 있어서, 상기 스위치들의 어셈블리는 상기 제1 및 제2 트랜지스터들의 스위칭가능한 결합을 제공하도록 구성된 트랜지스터간 스위치(inter-transistor)를 포함하는, 증폭기 회로.
제11항에 있어서, 상기 트랜지스터간 스위치는, 상기 보호 회로가 상기 보호 모드를 디스에이블할 때 닫혀 상기 제1 트랜지스터로부터의 부분적으로 증폭된 신호가 상기 제2 트랜지스터에 대한 입력으로 제공되는 것을 허용하고 상기 보호 회로가 상기 보호 모드를 인에이블할 때 열려 상기 제1 트랜지스터로부터 제2 트랜지스터를 연결해제하도록 구성된, 증폭기 회로.
제8항에 있어서, 상기 바이어스 회로는 바이어스 저항을 통해 상기 바이어스 신호를 상기 제1 트랜지스터의 입력에 제공하도록 구성되고, 상기 바이어스 회로는 전류 미러를 포함하되, 상기 바이어스 신호가 상기 전류 미러의 출력을 나타내게 하는, 증폭기 회로.
제13항에 있어서, 상기 스위치들의 어셈블리는 상기 전류 미러에 구현된 하나 이상의 스위치를 포함하고, 상기 전류 미러의 하나 이상의 스위치는 상기 보호 회로가 상기 보호 모드를 디스에이블할 때 상기 전류 미러의 동작을 인에이블하고, 상기 보호 회로가 상기 보호 모드를 인에이블할 때 상기 전류 미러의 동작을 디스에이블하도록 구성된, 증폭기 회로.
제13항에 있어서, 상기 스위치들의 어셈블리는 상기 전류 미러와 상기 바이어스 저항 사이의 노드와 접지 사이에 구현된 바이어스 션트 스위치를 포함하고, 상기 바이어스 션트 스위치는 상기 보호 회로가 상기 보호 모드를 디스에이블할 때 열리고 상기 보호 회로가 상기 보호 모드를 인에이블할 때 닫히도록 구성된, 증폭기 회로.
제13항에 있어서, 상기 스위치들의 어셈블리는 상기 바이어스 저항과 전기적으로 병렬이도록 구현된 바이패스 스위치를 포함하고, 상기 바이패스 스위치는 상기 보호 회로가 상기 보호 모드를 디스에이블할 때 열리고 상기 보호 회로가 상기 보호 모드를 인에이블할 때 닫히도록 구성된, 증폭기 회로.
제1항에 있어서, 상기 보호 회로는 상기 라디오 주파수 신호의 샘플링을 허용하도록 상기 입력 노드에 결합된 검출기를 포함하고, 상기 검출기는 상기 샘플링된 라디오 주파수 신호의 피크에 기초하여 상기 검출된 전압을 생성하도록 구성된, 증폭기 회로.
제17항에 있어서, 상기 검출기는, 상기 샘플링된 라디오 주파수 신호와 연관된 전류를 한 방향으로 제한하도록 구성된 다이오드, 및 상기 검출된 전압을 생성하도록 구성된 저항-커패시턴스 회로를 포함하고, 상기 저항-커패시턴스 회로는 상기 다이오드의 출력과 접지 사이의 커패시턴스와 저항의 병렬 배열을 포함하는, 증폭기 회로.
제17항에 있어서, 상기 검출기는, 상기 검출된 전압이 상기 제1 임계값보다 클 때 상기 보호 모드를 인에이블하기 위한 인에이블 출력을 생성하고, 상기 검출된 전압이 상기 제2 임계값보다 작을 때 상기 보호 모드를 디스에이블하기 위한 디스에이블 출력을 생성하도록 구성된 비교기를 포함하는, 증폭기 회로.
제19항에 있어서, 상기 비교기는 슈미트 트리거(Schmitt trigger)를 포함하는, 증폭기 회로.
제19항에 있어서, 상기 보호 회로는, 상기 비교기의 인에이블 출력에 기초하여 상기 보호 모드를 인에이블하기 위한 제1 세트의 제어 신호들을 생성하고, 상기 비교기의 디스에이블 출력에 기초하여 상기 보호 모드를 디스에이블하기 위한 제2 세트의 제어 신호들을 생성하도록 구성된 제어 로직 회로를 더 포함하는, 증폭기 회로.
제21항에 있어서, 상기 제1 및 제2 세트의 제어 신호들 각각은 스위치 제어 신호들을 포함하는, 증폭기 회로.
제1항에 있어서, 상기 입력 노드에 결합되고 상기 입력 노드의 전압이 방전 임계값보다 클 때 접지로의 방전 경로를 제공하도록 구성된 정전기 방전 회로를 더 포함하는 증폭기 회로.
제23항에 있어서, 상기 정전기 방전 회로는, 더 낮은 정전기 방전 보호 요건을 충족함으로써 감소된 기생 커패시턴스를 제공하도록 감소된 크기를 갖는 다중-스택 디바이스로서 각각 구성된 복수의 다이오드를 포함하는, 증폭기 회로.
다이(die)로서,
반도체 기판; 및
상기 반도체 기판 상에 구현된 증폭기 회로
를 포함하고, 상기 증폭기 회로는, 입력 노드 및 출력 노드와, 상기 입력 노드와 상기 출력 노드 사이에 구현된 증폭기를 포함하고, 상기 증폭기 회로는 바이어스 신호를 상기 증폭기에 제공하도록 구성된 바이어스 회로를 더 포함하고, 상기 증폭기 회로는, 상기 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함하고, 상기 보호 회로는 또한, 상기 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고 상기 검출된 전압이 상기 제1 임계값보다 작은 제2 임계값보다 작을 때 상기 보호 모드를 디스에이블하도록 구성된, 다이.
제25항에 있어서, 상기 반도체 기판은 CMOS 프로세스들을 지원하도록 구성된, 다이.
팩키징된 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 팩키징 기판; 및
상기 팩키징 기판 상에 구현된 증폭기 회로
를 포함하고, 상기 증폭기 회로는, 입력 노드 및 출력 노드와, 상기 입력 노드와 상기 출력 노드 사이에 구현된 증폭기를 포함하고, 상기 증폭기 회로는 바이어스 신호를 상기 증폭기에 제공하도록 구성된 바이어스 회로를 더 포함하고, 상기 증폭기 회로는, 상기 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함하고, 상기 보호 회로는 또한, 상기 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고 상기 검출된 전압이 상기 제1 임계값보다 작은 제2 임계값보다 작을 때 상기 보호 모드를 디스에이블하도록 구성된, 팩키징된 모듈.
제27항에 있어서, 상기 증폭기 회로의 실질적 전부는, 상기 팩키징 기판 상에 장착된 반도체 다이 상에 구현되는, 팩키징된 모듈.
제27항에 있어서, 상기 증폭기 회로는 수신 동작을 지원하도록 구성된, 팩키징된 모듈.
제29항에 있어서, 상기 팩키징된 모듈은 수신 모듈인, 팩키징된 모듈.
제29항에 있어서, 상기 수신 모듈은 다이버시티 수신 모듈인, 팩키징된 모듈.
무선 디바이스로서,
안테나;
트랜시버; 및
상기 안테나와 상기 트랜시버 사이에 구현된 증폭기 회로
를 포함하고, 상기 증폭기 회로는, 입력 노드 및 출력 노드와, 상기 입력 노드와 상기 출력 노드 사이에 구현된 증폭기를 포함하고, 상기 증폭기 회로는 바이어스 신호를 상기 증폭기에 제공하도록 구성된 바이어스 회로를 더 포함하고, 상기 증폭기 회로는, 상기 입력 노드에 존재하는 라디오 주파수 신호의 피크를 나타내는 검출된 전압을 생성하도록 구성된 보호 회로를 더 포함하고, 상기 보호 회로는 또한, 상기 검출된 전압이 제1 임계값보다 클 때 보호 모드를 인에이블하고 상기 검출된 전압이 상기 제1 임계값보다 작은 제2 임계값보다 작을 때 상기 보호 모드를 디스에이블하도록 구성된, 무선 디바이스.
제32항에 있어서, 상기 증폭기 회로의 입력 노드는 상기 안테나에 결합되고, 상기 증폭기 회로의 출력 노드는 상기 트랜시버에 결합되는, 무선 디바이스.
제33항에 있어서, 상기 무선 디바이스는 하나 이상의 셀룰러 대역에서 동작하도록 구성된 셀룰러 전화인, 무선 디바이스.