JP7185548B2 - 高周波増幅回路 - Google Patents

高周波増幅回路 Download PDF

Info

Publication number
JP7185548B2
JP7185548B2 JP2019020729A JP2019020729A JP7185548B2 JP 7185548 B2 JP7185548 B2 JP 7185548B2 JP 2019020729 A JP2019020729 A JP 2019020729A JP 2019020729 A JP2019020729 A JP 2019020729A JP 7185548 B2 JP7185548 B2 JP 7185548B2
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
circuit
output
output mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019020729A
Other languages
English (en)
Other versions
JP2020129722A (ja
Inventor
敏樹 瀬下
保彦 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019020729A priority Critical patent/JP7185548B2/ja
Priority to CN201910614889.5A priority patent/CN111541426B/zh
Priority to US16/535,146 priority patent/US10707823B1/en
Publication of JP2020129722A publication Critical patent/JP2020129722A/ja
Application granted granted Critical
Publication of JP7185548B2 publication Critical patent/JP7185548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/40—Regulating or controlling the amount of current drawn or delivered by the motor for controlling the mechanical load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/525—Indexing scheme relating to amplifiers the bias or supply voltage or current of the source side of a FET amplifier being controlled to be on or off by a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明の実施形態は、高周波増幅回路に関する。
高周波低雑音増幅器（ＬＮＡ：Low Noise Amplifier）は、一般にＳｉＧｅバイポーラプロセスが用いられてきたが、近年、ＳＯＩ（Silicon On Insulator）ＣＭＯＳプロセスによるものが増えてきている。高周波スイッチＦＥＴをＬＮＡに組み込むことにより、高機能な回路を実現できるためである。近年、無線通信を高速化するため、キャリアアグリゲーション（ＣＡ：Carrier Aggregation）が導入されている。ＣＡのモードには、イントラバンドＣＡがあり、この場合、ＬＮＡの出力を２つに分岐する必要があり、イントラバンドＣＡに対応するＬＮＡを実現するには、出力モードとして単一出力モードとスプリット出力モードが必要となる。しかしながら、スプリット出力モード時の出力間アイソレーションは２５ｄＢ程度が要求されるが、これを実現するのは、容易ではない。
特開２０１６－１７１１６３号公報
一実施形態は、出力ポート間のアイソレーション性能を向上させた高周波増幅回路を提供する。
一実施形態によれば、高周波増幅回路は、第１増幅回路と、第２増幅回路と、ノイズ指数改善回路とを備え、第１増幅回路及び第２増幅回路のうち一方から増幅した信号を出力する単一出力モードと、第１増幅回路及び第２増幅回路の双方から増幅した信号を出力するスプリット出力モードと、を備える。第１増幅回路は、ソースが第１ソースインダクタを介して接地され、入力信号がゲートに印加される第１トランジスタと、前記第１トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第３トランジスタと、をカスコード接続する。第２増幅回路は、第１増幅回路と同様の回路定数を有する回路素子を備える。ノイズ指数改善回路は、第１トランジスタのソース及び第２増幅回路の第２トランジスタのソースを、キャパシタを介して接続する。
一実施形態に係るＳ２３改善回路の一例を示す回路図。 一実施形態に係るΔＮＦ改善回路の一例を示す回路図。 一実施形態に係るΔＮＦ改善回路の一例を示す回路図。 一実施形態に係るＬＮＡの一例を示すブロック図。 一実施形態に係るＬＮＡの一例を示す回路図。 図５の回路における制御信号を示す図。 図５の回路の単一出力モードにおけるＳパラメータを示す図。 図５の回路の単一出力モードにおけるＮＦを示す図。 図５の回路のスプリット出力モードにおけるＳパラメータを示す図。 図５の回路のスプリット出力モードにおけるＮＦを示す図。 図５の回路における特性を示す図。 図５の回路においてＳ２３改善回路が無い場合の特性を示す図。 図５の回路においてΔＮＦ改善回路が無い場合の特性を示す図。 一実施形態に係るＬＮＡの一例を示す回路図。 図１４の回路の単一出力モードにおけるＳパラメータを示す図。 図１４の回路の単一出力モードにおけるＮＦを示す図。 図１４の回路のスプリット出力モードにおけるＳパラメータを示す図。 図１４の回路のスプリット出力モードにおけるＮＦを示す図。 図１４の回路における特性を示す図。 一実施形態に係るＬＮＡの一例を示す回路図。 一実施形態に係るＬＮＡの一例を示す回路図。 図２１の回路における制御信号を示す図。 図２１の回路の単一出力モードにおけるＳパラメータを示す図。 図２１の回路の単一出力モードにおけるＮＦを示す図。 図２１の回路のスプリット出力モードにおけるＳパラメータを示す図。 図２１の回路のスプリット出力モードにおけるＮＦを示す図。 図２１の回路における特性を示す図。 一実施形態に係るＬＮＡの一例を示す回路図。 一実施形態に係るＬＮＡの一例を示す回路図。 図２９の回路における制御信号を示す図。 図２９の回路におけるＳ２３改善回路の説明図。 図２９の回路の単一出力モードにおけるＳパラメータを示す図。 図２９の回路の単一出力モードにおけるＮＦを示す図。 図２９の回路のスプリット出力モードにおけるＳパラメータを示す図。 図２９の回路のスプリット出力モードにおけるＮＦを示す図。 図２９の回路における特性を示す図。 図２９の回路とＳ２３改善回路が無い比較例との比較を示す図。 一実施形態に係るＬＮＡの一例を示す回路図。
以下、図面を参照して実施形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更又は簡易化して説明及び図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。また、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺及び縦横の寸法比等を、実物から変更し誇張してある。
説明において、スイッチは、例えば、ｎ型のＭＯＳＦＥＴであってもよい。スイッチは、このＭＯＳＦＥＴのゲートに所定値以上の電圧を印加することによりドレイン・ソース間が導通状態となる。また、ＭＯＳＦＥＴは、ｐ型であってもよく、この場合、ゲートに印加される電圧が所定値以下となる場合に、ドレイン・ソース間が導通状態となる。
まず、各実施形態に共通する２つの改善回路について説明する。
図１は、出力ポート間のアイソレーションを改善するアイソレーション改善回路を備える高周波増幅回路（以下、ＬＮＡと記載する）の回路図である。図１のＬＮＡ１は、例えば、ＳＯＩ基板上に配置可能である。また、ＬＮＡ１の周辺回路、例えば、アンテナスイッチとＬＮＡ１を同一のＳＯＩ基板上に配置してもよい。図１のＬＮＡ１は、例えば、携帯電話やスマートフォン等の無線装置で用いられるが、用途や実装場所は問わない。
ＬＮＡ１は、入力ポートLNAinと、２つの出力ポートである第１出力ポートOUT1と、第２出力ポートOUT2と、を備える。入力ポートLNAinから入力された信号を増幅し、いずれかの出力ポートから出力する単一出力モードと、双方の出力ポートから出力するスプリット出力モードとを備える。特に、単一出力モードは、第１出力ポートOUT1から信号を出力する第１単一出力モードと、第２出力ポートOUT2から信号を出力する第２単一出力モードと、を備える。以下においては、入力ポートLNAinをポート１、第１出力ポートOUT1をポート２、第２出力ポートOUT2をポート３とも記載し、ポート間のアイソレーションは、このポート番号に基づいて指定される。
ＬＮＡ１は、第１出力ポートOUT1を備える第１増幅回路２と、第２出力ポートOUT2を備える第２増幅回路３と、アイソレーション改善回路１０と、を備える。第１増幅回路２は、第１トランジスタFET11と、第３トランジスタFET21と、第１ソースインダクタLs1と、第１スイッチSw1と、第１出力整合抵抗Rd1と、第１出力整合インダクタLd1と、第１出力整合キャパシタCout1と、を備える。
入力ポートLNAinに入力された高周波信号は、第１トランジスタFET11のゲートに入力される。電源電圧VDDと第３トランジスタFET21のドレインとの間に接続される第１出力ポートOUT1からこの入力された高周波信号が増幅されて出力される。すなわち、第１ソースインダクタLs1と、第１トランジスタFET11と、第３トランジスタFET21と、出力整合のための第１出力整合抵抗Rd1と、第１出力整合インダクタLd1と、第１出力整合キャパシタCout1により信号が増幅され、さらに、整合されて出力される。この動作は、一般的なソース接地ＦＥＴとゲート接地ＦＥＴを接続させたカスコード接続増幅回路によるＬＮＡと同等の動作であるので、詳しい説明は省略する。
なお、各種出力整合用の回路素子は、一例として示したものであり、以下に説明する実施形態における本質的な点ではない。すなわち、出力整合用の回路素子は、別の構成であっても構わないし、第１増幅回路２の外側、広義では、ＬＮＡ１の外側において備えられているものであってもよい。
同様に、第２増幅回路３は、第２トランジスタFET12と、第４トランジスタFET22と、第２ソースインダクタLs2と、第２出力整合抵抗Rd2と、第２出力整合インダクタLd2と、第２出力整合キャパシタCout2と、を備え、入力端子LNAinに入力された高周波信号を第２出力ポートOUT2から増幅して出力する。
これらの増幅回路において、スプリット出力モードの場合には、第１スイッチSw1及び第２スイッチSw2がオンとなり、双方の増幅回路がソースインダクタと接続され、信号が増幅されて出力する動作を行う。一方で、単一出力モードの場合、例えば、第１増幅回路のみから増幅信号を出力する場合には、第１スイッチSw1をオンに、第２スイッチSw2をオフにする。この結果、第１増幅回路においては信号を増幅してポート２から出力するが、第２増幅回路においては信号の増幅自体の動作を行わない。ゲートが高周波的に接地される第３トランジスタFET21及び第４トランジスタFET22のゲートに印加されるバイアス電圧も同様に制御してもよい。このように、単一出力モードにおいては、スイッチ及びトランジスタを出力するポートに対応してオン／オフ状態を切り替えてもよい。それぞれのトランジスタ、及び、スイッチの状態は、後述の各実施形態において詳しく記載する。
アイソレーション改善回路１０は、ポート２と、ポート３との間のアイソレーションを改善する回路である。アイソレーション改善回路１０は、第３スイッチSw3と、アドミタンス素子１２と、を備える。以下においては、アイソレーション改善回路のことをＳ２３改善回路とも記載する。アイソレーション改善回路１０は、第３トランジスタFET21のドレインと、第４トランジスタFET22のドレインとを接続する。
より詳しくは、信号を増幅するトランジスタと、出力ポート（出力整合回路）との間にＳ２３改善回路１０がこれらのポート同士を接続するように備えられる。すなわち、図に示すように、Ｓ２３改善回路１０は、第３トランジスタFET21と第１出力ポートOUT1との間のノードn1、及び、第４トランジスタFET22と第２出力ポートOUT2との間のノードn2の間を接続する。
第３スイッチSw3は、例えば、スプリット出力モードにおいてオンとなり、単一出力モードにおいてオフとなるように制御されるスイッチである。このように、第３スイッチSw3により、出力モードに基づいて、Ｓ２３改善回路１０の接続状態を遷移させる。
ここで、入力ノードLNAinを接地電位とし、かつ、出力整合キャパシタCout1、Cout2およびＳ２３改善回路１０を取り除いた回路を仮想回路Aとし、前記仮想回路Aにおけるノードn1を第１ポート、ノードn2を第２ポートとしたときのＹパラメータのY21成分をY21(A)とする。また、アドミタンス素子１２の一方の端子を第１ポートとし、他方の端子を第２ポートとしたときのＹパラメータのY21成分をY21(B)とする。
本実施形態においては、Y21(B)＝－Y21(A)になるように設定される。すなわち、アドミタンス素子１２は、スプリット出力モードにおいてノードn1とノードn2との間のアドミタンスを打ち消す。それによりＬＮＡ１のＳ２３が改善する。単純には、アドミタンス素子１２は、例えば、直列に接続された抵抗とキャパシタとを備える。
このようなＳ２３改善回路１０を備えることにより、スプリット出力モードにおいては、第１出力端子OUT1と第２出力端子OUT2の間のアイソレーションが改善される。
図２は、スプリット出力モード時にノイズを低減するノイズ指数改善回路を備えるＬＮＡの回路図である。上述のＬＮＡ１と同様に、例えば、ＳＯＩ基板上に配置可能である。
図２におけるＬＮＡ１において、上述した第１増幅回路２及び第２増幅回路３の構成は同様である。一方で、アイソレーション改善回路の代わりに、ノイズ指数改善回路２０を備える。ノイズ指数改善回路２０は、第１増幅回路２及び第２増幅回路３において、他方の増幅回路からのノイズを抑制する回路である。以下においては、ΔＮＦ改善回路とも記載する。ΔＮＦ改善回路２０は、第１トランジスタFET11と第１スイッチSw1との間のノードn3、及び、第２トランジスタFET12と第２スイッチSw2との間のノードn4とを接続する。
ΔＮＦは、（スプリット出力時のＮＦ）－（単一出力時のＮＦ）として表される値であり、スプリット出力時と単一出力時とのモード間におけるノイズ指数の差を表す。ΔＮＦ改善回路２０は、スプリット出力の場合にオンされ、スプリット出力時における出力のノイズを単一出力時における出力のノイズレベルまで低く抑えようとする回路である。
ΔＮＦ改善回路２０は、第４スイッチSw4と、キャパシタCsxと、を備える。第４スイッチSw4は、単一出力モード時には、オフとなり、ΔＮＦ改善回路は、それぞれの増幅回路と接続されない状態となる。一方で、スプリット出力モードの場合、第４スイッチSw4がオンとなり、第１トランジスタFET11のソースと、第２トランジスタFET12のソースとの間にキャパシタCsxが接続される。
キャパシタCsxの役割を説明するため、第２トランジスタFET12のチャネルで発生したノイズが第１トランジスタFET11のゲートに回り込む様子を説明する。第２トランジスタFET12のチャネルで発生した電流ノイズはノードn4にノイズ電圧を誘起する。そのノイズ電圧は第２トランジスタFET12のゲート・ソース間容量を介して第１トランジスタFET11のゲートに回り込む。一方、容量Csxと第１トランジスタFET11のゲート・ソース間容量を介しても第１トランジスタFET11のゲートに回り込む。よって、両者の伝達経路の位相差が１８０°になるように調整されていれば、第２トランジスタFET12のチャネルで発生したノイズが第１トランジスタFET11のゲートに回り込む込むことはない。同様に、第１トランジスタFET11のチャネルで発生したノイズが第２トランジスタFET12のゲートに回り込むことはない。
本実施形態ではそのようにキャパシタCsxが調整されている。具体的にはＬＮＡ１の増幅対象である周波数帯の中心付近でΔＮＦが最小となるように調整されている。
例えば、図に示す破線は、各トランジスタにおけるソース・ゲート間の寄生容量である。第２トランジスタFET12でノイズが発生すると、第２トランジスタFET12の寄生容量を介して、第１トランジスタFET11及び第２トランジスタFET12のゲートへとノイズが伝達される。ΔＮＦ改善回路２０が無い場合、このノイズは、入力信号に加算されて第１トランジスタFET11のゲートへと印加される。
そこで、このノイズの位相を１８０°ずらして、第１トランジスタFET11のソース・ゲート間の寄生容量を介して第１トランジスタFET11のゲートにフィードバックする信号をΔＮＦ改善回路２０において生成し、ノイズを打ち消す。同様に、第１トランジスタFET11でノイズが発生した場合にも、ΔＮＦ改善回路により第１トランジスタFET11及び第２トランジスタFET12のゲートに印加されるノイズを相殺する。
図３は、ΔＮＦ改善回路２０の別の配置例を示すものである。この図３に示すように、ΔＮＦ改善回路は、第１スイッチSw1と第１ソースインダクタLs1の間のノードn5、及び、第２スイッチSw2と第２ソースインダクタLs2との間のノードn6を接続するように備えられてもよい。
なお、上記においては、増幅回路内の信号増幅のトランジスタを２段で構成するものとしたが、３段以上の構成であってもよい。例えば、第１増幅回路は、第１トランジスタFET11と、第３トランジスタFET21に加え、同じく高周波的にゲートが接地される第５トランジスタを備えてもよい。第５トランジスタは、そのソースが第３トランジスタFET21のドレインと接続するように直列に、第３トランジスタFET21とポート２との間に備えられる。
図４は、ＬＮＡ１の具体的な実装例である。ＬＮＡ１は、第１増幅回路２と、第２増幅回路３と、Ｓ２３改善回路１０と、ΔＮＦ改善回路２０と、に加え、例えば、ＳＰｎＴスイッチ４と、入力整合回路５と、をさらに備える。
ＳＰｎＴスイッチ４（Single-Pole n-Throw Switch）は、ｎ個のバンドに対応したｎ個の入力信号INの中から増幅すべき信号を選択するバンドセレクトスイッチである。例えば、Band7（2620MHz～2690MHz）とBand41（2496MHz～2690MHz）のどちらかを選択して増幅する場合、Band7はBand41に包含されるため、Band41用に設計された増幅回路の前段にSPDT (Single-Pole Double-Throw)スイッチが設けられる。
以下で説明するＬＮＡ１には、Band41の周波数帯に属する周波数の信号を選択して出力する。第１増幅回路２及び第２増幅回路３以外にも、多数の周波数帯に対応する増幅回路を、ＬＮＡ１は、備えていてもよいし、ＳＰｎＴスイッチ４からＬＮＡ１の外部の増幅回路に対して出力をしてもよい。この場合複数のＬＮＡ等をＳＰｎＴスイッチ４と同一のＳＯＩ基板上に備えてもよい。
ＳＰｎＴスイッチ４から出力された信号は、端子SWoutからいったん外部へと出力され、外部インダクタLextを介して入力信号として、入力ポートLNAinから入力される。外部インダクタLextと並列に、ＬＮＡ１内に、入力整合回路５を備えてもよい。
入力された信号は、上述のように、並列に備えられた第１増幅回路２及び第２増幅回路３において増幅され、単一出力又はスプリット出力のモードにより出力される。出力ポート間のアイソレーション特性又はノイズ特性は、これら２つの増幅回路の間に少なくともいずれか１つが備えられたＳ２３改善回路１０及びΔＮＦ改善回路２０を介して改善される。
なお、図４には示されていないが、各ブロックは、必要に応じて、電源電圧Ｖｄｄ、Ｖｓｓ（又はＧＮＤ）と接続され、必要な電力が供給される。また、回路中の各トランジスタには、必要に応じて（例えば、出力モードに応じて）そのゲートにバイアス電圧が外部から印加される。ＬＮＡ１は、これらの電源電圧、バイアス電圧等の入力を受け付ける入力端子が備えられていてもよい。また、ゲートにバイアス電圧を印加する場合には、高周波雑音を抑制する抵抗と接地キャパシタ等を必要に応じて備えてもよい。
以下、これらの回路について、より具体的な実施形態を示し、説明する。
（第１実施形態）
図５は、本実施形態に係るＬＮＡ１の一例を示す図である。以下の実施形態においては、一例としてBand41の周波数帯（2496MHz－2690MHz）について説明するが、これに限られるものではない。例えば、他の周波数帯に対しては、回路定数を変えた回路素子を用いることにより同様の回路構成により性能を向上させる。
第１増幅回路２及び第２増幅回路３は、基本的には、前述したものと同様である。第１増幅回路２は、さらに、第１単一出力モードにおいてオンする第５スイッチFETsw5aと、第５スイッチFETsw5aにより接続状態が制御されるキャパシタCin1が備えられる。同様に、第２増幅回路３は、第６スイッチFETsw5bと、キャパシタCin2が備えられる。これらのキャパシタは、入力側における整合回路として動作する。すなわち、これらのキャパシタは、単一出力モードは、スプリット出力モードと比較してインピーダンスが変化するため、両出力モードにおけるインピーダンスを整合するために備えられる。
第１出力整合抵抗Rd1、第２出力整合抵抗Rd2は、利得調整を行うべく図に示すように可変抵抗としてもよい。さらに、各出力モードに対応して出力ポートから信号を出力するか否かを決定する第１出力スイッチSW1、第２出力スイッチSW2が備えていてもよい。すなわち、第１単一出力モード及びスプリット出力モードにおいてオンされ、第２出力モードにおいてオフされる第１出力スイッチSW1と、第２単一出力モード及びスプリット出力モードにおいてオンされ、第１出力モードにおいてオフされる第２出力スイッチSW2を備えていてもよい。
ＬＮＡ１は、第１増幅回路２と第２増幅回路３とを接続するＳ２３改善回路１０と、ΔＮＦ改善回路２０と、を備える。
Ｓ２３改善回路１０は、それぞれの増幅回路側において、第３スイッチFETsw3a、FETsw3bを備える。これらのスイッチの間に、アドミタンス素子１２として直列に接続された抵抗Rdxと、キャパシタCdxを備える。抵抗Rdx及びキャパシタCdxは、前述したように、ノードn1とノードn2との間におけるアドミタンスを打ち消す値を有するように調整される。
第３スイッチFETsw3a、FETsw3bは、ゲート同士が接続されていてもよい。これらのスイッチは、スプリット出力モードにおいてオンされ、第１単一出力モード及び第２単一出力モードにおいてオフされるようにゲートに信号が入力される。例えば、第３スイッチFETsw3a、FETsw3bは、ｐ型のＭＯＳＦＥＴを備える。
ΔＮＦ改善回路２０は、ノードn3、n4の間に接続され、それぞれの増幅回路側において、第４スイッチFETsw4a、FETsw4bを備える。これらのスイッチの間に、ΔＮＦ改善キャパシタCsx（ノイズ指数改善素子）が備えられる。ΔＮＦ改善キャパシタCsxは、前述したように、第２トランジスタFET12から第１トランジスタFET11へと伝達するノイズが、周波数帯の中央付近、例えば、Band41の周波数帯の中央付近において位相が１８０°ずれる（反転する）ようにその値が調整される。
第４スイッチFETsw4a、FETsw4b（ノイズ指数改善回路第１／第２切替スイッチ）は、ゲート同士が接続されていてもよい。これらのスイッチは、スプリット出力モードにおいてオンされ、第１単一出力モード及び第２単一出力モードにおいてオフされるようにゲートに信号が入力される。例えば、第４スイッチFETsw4a、FETsw4bは、ｎ型のＭＯＳＦＥＴを備える。
ＬＮＡ１は、さらに、第１増幅回路２のノードn5、及び、第２増幅回路３のノードn6と入力ポートLNAinとの間にそれぞれ接続された、静電気放電保護回路（以下、ＥＳＤ保護回路と記載する）D1、D2を備える。ＥＳＤ保護回路D1、D2は、入力側のＥＳＤから増幅回路の保護を行う回路である。ＥＳＤ保護回路D1、D2は、例えば、ＰＮ接合ダイオードを図に示すように、並列に逆向きに配置して構成される。従来のＥＳＤ保護回路は入力ポートLNAinと接地電位との間に設けられるが、図５のように接続することで、ＥＳＤ保護回路D1の寄生容量が第１増幅回路の入力整合回路の一部となり、ＥＳＤ保護回路D2の寄生容量が第２増幅回路の入力整合回路の一部となるため、入力反射特性が改善する。
図６は、図５の回路において、各モードにおけるスイッチの状態又は印加される電圧の状態を示す表である。出力モードは、単一出力モード及びスプリット出力モードのことを示す。アクティブ出力とは、信号が出力されるポートを示す。第１単一出力モードでは、出力ポートOUT1が、第２単一出力モードでは、出力ポートOUT2が、スプリット出力モードでは、出力ポートOUT1、OUT2がアクティブ出力となる。
VB21、VB22は、それぞれ、第３トランジスタFET21のゲート、第４トランジスタFET22のゲートへ印加されるバイアス電圧である。Cont1、Cont2、Cont3及びCont4は、それぞれ、第１単一出力モードを動作させる信号、第２単一出力モードを動作させる信号、いずれかの単一出力モードを動作させる信号及びスプリット出力モードを動作させる信号である。
第１出力整合抵抗Rd1、第２出力整合抵抗Rd2は、各出力ポートから出力される信号の利得を調整するために、可変抵抗としている。その抵抗値を示すのがRd1、Rd2の列で示される。SW1、SW2は、それぞれ第１出力スイッチSW1及び第２出力スイッチSW2のオン／オフ状態を示す。
図６に示すように各スイッチ等に信号が入力されると、図５におけるＬＮＡ１において、第１単一出力モード、第２単一出力モード、及び、スプリット出力モードのモードが変更される。
例えば、図６に示すように第１単一出力モード、すなわち、出力モードが単一出力でアクティブ出力がOUT1である場合、VB21がオンされることにより、第３トランジスタFET21がオンに、Cont1をHighとすることにより、第１スイッチFETsw1がオンに、Cont3をHighとすることにより、第５スイッチFETsw5aがオンに、そして、SW1がオンになる。
この場合、入力された信号は、キャパシタCxを介して第１トランジスタFET11のゲートにバイアス電圧VB1でバイアスを掛けられて入力され、かつ、第１トランジスタFET11は、第１スイッチFETsw1がオンすることにより第１ソースインダクタLs1を介して接地される。キャパシタCx及び第１ソースインダクタは、入力整合回路として機能する。また、キャパシタCxには、信号の直流成分を除去する機能もある。そして、第５スイッチFETsw5aがオンになることにより、ゲート－ソース間にキャパシタが接続される。第１トランジスタFET11のドレインは、第３トランジスタFET21のソースと接続され、第１出力整合回路を介して第１出力ポートOUT1から出力される。
一方で、バイアス電圧VB22がオフされることにより、第２増幅回路の第４トランジスタFET22は、オフとなる。同様に、Cont2をLowとすることにより、第２スイッチFETsw2がオフとなる。Cont3をHighとすることにより、Ｓ２３改善回路１０は、第３スイッチFETsw3a、FETsw3bがオフとなり、動作しない。同様に、Cont4をLowとすることにより、ΔＮＦ改善回路２０も、動作しない。このように、出力ポートOUT1から増幅された信号が出力されることとなる。
この場合、第１出力整合抵抗Rd1を小さくすることにより、単一出力モードの利得が抑えられ、スプリット出力モードとの利得差が抑えられる。第２増幅回路３のみから出力する第２単一出力モードについても、同様の動作を行う。
スプリット出力モードである場合、VB21、VB22をともにオン、Cont1、Cont2をともにHighとし、SW1、SW2をともにオンとすることから、第３トランジスタFET21、第４トランジスタFET22、第１スイッチFETsw1、第２スイッチFETsw2が全てオンとなる。このため、第１増幅回路２、第２増幅回路３ともに出力ポートと接続され、各出力ポートから信号が出力される。
さらに、Cont3をLowとすることから、キャパシタCin1、Cin2が動作しない状態となり、かつ、第３スイッチFETsw3a、FETsw3bがともにオンとなりＳ２３改善回路１０がノードn1、n2間において、第１増幅回路２と第２増幅回路３とを接続する。また、Cont4をHighとすることから、第４スイッチFETsw4a、FETSw4bがともにオンとなり、ΔＮＦ改善回路２０がノードn3、n4間において第１増幅回路２と第２増幅回路３とを接続する。
このように、図６のように制御信号を入力することにより、各単一出力モード及びスプリット出力モードの３つの出力モードを切り替えることが可能となる。さらに、スプリット出力モードにおいては、Ｓ２３改善回路１０と、ΔＮＦ改善回路２０の双方の回路がアクティブな状態となる。
以下、本実施形態の単一出力モード時及びスプリット出力モード時における入出力特性を示すパラメータ等についてシミュレーション結果を記載する。例えば、電源電圧を１．８Ｖとし、対象とする周波数帯域をBand41とした。以下の図面において、Ｓパラメータのグラフについては、ｍ１は、周波数２４９６ＭＨｚにおける観測、ｍ２は、周波数２５９３ＭＨｚにおける観測、ｍ３は、周波数２６９０ＭＨｚにおける観測を示す。また、ＮＦのグラフについては、ｍ４は、周波数２４９６ＭＨｚにおける観測、ｍ５は、周波数２５９３ＭＨｚにおける観測、ｍ６は、周波数２６９０ＭＨｚにおける観測を示す。
図７は、本実施形態に係るＬＮＡ１による単一出力モード時の入出力特性であるＳパラメータ（Scattering Parameter）を示す図である。記述の簡単のために、入力ポートをポート１、出力ポートをポート２又はポート３として各Ｓパラメータを、Ｓ２１等と表す。実線は、Ｓ２１を、破線は、Ｓ１１を、点線は、Ｓ２２を示す。
入力信号に対する出力信号の増幅の度合いはＳ２１で表すことができる。Ｓ２１は、着目している周波数帯域（Band41）において大きいほど利得が高いことを示す。入力信号に対し、入力側のポートに対する反射の度合い（反射特性）は、Ｓ１１で表され、高周波回路においては、入出力ポートにおいて原則的にインピーダンス整合が求められるので、低いこと（例えば、－１０ｄＢ以下であること）が望まれる。
図に示すように、Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１及びＳ２２のカーブは、着目している周波数帯域において低く抑えられていることが分かる。
図の上部に示している数値は、各観測点における各パラメータの数値を表す。単一出力モードにおける利得は、１８ｄＢである。また、Ｓ１１は、一般的に帯域内において要求される値（－８ｄＢ以下）を満たしている。Ｓ２２も、一般的に帯域内において要求される値（－１２ｄＢ以下）を満たしている。
図８は、本実施形態に係るＬＮＡ１による単一出力モード時のノイズ指数（ＮＦ：Noise Figure）を示す図である。観測した周波数帯において、ＮＦは、０．８６ｄＢを超えない程度のよい特性を示している。
図９は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のＳパラメータを示す図である。一点鎖線は、Ｓ２３を示す。入力信号に対する出力信号の増幅の度合いは、上述したように、Ｓ２１で表される。上述した単一出力モードと同様に、入力ポートに対する反射は、Ｓ１１、出力ポートに対する反射はＳ２２とする。さらに、スプリット出力モード固有の問題として、出力ポート間の信号の伝播が問題となる。このポート３からポート２への伝達特性を示すＳパラメータをＳ２３として表す。なお、Ｓ３１、Ｓ３２、Ｓ３３に関しては示していないが、第１増幅回路２と第２増幅回路３の回路定数を同じとしているため、基本的にはＳ２１、Ｓ２３、Ｓ２２と同様の結果を得ることができる。
図に示すように、Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１、Ｓ２２及びＳ２３のカーブは、着目している周波数帯域において低く抑えられていることが分かる。スプリット出力モードの利得は、１７ｄＢである。また、Ｓ２３は、－３５．１ｄＢ以下であり、一般的に要求される値（－２５ｄＢ以下）を満たしている。
単一出力モードにおけるＳ２３は、明示していないが、SW1、SW2のうち、オフ状態のアイソレーションにより、ポート２、ポート３間のアイソレーションが確保される。
図１０は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のノイズ指数を示す図である。観測した周波数帯において、１．０３ｄＢを超えない程度のよい特性を示している。また、スプリット出力モードにおける帯域中心のノイズ指数が、単一出力モードに対して、０．１１ｄＢしか劣化していないことに留意されたい。
図１１は、上記説明したパラメータ等をまとめたものである。Idd_lnaは、ＬＮＡ１に入力されるバイアス電流のことを示す。バイアス電流Idd_lnaは、高周波信号が入力されていない場合に、ＶＤＤ端子からＬＮＡ１へと流れ込む電流である。一般に、バイアス電流を適切な範囲で大きい値に設定すると、高い利得を得ることができる。本実施形態においては、一例として、単一出力モードでは、６．３ｍＡ、スプリット出力モードでは、１２．６ｍＡとしている。
fcenterは、帯域の中央の周波数、すなわち、図中におけるｍ２、ｍ５における結果を示す。帯域内と示された箇所は、帯域内で最も悪い結果を記載したものである。
Ｓ２３改善回路１０と、ΔＮＦ改善回路２０の効果について、比較例を示して記載する。下記の例においては、それぞれスプリット出力モードにおける結果を示している。
図１２は、Ｓ２３改善回路１０が無い場合のＬＮＡと、本実施形態に係るＬＮＡ１について、ポート２とポート３との間の伝達特性を示すグラフである。ターゲットである周波数帯において、本実施形態に係るＬＮＡ１は、十分に小さいＳ２３の値を有していることがわかる。上述したように、これらは、一般的に要求される値より十分小さい値を取っている。
一方で、Ｓ２３改善回路１０が無い場合のＬＮＡは、比較例Ａとして破線で示されている。グラフから分かるように、本実施形態に比べて大きい値を取っていることが分かる。さらには、一般的に要求される値－２５ｄＢを大きく上回る結果となっている。このことから、Ｓ２３改善回路１０は、出力間アイソレーションを改善する効果を奏していることが分かる。
図１３は、ΔＮＦ改善回路２０が無い場合のＬＮＡと、本実施形態に係るＬＮＡ１について、ＮＦを示すグラフである。ターゲットである周波数帯において、本実施形態に係るＬＮＡ１は、十分に小さいＮＦの値を有していることが分かる。上述したように、よいノイズ特性を有している。
一方で、ΔＮＦ改善回路２０が無い場合のＬＮＡは、比較例Ｂとして破線で示されている。グラフから分かるように、本実施形態に比べて大きい値を取っていることが分かる。このことから、ΔＮＦ改善回路２０は、ノイズ指数を改善する効果を奏していることが分かる。
以上のように、本実施形態によれば、単一出力モードとスプリット出力モードを有するＬＮＡについて、出力間アイソレーションを改善するＳ２３改善回路１０と、ノイズ特性を改善するΔＮＦ改善回路２０と、を備えることにより、出力間アイソレーションを高めるとともに、ノイズを低減させることが可能である。また、バンドセレクトスイッチとして機能するＳＰｎＴスイッチ４と同じＳＯＩ上に各増幅回路等を配置できるため、小型化及び低消費電力化も望むことができる。さらに、ＥＳＤ保護回路を有することにより、静電気放電についても耐性を有する。
（第２実施形態）
図１４は、本実施形態に係るＬＮＡ１の一例を示す図である。第１増幅回路２及び第２増幅回路３は、基本的に前述の第１実施形態と同様である。Ｓ２３改善回路１０及びΔＮＦ改善回路２０についても、前述の第１実施形態と同様であるが、ΔＮＦ改善回路２０は、ノードn5、n6間において第１増幅回路２と第２増幅回路３とを接続する。
また、ＬＮＡ１内において直列に接続された入力整合キャパシタC1と第７スイッチFETsw6を備える入力整合回路５が外部インダクタLextと並行に接続される。この入力整合回路５は、前述した図５における第５スイッチFETsw5aとキャパシタCin1及び第６スイッチFETsw5bとキャパシタCin2の代わりに備えられる。単一出力モードにおいてキャパシタC1がオンし、スプリット出力モードにおいてキャパシタC1がオフするようにスイッチされる。
図１４の回路において、各モードのスイッチ状態又は印加される電圧の状態は、第１実施形態と同様に図６に示す通りである。Cont3がHigh、すなわち、単一出力モードの場合には、第７スイッチFETsw6がオンとなり、キャパシタC1が外部インダクタLextと並列に接続され、入力信号の整合を行う。図６に示すように各スイッチ等に信号が入力されると、図１４におけるＬＮＡ１において、第１単一出力モード、第２単一出力モード、及び、スプリット出力モードのモードが変更される。
以下、本実施形態の単一出力モード時及びスプリット出力モード時における入出力特性を示すパラメータ等についてシミュレーション結果を記載する。例えば、電源電圧を１．８Ｖとし、対象とする周波数帯域をBand41とした。
図１５は、本実施形態に係るＬＮＡ１による単一出力モード時の入出力特性であるＳパラメータを示す図である。
図に示すように、Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１及びＳ２２のカーブは、着目している周波数帯域において低く抑えられていることが分かる。
単一出力モードにおける利得は、１８ｄＢ程度である。また、Ｓ１１は、一般的に帯域内において要求される値（－８ｄＢ以下）を満たしている。Ｓ２２も、一般的に帯域内において要求される値（－１２ｄＢ以下）を満たしている。
図１６は、本実施形態に係るＬＮＡ１による単一出力モード時のノイズ指数を示す図である。観測した周波数帯において、ＮＦは、０．７７ｄＢを超えない程度のよい特性を示している。
図１７は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のＳパラメータを示す図である。Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１、Ｓ２２及びＳ２３のカーブは、着目している周波数帯域において低く抑えられていることが分かる。スプリット出力モードの利得は、１７ｄＢ程度である。また、Ｓ２３は、－３２．４ｄＢ以下であり、一般的に要求される値（－２５ｄＢ以下）を満たしている。
単一出力モードにおけるＳ２３は、明示していないが、SW1、SW2のうち、オフ状態のアイソレーションにより、ポート２、ポート３間のアイソレーションが確保される。
図１８は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のノイズ指数を示す図である。観測した周波数帯において、０．８５ｄＢを超えない程度のよい特性を示している。また、スプリット出力モードにおける帯域中心のノイズの指数が、単一出力モードに対して、０．０７６ｄＢしか劣化していないことに留意されたい。
図１９は、上記説明したパラメータ等をまとめたものである。本実施形態においては、バイアス電流を、一例として、単一出力モードでは、６．３ｍＡ、スプリット出力モードでは、１２．６ｍＡとしている。
以上のように、本実施形態によっても、単一出力モードとスプリット出力モードを有するＬＮＡについて、出力間アイソレーションを改善するＳ２３改善回路１０と、ノイズ特性を改善するΔＮＦ改善回路２０と、を備えることにより、出力間アイソレーションを高めるとともに、ノイズを低減させることが可能である。同様に、バンドセレクトスイッチとして機能するＳＰｎＴスイッチ４と同じＳＯＩ上に各増幅回路等を配置できるため、小型化及び低消費電力化も望むことができる。
図２０は、本実施形態において、ΔＮＦ改善回路２０の接続箇所をノードn3、n4との間にしたものである。すなわち、図２の位置にΔＮＦ改善回路２０を移動したものである。このように接続位置をかえることによっても、同様の効果を得ることが可能である。
（第３実施形態）
図２１は、本実施形態に係るＬＮＡ１の一例を示す図である。第１増幅回路２及び第２増幅回路３は、基本的に第１実施形態と同様であるが、ゲート接地するトランジスタを１段増やしたものである。また、これらのゲート接地のトランジスタを増やす代わりに、Ｓ２３改善回路１０を削除したものである。
第１増幅回路２は、高周波的にゲート接地する第３トランジスタFET21のドレインと第１出力整合回路との間に、さらに、第５トランジスタFET31を備える。第５トランジスタFET31は、ゲートが高周波的に接地され、ソースが第３トランジスタFET21のドレインと接続され、ドレインが第１出力整合回路を介して出力ポートOUT1と接続される。
同様に、第２増幅回路３は、高周波的にゲート接地する第６トランジスタFET32を備え、第６トランジスタFET32は、そのソースが第４トランジスタFET22のドレインと接続され、ドレインが第２出力整合回路を介して出力ポートOUT2と接続される。
これらの第５トランジスタFET31及び第６トランジスタFET32には、第３トランジスタFET21及び第４トランジスタFET22とそれぞれ同期して同じオン・オフ状態となるようなバイアス電圧が印加される。
なお、各出力整合回路に別々の電源電圧VDD1、VDD2が入力されているが、これには限られない。例えば、前述のＬＮＡ１と同様に、VDD1、VDD2は、共通のVDDであってもよい。
図２２は、各モードのスイッチの状態又は印加させる電圧の状態を示す表である。基本的には、前述の第１実施形態及び第２実施形態と同様であるが、第５トランジスタFET31及び第６トランジスタFET32のゲートに印加する電圧が追記されている。この表に示すように、第３トランジスタFET21のゲートに印加されるバイアス電圧VB21と第５トランジスタFET31のゲートに印加されるバイアス電圧VB31は、各モードにおいて同様の制御がされる。
すなわち、第１単一出力モード及びスプリット出力モードにおいては、これらのバイアス電圧VB21、VB31は、オンとなり、第２単一出力モードにおいては、オフとなる。このように制御されることにより、第１増幅回路２からの出力を制御する。第６トランジスタFET32のゲートに印加されるバイアス電圧VB32も同様であり、第２増幅回路３からの出力がある第２単一出力モード及びスプリット出力モードにおいては、オンとなり、第１単一出力モードにおいては、オフとなる。なお、VB31とVB32のオン時の電圧はVB21とVB22のオン時の電圧よりも高いことが望ましい。
以下、本実施形態の単一出力モード時及びスプリット出力モード時における入出力特性を示すパラメータ等についてシミュレーション結果を記載する。例えば、電源電圧を１．８Ｖとし、対象とする周波数帯域をBand41とした。
図２３は、本実施形態に係るＬＮＡ１による単一出力モード時の入出力特性であるＳパラメータを示す図である。
図に示すように、Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１及びＳ２２のカーブは、着目している周波数帯域において低く抑えられていることが分かる。
単一出力モードにおける利得は、１８ｄＢ程度である。また、Ｓ１１は、一般的に帯域内において要求される値（－８ｄＢ以下）を満たしている。Ｓ２２も、一般的に帯域内において要求される値（－１２ｄＢ以下）を満たしている。
図２４は、本実施形態に係るＬＮＡ１による単一出力モード時のＮＦを示す図である。観測した周波数帯において、ＮＦは、０．８９ｄＢを超えない程度のよい特性を示している。
図２５は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のＳパラメータを示す図である。Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１、Ｓ２２及びＳ２３のカーブは、着目している周波数帯域において低く抑えられていることが分かる。スプリット出力モードの利得は、１７ｄＢ程度である。また、Ｓ２３は、－３０．２ｄＢ以下であり、一般的に要求される値（－２５ｄＢ以下）を満たしている。
単一出力モードにおけるＳ２３は、明示していないが、SW1、SW2のうち、オフ状態のアイソレーションにより、ポート２、ポート３間のアイソレーションが確保される。
図２６は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のノイズ指数を示す図である。観測した周波数帯において、０．９４ｄＢを超えない程度のよい特性を示している。また、スプリット出力モードにおける帯域中心のノイズ指数が、単一出力モードに対して、０．０４ｄＢしか劣化していないことに留意されたい。
図２７は、上記説明したパラメータ等をまとめたものである。本実施形態においては、バイアス電流を、一例として、単一出力モードでは、５．９４ｍＡ、スプリット出力モードでは、１１．８７ｍＡとしている。
以上のように、本実施形態によっても、単一出力モードとスプリット出力モードを有するＬＮＡについて、出力間アイソレーションを改善するＳ２３改善回路１０と、ノイズ特性を改善するΔＮＦ改善回路２０と、を備えることにより、出力間アイソレーションを高めるとともに、ノイズを低減させることが可能である。同様に、バンドセレクトスイッチとして機能するＳＰｎＴスイッチ４と同じＳＯＩ上に各増幅回路等を配置できるため、小型化及び低消費電力化も望むことができる。さらに、カスコード接続をするトランジスタを３段に増やすことにより、ΔＮＦ特性を前述の実施形態よりも優れたものとすることができる。
図２８は、本実施形態の別例を示す図である。上述の例では、ΔＮＦ改善回路２０は、ノードn5、n6において第１増幅回路２と第２増幅回路３とを接続するものであったが、この例においては、ノードn3、n4において第１増幅回路２と第２増幅回路３とを接続するものである。このように接続位置を変えることによっても、同様の効果を得ることが可能である。
（第４実施形態）
図２９は、本実施形態に係るＬＮＡ１の一例を示す図である。本実施形態においては、Ｓ２３改善回路１０について説明する。第１増幅回路２及び第２増幅回路３は、基本的に前述の第１実施形態と同様である。なお、第３スイッチSw3及び第４スイッチSw4は、１つしか描かれていないが、前述の実施形態と同様に、それぞれ、Ｓ２３改善回路１０及びΔＮＦ改善回路において、回路素子を挟むように備えられもよい。ΔＮＦ改善回路２０内のキャパシタCin1、Cin2は、例えば、可変キャパシタであり、単一出力モードとスプリット出力モードにおけるインピーダンスの整合を取るために備えられる。
ここで、図２９には、入力ポートLNAinの前段に入力整合回路MCinが設けられており、図２９における入力ポートINはMCinの入力であることに留意願いたい。なお、MCinの構成要素は例えば図５におけるLextである。
図３０は、各モードのスイッチの状態又は印加させる電圧の状態を示す表である。基本的には、前述した各実施形態と同様である。
アドミタンス素子１２は、スプリット出力状態において、入力ポートINを接地電位に短絡し、出力整合回路を取り除き、ノードn1を第１ポート、ノードn2を第２ポートとした時のＹパラメータ（アドミタンス行列）のＹ２１に基づいて決定される。
図３１は、アドミタンス素子１２のアドミタンスの調整を行う回路を示す。入力ノードINは、接地電位に短絡されている。ノードn1に第１ポートPort1が接続され、ノードn2に第２ポートPort2が接続されている。そして、ノードn1、n2には、スプリット出力モードで印加されるバイアス電位と同じ電位が印加される。
この状態でＹパラメータを評価するために、Port1、Port2にバイアスティーを設け、所定の電位を印加した上で、Ｓパラメータを測定し、Ｙパラメータに変換する。本実施形態においては、帯域の中心の周波数において、アドミタンス素子１２のアドミタンスが上記で得られたＹパラメータのＹ１２成分に概略等しくなるように設定される。このアドミタンス値により、出力間のアイソレーションが改善する。なお、アドミタンス値の決定は、実際に評価、計測してもよいし、シミュレーションにより行ってもよい。
以下、本実施形態の単一出力モード時及びスプリット出力モード時における入出力特性を示すパラメータ等についてシミュレーション結果を記載する。例えば、電源電圧を１．８Ｖとし、対象とする周波数帯域をBand41とした。
図３２は、本実施形態に係るＬＮＡ１による単一出力モード時の入出力特性であるＳパラメータを示す図である。
図に示すように、Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１及びＳ２２のカーブは、着目している周波数帯域において低く抑えられていることが分かる。
単一出力モードにおける利得は、１８ｄＢ程度である。また、Ｓ１１は、一般的に帯域内において要求される値（－８ｄＢ以下）を満たしている。Ｓ２２も、一般的に帯域内において要求される値（－１２ｄＢ以下）を満たしている。
図３３は、本実施形態に係るＬＮＡ１による単一出力モード時のノイズ指数を示す図である。観測した周波数帯において、ＮＦは、０．８６ｄＢを超えない程度のよい特性を示している。
図３４は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のＳパラメータを示す図である。Ｓ２１のカーブは、着目している周波数帯域において高い値であることが分かる。一方で、Ｓ１１、Ｓ２２及びＳ２３のカーブは、着目している周波数帯域において低く抑えられていることが分かる。スプリット出力モードの利得は、１７ｄＢ程度である。また、Ｓ２３は、－３４．８ｄＢ以下であり、一般的に要求される値（－２５ｄＢ以下）を満たしている。
図３５は、本実施形態に係るＬＮＡ１によるスプリット出力モード時のノイズ指数を示す図である。観測した周波数帯において、１．０３ｄＢを超えない程度のよい特性を示している。また、スプリット出力モードにおける帯域中心のノイズ指数が、単一出力モードに対して、０．１７ｄＢしか劣化していないことに留意されたい。
図３６は、上記説明したパラメータ等をまとめたものである。本実施形態においては、バイアス電流を、一例として、単一出力モードでは、６．３ｍＡ、スプリット出力モードでは、１２．６ｍＡとしている。
図３７は、アドミタンス素子１２を除いた（第３スイッチSw3もまた除いてもよい）比較例ＣとのＳ２３の比較を示す図である。着目しているBand41の帯域の最悪値で比較すると、本実施形態に係るＬＮＡ１のＳ２３は、比較例Ｃに対して、２２．８ｄＢほど良好である。
以上のように、本実施形態によっても、単一出力モードとスプリット出力モードを有するＬＮＡについて、出力間アイソレーションを改善するＳ２３改善回路１０と、ノイズ特性を改善するΔＮＦ改善回路２０と、を備えることにより、出力間アイソレーションを高めるとともに、ノイズを低減させることが可能である。同様に、バンドセレクトスイッチとして機能するＳＰｎＴスイッチ４と同じＳＯＩ上に各増幅回路等を配置できるため、小型化及び低消費電力化も望むことができる。さらに、アドミタンス素子１２のアドミタンスを、図３１に示された回路に対するＳパラメータから算出することにより、出力ポート間の伝達特性を示すＳ２３の値を小さくすることが可能となる。
（第５実施形態）
図３８は、本実施形態に係るＬＮＡ１の一例を示す図である。第１増幅回路２及び第２増幅回路３は、基本的に前述の各実施形態と同様である。ΔＮＦ改善回路２０に備えられる第４スイッチFETsw4a、FETsw4bについて制限を加えることによりさらに精度を向上しようとするものである。
本実施形態においては、第４スイッチFETsw4aは、ゲート酸化膜厚、ゲート長、及び、しきい値電圧が、第１トランジスタFET11と等しい。同様に、第４スイッチFETsw4bは、ゲート酸化膜厚、ゲート長、及び、しきい値電圧が、第２トランジスタFET12と等しい。基本的には、第１トランジスタFET11と第２トランジスタFET12は、同じものを用いているので、第１トランジスタFET11と、第２トランジスタFET12と、第４スイッチFETsw4a、FETsw4bに備えられるトランジスタが全て同じものであってもよい。
前述した各実施形態と同様に、第４スイッチFETsw4a、FETsw4bは、キャパシタCsxの有効、無効を切り替えるスイッチであり、ΔＮＦ改善回路２０の接続状態を、出力モードに応じて切り替えるスイッチである。
図３８の回路において、各モードのスイッチ状態又は印加される電圧の状態は、第１実施形態と同様に図６に示す通りである。Cont3がHigh、すなわち、単一出力モードの場合には、第７スイッチFETsw6がオンとなり、キャパシタC1が外部インダクタLextと並列に接続され、入力信号の整合を行う。図６に示すように各スイッチ等に信号が入力されると、図３８におけるＬＮＡ１において、第１単一出力モード、第２単一出力モード、及び、スプリット出力モードのモードが変更される。
本実施形態についてのシミュレーション結果は、前述した第１実施形態について説明したものと同じである。詳細については、前述した第１実施形態の説明及び図７から図１１に示すものを参照されたい。
以上のように、本実施形態によっても、単一出力モードとスプリット出力モードを有するＬＮＡについて、出力間アイソレーションを改善するＳ２３改善回路１０と、ノイズ特性を改善するΔＮＦ改善回路２０と、を備えることにより、出力間アイソレーションを高めるとともに、ノイズを低減させることが可能である。同様に、バンドセレクトスイッチとして機能するＳＰｎＴスイッチ４と同じＳＯＩ上に各増幅回路等を配置できるため、小型化及び低消費電力化も望むことができる。
第４スイッチFETsw4a、FETsw4bは、酸化膜厚Tox、ゲート長Lgが第１トランジスタFET11及び第２トランジスタFET12と同一で、例えば、可能である最小値として形成することが可能となる。さらに、しきい値電圧Vthも第１トランジスタFET11等と同じ低い値、例えば、０．３５Ｖと設計されているため、ここで生じるノイズを他の回路定数を有するトランジスタとする場合と比較して小さくすることができる。なお、第４スイッチFETsw4a、FETsw4bの酸化膜厚Tox、ゲート長Lg及びしきい値電圧Vthを第１トランジスタFET11と第２トランジスタFET12と同一にしたことで、オフ時のリーク電流を懸念されるかもしれないが、第１スイッチFETsw1と第２スイッチFETsw2にオフリークの小さいトランジスタを用いれば問題は生じない。
本明細書に記載されている各実施形態において、同じ回路定数を有するとは、厳密に同一でなくともよく、例えば、同じ回路定数の素子であっても個体差等が生じてもよい範囲で同じであればよい。また、これは、請求項についても同様であり、同じ、とは厳密に同一であることを示すわけではなく、個体差等の微少な誤差があっても構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、前述の全ての実施形態において、ｎ型のＭＯＳＦＥＴは、状況に応じ、ｐ型のＭＯＳＦＥＴとしてもよく、ｐ型のＭＯＳＦＥＴは、状況に応じ、ｎ型のＭＯＳＦＥＴとしてもよい。さらに、ＭＯＳＦＥＴは、同様の機能を有する他のトランジスタ、例えば、バイポーラトランジスタ等、電圧、電流又はその他の外部からのスイッチング信号により、スイッチング素子として機能するものを用いてもよい。例えば、バイポーラトランジスタを用いる場合には、本明細書中の説明又は請求項中における、ゲート、ソース、ドレインは、それぞれ、ベース、コレクタ（エミッタ）、エミッタ（コレクタ）と適切な組み合わせに読み替えてもよい。いずれに読み替える場合においても、ゲートに印加する電圧、又は、ベースに加える電流の大きさ等、スイッチングに用いる物理量は、各素子の特性により、適切に上述した機能を有するものと同等の動作を行うように、適宜読み替えることができるものである。
（付記）
前述の各実施形態は、以下のようにまとめられる。
［第１項］
ソースが第１ソースインダクタを介して接地され、入力信号がゲートに印加される第１トランジスタと、前記第１トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第３トランジスタと、をカスコード接続した、第１増幅回路と、
ソースが第２ソースインダクタを介して接地され、前記入力信号がゲートに印加される第２トランジスタと、前記第２トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第４トランジスタと、をカスコード接続した、前記第１増幅回路と同じ回路定数を有する、第２増幅回路と、
前記第１トランジスタのソース及び前記第２トランジスタのソースを、キャパシタを介して接続する、ノイズ指数改善回路と、
を備え、
前記第１増幅回路及び前記第２増幅回路のうち一方から前記増幅した信号を出力する、単一出力モードと、前記第１増幅回路及び前記第２増幅回路の双方から前記増幅した信号を出力する、スプリット出力モードと、を備える、高周波増幅回路。
［第２項］
前記第１ソースインダクタと、前記第１トランジスタとの間に接続され、前記第１増幅回路から前記増幅した信号を出力する場合にオンされ、前記第１増幅回路から前記増幅した信号を出力しない場合にオフされる、第１スイッチと、
前記第２ソースインダクタと、前記第２トランジスタとの間に接続され、前記第２増幅回路から前記増幅した信号を出力する場合にオンされ、前記第２増幅回路から前記増幅した信号を出力しない場合にオフされる、第２スイッチと、
をさらに備え、
前記ノイズ指数改善回路は、前記第１トランジスタと前記第１スイッチとの間と、前記第２トランジスタと前記第２スイッチとの間と、において接続される、第１項に記載の高周波増幅回路。
［第３項］
前記第１ソースインダクタと、前記第１トランジスタとの間に接続され、前記第１増幅回路から前記増幅した信号を出力する場合にオンされ、前記第１増幅回路から前記増幅した信号を出力しない場合にオフされる、第１スイッチと、
前記第２ソースインダクタと、前記第２トランジスタとの間に接続され、前記第２増幅回路から前記増幅した信号を出力する場合にオンされ、前記第２増幅回路から前記増幅した信号を出力しない場合にオフされる、第２スイッチと、
をさらに備え、
前記ノイズ指数改善回路は、前記第１スイッチと前記第１ソースインダクタとの間と、前記第２スイッチと前記第２ソースインダクタとの間と、において接続される、第１項に記載の高周波増幅回路。
［第４項］
前記ノイズ指数改善回路のキャパシタは、前記第２トランジスタのソースに誘起される雑音電圧が前記第１トランジスタのゲートに伝達するノイズ伝達パスを形成し、かつ、前記ノイズ伝達パスを経由するノイズの位相が、前記ノイズ伝達パスを経由しないで前記第１トランジスタのゲートに伝達するノイズの位相に対して１８０°ずれるように容量値が設定される、
第１項から第３項のいずれかに記載の高周波増幅回路。
［第５項］
前記ノイズ指数改善回路は、前記スプリット出力モードの場合には有効にされ、前記単一出力モードの場合には無効にされる、第１項から第４項のいずれかに記載の高周波増幅回路。
［第６項］
前記ノイズ指数改善回路は、ノイズ指数改善素子と、ノイズ指数改善回路第１切替スイッチと、ノイズ指数改善回路第２切替スイッチと、を備え、
前記ノイズ指数改善回路第１切替スイッチは、前記第１増幅回路と、前記ノイズ指数改善素子と、の間に備えられ、前記第１単一出力モード及び前記第２単一出力モードにおいては、オフされ、前記スプリット出力モードにおいては、オンされるトランジスタであって、前記第１トランジスタのゲート酸化膜厚、ゲート長、及び、しきい値電圧がそれぞれ等しいトランジスタを備え、
前記ノイズ指数改善回路第２切替スイッチは、前記第２増幅回路と、前記ノイズ指数改善素子と、の間に備えられ、前記第１単一出力モード及び前記第２単一出力モードにおいては、オフされ、前記スプリット出力モードにおいては、オンされるトランジスタであって、前記第２トランジスタのゲート酸化膜厚、ゲート長、及び、しきい値電圧がそれぞれ等しいトランジスタを備え、
前記ノイズ指数改善素子は、前記スプリット出力モードにおけるノイズ指数を、当該ノイズ指数改善素子が無い場合と比較して前記第１単一出力モード又は前記第２単一出力モードにおけるノイズ指数との差が小さくなるように備えられる、
第５項に記載の高周波増幅回路。
［第７項］
前記第３トランジスタのドレイン及び前記第４トランジスタのドレインを、キャパシタと抵抗とを直列に接続した回路を介して接続する、アイソレーション改善回路、
をさらに備える、第１項から第６項のいずれかに記載の高周波増幅回路。
［第８項］
前記第３トランジスタのドレインに接続された回路要素を取り除き、
前記第４トランジスタのドレインに接続された回路要素を取り除き、
前記第３トランジスタのドレインを第１ポートとし、
前記第４トランジスタのドレインを第２ポートとし、
前記第１および第２トランジスタの入力側に設けられた入力整合回路の入力を接地した回路のアドミタンス行列のＹ２１成分の値、
に基づいて、前記アイソレーション改善回路のアドミタンスの値が決定される、第７項に記載の高周波増幅回路。
［第９項］
前記アイソレーション改善回路は、前記スプリット出力モードの場合には有効にされ、前記単一出力モードの場合には無効にされる、第７項又は第８項に記載の高周波増幅回路。
［第１０項］
前記第１トランジスタのソース及び前記第１ソースインダクタとの間と、前記第１トランジスタのゲートと入力端子との間に接続された容量の入力側のノードとの間に備えられる、第１静電気放電保護回路と、
前記第２トランジスタのソース及び前記第２ソースインダクタとの間と、前記容量の入力側のノードとの間に備えられる、第２静電気放電保護回路と、
をさらに備える、第１項から第９項のいずれかに記載の高周波増幅回路。
［第１１項］
前記第３トランジスタのドレインと電源電圧との間に、並列に備えられた、第１出力整合抵抗及び第１出力整合インダクタと、前記第３トランジスタのドレインと、前記第１出力整合抵抗及び前記第１出力整合インダクタと、の双方に直列に接続される第１出力整合キャパシタであって、当該第１出力整合キャパシタを介して前記第３トランジスタのドレインから前記増幅された信号が出力される、第１出力整合キャパシタと、を備える、第１出力整合回路と、
前記第４トランジスタのドレインと電源電圧との間に、並列に備えられた、第２出力整合抵抗及び第２出力整合インダクタと、前記第４トランジスタのドレインと、前記第２出力整合抵抗及び前記第２出力整合インダクタと、の双方に直列に接続される第２出力整合キャパシタであって、当該第２出力整合キャパシタを介して前記第４トランジスタのドレインから前記増幅された信号が出力される、第２出力整合キャパシタと、を備える、第２出力整合回路と、
をさらに備える、第１項から第１０項のいずれかに記載の高周波増幅回路。
［第１２項］
ソースが前記第３トランジスタのドレインと接続され、ゲート接地される、第５トランジスタと、
ソースが前記第４トランジスタのドレインと接続され、ゲート接地される、第６トランジスタと、
をさらに備え、
前記第１増幅回路は、前記第５トランジスタのドレインから前記増幅された信号を出力し、
前記第２増幅回路は、前記第６トランジスタのドレインから前記増幅された信号を出力する、
第１項から第１０項のいずれかに記載の高周波増幅回路。
［第１３項］
前記第５トランジスタのドレインと電源電圧との間に、並列に備えられた、第１出力整合抵抗及び第１出力整合インダクタと、前記第５トランジスタのドレインと、前記第１出力整合抵抗及び前記第１出力整合インダクタと、の双方に直列に接続される第１出力整合キャパシタであって、当該第１出力整合キャパシタを介して前記第５トランジスタのドレインから前記増幅された信号が出力される、第１出力整合キャパシタと、を備える、第１出力整合回路と、
前記第６トランジスタのドレインと電源電圧との間に、並列に備えられた、第２出力整合抵抗及び第２出力整合インダクタと、前記第６トランジスタのドレインと、前記第２出力整合抵抗及び前記第２出力整合インダクタと、の双方に直列に接続される第２出力整合キャパシタであって、当該第２出力整合キャパシタを介して前記第６トランジスタのドレインから前記増幅された信号が出力される、第２出力整合キャパシタと、を備える、第２出力整合回路と、
をさらに備える、第１２項に記載の高周波増幅回路。
［第１４項］
ソースが第１ソースインダクタを介して接地され、入力信号がゲートに印加される第１トランジスタと、前記第１トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第３トランジスタと、をカスコード接続した、第１増幅回路と、
ソースが第２ソースインダクタを介して接地され、前記入力信号がゲートに印加される第２トランジスタと、前記第２トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第４トランジスタと、をカスコード接続した、前記第１増幅回路と同じ回路定数を有する、第２増幅回路と、
前記第３トランジスタのドレイン及び前記第４トランジスタのドレインを、キャパシタと抵抗とを直列に接続した回路を介して接続する、アイソレーション改善回路、
を備え、
前記第１増幅回路及び前記第２増幅回路のうち一方から前記増幅した信号を出力する、単一出力モードと、前記第１増幅回路及び前記第２増幅回路の双方から前記増幅した信号を出力する、スプリット出力モードと、を備える、高周波増幅回路。
［第１５項］
複数の周波数の信号を選択し、前記入力信号を出力する、ＳＰｎＴ（Single-Pole / n-Throw）スイッチと、
モード間における前記入力信号の整合を取る、入力整合回路と、
をさらに備える第１項から第１４項のいずれかに記載の高周波増幅回路。
１：ＬＮＡ
２：第１増幅回路
３：第２増幅回路
４：ＳＰｎＴスイッチ
５：入力整合回路
１０：Ｓ２３改善回路
２０：ΔＮＦ改善回路

Claims (6)

  1. ソースが第１ソースインダクタを介して接地され、入力信号がゲートに印加される第１トランジスタと、前記第１トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第３トランジスタと、をカスコード接続した、第１増幅回路と、
    ソースが第２ソースインダクタを介して接地され、前記入力信号がゲートに印加される第２トランジスタと、前記第２トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第４トランジスタと、をカスコード接続した、前記第１増幅回路と同じ回路定数を有する、第２増幅回路と、
    前記第１トランジスタのソース及び前記第２トランジスタのソースを、キャパシタを介して接続する、ノイズ指数改善回路と、
    を備え、
    前記第１増幅回路及び前記第２増幅回路のうち一方から前記増幅した信号を出力する、単一出力モードと、前記第１増幅回路及び前記第２増幅回路の双方から前記増幅した信号を出力する、スプリット出力モードと、を備え、
    前記第１ソースインダクタと、前記第１トランジスタとの間に接続され、前記第１増幅回路から前記増幅した信号を出力する場合にオンされ、前記第１増幅回路から前記増幅した信号を出力しない場合にオフされる、第１スイッチと、
    前記第２ソースインダクタと、前記第２トランジスタとの間に接続され、前記第２増幅回路から前記増幅した信号を出力する場合にオンされ、前記第２増幅回路から前記増幅した信号を出力しない場合にオフされる、第２スイッチと、
    をさらに備え、
    前記ノイズ指数改善回路は、前記第１トランジスタと前記第１スイッチとの間と、前記第２トランジスタと前記第２スイッチとの間と、において接続される、
    高周波増幅回路。
  2. ソースが第１ソースインダクタを介して接地され、入力信号がゲートに印加される第１トランジスタと、前記第１トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第３トランジスタと、をカスコード接続した、第１増幅回路と、
    ソースが第２ソースインダクタを介して接地され、前記入力信号がゲートに印加される第２トランジスタと、前記第２トランジスタのドレインから出力される信号を増幅した信号をドレインから出力するゲート接地の第４トランジスタと、をカスコード接続した、前記第１増幅回路と同じ回路定数を有する、第２増幅回路と、
    前記第１トランジスタのソース及び前記第２トランジスタのソースを、キャパシタを介して接続する、ノイズ指数改善回路と、
    を備え、
    前記第１増幅回路及び前記第２増幅回路のうち一方から前記増幅した信号を出力する、単一出力モードと、前記第１増幅回路及び前記第２増幅回路の双方から前記増幅した信号を出力する、スプリット出力モードと、を備え、
    前記第１ソースインダクタと、前記第１トランジスタとの間に接続され、前記第１増幅回路から前記増幅した信号を出力する場合にオンされ、前記第１増幅回路から前記増幅した信号を出力しない場合にオフされる、第１スイッチと、
    前記第２ソースインダクタと、前記第２トランジスタとの間に接続され、前記第２増幅回路から前記増幅した信号を出力する場合にオンされ、前記第２増幅回路から前記増幅した信号を出力しない場合にオフされる、第２スイッチと、
    をさらに備え、
    前記ノイズ指数改善回路は、前記第１スイッチと前記第１ソースインダクタとの間と、前記第２スイッチと前記第２ソースインダクタとの間と、において接続される、
    高周波増幅回路。
  3. 前記第３トランジスタのドレイン及び前記第４トランジスタのドレインを、キャパシタと抵抗とを直列に接続した回路を介して接続する、アイソレーション改善回路、
    をさらに備える、請求項１又は請求項２に記載の高周波増幅回路。
  4. 前記第１トランジスタのソース及び前記第１ソースインダクタとの間と、前記第１トランジスタのゲートと入力端子との間に接続された容量の入力側のノードとの間に備えられる、第１静電気放電保護回路と、
    前記第２トランジスタのソース及び前記第２ソースインダクタとの間と、前記容量の入力側のノードとの間に備えられる、第２静電気放電保護回路と、
    をさらに備える、請求項１から請求項３のいずれかに記載の高周波増幅回路。
  5. ソースが前記第３トランジスタのドレインと接続され、ゲート接地される、第５トランジスタと、
    ソースが前記第４トランジスタのドレインと接続され、ゲート接地される、第６トランジスタと、
    をさらに備え、
    前記第１増幅回路は、前記第５トランジスタのドレインから前記増幅された信号を出力し、
    前記第２増幅回路は、前記第６トランジスタのドレインから前記増幅された信号を出力する、
    請求項１から請求項４のいずれかに記載の高周波増幅回路。
  6. 複数の周波数の信号を選択し、前記入力信号を出力する、ＳＰｎＴ（Single-Pole / n-Throw）スイッチと、
    モード間における前記入力信号の整合を取る、入力整合回路と、
    をさらに備える請求項１から請求項５のいずれかに記載の高周波増幅回路。
JP2019020729A 2019-02-07 2019-02-07 高周波増幅回路 Active JP7185548B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019020729A JP7185548B2 (ja) 2019-02-07 2019-02-07 高周波増幅回路
CN201910614889.5A CN111541426B (zh) 2019-02-07 2019-07-09 高频放大电路及半导体装置
US16/535,146 US10707823B1 (en) 2019-02-07 2019-08-08 High-frequency amplifier circuitry and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020729A JP7185548B2 (ja) 2019-02-07 2019-02-07 高周波増幅回路

Publications (2)

Publication Number Publication Date
JP2020129722A JP2020129722A (ja) 2020-08-27
JP7185548B2 true JP7185548B2 (ja) 2022-12-07

Family

ID=71408566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020729A Active JP7185548B2 (ja) 2019-02-07 2019-02-07 高周波増幅回路

Country Status (3)

Country Link
US (1) US10707823B1 (ja)
JP (1) JP7185548B2 (ja)
CN (1) CN111541426B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938349B1 (en) * 2019-11-22 2021-03-02 Psemi Corporation Turn on time acceleration of a cascode amplifier
US11489495B2 (en) * 2020-07-14 2022-11-01 Psemi Corporation Cascode gain boosting and linear gain control using gate resistor
JP2022144452A (ja) * 2021-03-19 2022-10-03 株式会社東芝 高周波増幅回路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140203872A1 (en) 2011-08-11 2014-07-24 Telefonaktiebolaget L M Ericsson (Publ) Low-Noise Amplifier, Receiver, Method and Computer Program
JP2015532567A (ja) 2012-10-22 2015-11-09 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 雑音スプリッティングを用いた増幅器
JP2017531407A (ja) 2014-10-20 2017-10-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 電力増幅器において供給感度を低減するための回路および方法
US20180019710A1 (en) 2016-07-15 2018-01-18 Peregrine Semiconductor Corporation Source Switched Split LNA
JP2018042029A (ja) 2016-09-05 2018-03-15 株式会社東芝 高周波半導体増幅回路
JP2018050129A (ja) 2016-09-20 2018-03-29 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
JP2018201069A (ja) 2017-05-25 2018-12-20 株式会社東芝 半導体装置
JP2018098768A5 (ja) 2017-08-21 2019-09-05
US20190372528A1 (en) 2018-05-29 2019-12-05 Psemi Corporation Drain Switched Split Amplifier with Capacitor Switching for Noise Figure and Isolation Improvement in Split Mode

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129856A (ja) 1991-11-08 1993-05-25 Sumitomo Electric Ind Ltd 保護回路
JPH07254824A (ja) * 1994-03-14 1995-10-03 Kenwood Corp 増幅器
JPH0878977A (ja) * 1994-09-08 1996-03-22 Toshiba Corp 高周波増幅回路
JPH10215122A (ja) 1997-01-28 1998-08-11 Yokowo Co Ltd 受信信号増幅装置および該増幅装置を備えた受信用アンテナ装置
JP4037029B2 (ja) 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
US7920024B2 (en) * 2006-04-17 2011-04-05 Aptina Imaging Corporation Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers
US7839219B2 (en) * 2007-10-24 2010-11-23 Industrial Technology Research Institute Low-noise amplifier circuit including band-stop filter
JP2009290490A (ja) * 2008-05-28 2009-12-10 Micronics Japan Co Ltd 増幅回路
CN102075163B (zh) * 2009-11-24 2013-05-01 中国科学院微电子研究所 一种基于共漏极正反馈的双二阶单元
US9154356B2 (en) * 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8975968B2 (en) * 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
JP2016171163A (ja) 2015-03-12 2016-09-23 ルネサスエレクトロニクス株式会社 半導体集積回路、通信モジュール、及びスマートメータ
JP6779842B2 (ja) * 2016-12-14 2020-11-04 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140203872A1 (en) 2011-08-11 2014-07-24 Telefonaktiebolaget L M Ericsson (Publ) Low-Noise Amplifier, Receiver, Method and Computer Program
JP2015532567A (ja) 2012-10-22 2015-11-09 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 雑音スプリッティングを用いた増幅器
JP2017531407A (ja) 2014-10-20 2017-10-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 電力増幅器において供給感度を低減するための回路および方法
US20180019710A1 (en) 2016-07-15 2018-01-18 Peregrine Semiconductor Corporation Source Switched Split LNA
JP2018042029A (ja) 2016-09-05 2018-03-15 株式会社東芝 高周波半導体増幅回路
JP2018050129A (ja) 2016-09-20 2018-03-29 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
JP2018201069A (ja) 2017-05-25 2018-12-20 株式会社東芝 半導体装置
JP2018098768A5 (ja) 2017-08-21 2019-09-05
US20190372528A1 (en) 2018-05-29 2019-12-05 Psemi Corporation Drain Switched Split Amplifier with Capacitor Switching for Noise Figure and Isolation Improvement in Split Mode

Also Published As

Publication number Publication date
JP2020129722A (ja) 2020-08-27
US10707823B1 (en) 2020-07-07
CN111541426B (zh) 2023-12-08
CN111541426A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
KR100946001B1 (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
JP7185548B2 (ja) 高周波増幅回路
US8674764B2 (en) High-frequency power amplifying device
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
US9143184B2 (en) Radio frequency multi-port switches
US10931246B2 (en) High-frequency amplifier circuitry and semiconductor device
US11336239B2 (en) High-frequency amplifier circuit
JP6779842B2 (ja) 半導体装置
US20230104189A1 (en) Dual-frequency low-noise amplifier circuit
CN109391254B (zh) 具有集成分压和偏置的射频开关设备
Kumar et al. Design and noise optimization of RF low noise amplifier for IEEE standard 802.11 a WLAN
US9899968B2 (en) Low noise amplifier circuit
Liang et al. A tri (K/Ka/V)-band monolithic CMOS low noise amplifier with shared signal path and variable gains
CN110838826A (zh) 具有隔离特性的放大装置
Datta et al. Pseudo concurrent quad-band LNA operating in 900 MHz/1.8 GHz and 900 MHz/2.4 GHz bands for multi-standard wireless receiver
JP2020205568A (ja) 高周波増幅回路
US20230030709A1 (en) Broadband low noise amplifier using multiple cascode stages
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
Fraser et al. A wide-band RF front-end module for 5G mMIMO applications
US10298178B2 (en) Communication apparatus with isolation of the receive chain
US20220302885A1 (en) High-frequency amplifier circuit
US20240195367A1 (en) Rf circuit
Shumail et al. Fully integrated, highly linear, wideband LNA in 0.13 μm CMOS technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221125

R150 Certificate of patent or registration of utility model

Ref document number: 7185548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150