JP2002124573A - 集積回路のための入力段ｅｓｄ保護 - Google Patents
集積回路のための入力段ｅｓｄ保護Info
- Publication number
- JP2002124573A JP2002124573A JP2001225256A JP2001225256A JP2002124573A JP 2002124573 A JP2002124573 A JP 2002124573A JP 2001225256 A JP2001225256 A JP 2001225256A JP 2001225256 A JP2001225256 A JP 2001225256A JP 2002124573 A JP2002124573 A JP 2002124573A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- bonding pad
- coupled
- transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Abstract
(57)【要約】
【課題】 無線動作周波数で動作し得る集積回路の入力
ボンディングパッドに結合された回路の向上した制限電
流ＥＳＤ事象保護が提供される。 【解決手段】 ステアリングダイオードが入力ボンディ
ングパッドと接地ボンディングパッドとの間に結合され
ている集積回路が開示される。ステアリングダイオード
には、入力ボンディングパッドに印加される電圧が接地
ボンディングパッドにおける電圧を超えると逆バイアス
がかけられる。入力ボンディングパッドと接地ボンディ
ングパッドとの間に結合される回路は、入力ボンディン
グパッドに結合される第１の電極および接地ボンディン
グパッドに結合される第２の電極を備えたトランジスタ
を有する。少なくとも２つの直列結合されたダイオード
は、入力ボンディングパッドと接地ボンディングパッド
との間に結合される。少なくとも２つの直列結合された
ダイオードは、入力ボンディングパッドと接地ボンディ
ングパッドとの間で結合されたトランジスタおよび回路
にＥＳＤ保護を提供する。
ボンディングパッドに結合された回路の向上した制限電
流ＥＳＤ事象保護が提供される。 【解決手段】 ステアリングダイオードが入力ボンディ
ングパッドと接地ボンディングパッドとの間に結合され
ている集積回路が開示される。ステアリングダイオード
には、入力ボンディングパッドに印加される電圧が接地
ボンディングパッドにおける電圧を超えると逆バイアス
がかけられる。入力ボンディングパッドと接地ボンディ
ングパッドとの間に結合される回路は、入力ボンディン
グパッドに結合される第１の電極および接地ボンディン
グパッドに結合される第２の電極を備えたトランジスタ
を有する。少なくとも２つの直列結合されたダイオード
は、入力ボンディングパッドと接地ボンディングパッド
との間に結合される。少なくとも２つの直列結合された
ダイオードは、入力ボンディングパッドと接地ボンディ
ングパッドとの間で結合されたトランジスタおよび回路
にＥＳＤ保護を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、集積回路
に関し、特に、集積回路の入力段に結合された回路の静
電放電（ＥＳＤ）保護に関する。
に関し、特に、集積回路の入力段に結合された回路の静
電放電（ＥＳＤ）保護に関する。
【０００２】
【従来の技術】ＥＳＤによる損傷からの集積回路（Ｉ
Ｃ）の保護に関して、特に、回路の幾何学構造がより小
さな寸法へと移行するにつれて、ますますその設計が注
目されるようになってきた。John Wiley & Sonsによっ
て１９９５年に著作権保護された、A. Amerasekeraおよ
びC. Duvvuryの“EDS in Silicon Integrated Circuit
s”というタイトルの本（本明細書では、参考のために
援用する）は、静電放電現象からの保護を提供するため
の数多くの技術を開示している。ＥＳＤ損傷は、電圧Ｅ
ＳＤ事象または電流ＥＳＤ事象の結果発生し得る。ＥＳ
Ｄ事象は、０．５から３アンペアの範囲の大きさの電流
を引き起こし得る。損傷は、ＩＣチップの製造中、また
はより一般的には、チップがパッケージングされた後、
出荷、積出、もしくは使用中に発生し得る。
Ｃ）の保護に関して、特に、回路の幾何学構造がより小
さな寸法へと移行するにつれて、ますますその設計が注
目されるようになってきた。John Wiley & Sonsによっ
て１９９５年に著作権保護された、A. Amerasekeraおよ
びC. Duvvuryの“EDS in Silicon Integrated Circuit
s”というタイトルの本（本明細書では、参考のために
援用する）は、静電放電現象からの保護を提供するため
の数多くの技術を開示している。ＥＳＤ損傷は、電圧Ｅ
ＳＤ事象または電流ＥＳＤ事象の結果発生し得る。ＥＳ
Ｄ事象は、０．５から３アンペアの範囲の大きさの電流
を引き起こし得る。損傷は、ＩＣチップの製造中、また
はより一般的には、チップがパッケージングされた後、
出荷、積出、もしくは使用中に発生し得る。
【０００３】パッケージングされたＩＣの入力部を保護
するためのＥＳＤ保護技術の一例としては、抵抗器を用
いて、ボンディングパッドを通ってＩＣ上の回路に流れ
るＥＳＤ電流を低減させることが挙げられる。ＥＳＤ事
象は、パッケージリードによってパッケージングされた
チップのチップボンディングパッドに送信される。他の
技術としては、トランジスタを用いて、入力ボンディン
グパッド上の動作電圧を安全レベルに制限することが挙
げられる。さらに他の技術としては、サイリスタなどの
４層デバイスを用いて、ヒステリシスを保護回路に導入
することが挙げられる。
するためのＥＳＤ保護技術の一例としては、抵抗器を用
いて、ボンディングパッドを通ってＩＣ上の回路に流れ
るＥＳＤ電流を低減させることが挙げられる。ＥＳＤ事
象は、パッケージリードによってパッケージングされた
チップのチップボンディングパッドに送信される。他の
技術としては、トランジスタを用いて、入力ボンディン
グパッド上の動作電圧を安全レベルに制限することが挙
げられる。さらに他の技術としては、サイリスタなどの
４層デバイスを用いて、ヒステリシスを保護回路に導入
することが挙げられる。
【０００４】ＥＳＤ事象から集積回路の入力部を保護す
るためのさらに他の技術は、それぞれが、予想電流を伝
えるのに十分な面積を有する２つのステアリングダイオ
ードを提供することである。この技術では、図１０に示
すように、一方のステアリングダイオードＳＤ１は、入
力ボンディングパッドと正の電圧供給ボンディングパッ
ドＶＣＣＰとの間に結合される。他のステアリングダイ
オードＳＤ２は、接地ボンディングパッド１８ｊと入力
ボンディングパッド１６ｊとの間に結合され、そのアノ
ードは接地され、そのカソードは入力ボンディングパッ
ドに結合される。通常の動作条件下では、ステアリング
ダイオードＳＤ１およびＳＤ２は逆バイアスがかけられ
る。ツェナーダイオードＺＤｊなどのクランプ装置は、
正の電圧供給ボンディングパッドＶＣＣＰと接地ボンデ
ィングパッド１８ｊとの間に結合される。そのカソード
はＶＣＣＰに結合され、そのアノードは接地され、図１
０の回路が通常に動作中のダイオードＺＤｊは、逆バイ
アスをかけられ、非導通状態である。正の供給電圧が通
常の動作電圧を超えると、ダイオードＺＤは、アバラン
シェ降伏を引き起こし、導通状態となる。この結果、正
の供給電圧パッドＶ ＣＣＰにおける電圧が通常の動作レ
ベルまで減少すると、ツェナーダイオードＺＤはオフに
される。
るためのさらに他の技術は、それぞれが、予想電流を伝
えるのに十分な面積を有する２つのステアリングダイオ
ードを提供することである。この技術では、図１０に示
すように、一方のステアリングダイオードＳＤ１は、入
力ボンディングパッドと正の電圧供給ボンディングパッ
ドＶＣＣＰとの間に結合される。他のステアリングダイ
オードＳＤ２は、接地ボンディングパッド１８ｊと入力
ボンディングパッド１６ｊとの間に結合され、そのアノ
ードは接地され、そのカソードは入力ボンディングパッ
ドに結合される。通常の動作条件下では、ステアリング
ダイオードＳＤ１およびＳＤ２は逆バイアスがかけられ
る。ツェナーダイオードＺＤｊなどのクランプ装置は、
正の電圧供給ボンディングパッドＶＣＣＰと接地ボンデ
ィングパッド１８ｊとの間に結合される。そのカソード
はＶＣＣＰに結合され、そのアノードは接地され、図１
０の回路が通常に動作中のダイオードＺＤｊは、逆バイ
アスをかけられ、非導通状態である。正の供給電圧が通
常の動作電圧を超えると、ダイオードＺＤは、アバラン
シェ降伏を引き起こし、導通状態となる。この結果、正
の供給電圧パッドＶ ＣＣＰにおける電圧が通常の動作レ
ベルまで減少すると、ツェナーダイオードＺＤはオフに
される。
【０００５】ＥＳＤテストは、通常、集積回路チップ
が、供給電圧を印加しない状態でカプセル化されるパッ
ケージ上で行われる。トランジスタ１４ｊが入力５ボン
ディングパッドに結合されない場合、入力ボンディング
パッドと接地ボンディングパッドとの間の正のＥＳＤパ
ルスは、ステアリングダイオードＳＤ１に順バイアスを
かける。
が、供給電圧を印加しない状態でカプセル化されるパッ
ケージ上で行われる。トランジスタ１４ｊが入力５ボン
ディングパッドに結合されない場合、入力ボンディング
パッドと接地ボンディングパッドとの間の正のＥＳＤパ
ルスは、ステアリングダイオードＳＤ１に順バイアスを
かける。
【０００６】図１０の入力ボンディングパッドにおける
電圧が接地ボンディングパッドよりもさらに負であると
きの負のＥＳＤ事象では、ステアリングダイオードＳＤ
２は、低電圧降下で順バイアスをかけられ、このとき同
時に逆バイアスがかけられるトランジスタ１４ｊは、損
傷されない。
電圧が接地ボンディングパッドよりもさらに負であると
きの負のＥＳＤ事象では、ステアリングダイオードＳＤ
２は、低電圧降下で順バイアスをかけられ、このとき同
時に逆バイアスがかけられるトランジスタ１４ｊは、損
傷されない。
【０００７】正のＥＳＤ事象では、図１０のダイオード
ＺＤｊにかけられる逆バイアス電圧は増加し、ダイオー
ドＺＤｊは、破壊モードとなり、導通状態になる。正の
電圧供給における電圧は、クランプ装置ＺＤｊが導通状
態になるまで増加する。入力パッドにおける電圧は、ダ
イオードＺＤｊの破壊電圧のレベルまで増加し、ステア
リングダイオードの順電圧は低下する。トランジスタの
ベースが入力ボンディングパッドに接続されると、トラ
ンジスタには順バイアスがかけられる。トランジスタが
十分に大きい場合、トランジスタは、ＥＳＤ事象によっ
て引き起こされるすべての電流を損傷させずに接地ボン
ディングパッドまで搬送する。
ＺＤｊにかけられる逆バイアス電圧は増加し、ダイオー
ドＺＤｊは、破壊モードとなり、導通状態になる。正の
電圧供給における電圧は、クランプ装置ＺＤｊが導通状
態になるまで増加する。入力パッドにおける電圧は、ダ
イオードＺＤｊの破壊電圧のレベルまで増加し、ステア
リングダイオードの順電圧は低下する。トランジスタの
ベースが入力ボンディングパッドに接続されると、トラ
ンジスタには順バイアスがかけられる。トランジスタが
十分に大きい場合、トランジスタは、ＥＳＤ事象によっ
て引き起こされるすべての電流を損傷させずに接地ボン
ディングパッドまで搬送する。
【０００８】
【発明が解決しようとする課題】上記の技術は、いくら
かのＥＳＤ保護を提供するが、さらなる改良が必要であ
ると考えられる。無線動作周波数で動作し得る集積回路
の入力ボンディングパッドに結合された回路の向上した
制限電流ＥＳＤ事象保護が所望される。
かのＥＳＤ保護を提供するが、さらなる改良が必要であ
ると考えられる。無線動作周波数で動作し得る集積回路
の入力ボンディングパッドに結合された回路の向上した
制限電流ＥＳＤ事象保護が所望される。
【０００９】
【課題を解決するための手段】本発明によると、集積回
路は、入力ボンディングパッドおよび接地ボンディング
パッドを有する。入力ボンディングパッドと接地ボンデ
ィングパッドとの間に結合された回路は、入力ボンディ
ングパッドに結合された第１の電極と、接地ボンディン
グパッドに結合された第２の電極とを備えたトランジス
タを有する。ステアリングダイオードは、入力ボンディ
ングパッドと接地ボンディングパッドとの間に結合され
る。ステアリングダイオードには、入力ボンディングパ
ッドに印加される電圧が接地ボンディングパッドにおけ
る電圧を超えると、通常の動作条件下およびＥＳＤ事象
中に逆バイアスがかけられる。
路は、入力ボンディングパッドおよび接地ボンディング
パッドを有する。入力ボンディングパッドと接地ボンデ
ィングパッドとの間に結合された回路は、入力ボンディ
ングパッドに結合された第１の電極と、接地ボンディン
グパッドに結合された第２の電極とを備えたトランジス
タを有する。ステアリングダイオードは、入力ボンディ
ングパッドと接地ボンディングパッドとの間に結合され
る。ステアリングダイオードには、入力ボンディングパ
ッドに印加される電圧が接地ボンディングパッドにおけ
る電圧を超えると、通常の動作条件下およびＥＳＤ事象
中に逆バイアスがかけられる。
【００１０】エミッタと接地ボンディングパッドとの間
には他の回路素子があってもよい。少なくとも２つの直
列接続されたダイオードは、入力ボンディングパッドと
接地ボンディングパッドとの間で結合される。少なくと
も２つの直列接続されたダイオードの１つのアノード
は、入力ボンディングパッドに結合される。少なくとも
２つの直列接続されたダイオードの１つのカソードは、
接地ボンディングパッドに結合される。少なくとも２つ
の直列接続されたダイオードは、ステアリングダイオー
ドと共に、入力ボンディングパッドと接地ボンディング
パッドとの間に結合された回路のＥＳＤ保護に寄与す
る。
には他の回路素子があってもよい。少なくとも２つの直
列接続されたダイオードは、入力ボンディングパッドと
接地ボンディングパッドとの間で結合される。少なくと
も２つの直列接続されたダイオードの１つのアノード
は、入力ボンディングパッドに結合される。少なくとも
２つの直列接続されたダイオードの１つのカソードは、
接地ボンディングパッドに結合される。少なくとも２つ
の直列接続されたダイオードは、ステアリングダイオー
ドと共に、入力ボンディングパッドと接地ボンディング
パッドとの間に結合された回路のＥＳＤ保護に寄与す
る。
【００１１】
【発明の実施の形態】図１は、改良されたＥＳＤ保護を
有する集積回路１０ａの一部の概略図を示す。集積回路
パッケージ内では、例えば、５００メガヘルツより大き
い無線周波数で動作可能な低ノイズのカスコード増幅器
などの回路１２ａの入力段にＥＳＤ保護が与えられてい
る。低ノイズ増幅器は、通常、入力ボンディングパッド
に結合された大きなトランジスタを用いて設計される。
回路１２ａは、入力ボンディングパッド１６ａとＡＣ接
地ボンディングパッド１８ａとの間に結合されたベース
−エミッタ接合を有する共通エミッタ構成におけるＮＰ
Ｎトランジスタを有する。但し、本発明はこれに限定さ
れない。単一のマルチエミッタトランジスタを例示して
いるが、ノイズを低減させるためには、並列動作で構成
される１つより多くのトランジスタを用いてもよい。ス
テアリングダイオード２０ａは、接地ボンディングパッ
ド１８ａと入力ボンディングパッド１６ａとの間に結合
され、負のパルスＥＳＤ事象を収容する。少なくとも２
つの直列接続されたダイオード２２ａおよび２４ａは、
入力ボンディングパッド１６ａと接地ボンディングパッ
ド１８ａとの間に結合され、正のパルスＥＳＤ事象を収
容する。
有する集積回路１０ａの一部の概略図を示す。集積回路
パッケージ内では、例えば、５００メガヘルツより大き
い無線周波数で動作可能な低ノイズのカスコード増幅器
などの回路１２ａの入力段にＥＳＤ保護が与えられてい
る。低ノイズ増幅器は、通常、入力ボンディングパッド
に結合された大きなトランジスタを用いて設計される。
回路１２ａは、入力ボンディングパッド１６ａとＡＣ接
地ボンディングパッド１８ａとの間に結合されたベース
−エミッタ接合を有する共通エミッタ構成におけるＮＰ
Ｎトランジスタを有する。但し、本発明はこれに限定さ
れない。単一のマルチエミッタトランジスタを例示して
いるが、ノイズを低減させるためには、並列動作で構成
される１つより多くのトランジスタを用いてもよい。ス
テアリングダイオード２０ａは、接地ボンディングパッ
ド１８ａと入力ボンディングパッド１６ａとの間に結合
され、負のパルスＥＳＤ事象を収容する。少なくとも２
つの直列接続されたダイオード２２ａおよび２４ａは、
入力ボンディングパッド１６ａと接地ボンディングパッ
ド１８ａとの間に結合され、正のパルスＥＳＤ事象を収
容する。
【００１２】回路１２ａは、集積回路１０ａの一部であ
り、限定はされないが、カスコードバイポーラ共通エミ
ッタ低ノイズ増幅器を有し得る。回路１２ａの入力段
は、入力ボンディングパッド１６ａと接地ボンディング
パッド１８ａとの間に結合されたベース−エミッタ接合
を有する共通エミッタ構成においてトランジスタ１４ａ
を有する。トランジスタ１４ａのエミッタと接地ボンデ
ィングパッド１８ａとの間もしくはトランジスタ１４ａ
のベースと入力ボンディングパッド１６ａとの間に、ト
ランジスタ、コンデンサ、ダイオード、インダクタおよ
び／または抵抗器（図示せず）などの他の回路構成要素
が存在していてもよい。これらの構成要素は、通常の動
作では、回路１２ａの動作を線形にするが、ＥＳＤ事象
では無視できる程度の効果しかもたないため、図示しな
い。
り、限定はされないが、カスコードバイポーラ共通エミ
ッタ低ノイズ増幅器を有し得る。回路１２ａの入力段
は、入力ボンディングパッド１６ａと接地ボンディング
パッド１８ａとの間に結合されたベース−エミッタ接合
を有する共通エミッタ構成においてトランジスタ１４ａ
を有する。トランジスタ１４ａのエミッタと接地ボンデ
ィングパッド１８ａとの間もしくはトランジスタ１４ａ
のベースと入力ボンディングパッド１６ａとの間に、ト
ランジスタ、コンデンサ、ダイオード、インダクタおよ
び／または抵抗器（図示せず）などの他の回路構成要素
が存在していてもよい。これらの構成要素は、通常の動
作では、回路１２ａの動作を線形にするが、ＥＳＤ事象
では無視できる程度の効果しかもたないため、図示しな
い。
【００１３】アノードが接地ボンディングパッド１８ａ
に結合され、カソードが入力ボンディングパッド１６ａ
に結合されたステアリングダイオード２０ａは、回路１
２ａの通常の動作では、逆バイアスがかけられる。ステ
アリングダイオード２０ａは、負のＥＳＤパルス中に入
力ボンディングパッド１６ａを保護する。入力ボンディ
ングパッド１６ａは、接地に対して負となると、ステア
リングダイオード２０ａにおけるバイアスは反転して順
バイアスがかけられ、入力ボンディングパッド１６ａと
の間で１つのダイオード電圧降下が生じる。ステアリン
グダイオード２０ａは、これらの条件下で、導通状態と
なり、負のＥＳＤパルスによるトランジスタ１４のベー
ス−エミッタ接合にわたって形成される逆バイアス電圧
を最小限に抑える。ステアリングダイオード２０ａは、
負のＥＳＤパルスの条件下では、バイアスを反転させ、
導通状態となるため、トランジスタ１４ａのベース−エ
ミッタ接合に印加される逆バイアス電圧は、１つのダイ
オード電圧降下に限定される。したがって、トランジス
タ１４ａのベース−エミッタ接合の逆バイアスが大きく
なり、最終的に、ベース−エミッタ接合が損傷なしに耐
えられる電力消失を超えることがないように防止され
る。さらに低い電流ＥＳＤ事象でも、電流利得（ベー
タ）は、大きな逆バイアス電圧のために低下し得る。
に結合され、カソードが入力ボンディングパッド１６ａ
に結合されたステアリングダイオード２０ａは、回路１
２ａの通常の動作では、逆バイアスがかけられる。ステ
アリングダイオード２０ａは、負のＥＳＤパルス中に入
力ボンディングパッド１６ａを保護する。入力ボンディ
ングパッド１６ａは、接地に対して負となると、ステア
リングダイオード２０ａにおけるバイアスは反転して順
バイアスがかけられ、入力ボンディングパッド１６ａと
の間で１つのダイオード電圧降下が生じる。ステアリン
グダイオード２０ａは、これらの条件下で、導通状態と
なり、負のＥＳＤパルスによるトランジスタ１４のベー
ス−エミッタ接合にわたって形成される逆バイアス電圧
を最小限に抑える。ステアリングダイオード２０ａは、
負のＥＳＤパルスの条件下では、バイアスを反転させ、
導通状態となるため、トランジスタ１４ａのベース−エ
ミッタ接合に印加される逆バイアス電圧は、１つのダイ
オード電圧降下に限定される。したがって、トランジス
タ１４ａのベース−エミッタ接合の逆バイアスが大きく
なり、最終的に、ベース−エミッタ接合が損傷なしに耐
えられる電力消失を超えることがないように防止され
る。さらに低い電流ＥＳＤ事象でも、電流利得（ベー
タ）は、大きな逆バイアス電圧のために低下し得る。
【００１４】トランジスタ１４ａは、固有のベース抵抗
を有する。ベース抵抗は、トランジスタのサイズとは反
比例する。すべての処理技術に対して、トランジスタベ
ースの厚さはほぼ同じであるため、バイポーラトランジ
スタのベース抵抗は、トランジスタの面積に比例する。
大面積のベース抵抗は小さいため、ＥＳＤ事象では無視
できる程度である。しかし、ベース抵抗は、トランジス
タの面積が小さくなるほど大きくなるため、ＥＳＤ事象
では無視できない。ベース抵抗は、ＥＳＤ事象中にトラ
ンジスタを通過する電流を限定するように寄与する。
を有する。ベース抵抗は、トランジスタのサイズとは反
比例する。すべての処理技術に対して、トランジスタベ
ースの厚さはほぼ同じであるため、バイポーラトランジ
スタのベース抵抗は、トランジスタの面積に比例する。
大面積のベース抵抗は小さいため、ＥＳＤ事象では無視
できる程度である。しかし、ベース抵抗は、トランジス
タの面積が小さくなるほど大きくなるため、ＥＳＤ事象
では無視できない。ベース抵抗は、ＥＳＤ事象中にトラ
ンジスタを通過する電流を限定するように寄与する。
【００１５】トランジスタ１４ａが、損傷なしにＥＳＤ
事象による予想電流のすべてを搬送するように製造され
る線幅処理技術に対して十分な容量を有するようなサイ
ズに形成される場合、入力ボンディングパッド１６と正
の電圧供給ＶＣＣＰとの間のステアリングダイオード
は、このようなステアリングダイオードが正負ＥＳＤ事
象において順バイアスがかけられないようには必ずしも
ならない。例えば、ダイオード２２ａおよび２４ａが存
在しない状態での７０×１０Ｅ−６メートル、７０×１
０Ｅ−６メートル、０．１５×１０Ｅ−６メートルのト
ランジスタ１４ａは、損傷なしにＥＳＤ事象からの電流
サージに耐えることができる。このサイズのトランジス
タは、ダイオード２２ａおよび２４ａが存在しない状態
で損傷なしに、ＥＳＤ事象に耐えることが可能な最も小
さなトランジスタである必要はない。
事象による予想電流のすべてを搬送するように製造され
る線幅処理技術に対して十分な容量を有するようなサイ
ズに形成される場合、入力ボンディングパッド１６と正
の電圧供給ＶＣＣＰとの間のステアリングダイオード
は、このようなステアリングダイオードが正負ＥＳＤ事
象において順バイアスがかけられないようには必ずしも
ならない。例えば、ダイオード２２ａおよび２４ａが存
在しない状態での７０×１０Ｅ−６メートル、７０×１
０Ｅ−６メートル、０．１５×１０Ｅ−６メートルのト
ランジスタ１４ａは、損傷なしにＥＳＤ事象からの電流
サージに耐えることができる。このサイズのトランジス
タは、ダイオード２２ａおよび２４ａが存在しない状態
で損傷なしに、ＥＳＤ事象に耐えることが可能な最も小
さなトランジスタである必要はない。
【００１６】ダイオード２２ａおよび２４ａが存在する
場合には、トランジスタ１４ａは、トランジスタが機能
でき、損傷なしにＥＳＤ事象に耐えられるような実質的
に任意の寸法まで小さくすることができる。バイポーラ
トランジスタのベース抵抗は、トランジスタのサイズと
反比例する。トランジスタ１４ａのサイズが小さくなる
ほど、トランジスタのベース抵抗は増加し、トランジス
タを通るＥＳＤ事象の電流の流れが限定され、これは、
トランジスタ１４ａをＥＳＤ事象による損傷から保護す
るのに寄与する。集積回路１０ａにダイオード２２ａお
よび２４ａが存在すると、回路１２ａは、入力ボンディ
ングパッド１６ａ上での瞬間的な非常に高い電圧（例え
ば、２０００ボルトを超える電圧）に耐えることができ
る。
場合には、トランジスタ１４ａは、トランジスタが機能
でき、損傷なしにＥＳＤ事象に耐えられるような実質的
に任意の寸法まで小さくすることができる。バイポーラ
トランジスタのベース抵抗は、トランジスタのサイズと
反比例する。トランジスタ１４ａのサイズが小さくなる
ほど、トランジスタのベース抵抗は増加し、トランジス
タを通るＥＳＤ事象の電流の流れが限定され、これは、
トランジスタ１４ａをＥＳＤ事象による損傷から保護す
るのに寄与する。集積回路１０ａにダイオード２２ａお
よび２４ａが存在すると、回路１２ａは、入力ボンディ
ングパッド１６ａ上での瞬間的な非常に高い電圧（例え
ば、２０００ボルトを超える電圧）に耐えることができ
る。
【００１７】入力ボンディングパッド１６ａ上でのこの
ようなステアリングダイオードによる容量性負荷は、ス
テアリングダイオード（図１０におけるダイオードＳＤ
１）を除去することによって低減され得る。入力ボンデ
ィングパッド１６ａとＶＣＣＰとの間にステアリングダ
イオードが存在することによって、入力ボンディングパ
ッド１６ａに印加される無線周波数信号は低減される。
なぜなら、高い周波数でのダイオードのキャパシタンス
によって、入力ボンディングパッドとパッドＶ ＣＣＰと
の間は低インピーダンスになるからである。高周波数低
インピーダンスは、入力信号の電力のすべてをトランジ
スタ１４ａのベースに提供せずに、入力ボンディングパ
ッド１６ａに印加される入力信号の電力のいくらかを、
正の電圧パッドＶＣＣＰに結合された電力供給に流用す
る。
ようなステアリングダイオードによる容量性負荷は、ス
テアリングダイオード（図１０におけるダイオードＳＤ
１）を除去することによって低減され得る。入力ボンデ
ィングパッド１６ａとＶＣＣＰとの間にステアリングダ
イオードが存在することによって、入力ボンディングパ
ッド１６ａに印加される無線周波数信号は低減される。
なぜなら、高い周波数でのダイオードのキャパシタンス
によって、入力ボンディングパッドとパッドＶ ＣＣＰと
の間は低インピーダンスになるからである。高周波数低
インピーダンスは、入力信号の電力のすべてをトランジ
スタ１４ａのベースに提供せずに、入力ボンディングパ
ッド１６ａに印加される入力信号の電力のいくらかを、
正の電圧パッドＶＣＣＰに結合された電力供給に流用す
る。
【００１８】２つのダイオード２２ａおよび２４ａが入
力ボンディングパッド１６ａと接地ボンディングパッド
１８ａとの間に結合されると、トランジスタ１４ａはよ
り小さくなり得る。ダイオード２２ａおよび２４ａにわ
たる電圧降下は、２つのダイオード電圧降下に限定さ
れ、トランジスタ１４ａのベース−エミッタ接合にわた
って形成されるのと同じ電圧およびトランジスタ１４の
エミッタと接地ボンディングパッド１８ａとの間に存在
する抵抗器２６ａなどの任意のインピーダンスである。
限定された電圧降下は、トランジスタ１４ａ、ベース−
エミッタ接合、抵抗器２６ａ、および固有のベース抵抗
にわたって現れる。ダイオード電圧降下の１つは、トラ
ンジスタ１４ａのベース−エミッタ接合にわたって引き
起こされるため、他のダイオード電圧降下は、ベース抵
抗および抵抗器２６ａに渡って現れる。抵抗器２６ａの
インピーダンスおよび固有のベース抵抗は、ＥＳＤ事象
中にトランジスタ１４ａに損傷を与えないように電流を
制限する。トランジスタ１４ａに固有のベース抵抗は、
ＥＳＤ事象において、トランジスタ１４ａを通る電流の
制限に寄与するため、トランジスタ１４ａは、ダイオー
ド２２ａおよび２４ａが存在しないときと比較して存在
しているときにより小さくなり得る。
力ボンディングパッド１６ａと接地ボンディングパッド
１８ａとの間に結合されると、トランジスタ１４ａはよ
り小さくなり得る。ダイオード２２ａおよび２４ａにわ
たる電圧降下は、２つのダイオード電圧降下に限定さ
れ、トランジスタ１４ａのベース−エミッタ接合にわた
って形成されるのと同じ電圧およびトランジスタ１４の
エミッタと接地ボンディングパッド１８ａとの間に存在
する抵抗器２６ａなどの任意のインピーダンスである。
限定された電圧降下は、トランジスタ１４ａ、ベース−
エミッタ接合、抵抗器２６ａ、および固有のベース抵抗
にわたって現れる。ダイオード電圧降下の１つは、トラ
ンジスタ１４ａのベース−エミッタ接合にわたって引き
起こされるため、他のダイオード電圧降下は、ベース抵
抗および抵抗器２６ａに渡って現れる。抵抗器２６ａの
インピーダンスおよび固有のベース抵抗は、ＥＳＤ事象
中にトランジスタ１４ａに損傷を与えないように電流を
制限する。トランジスタ１４ａに固有のベース抵抗は、
ＥＳＤ事象において、トランジスタ１４ａを通る電流の
制限に寄与するため、トランジスタ１４ａは、ダイオー
ド２２ａおよび２４ａが存在しないときと比較して存在
しているときにより小さくなり得る。
【００１９】トランジスタが製造される線幅処理技術で
は、トランジスタ１４ａが損傷を与えずにＥＳＤ事象に
よる予想電流のすべてを搬送するようなサイズに形成さ
れない場合、ＥＳＤ事象中にトランジスタ１４ａにＥＳ
Ｄ保護を与えるために接地への他の経路が必要である。
このような接地への他の１つの経路は、入力ボンディン
グパッド１６ａと接地ボンディングパッド１８ａとの間
の少なくとも１つのステアリングダイオードである。し
かし、１つのステアリングダイオードのみが存在してい
る場合、そのダイオードには順バイアスがかけられ、回
路１２ａの通常の動作中にオンにされる。したがって、
少なくとも２つのダイオードは、入力ボンディングパッ
ド１６ａと接地ボンディングパッド１８ａとの間で結合
される。ダイオード２２ａのアノードは、入力ボンディ
ングパッド１６ａに結合される。ダイオード２２ａのカ
ソードは、ダイオード２４ａのアノードに結合される。
ダイオード２４ａのカソードは、接地ボンディングパッ
ド１８ａに結合される。ダイオード２２ａおよび２４ａ
は、回路１２ａの通常の動作条件下でわずかに順バイア
スがかけられる。ダイオード２２ａおよび２４ａは、正
のＥＳＤパルスからの入力ボンディングパッド１６ａを
保護する。回路１２ａの通常の動作条件下では、抵抗器
２６ａにわたって形成されるｄｃ電圧は、１つのダイオ
ード電圧降下未満であるため、約０．７ボルト未満であ
る。ダイオード２２ａおよび２４ａは、回路１２ａの通
常の動作中には順バイアスがかけられるが、順バイアス
は不十分であるため、導通状態にはならない。
は、トランジスタ１４ａが損傷を与えずにＥＳＤ事象に
よる予想電流のすべてを搬送するようなサイズに形成さ
れない場合、ＥＳＤ事象中にトランジスタ１４ａにＥＳ
Ｄ保護を与えるために接地への他の経路が必要である。
このような接地への他の１つの経路は、入力ボンディン
グパッド１６ａと接地ボンディングパッド１８ａとの間
の少なくとも１つのステアリングダイオードである。し
かし、１つのステアリングダイオードのみが存在してい
る場合、そのダイオードには順バイアスがかけられ、回
路１２ａの通常の動作中にオンにされる。したがって、
少なくとも２つのダイオードは、入力ボンディングパッ
ド１６ａと接地ボンディングパッド１８ａとの間で結合
される。ダイオード２２ａのアノードは、入力ボンディ
ングパッド１６ａに結合される。ダイオード２２ａのカ
ソードは、ダイオード２４ａのアノードに結合される。
ダイオード２４ａのカソードは、接地ボンディングパッ
ド１８ａに結合される。ダイオード２２ａおよび２４ａ
は、回路１２ａの通常の動作条件下でわずかに順バイア
スがかけられる。ダイオード２２ａおよび２４ａは、正
のＥＳＤパルスからの入力ボンディングパッド１６ａを
保護する。回路１２ａの通常の動作条件下では、抵抗器
２６ａにわたって形成されるｄｃ電圧は、１つのダイオ
ード電圧降下未満であるため、約０．７ボルト未満であ
る。ダイオード２２ａおよび２４ａは、回路１２ａの通
常の動作中には順バイアスがかけられるが、順バイアス
は不十分であるため、導通状態にはならない。
【００２０】入力ボンディングパッド１６ａが、正のＥ
ＳＤ事象のために、接地ボンディングパッド１８ａに対
して正になると、直列結合されたダイオード２２ａおよ
び２４ａ上のバイアスは、ダイオード２２ａおよび２４
ａが導通し始めるまで増加する。導通しているダイオー
ド２２ａおよび２４ａは、接地ボンディングパッド１８
ａに対して、入力ボンディングパッド１６ａにおける電
圧の増加を制限する。ダイオード２２ａおよび２４ａが
存在するとき、トランジスタ１４ａは、ダイオード２２
ａおよび２４ａが存在しない場合よりもさらに小さくさ
れ得る。さらに、ダイオード２０ａは、回路１２ａの性
能を最大にするように製造され、例えば、できるだけ小
さくされ、キャパシタンスを最小限に抑える。
ＳＤ事象のために、接地ボンディングパッド１８ａに対
して正になると、直列結合されたダイオード２２ａおよ
び２４ａ上のバイアスは、ダイオード２２ａおよび２４
ａが導通し始めるまで増加する。導通しているダイオー
ド２２ａおよび２４ａは、接地ボンディングパッド１８
ａに対して、入力ボンディングパッド１６ａにおける電
圧の増加を制限する。ダイオード２２ａおよび２４ａが
存在するとき、トランジスタ１４ａは、ダイオード２２
ａおよび２４ａが存在しない場合よりもさらに小さくさ
れ得る。さらに、ダイオード２０ａは、回路１２ａの性
能を最大にするように製造され、例えば、できるだけ小
さくされ、キャパシタンスを最小限に抑える。
【００２１】ダイオード２０ａ、２２ａおよび２４ａの
それぞれは、１から２アンペアの電流の範囲で電流を取
り扱うようなサイズに形成される。ダイオード２２ａお
よび２４ａは、直列に結合されているため、ダイオード
２２ａおよび２４ａの存在による入力ボンディングパッ
ド１６ａの全キャパシタンスは、いずれかのダイオード
単独の場合のキャパシタンスよりも小さい。なぜなら、
逆キャパシタンスの合計は、個々のキャパシタンスのそ
れぞれの逆数の合計であるからである。ダイオードが同
一である場合、キャパシタンスは、単一のダイオードの
キャパシタンスの半分に低減される。入力ボンディング
パッド１６ａにおけるキャパシタンスの減少によって、
回路１２ａに与えられる信号の損失は減少する。
それぞれは、１から２アンペアの電流の範囲で電流を取
り扱うようなサイズに形成される。ダイオード２２ａお
よび２４ａは、直列に結合されているため、ダイオード
２２ａおよび２４ａの存在による入力ボンディングパッ
ド１６ａの全キャパシタンスは、いずれかのダイオード
単独の場合のキャパシタンスよりも小さい。なぜなら、
逆キャパシタンスの合計は、個々のキャパシタンスのそ
れぞれの逆数の合計であるからである。ダイオードが同
一である場合、キャパシタンスは、単一のダイオードの
キャパシタンスの半分に低減される。入力ボンディング
パッド１６ａにおけるキャパシタンスの減少によって、
回路１２ａに与えられる信号の損失は減少する。
【００２２】保護されるトランジスタは、バイポーラト
ランジスタには限定されない。トランジスタは、例え
ば、金属酸化物半導体（ＭＯＳ）トランジスタであり得
る。図２は、図１のトランジスタ１４ａがＭＯＳトラン
ジスタ１４ｂに置き換えられた本発明の他の実施形態を
示す。集積回路１０ｂの回路１２ｂでは、トランジスタ
１４ｂのゲートは入力ボンディングパッド１６ｂに結合
され、ソースは、接地ボンディングパッド１８ｂに結合
される。トランジスタ１４ｂのゲート−ソースキャパシ
タンスの破壊は、２つのダイオード電圧降下よりも大き
くなるように設計されなければならない。トランジスタ
１４ｂのためのターンオン電圧は、２つの電圧降下より
も小さくなるように設計されなければならない。
ランジスタには限定されない。トランジスタは、例え
ば、金属酸化物半導体（ＭＯＳ）トランジスタであり得
る。図２は、図１のトランジスタ１４ａがＭＯＳトラン
ジスタ１４ｂに置き換えられた本発明の他の実施形態を
示す。集積回路１０ｂの回路１２ｂでは、トランジスタ
１４ｂのゲートは入力ボンディングパッド１６ｂに結合
され、ソースは、接地ボンディングパッド１８ｂに結合
される。トランジスタ１４ｂのゲート−ソースキャパシ
タンスの破壊は、２つのダイオード電圧降下よりも大き
くなるように設計されなければならない。トランジスタ
１４ｂのためのターンオン電圧は、２つの電圧降下より
も小さくなるように設計されなければならない。
【００２３】ＥＳＤ事象では、入力ボンディングパッド
１６ｂにおける電圧は、ダイオード２２ｂおよび２４ｂ
の存在による２つのダイオード電圧降下を超えず、それ
によって、ＭＯＳトランジスタ１４ｂを保護する。２つ
のダイオード電圧降下は、トランジスタ１４ｂのゲート
−ソースキャパシタンスに損傷を与えるほど十分ではな
い。
１６ｂにおける電圧は、ダイオード２２ｂおよび２４ｂ
の存在による２つのダイオード電圧降下を超えず、それ
によって、ＭＯＳトランジスタ１４ｂを保護する。２つ
のダイオード電圧降下は、トランジスタ１４ｂのゲート
−ソースキャパシタンスに損傷を与えるほど十分ではな
い。
【００２４】図３は、集積回路１０ｃの回路１２ｃが、
入力ボンディングパッド１６ｃと接地ボンディングパッ
ド１８ｃとの間に直列に接続された２つより多くのダイ
オードを有する本発明の他の実施形態を示す。２つより
多くのダイオードは、入力ボンディングパッド１６ｃに
おける容量性負荷をさらに低減させる。さらに、抵抗器
２６ｃにわたって形成される電圧は、（Ｎ−１）未満
（ここで、Ｎは、回路１２ｃの通常動作条件下でのダイ
オードの数）のダイオード電圧降下であるため、ダイオ
ードＤ１、Ｄ２、．．．、ＤＮは、順バイアスがかけら
れていても、導通状態になるほど十分に順バイアスがか
けられない。入力ボンディングパッド１６ｃが接地ボン
ディングパッド１８ｃより高い電位であるＥＳＤ事象の
条件下では、ダイオードＤ１、Ｄ２、．．．、ＤＮは、
導通状態になるのに十分な順バイアスがかけられ、それ
によって、ＥＳＤ事象によって形成される電圧に対する
接地への経路が提供され、トランジスタ１４ｃおよび回
路１２ｃが損傷から保護される。当業者であれば、ター
ンオン電圧が２つのダイオード電圧降下よりも大きい、
多数のダイオードＤ１、Ｄ２、．．．、ＤＮを用いる金
属酸化物半導体回路１２ｃを設計することができる。
入力ボンディングパッド１６ｃと接地ボンディングパッ
ド１８ｃとの間に直列に接続された２つより多くのダイ
オードを有する本発明の他の実施形態を示す。２つより
多くのダイオードは、入力ボンディングパッド１６ｃに
おける容量性負荷をさらに低減させる。さらに、抵抗器
２６ｃにわたって形成される電圧は、（Ｎ−１）未満
（ここで、Ｎは、回路１２ｃの通常動作条件下でのダイ
オードの数）のダイオード電圧降下であるため、ダイオ
ードＤ１、Ｄ２、．．．、ＤＮは、順バイアスがかけら
れていても、導通状態になるほど十分に順バイアスがか
けられない。入力ボンディングパッド１６ｃが接地ボン
ディングパッド１８ｃより高い電位であるＥＳＤ事象の
条件下では、ダイオードＤ１、Ｄ２、．．．、ＤＮは、
導通状態になるのに十分な順バイアスがかけられ、それ
によって、ＥＳＤ事象によって形成される電圧に対する
接地への経路が提供され、トランジスタ１４ｃおよび回
路１２ｃが損傷から保護される。当業者であれば、ター
ンオン電圧が２つのダイオード電圧降下よりも大きい、
多数のダイオードＤ１、Ｄ２、．．．、ＤＮを用いる金
属酸化物半導体回路１２ｃを設計することができる。
【００２５】所定の線幅処理技術においてできるだけ小
さく製造されたダイオードは、同じ線幅処理技術で製造
された大きなダイオードよりもカソード−アノードキャ
パシタンスはより小さくなる。キャパシタンスがより小
さくなると、入力ボンディングパッドにおけるキャパシ
タンスも小さくなり、それによって、入力ボンディング
パッド１６ｃに与えられる入力信号によってチャージさ
れる容量性負荷も小さくなる。しかし、小さなダイオー
ドは、大きなインピーダンスを有するため、ＥＳＤ事象
においてそれほど保護を提供しない。したがって、提供
されるＥＳＤ保護と、寄生容量の大きさとの間でトレー
ドオフがなされる。
さく製造されたダイオードは、同じ線幅処理技術で製造
された大きなダイオードよりもカソード−アノードキャ
パシタンスはより小さくなる。キャパシタンスがより小
さくなると、入力ボンディングパッドにおけるキャパシ
タンスも小さくなり、それによって、入力ボンディング
パッド１６ｃに与えられる入力信号によってチャージさ
れる容量性負荷も小さくなる。しかし、小さなダイオー
ドは、大きなインピーダンスを有するため、ＥＳＤ事象
においてそれほど保護を提供しない。したがって、提供
されるＥＳＤ保護と、寄生容量の大きさとの間でトレー
ドオフがなされる。
【００２６】図４は、他の実施形態の集積回路１０ｄを
示す。図４に示す実施形態では、入力ボンディングパッ
ド１６ｄと出力ボンディングパッド１８ｄとの間に結合
された少なくとも２つのダイオードは、ダイオードＴＤ
１およびＴＤ２として構成されるトランジスタである。
図４においてダイオードとして構成されるトランジスタ
は、バイポーラトランジスタとして例示されるが、限定
はされないが、図５に示すように、金属酸化物半導体技
術を含む任意の技術で製造され得る。
示す。図４に示す実施形態では、入力ボンディングパッ
ド１６ｄと出力ボンディングパッド１８ｄとの間に結合
された少なくとも２つのダイオードは、ダイオードＴＤ
１およびＴＤ２として構成されるトランジスタである。
図４においてダイオードとして構成されるトランジスタ
は、バイポーラトランジスタとして例示されるが、限定
はされないが、図５に示すように、金属酸化物半導体技
術を含む任意の技術で製造され得る。
【００２７】図６は、トランジスタ１４ｆが物理的に十
分大きい、即ち、順方向のベース−エミッタ電流パルス
のＥＳＤ事象中に損傷を受けない十分な容量である他の
実施形態の集積回路１０ｆを示す。図６の概略図は、単
一のステアリングダイオードを用いる回路の入力段の静
電放電保護を導入する集積回路の一部である。図６に示
す実施形態は、図１０に示す回路と同様である。入力ボ
ンディングパッド１６ｆと接地ボンディングパッド１８
ｆとの間のステアリングダイオードは保持され、入力ボ
ンディングパッド１６ｊと入力電力ボンディングパッド
ＶＣＣＰとの間に結合される図１０のステアリングダイ
オードＳＤ１は除去される。入力ボンディングパッド１
６ｊと電力供給ボンディングパッドＶＣＣＰとの間のス
テアリングダイオードを除去することによって、ステア
リングダイオード２０ｆによって与えられるＥＳＤ保護
の実質的にすべてを保持しながら、入力ボンディングパ
ッド１６ｆにおける容量性負荷が低減される。トランジ
スタ１４ｆは、損傷を与えずに、予想されるＥＳＤ電流
を搬送するのに十分大きくなければならない。
分大きい、即ち、順方向のベース−エミッタ電流パルス
のＥＳＤ事象中に損傷を受けない十分な容量である他の
実施形態の集積回路１０ｆを示す。図６の概略図は、単
一のステアリングダイオードを用いる回路の入力段の静
電放電保護を導入する集積回路の一部である。図６に示
す実施形態は、図１０に示す回路と同様である。入力ボ
ンディングパッド１６ｆと接地ボンディングパッド１８
ｆとの間のステアリングダイオードは保持され、入力ボ
ンディングパッド１６ｊと入力電力ボンディングパッド
ＶＣＣＰとの間に結合される図１０のステアリングダイ
オードＳＤ１は除去される。入力ボンディングパッド１
６ｊと電力供給ボンディングパッドＶＣＣＰとの間のス
テアリングダイオードを除去することによって、ステア
リングダイオード２０ｆによって与えられるＥＳＤ保護
の実質的にすべてを保持しながら、入力ボンディングパ
ッド１６ｆにおける容量性負荷が低減される。トランジ
スタ１４ｆは、損傷を与えずに、予想されるＥＳＤ電流
を搬送するのに十分大きくなければならない。
【００２８】図７は、共通エミッタ構成においてＰＮＰ
トランジスタ１４ｇを有する回路１２ｇの入力段の静電
放電保護を導入する他の実施形態の集積回路１０ｇを示
す。当業者であれば、ステアリングダイオード２０ｇな
らびにダイオード２２ｇおよび２４ｇだけでなく、電力
供給の極性を反転させる必要性を認識するであろう。
トランジスタ１４ｇを有する回路１２ｇの入力段の静電
放電保護を導入する他の実施形態の集積回路１０ｇを示
す。当業者であれば、ステアリングダイオード２０ｇな
らびにダイオード２２ｇおよび２４ｇだけでなく、電力
供給の極性を反転させる必要性を認識するであろう。
【００２９】図８は、共通ベース構成においてＮＰＮト
ランジスタ１４ｈを有する回路１２ｈの入力段の静電放
電保護を導入する他の実施形態の集積回路１０ｈを示
す。
ランジスタ１４ｈを有する回路１２ｈの入力段の静電放
電保護を導入する他の実施形態の集積回路１０ｈを示
す。
【００３０】図９は、共通ベース構成においてＰＮＰト
ランジスタ１４ｊを有する回路１２ｉの入力段の静電放
電保護を導入する他の実施形態の集積回路１０ｉを示
す。
ランジスタ１４ｊを有する回路１２ｉの入力段の静電放
電保護を導入する他の実施形態の集積回路１０ｉを示
す。
【００３１】当該技術分野で公知のように、集積回路１
０ａから１０ｊは、通常、パッケージ内に封入される。
集積回路は、パドルと絶縁されたリードとを有するリー
ドフレームのパドル上に配置されている。ワイヤは、集
積回路上の対応するボンディングパッドと、リードフレ
ームのリードとの間に接着されている。集積回路チップ
およびボンディングワイヤは、オーバーモールド（over
mold）動作などにおいてパッケージ内に封入され、パッ
ケージングされた集積回路を形成する。
０ａから１０ｊは、通常、パッケージ内に封入される。
集積回路は、パドルと絶縁されたリードとを有するリー
ドフレームのパドル上に配置されている。ワイヤは、集
積回路上の対応するボンディングパッドと、リードフレ
ームのリードとの間に接着されている。集積回路チップ
およびボンディングワイヤは、オーバーモールド（over
mold）動作などにおいてパッケージ内に封入され、パッ
ケージングされた集積回路を形成する。
【００３２】入力ボンディングパッドおよび接地ボンデ
ィングパッドを参照したが、これらのボンディングパッ
ドの電気等価への結合で十分である。様々な実施形態に
示すトランジスタは、特定のタイプのトランジスタとし
て示される。但し、本発明はこれらに限定されない。他
のタイプのトランジスタを本発明と共に用いてもよい。
様々な回路を例示したが、様々な回路のすべての可能な
組み合わせを例示しているわけではない。
ィングパッドを参照したが、これらのボンディングパッ
ドの電気等価への結合で十分である。様々な実施形態に
示すトランジスタは、特定のタイプのトランジスタとし
て示される。但し、本発明はこれらに限定されない。他
のタイプのトランジスタを本発明と共に用いてもよい。
様々な回路を例示したが、様々な回路のすべての可能な
組み合わせを例示しているわけではない。
【００３３】例示した回路の組み合わせは、本発明の範
囲内であると見なされる。上記実施形態は、０．２５ミ
クロンの技術において実施される例示的な実施形態に適
切な典型的な設計値を与えるが、広い範囲のトランジス
タ、抵抗器、およびダイオードのサイズも必要とされる
保護および構成要素の値に応じて可能である。
囲内であると見なされる。上記実施形態は、０．２５ミ
クロンの技術において実施される例示的な実施形態に適
切な典型的な設計値を与えるが、広い範囲のトランジス
タ、抵抗器、およびダイオードのサイズも必要とされる
保護および構成要素の値に応じて可能である。
【００３４】
【発明の効果】上記のように、本発明によると、無線動
作周波数で動作し得る集積回路の入力ボンディングパッ
ドに結合された回路の向上した制限電流ＥＳＤ事象保護
が提供される。
作周波数で動作し得る集積回路の入力ボンディングパッ
ドに結合された回路の向上した制限電流ＥＳＤ事象保護
が提供される。
【図面の簡単な説明】
【図１】 本発明によるバイポーラトランジスタを有す
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
【図２】 金属酸化物半導体トランジスタを有する回路
の入力段の静電放電保護を導入する集積回路の一部の概
略図。
の入力段の静電放電保護を導入する集積回路の一部の概
略図。
【図３】 静電放電保護回路の他の実施形態を導入する
集積回路の一部の概略図。
集積回路の一部の概略図。
【図４】 バイポーラトランジスタがダイオードとして
構成されている、図１に類似した集積回路の一部の概略
図。
構成されている、図１に類似した集積回路の一部の概略
図。
【図５】 ダイオードとして構成されるトランジスタが
金属酸化物半導体トランジスタである、図４に類似した
集積回路の一部の概略図。
金属酸化物半導体トランジスタである、図４に類似した
集積回路の一部の概略図。
【図６】 単一ステアリングダイオードを用いる回路の
入力段の静電放電保護を導入する集積回路の一部の概略
図。
入力段の静電放電保護を導入する集積回路の一部の概略
図。
【図７】 共通エミッタ構成にＰＮＰトランジスタを有
する回路の入力段の静電放電保護を導入する集積回路の
一部の概略図。
する回路の入力段の静電放電保護を導入する集積回路の
一部の概略図。
【図８】 共通ベース構成にＮＰＮトランジスタを有す
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
【図９】 共通ベース構成にＰＮＰトランジスタを有す
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
る回路の入力段の静電放電保護を導入する集積回路の一
部の概略図。
【図１０】 従来の入力段静電放電保護を例示する集積
回路の一部の概略図。
回路の一部の概略図。
１２ａ 回路 １４ａ トランジスタ １６ａ 入力ボンディングパッド １８ａ ＡＣ接地ボンディングパッド ２０ａ ステアリングダイオード ２２ａ ダイオード ２４ａ ダイオード ２６ａ 抵抗器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール クーパー デイヴィス アメリカ合衆国 19605 ペンシルヴァニ ア，ミュールンベルグ タウンシップ，リ バー ロード 3601 Ｆターム(参考） 5F038 BE09 BH02 BH03 BH04 BH05 BH13 BH15 DF01 EZ20 5F082 AA31 BA33 BC01 BC09 BC11 FA16 GA04
Claims (44)
- 【請求項１】 入力ボンディングパッドと接地ボンディ
ングパッドとの間に結合され、前記入力ボンディングパ
ッドに印加される電圧が前記接地ボンディングパッドで
の電圧を超えるとき、逆バイアスがかけられるように配
向されているステアリングダイオードと、 前記入力ボンディングパッドと前記接地ボンディングパ
ッドとの間に結合され、前記入力ボンディングパッドに
結合された第１の電極および前記接地ボンディングパッ
ドに結合された第２の電極を備えたトランジスタを有す
る回路と、 前記入力ボンディングパッドと前記接地ボンディングパ
ッドとの間に結合され、前記回路の通常の動作中に順バ
イアスがかけられ、非導通状態になり、静電放電事象に
おいて導通状態となることが可能な少なくとも２つの直
列に接続されたダイオードとを有する集積回路。 - 【請求項２】 前記ステアリングダイオードは、前記入
力ボンディングパッドに印加される電圧が、前記接地ボ
ンディングパッドでの電圧よりもさらに正であるとき、
逆バイアスがかけられる請求項１に記載の集積回路。 - 【請求項３】 前記ステアリングダイオードは、前記入
力ボンディングパッドに印加される電圧が、前記接地ボ
ンディングパッドでの電圧よりもさらに負であるとき、
逆バイアスがかけられる請求項１に記載の集積回路。 - 【請求項４】 前記少なくとも２つの直列に接続された
ダイオードの第１のダイオードのアノードは、前記入力
ボンディングパッドに結合され、前記少なくとも２つの
直列に接続されたダイオードの第２のダイオードのカソ
ードは、前記接地ボンディングパッドに結合され、前記
少なくとも２つの直列に接続されたダイオードは、前記
回路の通常の動作中に順バイアスをかけられ、非導通状
態になる請求項１に記載の集積回路。 - 【請求項５】 前記トランジスタは、バイポーラトラン
ジスタである請求項１に記載の集積回路。 - 【請求項６】 前記トランジスタは、共通エミッタ構成
で構成されている請求項５に記載の集積回路。 - 【請求項７】 前記トランジスタは、共通ベース構成で
構成されている請求項５に記載の集積回路。 - 【請求項８】 前記トランジスタは、ＮＰＮトランジス
タである請求項５に記載の集積回路。 - 【請求項９】 前記トランジスタは、ＰＮＰトランジス
タである請求項５に記載の集積回路。 - 【請求項１０】 前記トランジスタは、金属酸化物半導
体トランジスタを含む請求項１に記載の集積回路。 - 【請求項１１】 前記トランジスタは、ソース共通構成
で構成されている請求項１０に記載の集積回路。 - 【請求項１２】 前記少なくとも２つのダイオードは２
つのダイオードを含む請求項１に記載の集積回路。 - 【請求項１３】 前記少なくとも２つの直列に接続され
たダイオードは、２つより多くのダイオードを含む請求
項１に記載の集積回路。 - 【請求項１４】 前記第２の電極と前記接地ボンディン
グパッドとの間に負帰還（degeneration）デバイスをさ
らに有する請求項１に記載の集積回路。 - 【請求項１５】 前記少なくとも２つの直列に接続され
たダイオードの少なくとも１つは、ダイオードとして構
成されたトランジスタである請求項１に記載の集積回
路。 - 【請求項１６】 前記少なくとも２つの直列に接続され
たダイオードの前記少なくとも１つは、バイポーラトラ
ンジスタである請求項１５に記載の集積回路。 - 【請求項１７】 前記少なくとも２つの直列に接続され
たダイオードの前記少なくとも１つは、金属酸化物半導
体トランジスタである請求項１５に記載の集積回路。 - 【請求項１８】 電力供給ボンディングパッドと前記接
地ボンディングパッドとの間に結合され、前記電力供給
ボンディングパッドに結合されたカソードおよび前記接
地ボンディングパッドに結合されたアノードを有するツ
ェナーダイオードをさらに有する請求項１に記載の集積
回路。 - 【請求項１９】 電力供給ボンディングパッドと前記接
地ボンディングパッドとの間に結合され、前記電力供給
ボンディングパッドに結合されたアノードおよび前記接
地ボンディングパッドに結合されたカソードを有するツ
ェナーダイオードをさらに有する請求項１に記載の集積
回路。 - 【請求項２０】 前記集積回路は、前記ボンディングパ
ッドに結合されたリードが延びるハウジングにカプセル
化されている請求項１に記載の集積回路。 - 【請求項２１】 前記少なくとも２つの直列に接続され
たダイオードの第１のダイオードのカソードは、前記少
なくとも２つの直列に接続されたダイオードの第２のダ
イオードのアノードに結合されている請求項１に記載の
集積回路。 - 【請求項２２】 前記少なくとも２つの直列に接続され
たダイオードの第２のダイオードのアノードは、前記少
なくとも２つの直列に接続されたダイオードの第１のダ
イオードのカソードに結合されている請求項２１に記載
の集積回路。 - 【請求項２３】 入力ボンディングパッドと接地ボンデ
ィングパッドとの間に結合され、前記入力ボンディング
パッドに印加される電圧が前記接地ボンディングパッド
での電圧を超えるとき、逆バイアスがかけられるように
配向されているステアリングダイオードであって、前記
集積回路は、前記入力ボンディングパッドと正の電圧パ
ッドとの間に第２のステアリングダイオードを有さない
ステアリングダイオードと、 前記入力ボンディングパッドと前記接地ボンディングパ
ッドとの間に結合され、前記入力ボンディングパッドに
結合された第１の電極および前記接地ボンディングパッ
ドに結合された第２の電極を備えたトランジスタを有す
る回路とを有する集積回路。 - 【請求項２４】 前記ステアリングダイオードは、前記
入力ボンディングパッドに印加される電圧が、前記接地
ボンディングパッドでの電圧よりもさらに正であると
き、逆バイアスがかけられる請求項２３に記載の集積回
路。 - 【請求項２５】 前記ステアリングダイオードは、前記
入力ボンディングパッドに印加される電圧が、前記接地
ボンディングパッドでの電圧よりもさらに負であると
き、逆バイアスがかけられる請求項２３に記載の集積回
路。 - 【請求項２６】 前記少なくとも２つの直列に接続され
たダイオードの第１のダイオードのアノードは、前記入
力ボンディングパッドに結合され、前記少なくとも２つ
の直列に接続されたダイオードの第２のダイオードのカ
ソードは、前記接地ボンディングパッドに結合され、前
記少なくとも２つの直列に接続されたダイオードは、前
記回路の通常の動作中に順バイアスがかけられ、非導通
状態になる請求項２３に記載の集積回路。 - 【請求項２７】 前記トランジスタは、バイポーラトラ
ンジスタを含む請求項２３に記載の集積回路。 - 【請求項２８】 前記トランジスタは、共通エミッタ構
成で構成されている請求項２７に記載の集積回路。 - 【請求項２９】 前記トランジスタは、共通ベース構成
で構成されている請求項２７に記載の集積回路。 - 【請求項３０】 前記トランジスタは、ＮＰＮトランジ
スタである請求項２７に記載の集積回路。 - 【請求項３１】 前記トランジスタは、ＰＮＰトランジ
スタである請求項２７に記載の集積回路。 - 【請求項３２】 前記トランジスタは、金属酸化物半導
体トランジスタを含む請求項２３に記載の集積回路。 - 【請求項３３】 前記トランジスタは、ソース共通構成
で構成されている請求項３２に記載の集積回路。 - 【請求項３４】 前記少なくとも２つのダイオードは２
つのダイオードを含む請求項２３に記載の集積回路。 - 【請求項３５】 前記少なくとも２つの直列に接続され
たダイオードは、２つより多くのダイオードを含む請求
項２３に記載の集積回路。 - 【請求項３６】 前記第２の電極と前記接地ボンディン
グパッドとの間に負帰還デバイスをさらに有する請求項
２３に記載の集積回路。 - 【請求項３７】 前記少なくとも２つの直列に接続され
たダイオードの少なくとも１つは、ダイオードとして構
成されたトランジスタである請求項２３に記載の集積回
路。 - 【請求項３８】 前記少なくとも２つの直列に接続され
たダイオードの前記少なくとも１つは、バイポーラトラ
ンジスタである請求項３７に記載の集積回路。 - 【請求項３９】 前記少なくとも２つの直列に接続され
たダイオードの前記少なくとも１つは、金属酸化物半導
体トランジスタである請求項３７に記載の集積回路。 - 【請求項４０】 電力供給ボンディングパッドと前記接
地ボンディングパッドとの間に結合され、前記電力供給
ボンディングパッドに結合されたカソードおよび前記接
地ボンディングパッドに結合されたアノードを有するツ
ェナーダイオードをさらに有する請求項２３に記載の集
積回路。 - 【請求項４１】 電力供給ボンディングパッドと前記接
地ボンディングパッドとの間に結合され、前記電力供給
ボンディングパッドに結合されたアノードおよび前記接
地ボンディングパッドに結合されたカソードを有するツ
ェナーダイオードをさらに有する請求項２３に記載の集
積回路。 - 【請求項４２】 前記集積回路は、前記ボンディングパ
ッドに結合されたリードが延びるハウジングにカプセル
化されている請求項２３に記載の集積回路。 - 【請求項４３】 前記少なくとも２つの直列に接続され
たダイオードの第１のダイオードのカソードは、前記少
なくとも２つの直列に接続されたダイオードの第２のダ
イオードのアノードに結合されている請求項２３に記載
の集積回路。 - 【請求項４４】 前記少なくとも２つの直列に接続され
たダイオードの第２のダイオードのアノードは、前記少
なくとも２つの直列に接続されたダイオードの第１のダ
イオードのカソードに結合されている請求項４３に記載
の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/625871 | 2000-07-26 | ||
| US09/625,871 US6400204B1 (en) | 2000-07-26 | 2000-07-26 | Input stage ESD protection for an integrated circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002124573A true JP2002124573A (ja) | 2002-04-26 |
| JP2002124573A5 JP2002124573A5 (ja) | 2008-08-28 |
| JP5024808B2 JP5024808B2 (ja) | 2012-09-12 |
Family
ID=24507959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225256A Expired - Fee Related JP5024808B2 (ja) | 2000-07-26 | 2001-07-26 | 集積回路のための入力段ｅｓｄ保護 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6400204B1 (ja) |
| JP (1) | JP5024808B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134700A (ja) * | 2000-07-26 | 2002-05-10 | Agere Systems Guardian Corp | 集積回路のための出力段ｅｓｄ保護 |
| US7443703B2 (en) | 2004-12-28 | 2008-10-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100884782B1 (ko) | 2006-08-01 | 2009-02-23 | 미쓰비시덴키 가부시키가이샤 | 전력변환장치 |
| JP2009054851A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030204218A1 (en) * | 2001-04-26 | 2003-10-30 | Vogel Martin J. | Protection apparatus for implantable medical device |
| US6551345B2 (en) * | 2001-04-26 | 2003-04-22 | Alfred E. Mann Foundation For Scientific Research | Protection apparatus for implantable medical device |
| US6894567B2 (en) * | 2001-12-04 | 2005-05-17 | Koninklijke Philips Electronics N.V. | ESD protection circuit for use in RF CMOS IC design |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| KR100689743B1 (ko) * | 2004-10-01 | 2007-03-08 | 삼성전자주식회사 | 저잡음 증폭기의 정전기 보호 및 입력 임피던스 정합 회로및 저잡음 증폭기 |
| US7518841B2 (en) * | 2004-11-02 | 2009-04-14 | Industrial Technology Research Institute | Electrostatic discharge protection for power amplifier in radio frequency integrated circuit |
| US7355476B2 (en) | 2005-06-30 | 2008-04-08 | Silicon Laboratories Inc. | Input stage for an amplifier |
| US8346198B2 (en) * | 2005-06-30 | 2013-01-01 | Silicon Laboratories Inc. | Low noise amplifier for a radio receiver |
| ITMI20070141A1 (it) * | 2007-01-30 | 2008-07-31 | St Microelectronics Srl | Circuito di pilotaggio per una configurazione emitter-switching di transistori |
| US20100125580A1 (en) * | 2008-11-04 | 2010-05-20 | Westen Peter T | Automatic buddy management |
| US8169760B2 (en) * | 2009-01-19 | 2012-05-01 | International Business Machines Corporation | Signal and power supply integrated ESD protection device |
| US9373414B2 (en) * | 2009-09-10 | 2016-06-21 | Beijing Boe Optoelectronics Technology Co., Ltd. | Shift register unit and gate drive device for liquid crystal display |
| US8254862B2 (en) | 2009-12-29 | 2012-08-28 | Silicon Laboratories Inc. | Configurable radio front end |
| US8463215B2 (en) | 2009-12-29 | 2013-06-11 | Silicon Laboratories Inc. | Integrating components in a radio tuner integrated circuit (IC) for a tracking filter |
| US8818309B2 (en) | 2011-03-28 | 2014-08-26 | Silicon Laboratories Inc. | Providing multiple inductors for a radio tuner |
| US9264080B2 (en) | 2014-01-31 | 2016-02-16 | Silicon Laboratories Inc. | Reducing second order distortion in an amplifier |
| CN104538417B (zh) * | 2015-01-08 | 2017-11-03 | 电子科技大学 | 基于二极管链的led开路保护集成芯片及其制造方法 |
| CN109193601B (zh) * | 2018-09-25 | 2020-04-21 | 华为技术有限公司 | 一种esd保护电路 |
| CN114747109B (zh) * | 2019-12-06 | 2024-04-12 | 华为技术有限公司 | 一种esd保护电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763184A (en) | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
| US4990802A (en) | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
| US5304839A (en) | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
| KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
| US5264723A (en) | 1992-04-09 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit with MOS capacitor for improved ESD protection |
| US5345357A (en) | 1992-06-05 | 1994-09-06 | At&T Bell Laboratories | ESD protection of output buffers |
| US5521783A (en) * | 1993-09-17 | 1996-05-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit |
| US5446302A (en) | 1993-12-14 | 1995-08-29 | Analog Devices, Incorporated | Integrated circuit with diode-connected transistor for reducing ESD damage |
| US5463520A (en) | 1994-05-09 | 1995-10-31 | At&T Ipm Corp. | Electrostatic discharge protection with hysteresis trigger circuit |
| US5593911A (en) * | 1995-07-26 | 1997-01-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making ESD protection circuit with three stages |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| KR100223888B1 (ko) * | 1996-11-20 | 1999-10-15 | 구본준 | 정전기 보호회로 |
| US5774318A (en) * | 1996-11-27 | 1998-06-30 | Raytheon Company | I.C. power supply terminal protection clamp |
| US6025746A (en) * | 1996-12-23 | 2000-02-15 | Stmicroelectronics, Inc. | ESD protection circuits |
| US5825600A (en) * | 1997-04-25 | 1998-10-20 | Cypress Semiconductor Corp. | Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection |
-
2000
- 2000-07-26 US US09/625,871 patent/US6400204B1/en not_active Expired - Lifetime
-
2001
- 2001-07-26 JP JP2001225256A patent/JP5024808B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134700A (ja) * | 2000-07-26 | 2002-05-10 | Agere Systems Guardian Corp | 集積回路のための出力段ｅｓｄ保護 |
| US7443703B2 (en) | 2004-12-28 | 2008-10-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100884782B1 (ko) | 2006-08-01 | 2009-02-23 | 미쓰비시덴키 가부시키가이샤 | 전력변환장치 |
| JP2009054851A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5024808B2 (ja) | 2012-09-12 |
| US6400204B1 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5024808B2 (ja) | 集積回路のための入力段ｅｓｄ保護 | |
| EP1277236B1 (en) | Electrostatic discharge (esd) protection circuit | |
| US5781389A (en) | Transistor protection circuit | |
| EP1356524B1 (en) | Esd protection devices | |
| US7394631B2 (en) | Electrostatic protection circuit | |
| US6693780B2 (en) | ESD protection devices for a differential pair of transistors | |
| EP0291242A2 (en) | Protection system for CMOS integrated circuits | |
| US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
| US6624998B2 (en) | Electrostatic discharge protection scheme in low potential drop environments | |
| US9224726B2 (en) | Electrostatic discharge protection circuit, equipment and method | |
| US20110038087A1 (en) | Discharge protection apparatus and method of protecting an electronic device | |
| TWI279903B (en) | ESD protection circuit for use in RF CMOS IC design | |
| US7692492B2 (en) | Operational amplifier | |
| CN113206075A (zh) | 用于保护电路的方法、静电放电电路和集成电路 | |
| WO2005002019A1 (en) | Protection circuit for an integrated circuit device | |
| US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
| US20150085409A1 (en) | Active esd protection circuit with blocking diode | |
| US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
| US6529059B1 (en) | Output stage ESD protection for an integrated circuit | |
| US5598313A (en) | Electrostatic discharge suppression circuit for integrated circuit chips | |
| JPH11289053A (ja) | 静電気放電保護装置 | |
| US5532896A (en) | Distributed silicon controlled rectifiers for ESD protection | |
| US6731488B2 (en) | Dual emitter transistor with ESD protection | |
| US20060187595A1 (en) | Apparatus and method for controlling leakage current in bipolar esd clamping devices | |
| CN107452734A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111019 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120119 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120516 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |