JP2001216038A - Ｃｍｏｓ定電流レファレンス回路 - Google Patents
Ｃｍｏｓ定電流レファレンス回路Info
- Publication number
- JP2001216038A JP2001216038A JP2000363617A JP2000363617A JP2001216038A JP 2001216038 A JP2001216038 A JP 2001216038A JP 2000363617 A JP2000363617 A JP 2000363617A JP 2000363617 A JP2000363617 A JP 2000363617A JP 2001216038 A JP2001216038 A JP 2001216038A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current
- node
- constant
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 バイポーラトランジスタを使用しなくＣＭＯ
Ｓトランジスタのみで回路を簡単に構成して、電源及び
温度変化にも一定の電流を負荷に提供し得るようにした
ＣＭＯＳ低電流レファレンス回路を提供することであ
る。 【解決手段】 電源電圧の変化にかかわらず、一定のバ
イアス電流を発生させる定電流発生手段１１０と、前記
定電流発生手段から発生したバイアス電流が温度変化に
も一定に出力されるように、前記定電流発生手段を制御
する自己補償手段ＭＰ９と、前記定電流発生手段が動作
するように、電流経路を形成させるスターティング手段
ＭＮ５と、前記定電流発生手段から発生した前記バイア
ス電流を負荷に一定に供給する定電流供給手段１２０と
を含んでなる。
Ｓトランジスタのみで回路を簡単に構成して、電源及び
温度変化にも一定の電流を負荷に提供し得るようにした
ＣＭＯＳ低電流レファレンス回路を提供することであ
る。 【解決手段】 電源電圧の変化にかかわらず、一定のバ
イアス電流を発生させる定電流発生手段１１０と、前記
定電流発生手段から発生したバイアス電流が温度変化に
も一定に出力されるように、前記定電流発生手段を制御
する自己補償手段ＭＰ９と、前記定電流発生手段が動作
するように、電流経路を形成させるスターティング手段
ＭＮ５と、前記定電流発生手段から発生した前記バイア
ス電流を負荷に一定に供給する定電流供給手段１２０と
を含んでなる。
Description
【０００１】
【発明の属する技術分野】本発明はランバス（Ｒａｍｂ
ｕｓ）ＤＲＡＭのＣＭＯＳ定電流レファレンス回路に関
するもので、特に電源電圧の変動及び温度変化に関わり
なく、一定電流を負荷に提供し得るＣＭＯＳ定電流レフ
ァレンス回路に関するものである。
ｕｓ）ＤＲＡＭのＣＭＯＳ定電流レファレンス回路に関
するもので、特に電源電圧の変動及び温度変化に関わり
なく、一定電流を負荷に提供し得るＣＭＯＳ定電流レフ
ァレンス回路に関するものである。
【０００２】
【従来の技術】図１はＣＭＯＳトランジスタとバイポー
ラトランジスタをともに使用した従来の定電流レファレ
ンス回路を示すものである。
ラトランジスタをともに使用した従来の定電流レファレ
ンス回路を示すものである。
【０００３】従来の定電流レファレンス回路は、図１に
示すように、ネガティブ（−）係数を有する第１電流Ｉ
１を発生するネガティブ電流発生部１０と、ポジティブ
（＋）係数を有する第２電流Ｉ２及び第３電流Ｉ３をそ
れぞれ発生する第１ポジティブ電流発生部２０及び第２
ポジティブ電流発生部３０と、ネガティブ（−）係数を
有する第１電流Ｉ１とポジティブ（＋）係数を有する第
２電流Ｉ２とを合わせて一定のバイアス電流Ｉｂｉａｓ
を発生する電流合流回路部４０とから構成される。
示すように、ネガティブ（−）係数を有する第１電流Ｉ
１を発生するネガティブ電流発生部１０と、ポジティブ
（＋）係数を有する第２電流Ｉ２及び第３電流Ｉ３をそ
れぞれ発生する第１ポジティブ電流発生部２０及び第２
ポジティブ電流発生部３０と、ネガティブ（−）係数を
有する第１電流Ｉ１とポジティブ（＋）係数を有する第
２電流Ｉ２とを合わせて一定のバイアス電流Ｉｂｉａｓ
を発生する電流合流回路部４０とから構成される。
【０００４】ネガティブ電流発生部１０は、ノードＮｄ
１の信号に応じて電源電圧ＶｄｄをノードＮｄ１に伝達
するＰＭＯＳトランジスタＭＰ３と、ノードＮｄ１の信
号を、ノードＮｄ３の信号に応じて、接地電圧Ｖｓｓに
接続された抵抗Ｒ１に供給するＮＭＯＳトランジスタＭ
Ｎ３とから構成される。
１の信号に応じて電源電圧ＶｄｄをノードＮｄ１に伝達
するＰＭＯＳトランジスタＭＰ３と、ノードＮｄ１の信
号を、ノードＮｄ３の信号に応じて、接地電圧Ｖｓｓに
接続された抵抗Ｒ１に供給するＮＭＯＳトランジスタＭ
Ｎ３とから構成される。
【０００５】第１ポジティブ電流発生部２０は、ノード
Ｎｄ２の信号に応じて、電源電圧ＶｄｄをノードＮｄ２
に供給するＰＭＯＳトランジスタＭＰ２と、ノードＮｄ
２と接地電圧Ｖｓｓ間に直列接続されたＮＭＯＳトラン
ジスタＭＮ２と、抵抗Ｒ２及びＰＮＰ型バイポーラトラ
ンジスタＱ１とから構成される。ここで、ＮＭＯＳトラ
ンジスタＭＮ２は、ノードＮｄ２の信号に応じて、ノー
ドＮｄ２の信号を抵抗Ｒ２に供給し、ＰＮＰ型バイポー
ラトランジスタＱ１はベースが接地電圧Ｖｓｓに接続さ
れて、常にターンオンされた状態にある。
Ｎｄ２の信号に応じて、電源電圧ＶｄｄをノードＮｄ２
に供給するＰＭＯＳトランジスタＭＰ２と、ノードＮｄ
２と接地電圧Ｖｓｓ間に直列接続されたＮＭＯＳトラン
ジスタＭＮ２と、抵抗Ｒ２及びＰＮＰ型バイポーラトラ
ンジスタＱ１とから構成される。ここで、ＮＭＯＳトラ
ンジスタＭＮ２は、ノードＮｄ２の信号に応じて、ノー
ドＮｄ２の信号を抵抗Ｒ２に供給し、ＰＮＰ型バイポー
ラトランジスタＱ１はベースが接地電圧Ｖｓｓに接続さ
れて、常にターンオンされた状態にある。
【０００６】第２ポジティブ電流発生部３０は、ノード
Ｎｄ２の信号に応じて電源電圧ＶｄｄをノードＮｄ３に
供給するＰＭＯＳトランジスタＭＰ１と、ノードＮｄ３
と接地電圧Ｖｓｓ間に直列接続されたＮＭＯＳトランジ
スタＭＮ１と、ＰＮＰ型バイポーラトランジスタＱ２と
から構成される。ここで、ＮＭＯＳトランジスタＮＭ１
は、ノードＮｄ３の信号に応じて、ノードＮｄ３の信号
をＰＮＰ型バイポーラトランジスタＱ２のエミッタに供
給し、ＰＮＰ型バイポーラトランジスタＱ２は、ベース
が接地電圧Ｖｓｓに接続されて、常にターンオンされた
状態にある。
Ｎｄ２の信号に応じて電源電圧ＶｄｄをノードＮｄ３に
供給するＰＭＯＳトランジスタＭＰ１と、ノードＮｄ３
と接地電圧Ｖｓｓ間に直列接続されたＮＭＯＳトランジ
スタＭＮ１と、ＰＮＰ型バイポーラトランジスタＱ２と
から構成される。ここで、ＮＭＯＳトランジスタＮＭ１
は、ノードＮｄ３の信号に応じて、ノードＮｄ３の信号
をＰＮＰ型バイポーラトランジスタＱ２のエミッタに供
給し、ＰＮＰ型バイポーラトランジスタＱ２は、ベース
が接地電圧Ｖｓｓに接続されて、常にターンオンされた
状態にある。
【０００７】電流合流回路部４０は、ノードＮｄ１の信
号に応じて、電源電圧ＶｄｄをノードＮｄ４に供給する
ＰＭＯＳトランジスタＭＰ４と、ノードＮｄ２の信号に
応じて、電源電圧ＶｄｄをノードＮｄ４に伝達するＰＭ
ＯＳトランジスタＭＰ５と、ノードＮｄ４に供給される
バイアス電流ＩｂｉａｓによりノードＮｄ４の電圧を接
地電圧Ｖｓｓに放電させるＮＭＯＳトランジスタＮＭ４
とから構成される。ここで、ノードＮｄ４には、ＰＭＯ
ＳトランジスタＭＰ４を通じて供給されるネガティブ
（−）係数を有する電流Ｉ１とＰＭＯＳトランジスタＭ
Ｐ５を通じて供給されるポジティブ（＋）係数を有する
電流Ｉ２とが合わさり一定のバイアス電流Ｉｂｉａｓが
流れる。
号に応じて、電源電圧ＶｄｄをノードＮｄ４に供給する
ＰＭＯＳトランジスタＭＰ４と、ノードＮｄ２の信号に
応じて、電源電圧ＶｄｄをノードＮｄ４に伝達するＰＭ
ＯＳトランジスタＭＰ５と、ノードＮｄ４に供給される
バイアス電流ＩｂｉａｓによりノードＮｄ４の電圧を接
地電圧Ｖｓｓに放電させるＮＭＯＳトランジスタＮＭ４
とから構成される。ここで、ノードＮｄ４には、ＰＭＯ
ＳトランジスタＭＰ４を通じて供給されるネガティブ
（−）係数を有する電流Ｉ１とＰＭＯＳトランジスタＭ
Ｐ５を通じて供給されるポジティブ（＋）係数を有する
電流Ｉ２とが合わさり一定のバイアス電流Ｉｂｉａｓが
流れる。
【０００８】次に、上記構成を有する従来の定電流レフ
ァレンス回路の作用について説明する。まず、ＰＮＰ型
バイポーラトランジスタＱ１、抵抗Ｒ２、ＮＭＯＳトラ
ンジスタＭＮ２及びＭＮ１、ＰＮＰ型バイポーラトラン
ジスタＱ２を含むループにおいて、電流Ｉ２に対して次
のような電流方程式が求められる。
ァレンス回路の作用について説明する。まず、ＰＮＰ型
バイポーラトランジスタＱ１、抵抗Ｒ２、ＮＭＯＳトラ
ンジスタＭＮ２及びＭＮ１、ＰＮＰ型バイポーラトラン
ジスタＱ２を含むループにおいて、電流Ｉ２に対して次
のような電流方程式が求められる。
【０００９】
【式１】 ＶＢＥ２＝Ｉ２＊Ｒ２＋ＶＢＥ１ Ｉ２＝（ＶＢＥ２−ＶＢＥ１）／Ｒ２、 したがって、ＶＢＥ２＝（ｋＴ／ｑ）ｌｎ（Ｉ２／
Ｉ３）、 ＶＢＥ１＝（ｋＴ／ｑ）ｌｎ（Ｉ１／Ｉ３） ∴Ｉ２＝（ｋＴ／ｑＲ２）＊ｌｎ（Ｉ２／Ｉ１） ここで、ＶＢＥ２はＰＮＰ型バイポーラトランジスタＱ
２のエミッタ−ベース間の電圧であり、また、“ｋＴ／
ｑ”は、温度係数（ＴＣ）ＶＴ＝（ｋＴ／ｑ）に依存す
る熱電圧である。“ｋ”は、ボルツマン定数、“Ｔ”
は、絶対温度、“ｑ”は、電荷の大きさを示す。
Ｉ３）、 ＶＢＥ１＝（ｋＴ／ｑ）ｌｎ（Ｉ１／Ｉ３） ∴Ｉ２＝（ｋＴ／ｑＲ２）＊ｌｎ（Ｉ２／Ｉ１） ここで、ＶＢＥ２はＰＮＰ型バイポーラトランジスタＱ
２のエミッタ−ベース間の電圧であり、また、“ｋＴ／
ｑ”は、温度係数（ＴＣ）ＶＴ＝（ｋＴ／ｑ）に依存す
る熱電圧である。“ｋ”は、ボルツマン定数、“Ｔ”
は、絶対温度、“ｑ”は、電荷の大きさを示す。
【００１０】したがって、ポジティブ（＋）係数を有す
る電流Ｉ２の電流源は温度に基づいて求めることがで
き、電流Ｉ２はＰＭＯＳトランジスタＭＰ２によりＰＭ
ＯＳトランジスタＭＰ５にミラーリング（ｍｉｒｒｏｒ
ｉｎｇ）される。
る電流Ｉ２の電流源は温度に基づいて求めることがで
き、電流Ｉ２はＰＭＯＳトランジスタＭＰ２によりＰＭ
ＯＳトランジスタＭＰ５にミラーリング（ｍｉｒｒｏｒ
ｉｎｇ）される。
【００１１】そして、抵抗Ｒ１、ＮＭＯＳトランジスタ
ＭＮ３及びＭＮ１、ＰＮＰ型バイポーラトランジスタＱ
２を含むループにおいて、電流Ｉ１に対して電流方程式
を求めると次のようになる。
ＭＮ３及びＭＮ１、ＰＮＰ型バイポーラトランジスタＱ
２を含むループにおいて、電流Ｉ１に対して電流方程式
を求めると次のようになる。
【００１２】
【式２】 ＶＢＥ２＝１１＊Ｒ１ Ｉ１＝ＶＢＥ２／Ｒ１ ∴Ｉ１＝（ｋＴ／ｑＲ１）＊ｌｎ（Ｉ２／Ｉ３） したがって、ネガティブ（−）係数を有する電流Ｉ１の
電流源は温度に基づいて求めることができ、電流Ｉ１は
ＰＭＯＳトランジスタＭＰ３によりＰＭＯＳトランジス
タＭＰ４にミラーリング（ｍｉｒｒｏｒｉｎｇ）され
る。
電流源は温度に基づいて求めることができ、電流Ｉ１は
ＰＭＯＳトランジスタＭＰ３によりＰＭＯＳトランジス
タＭＰ４にミラーリング（ｍｉｒｒｏｒｉｎｇ）され
る。
【００１３】ＰＭＯＳトランジスタＭＰ４、ＭＰ５及び
ＮＭＯＳトランジスタＭＮ４から構成された電流合流回
路４０はミラーリングされたネガティブ（−）係数を有
する電流Ｉ１とポジティブ（＋）係数を有する電流Ｉ２
とを合わせて一定のバイアス電流Ｉｂｉａｓを発生させ
る。これを数式で表現すると次のようになる。
ＮＭＯＳトランジスタＭＮ４から構成された電流合流回
路４０はミラーリングされたネガティブ（−）係数を有
する電流Ｉ１とポジティブ（＋）係数を有する電流Ｉ２
とを合わせて一定のバイアス電流Ｉｂｉａｓを発生させ
る。これを数式で表現すると次のようになる。
【００１４】
【式３】Ｉｂｉａｓ＝Ｉ１＋Ｉ２＝（ＶＢＥ２／Ｒ１）
＋（ΔＶＢＥ／Ｒ２） ΔＶＢＥ＝ＶＢＥ２−ＶＢＥ１
＋（ΔＶＢＥ／Ｒ２） ΔＶＢＥ＝ＶＢＥ２−ＶＢＥ１
【００１５】しかしながら、上述のような温度増加によ
るポジティブ（＋）、ネガティブ（−）係数を有する電
流を発生させるバイポーラトランジスタＱ１、Ｑ２を用
いる従来の定電流レファレンス回路は、バイポーラトラ
ンジスタＱ１、Ｑ２を使用して温度増加に依存するマイ
ナス電流源を形成する場合、ＭＯＳトランジスタの製造
工程上バイポーラトランジスタＱ１、Ｑ２のそれぞれの
パターンを個別に作ってモデルパラメータを抽出しなけ
ればならないという問題点があった。また、定電流レフ
ァレンス回路の集積化時、ＭＯＳトランジスタよりチッ
プ面積をずっと多く占有するため、非経済的であるだけ
でなく、基準電圧を発生されるのに定電流レファレンス
回路場合、温度係数が高い結果、電流の変化量が大きく
なり、電圧の変動率が高くなるため、精巧な出力を必要
とするシステムの場合、出力が低下するという問題点が
あった。
るポジティブ（＋）、ネガティブ（−）係数を有する電
流を発生させるバイポーラトランジスタＱ１、Ｑ２を用
いる従来の定電流レファレンス回路は、バイポーラトラ
ンジスタＱ１、Ｑ２を使用して温度増加に依存するマイ
ナス電流源を形成する場合、ＭＯＳトランジスタの製造
工程上バイポーラトランジスタＱ１、Ｑ２のそれぞれの
パターンを個別に作ってモデルパラメータを抽出しなけ
ればならないという問題点があった。また、定電流レフ
ァレンス回路の集積化時、ＭＯＳトランジスタよりチッ
プ面積をずっと多く占有するため、非経済的であるだけ
でなく、基準電圧を発生されるのに定電流レファレンス
回路場合、温度係数が高い結果、電流の変化量が大きく
なり、電圧の変動率が高くなるため、精巧な出力を必要
とするシステムの場合、出力が低下するという問題点が
あった。
【００１６】また、従来の定電流レファレンス回路は、
ポジティブ（＋）電流Ｉ２とネガティブ（−）電流Ｉ１
を発生させるための回路と、ポジティブ（＋）とネガテ
ィブ（−）係数を有する電流Ｉ１、Ｉ２の合計により一
定のバイアス電流を発生させるための回路とを更に構成
しなければならないため、多くのトランジスタが要求さ
れるという問題点があった。
ポジティブ（＋）電流Ｉ２とネガティブ（−）電流Ｉ１
を発生させるための回路と、ポジティブ（＋）とネガテ
ィブ（−）係数を有する電流Ｉ１、Ｉ２の合計により一
定のバイアス電流を発生させるための回路とを更に構成
しなければならないため、多くのトランジスタが要求さ
れるという問題点があった。
【００１７】
【発明が解決しようとする課題】したがって、本発明
は、従来の定電流レファレンス回路における問題点に鑑
みてなされたものであって、バイポーラトランジスタを
使用しなくＣＭＯＳトランジスタのみで回路を簡単に構
成して、電源電圧及び温度変化にも一定の電流を負荷に
提供し得るようにしたＣＭＯＳ低電流レファレンス回路
を提供することにその目的がある。
は、従来の定電流レファレンス回路における問題点に鑑
みてなされたものであって、バイポーラトランジスタを
使用しなくＣＭＯＳトランジスタのみで回路を簡単に構
成して、電源電圧及び温度変化にも一定の電流を負荷に
提供し得るようにしたＣＭＯＳ低電流レファレンス回路
を提供することにその目的がある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
になされた、本発明のＣＭＯＳ定電流レファレンス回路
は、電源電圧の変化にかかわらず、一定のバイアス電流
を発生させる定電流発生手段と、前記定電流発生手段か
ら発生したバイアス電流が温度変化にも一定に出力され
るように、前記定電流発生手段を制御する自己補償手段
と、前記定電流発生手段が動作するように、電流経路を
形成させるスターティング手段と、前記定電流発生手段
から発生した前記バイアス電流を負荷に一定に供給する
定電流供給手段とを含んでなることを特徴とする。
になされた、本発明のＣＭＯＳ定電流レファレンス回路
は、電源電圧の変化にかかわらず、一定のバイアス電流
を発生させる定電流発生手段と、前記定電流発生手段か
ら発生したバイアス電流が温度変化にも一定に出力され
るように、前記定電流発生手段を制御する自己補償手段
と、前記定電流発生手段が動作するように、電流経路を
形成させるスターティング手段と、前記定電流発生手段
から発生した前記バイアス電流を負荷に一定に供給する
定電流供給手段とを含んでなることを特徴とする。
【００１９】また、本発明のＣＭＯＳ定電流レファレン
ス回路において、前記定電流発生手段は、第２ノードの
信号に応じて第１ノード及び前記第２ノードに電源電圧
を一定に供給する電流ミラー型構造の第１及び第２ＰＭ
ＯＳトランジスタと、前記第１ノードの信号に応じて前
記第１ノード及び第２ノードの電圧を接地電圧に放電さ
せる電流ミラー型構造の第１及び第２ＮＭＯＳトランジ
スタとからなることを特徴とする。
ス回路において、前記定電流発生手段は、第２ノードの
信号に応じて第１ノード及び前記第２ノードに電源電圧
を一定に供給する電流ミラー型構造の第１及び第２ＰＭ
ＯＳトランジスタと、前記第１ノードの信号に応じて前
記第１ノード及び第２ノードの電圧を接地電圧に放電さ
せる電流ミラー型構造の第１及び第２ＮＭＯＳトランジ
スタとからなることを特徴とする。
【００２０】また、本発明のＣＭＯＳ定電流レファレン
ス回路において、前記定電流発生手段は、工程変化によ
る変数を調節するための可変抵抗を前記第２ＮＭＯＳト
ランジスタと接地電圧間に更に設けることを特徴とす
る。
ス回路において、前記定電流発生手段は、工程変化によ
る変数を調節するための可変抵抗を前記第２ＮＭＯＳト
ランジスタと接地電圧間に更に設けることを特徴とす
る。
【００２１】また、本発明のＣＭＯＳ定電流レファレン
ス回路において、前記自己補償手段は、前記第１ノード
と接地電圧間にダイオード構造で接続されたＰＭＯＳト
ランジスタから構成されることを特徴とする。
ス回路において、前記自己補償手段は、前記第１ノード
と接地電圧間にダイオード構造で接続されたＰＭＯＳト
ランジスタから構成されることを特徴とする。
【００２２】また、本発明のＣＭＯＳ定電流レファレン
ス回路において、前記スターティング手段は、前記電源
電圧手段と前記第１ノード間にダイオード構造で接続さ
れたＮＭＯＳトランジスタから構成されることを特徴と
する。
ス回路において、前記スターティング手段は、前記電源
電圧手段と前記第１ノード間にダイオード構造で接続さ
れたＮＭＯＳトランジスタから構成されることを特徴と
する。
【００２３】さらに、本発明のＣＭＯＳ定電流レファレ
ンス回路において、前記定電流供給手段は、電流ミラー
型構造のＮＭＯＳトランジスタから構成されることを特
徴とする。
ンス回路において、前記定電流供給手段は、電流ミラー
型構造のＮＭＯＳトランジスタから構成されることを特
徴とする。
【００２４】
【発明の実施の形態】次に、本発明にかかるＣＭＯＳ定
電流レファレンス回路の実施の形態の具体例を図面を参
照しながら説明する。また、実施例を説明する全図にわ
たって、同一機能を有するものには同一符号を付け、そ
の反復説明は省略する。
電流レファレンス回路の実施の形態の具体例を図面を参
照しながら説明する。また、実施例を説明する全図にわ
たって、同一機能を有するものには同一符号を付け、そ
の反復説明は省略する。
【００２５】図２は、本発明によるＣＭＯＳ定電流レフ
ァレンス回路図で、電源電圧Ｖｄｄの変化により一定の
バイアス電流Ｉｂｉａｓを発生させる定電流発生部１１
０と、定電流発生部１１０から発生したバイアス電流Ｉ
ｂｉａｓが温度変化によっても一定に出力されるように
制御する自己補償回路部ＭＰ９と、定電流発生部１１０
が動作されるように電流経路を形成させるスターティン
グ回路部ＭＮ５と、定電流発生部１１０から発生したバ
イアス電流Ｉｂｉａｓを負荷２００に一定に供給する定
電流出力部１２０とから構成される。
ァレンス回路図で、電源電圧Ｖｄｄの変化により一定の
バイアス電流Ｉｂｉａｓを発生させる定電流発生部１１
０と、定電流発生部１１０から発生したバイアス電流Ｉ
ｂｉａｓが温度変化によっても一定に出力されるように
制御する自己補償回路部ＭＰ９と、定電流発生部１１０
が動作されるように電流経路を形成させるスターティン
グ回路部ＭＮ５と、定電流発生部１１０から発生したバ
イアス電流Ｉｂｉａｓを負荷２００に一定に供給する定
電流出力部１２０とから構成される。
【００２６】定電流発生部１１０は、ノードＮｄ６の電
圧レベルによって供給電源ＶｄｄをノードＮｄ５、Ｎｄ
６にそれぞれ一定に供給するカレントミラー型構造のＰ
ＭＯＳトランジスタＭＰ６、ＭＰ７と、ノードＮｄ５の
電圧レベルによってノードＮｄ５、Ｎｄ６の電圧をそれ
ぞれ接地電圧Ｖｓｓとから供給するカレントミラー型構
造のＮＭＯＳトランジスタＭＮ６、ＭＮ７と、ＮＭＯＳ
トランジスタＭＮ７のドレインと接地電圧Ｖｓｓ間に接
続された可変抵抗１１２とから構成される。ここで、可
変抵抗１１２は、工程変化により出力バイアス電圧Ｉ
ｂｉａｓが変わらないようにするため、図３に示すよう
に、多数の抵抗Ｒ１、．．．、Ｒｎを並列に構成して、
工程変化による抵抗値を調節し得るようにした。
圧レベルによって供給電源ＶｄｄをノードＮｄ５、Ｎｄ
６にそれぞれ一定に供給するカレントミラー型構造のＰ
ＭＯＳトランジスタＭＰ６、ＭＰ７と、ノードＮｄ５の
電圧レベルによってノードＮｄ５、Ｎｄ６の電圧をそれ
ぞれ接地電圧Ｖｓｓとから供給するカレントミラー型構
造のＮＭＯＳトランジスタＭＮ６、ＭＮ７と、ＮＭＯＳ
トランジスタＭＮ７のドレインと接地電圧Ｖｓｓ間に接
続された可変抵抗１１２とから構成される。ここで、可
変抵抗１１２は、工程変化により出力バイアス電圧Ｉ
ｂｉａｓが変わらないようにするため、図３に示すよう
に、多数の抵抗Ｒ１、．．．、Ｒｎを並列に構成して、
工程変化による抵抗値を調節し得るようにした。
【００２７】上記構成を有する定電流発生部１１０は、
ＰＭＯＳトランジスタＭＰ６、ＭＰ７及びＮＭＯＳトラ
ンジスタＭＮ６、ＭＮ７を通じて自己ループ（ｓｅｌｆ
ｌｏｏｐ）を形成している。従って、電流経路が確立
しなければ回路が動作しない。このような目的で構成さ
れたスターティング回路部ＭＮ５は、定電流発生部１１
０のノードＮｄ５に電源電圧Ｖｄｄを供給するために、
ダイオード形態のＮＭＯＳトランジスタＭＮ５から構成
される。
ＰＭＯＳトランジスタＭＰ６、ＭＰ７及びＮＭＯＳトラ
ンジスタＭＮ６、ＭＮ７を通じて自己ループ（ｓｅｌｆ
ｌｏｏｐ）を形成している。従って、電流経路が確立
しなければ回路が動作しない。このような目的で構成さ
れたスターティング回路部ＭＮ５は、定電流発生部１１
０のノードＮｄ５に電源電圧Ｖｄｄを供給するために、
ダイオード形態のＮＭＯＳトランジスタＭＮ５から構成
される。
【００２８】スターティング回路部ＭＮ５によりノード
Ｎｄ５に電源電圧Ｖｄｄが供給されると、カレントソー
スの役割をするカレントミラー構造のＮＭＯＳトランジ
スタＭＮ６、ＭＮ７がターンオンされることにより、回
路が動作する。この際に、電源電圧Ｖｄｄを入力するノ
ードＮｄ５の電位よりノードＮｄ６の電位が相対的に低
いため、ノードＮｄ６からゲート入力信号をされると、
ＰＭＯＳトランジスタＭＰ６、ＭＰ７及びＭＰ８がター
ンオンされる。その結果、ＰＭＯＳトランジスタＭＰ
６、ＭＰ７及びＭＰ８は、ノードＮｄ５、ノードＮｄ６
及びノードＮｄ７にオン状態で一定の電流を供給する。
Ｎｄ５に電源電圧Ｖｄｄが供給されると、カレントソー
スの役割をするカレントミラー構造のＮＭＯＳトランジ
スタＭＮ６、ＭＮ７がターンオンされることにより、回
路が動作する。この際に、電源電圧Ｖｄｄを入力するノ
ードＮｄ５の電位よりノードＮｄ６の電位が相対的に低
いため、ノードＮｄ６からゲート入力信号をされると、
ＰＭＯＳトランジスタＭＰ６、ＭＰ７及びＭＰ８がター
ンオンされる。その結果、ＰＭＯＳトランジスタＭＰ
６、ＭＰ７及びＭＰ８は、ノードＮｄ５、ノードＮｄ６
及びノードＮｄ７にオン状態で一定の電流を供給する。
【００２９】上記構成による定電流発生部１１０は、電
源電圧Ｖｄｄが変化しても一定のバイアス電流Ｉ
ｂｉａｓを発生する。すなわち、電源電圧Ｖｄｄが高い
場合、ＮＭＯＳトランジスタＭＮ６、ＭＮ７の抵抗値が
高くなって、より多い電流を接地電位Ｖｓｓに送り、ノ
ードＮｄ５の電位より相対的に高い電位を有するノード
Ｎｄ６の電位によりＰＭＯＳトランジスタＭＰ６、ＭＰ
７及びＭＰ８の抵抗値が低くなって、ノードＮｄ５、Ｎ
ｄ６及びＮｄ７に供給される電流のそれぞれの量は制御
される。したがって、電源電圧Ｖｄｄが高い場合、ノー
ドＮｄ７を通じて流れるバイアス電流ＩｂｉａｓはＰＭ
ＯＳトランジスタＭＰ８により制御されて、一定のバイ
アス電流Ｉｂｉａｓを維持することになる。
源電圧Ｖｄｄが変化しても一定のバイアス電流Ｉ
ｂｉａｓを発生する。すなわち、電源電圧Ｖｄｄが高い
場合、ＮＭＯＳトランジスタＭＮ６、ＭＮ７の抵抗値が
高くなって、より多い電流を接地電位Ｖｓｓに送り、ノ
ードＮｄ５の電位より相対的に高い電位を有するノード
Ｎｄ６の電位によりＰＭＯＳトランジスタＭＰ６、ＭＰ
７及びＭＰ８の抵抗値が低くなって、ノードＮｄ５、Ｎ
ｄ６及びＮｄ７に供給される電流のそれぞれの量は制御
される。したがって、電源電圧Ｖｄｄが高い場合、ノー
ドＮｄ７を通じて流れるバイアス電流ＩｂｉａｓはＰＭ
ＯＳトランジスタＭＰ８により制御されて、一定のバイ
アス電流Ｉｂｉａｓを維持することになる。
【００３０】一方、供給電圧Ｖｄｄが低い場合、ノード
Ｎｄ５の電位もその分低くなるため、ＮＭＯＳトランジ
スタＭＮ６、ＭＮ７の抵抗値は小さくなり、ＮＭＯＳト
ランジスタＭＮ６、ＭＮ７を通じて接地電圧Ｖｓｓに流
れる電流量もその分減ることになる。しかし、ノードＮ
ｄ６の電位はノードＮｄ５の電位より相対的に低い電位
を有するので、ＰＭＯＳトランジスタＭＰ６、ＭＰ７の
抵抗値は高くなる。
Ｎｄ５の電位もその分低くなるため、ＮＭＯＳトランジ
スタＭＮ６、ＭＮ７の抵抗値は小さくなり、ＮＭＯＳト
ランジスタＭＮ６、ＭＮ７を通じて接地電圧Ｖｓｓに流
れる電流量もその分減ることになる。しかし、ノードＮ
ｄ６の電位はノードＮｄ５の電位より相対的に低い電位
を有するので、ＰＭＯＳトランジスタＭＰ６、ＭＰ７の
抵抗値は高くなる。
【００３１】したがって、ＰＭＯＳトランジスタＭＰ
６、ＭＰ７を通じてノードＮｄ５、Ｎｄ６に供給される
電流量はその分多くなる。したがって、ノードＮｄ７を
通じて流れるバイアス電流Ｉｂｉａｓは、電源電圧Ｖｄ
ｄが低くなるにもかかわらず、一定に維持される。
６、ＭＰ７を通じてノードＮｄ５、Ｎｄ６に供給される
電流量はその分多くなる。したがって、ノードＮｄ７を
通じて流れるバイアス電流Ｉｂｉａｓは、電源電圧Ｖｄ
ｄが低くなるにもかかわらず、一定に維持される。
【００３２】ところで、上記構成による定電流発生部１
１０は電源電圧Ｖｄｄの変化には一定のバイアス電流を
出力するが、温度変化には補償されない。したがって、
温度変化にも一定のバイアス電流Ｉｂｉａｓを出力する
ため、定電流発生部１１０のノードＮｄ５と接地電圧Ｖ
ｓｓ間に自己補償回路部ＭＰ９を構成した。自己補償回
路部ＭＰ９は、ノードＮｄ５と接地電圧Ｖｓｓ間に接続
され、ゲートが接地電圧Ｖｓｓに連結されたＰＭＯＳト
ランジスタから構成される。
１０は電源電圧Ｖｄｄの変化には一定のバイアス電流を
出力するが、温度変化には補償されない。したがって、
温度変化にも一定のバイアス電流Ｉｂｉａｓを出力する
ため、定電流発生部１１０のノードＮｄ５と接地電圧Ｖ
ｓｓ間に自己補償回路部ＭＰ９を構成した。自己補償回
路部ＭＰ９は、ノードＮｄ５と接地電圧Ｖｓｓ間に接続
され、ゲートが接地電圧Ｖｓｓに連結されたＰＭＯＳト
ランジスタから構成される。
【００３３】図４は、図２に示す自己補償回路部ＭＰ９
を使用しなかった場合（グラフａ）と、使用した場合
（グラフｂ）の温度変化によるバイアス電流Ｉｂｉａｓ
の出力波形を比較したグラフである。
を使用しなかった場合（グラフａ）と、使用した場合
（グラフｂ）の温度変化によるバイアス電流Ｉｂｉａｓ
の出力波形を比較したグラフである。
【００３４】同図に示すように、グラフａは自己補償回
路部ＭＰ９を使用しなかった場合の出力バイアス電流を
示すもので、温度が増加するにつれて電流が増加した。
反面、グラフｂは自己補償回路部ＭＰ９を使用した場合
の出力バイアス電流を示すもので、温度の変化にもほぼ
一定の電流が発生することが分かる。
路部ＭＰ９を使用しなかった場合の出力バイアス電流を
示すもので、温度が増加するにつれて電流が増加した。
反面、グラフｂは自己補償回路部ＭＰ９を使用した場合
の出力バイアス電流を示すもので、温度の変化にもほぼ
一定の電流が発生することが分かる。
【００３５】自己補償回路部ＭＰ９を備える定電流発生
部１１０は、電源電圧Ｖｄｄ又は温度の変化にも一定の
バイアス電流Ｉｂｉａｓを発生させることになる。
部１１０は、電源電圧Ｖｄｄ又は温度の変化にも一定の
バイアス電流Ｉｂｉａｓを発生させることになる。
【００３６】定電流出力部１２０は、定電流発生部１１
０から発生した一定バイアス電流Ｉ ｂｉａｓを負荷２０
０に供給するためのもので、負荷２００に一定バイアス
電流源Ｉｂｉａｓ１を供給するためのＮＭＯＳトランジ
スタＭＮ９と、ＮＭＯＳトランジスタＭＮ８と、ＮＭＯ
ＳトランジスタＭＮ８とＭＮ９とでなる電流ミラー構造
を有する。
０から発生した一定バイアス電流Ｉ ｂｉａｓを負荷２０
０に供給するためのもので、負荷２００に一定バイアス
電流源Ｉｂｉａｓ１を供給するためのＮＭＯＳトランジ
スタＭＮ９と、ＮＭＯＳトランジスタＭＮ８と、ＮＭＯ
ＳトランジスタＭＮ８とＭＮ９とでなる電流ミラー構造
を有する。
【００３７】したがって、カレントミラー型構造のＮＭ
ＯＳトランジスタＭＮ８、ＭＮ９により、定電流出力部
１２０は、定電流発生部１１０から発生した一定バイア
ス電流源Ｉｂｉａｓに基づき、負荷２００に一定のバイ
アス電流Ｉｂｉａｓ１を供給することになる。
ＯＳトランジスタＭＮ８、ＭＮ９により、定電流出力部
１２０は、定電流発生部１１０から発生した一定バイア
ス電流源Ｉｂｉａｓに基づき、負荷２００に一定のバイ
アス電流Ｉｂｉａｓ１を供給することになる。
【００３８】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００３９】
【発明の効果】上述したように、本発明によるＣＭＯＳ
定電流レファレンス回路は、バイポーラトランジスタを
使用しなく、ＣＭＯＳトランジスタのみを使用して電源
電圧の変化及び温度変化に関わりなく一定したバイアス
電流を負荷に供給するように構成することにより、既存
のバイポーラトランジスタを使用して構成する場合より
チップ面積を減らし得る効果がある。すなわち、バイポ
ーラトランジスタを使用して、温度増加によるマイナス
電流源を作る場合、ＭＯＳトランジスタ製造工程上で、
バイポーラトランジスタのそれぞれのパターンを個別に
形成して、モデルパラメータを抽出する必要があるが、
ＭＯＳトランジスタのみを使用して作る場合には、正確
なモデルパラメータが確保されているので、基準となる
精密な電流レファレンス回路を作り得る利点がある。し
たがって、設計者は多くの試行錯誤を経なくてもよいの
で、設計時間を短縮させることができる。
定電流レファレンス回路は、バイポーラトランジスタを
使用しなく、ＣＭＯＳトランジスタのみを使用して電源
電圧の変化及び温度変化に関わりなく一定したバイアス
電流を負荷に供給するように構成することにより、既存
のバイポーラトランジスタを使用して構成する場合より
チップ面積を減らし得る効果がある。すなわち、バイポ
ーラトランジスタを使用して、温度増加によるマイナス
電流源を作る場合、ＭＯＳトランジスタ製造工程上で、
バイポーラトランジスタのそれぞれのパターンを個別に
形成して、モデルパラメータを抽出する必要があるが、
ＭＯＳトランジスタのみを使用して作る場合には、正確
なモデルパラメータが確保されているので、基準となる
精密な電流レファレンス回路を作り得る利点がある。し
たがって、設計者は多くの試行錯誤を経なくてもよいの
で、設計時間を短縮させることができる。
【００４０】また、全ての既知のデバイスはＣＭＯＳ工
程を用いてオン（ｏｎ）チップ（ｃｈｉｐ）上に制作さ
れるため、本発明で具現したＭＯＳトランジスタから構
成されたＣＭＯＳ電流レファレンス回路を用いる場合、
設計者が簡単な基準電圧をセットした後、アナログ、メ
モリ回路など、全てのバイアス電圧を必要とするデバイ
スに適用することができる。そして、本願発明の回路が
システムのチップ内部に集積化される時、従来のバイポ
ーラトランジスタから構成された構造のものより、低電
圧、互換性、占有面積、費用面で大きい利点を有するも
のである。
程を用いてオン（ｏｎ）チップ（ｃｈｉｐ）上に制作さ
れるため、本発明で具現したＭＯＳトランジスタから構
成されたＣＭＯＳ電流レファレンス回路を用いる場合、
設計者が簡単な基準電圧をセットした後、アナログ、メ
モリ回路など、全てのバイアス電圧を必要とするデバイ
スに適用することができる。そして、本願発明の回路が
システムのチップ内部に集積化される時、従来のバイポ
ーラトランジスタから構成された構造のものより、低電
圧、互換性、占有面積、費用面で大きい利点を有するも
のである。
【図１】従来の定電流レファレンス回路構成図である。
【図２】本発明によるＣＭＯＳ定電流レファレンス回路
構成図である。
構成図である。
【図３】図２に示す定電流発生部の可変抵抗の一実施例
を示す回路図である。
を示す回路図である。
【図４】図２に示す自己補償回路部ＭＰ９を使用しなか
った場合（ａ）と使用した場合（ｂ）の温度変化による
バイアス電流Ｉｂｉａｓの出力波形を比較するグラフで
ある。
った場合（ａ）と使用した場合（ｂ）の温度変化による
バイアス電流Ｉｂｉａｓの出力波形を比較するグラフで
ある。
１１０ 定電流発生部 １１２ 可変抵抗 １２０ 定電流出力部 ２００ 負荷 ＭＮ５ スターティング回路部 ＭＮ６、ＭＮ７ ＮＭＯＳトランジスタ ＭＰ６、ＭＰ７、ＭＰ８ ＰＭＯＳトランジスタ ＭＰ９ 自己補償回路部 Ｎｄ５、Ｎｄ６、Ｎｄ７ ノード Ｒ１．．．Ｒｎ 抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/347 Ｈ０３Ｆ 3/347
Claims (6)
- 【請求項１】 電源電圧の変化にかかわらず、一定のバ
イアス電流を発生させる定電流発生手段と、 前記定電流発生手段から発生したバイアス電流が温度変
化にも一定に出力されるように、前記定電流発生手段を
制御する自己補償手段と、 前記定電流発生手段が動作するように、電流経路を形成
させるスターティング手段と、 前記定電流発生手段から発生した前記バイアス電流を負
荷に一定に供給する定電流供給手段とを含んでなること
を特徴とする半導体素子のＣＭＯＳ定電流レファレンス
回路。 - 【請求項２】 前記定電流発生手段は、第２ノードの信
号に応じて第１ノード及び前記第２ノードに電源電圧を
一定に供給する電流ミラー型構造の第１及び第２ＰＭＯ
Ｓトランジスタと、 前記第１ノードの信号に応じて前記第１ノード及び第２
ノードの電圧を接地電圧に放電させる電流ミラー型構造
の第１及び第２ＮＭＯＳトランジスタとからなることを
特徴とする請求項１記載のＣＭＯＳ定電流レファレンス
回路。 - 【請求項３】 前記定電流発生手段は、工程変化による
変数を調節するための可変抵抗を前記第２ＮＭＯＳトラ
ンジスタと接地電圧間に更に設けることを特徴とする請
求項１又は２記載のＣＭＯＳ定電流レファレンス回路。 - 【請求項４】 前記自己補償手段は、前記第１ノードと
接地電圧間にダイオード構造で接続されたＰＭＯＳトラ
ンジスタから構成されることを特徴とする請求項１又は
２記載のＣＭＯＳ定電流レファレンス回路。 - 【請求項５】 前記スターティング手段は、前記電源電
圧手段と前記第１ノード間にダイオード構造で接続され
たＮＭＯＳトランジスタから構成されることを特徴とす
る請求項１又は２記載のＣＭＯＳ定電流レファレンス回
路。 - 【請求項６】 前記定電流供給手段は、電流ミラー型構
造のＮＭＯＳトランジスタから構成されることを特徴と
する請求項１記載のＣＭＯＳ定電流レファレンス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999/P53891 | 1999-11-30 | ||
| KR10-1999-0053891A KR100368982B1 (ko) | 1999-11-30 | 1999-11-30 | 씨모스 정전류 레퍼런스 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001216038A true JP2001216038A (ja) | 2001-08-10 |
Family
ID=19622731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363617A Pending JP2001216038A (ja) | 1999-11-30 | 2000-11-29 | Ｃｍｏｓ定電流レファレンス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6448844B1 (ja) |
| JP (1) | JP2001216038A (ja) |
| KR (1) | KR100368982B1 (ja) |
| TW (1) | TW487837B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006146906A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 抵抗素子のないバイアス電流発生回路 |
| JP2011205202A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 電圧電流変換回路及びこれを備えたｐｌｌ回路 |
| CN101739052B (zh) * | 2009-11-26 | 2012-01-18 | 四川和芯微电子股份有限公司 | 一种与电源无关的电流参考源 |
| CN109857183A (zh) * | 2019-03-26 | 2019-06-07 | 成都锐成芯微科技股份有限公司 | 一种带温度补偿的基准电流源 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3655859B2 (ja) * | 2001-09-26 | 2005-06-02 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
| CA2498780A1 (en) * | 2002-09-16 | 2004-03-25 | Giorgio Oddone | Temperature-compensated current reference circuit |
| US7026860B1 (en) * | 2003-05-08 | 2006-04-11 | O2Micro International Limited | Compensated self-biasing current generator |
| US6946896B2 (en) * | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
| JP3811141B2 (ja) * | 2003-06-06 | 2006-08-16 | 東光株式会社 | 出力可変型定電流源回路 |
| US6831501B1 (en) * | 2003-06-13 | 2004-12-14 | National Semiconductor Corporation | Common-mode controlled differential gain boosting |
| US6963191B1 (en) | 2003-10-10 | 2005-11-08 | Micrel Inc. | Self-starting reference circuit |
| US7116588B2 (en) * | 2004-09-01 | 2006-10-03 | Micron Technology, Inc. | Low supply voltage temperature compensated reference voltage generator and method |
| KR100596978B1 (ko) * | 2004-11-15 | 2006-07-05 | 삼성전자주식회사 | 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 |
| US7372316B2 (en) | 2004-11-25 | 2008-05-13 | Stmicroelectronics Pvt. Ltd. | Temperature compensated reference current generator |
| KR100629619B1 (ko) * | 2005-08-23 | 2006-10-02 | 삼성전자주식회사 | 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로 |
| CN100385363C (zh) * | 2005-10-18 | 2008-04-30 | 电子科技大学 | 高阶温度补偿cmos电流基准源 |
| KR100712555B1 (ko) | 2006-05-26 | 2007-05-02 | 삼성전자주식회사 | 기준전류 발생방법 및 이를 이용하는 전류 기준회로 |
| US7768248B1 (en) | 2006-10-31 | 2010-08-03 | Impinj, Inc. | Devices, systems and methods for generating reference current from voltage differential having low temperature coefficient |
| ES2329858B1 (es) * | 2007-05-31 | 2010-06-25 | Farsens, S.L. | Circuito conversor de capacidad-frecuencia para transductores capacitivos. |
| KR100911149B1 (ko) * | 2007-08-20 | 2009-08-07 | 한국전자통신연구원 | 기준전압 발생 장치 및 방법, 그리고 그것을 포함하는집적회로 장치 |
| TWI365282B (en) * | 2008-01-22 | 2012-06-01 | Feature Integration Technology Inc | Current control apparatus applied to transistor |
| US8231032B2 (en) * | 2008-07-04 | 2012-07-31 | Puma Samuel C | Dispenser for pressurized beverage bottle |
| US7944271B2 (en) * | 2009-02-10 | 2011-05-17 | Standard Microsystems Corporation | Temperature and supply independent CMOS current source |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
| JP5714924B2 (ja) * | 2011-01-28 | 2015-05-07 | ラピスセミコンダクタ株式会社 | 電圧識別装置及び時計制御装置 |
| CN103514937B (zh) * | 2012-06-18 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 一种存储器放电电路 |
| KR102061692B1 (ko) * | 2013-03-15 | 2020-01-02 | 삼성전자주식회사 | 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 |
| CN107992156B (zh) * | 2017-12-06 | 2019-08-02 | 电子科技大学 | 一种亚阈值低功耗无电阻式基准电路 |
| US10185337B1 (en) * | 2018-04-04 | 2019-01-22 | Qualcomm Incorporated | Low-power temperature-insensitive current bias circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835487A (en) * | 1988-04-14 | 1989-05-30 | Motorola, Inc. | MOS voltage to current converter |
| US5081380A (en) * | 1989-10-16 | 1992-01-14 | Advanced Micro Devices, Inc. | Temperature self-compensated time delay circuits |
| JPH04111008A (ja) * | 1990-08-30 | 1992-04-13 | Oki Electric Ind Co Ltd | 定電流源回路 |
| US5034626A (en) * | 1990-09-17 | 1991-07-23 | Motorola, Inc. | BIMOS current bias with low temperature coefficient |
| JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
| US5604467A (en) * | 1993-02-11 | 1997-02-18 | Benchmarg Microelectronics | Temperature compensated current source operable to drive a current controlled oscillator |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
| DE69526585D1 (de) * | 1995-12-06 | 2002-06-06 | Ibm | Temperaturkompensierter Referenzstromgenerator mit Widerständen mit grossen Temperaturkoeffizienten |
| US5818294A (en) * | 1996-07-18 | 1998-10-06 | Advanced Micro Devices, Inc. | Temperature insensitive current source |
| US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
| US6107868A (en) * | 1998-08-11 | 2000-08-22 | Analog Devices, Inc. | Temperature, supply and process-insensitive CMOS reference structures |
-
1999
- 1999-11-30 KR KR10-1999-0053891A patent/KR100368982B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,386 patent/US6448844B1/en not_active Expired - Fee Related
- 2000-11-29 JP JP2000363617A patent/JP2001216038A/ja active Pending
- 2000-11-30 TW TW089125440A patent/TW487837B/zh active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006146906A (ja) * | 2004-11-15 | 2006-06-08 | Samsung Electronics Co Ltd | 抵抗素子のないバイアス電流発生回路 |
| JP4491405B2 (ja) * | 2004-11-15 | 2010-06-30 | 三星電子株式会社 | 抵抗素子のないバイアス電流発生回路 |
| CN101739052B (zh) * | 2009-11-26 | 2012-01-18 | 四川和芯微电子股份有限公司 | 一种与电源无关的电流参考源 |
| JP2011205202A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 電圧電流変換回路及びこれを備えたｐｌｌ回路 |
| CN109857183A (zh) * | 2019-03-26 | 2019-06-07 | 成都锐成芯微科技股份有限公司 | 一种带温度补偿的基准电流源 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW487837B (en) | 2002-05-21 |
| US6448844B1 (en) | 2002-09-10 |
| KR100368982B1 (ko) | 2003-01-24 |
| KR20010048984A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001216038A (ja) | Ｃｍｏｓ定電流レファレンス回路 | |
| JP6073112B2 (ja) | 基準電圧発生回路 | |
| WO2012141123A1 (ja) | 電圧発生回路 | |
| TWI234645B (en) | Temperature sensing apparatus and methods | |
| US6933769B2 (en) | Bandgap reference circuit | |
| TWI417698B (zh) | 電壓參考電路及其方法 | |
| US5955873A (en) | Band-gap reference voltage generator | |
| JP3321246B2 (ja) | 電流制御電圧発生回路 | |
| KR20020053188A (ko) | 커런트 미러형의 밴드갭 기준전압 발생장치 | |
| JP2011023014A (ja) | 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準 | |
| CN101351757A (zh) | 精度得以提高且面积消耗得以减小的低功率能隙基准电路 | |
| JP2000089844A (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| JP2007299294A (ja) | 基準電圧発生回路 | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| WO2009118267A1 (en) | A bias current generator | |
| CN110895423B (zh) | 用于与绝对温度成比例电路的系统和方法 | |
| TW201924195A (zh) | 低電壓電流模式帶隙方法和電路 | |
| KR100761369B1 (ko) | 온도변화 적응형 내부 전원 발생 장치 | |
| JP4476323B2 (ja) | 基準電圧発生回路 | |
| JP4787877B2 (ja) | 基準電流回路、基準電圧回路、およびスタートアップ回路 | |
| CN113625815B (zh) | 用于带隙基准的装置和方法 | |
| KR100999499B1 (ko) | 밴드 갭 기준전압생성기 | |
| KR101015523B1 (ko) | 밴드갭 기준 전압 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |