JP2001168420A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 生産効率の良い半導体装置の製造方法、なら
びに破損の低減、小型化および軽量化することのできる
半導体装置を提供することである。 【解決手段】 ＴＦＴ素子１は、絶縁性透明高分子材料
から成る透明基板９上に形成される半導体高分子２およ
び絶縁体高分子７と、その上に形成される層間絶縁体高
分子３、絶縁体高分子７および導体高分子４と、その上
に形成される導体高分子５、透明導体高分子６および絶
縁体高分子７とを含んで構成される。半導体高分子２
は、絶縁性高分子材料にドーピング処理を行って、電導
度を半導体領域に変化させることによって形成される。
ＴＦＴ素子１基板は、予め定める配線層を有する薄膜を
積層状態に貼着する方法、または高分子材料から成る薄
膜を積重して予め定める配線層を形成する方法によって
製造される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば電界効果
トランジスタ（Field Effect Transistor；略称ＦＥ
Ｔ）などの半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】電界効果トランジスタ（Field Effect T
ransistor；略称ＦＥＴ）などの半導体装置の一例とし
て、液晶表示装置の薄膜トランジスタ（Thin Film Tran
sistor；略称ＴＦＴ）素子について説明する。

【０００３】液晶表示装置は、ＴＦＴ素子などが形成さ
れる一方基板と、カラーフィルタ、透明電極および導体
配線層などが形成される他方基板とが、一定の基板間隔
を保って貼合わされ、２枚の基板の間に液晶が充填され
ている。ＴＦＴ素子は、導体配線層、層間絶縁体層、半
導体層および透明電極層を有し、電界効果トランジスタ
として機能する。

【０００４】液晶表示装置に用いられるＴＦＴ素子の多
くは、ＭＯＳ型の電界効果トランジスタであり、ガラス
から成る透明基板上に形成される。ＭＯＳ型の電界効果
トランジスタとは、Metal（ゲート、ソースおよびドレ
イン電極としての金属）、Oxide（層間絶縁体層として
のＳｉＯ₂）、Semiconductor（半導体）を基本構成要素
とする電界効果トランジスタのことである。

【０００５】次に、従来の液晶表示装置のＴＦＴ素子の
製造方法について説明する。図１２は、従来のＴＦＴ素
子のフォトリソグラフィ法による製造方法を示すフロー
チャートである。ステップｃ１では、まず基板を洗浄す
る。

【０００６】ステップｃ２では、基板上に、スパッタリ
ング装置、またはプラズマＣＶＤ装置などを用いＴＦＴ
素子を構成する薄膜を形成する。

【０００７】ステップｃ３では、ロールコータ、または
スピンコータなどを用いて感光性樹脂を、ステップｃ１
にて形成した膜上に、塗布し乾燥させてレジスト被膜を
形成する。

【０００８】ステップｃ４では、所定のパターンのマス
クが形成されるマスク版を介して、レジスト被膜上に紫
外線を照射して露光する。

【０００９】ステップｃ５では、レジスト被膜を現像液
に浸して現像し、レジストパターンを形成する。

【００１０】ステップｃ６では、ドライエッチング装置
またはウエットエッチング装置を用いて、レジストパタ
ーンが形成されていない薄膜部分をエッチングする。

【００１１】ステップｃ７では、レジスト被膜を剥離液
によって取り除き、ＴＦＴ素子の薄膜パターンを形成す
る。ステップｃ１〜ｃ７を導体配線層、層間絶縁体層、
半導体層および透明電極層となる各薄膜パターンの数だ
け繰り返すことによって、予め定められた配線層を有す
るＴＦＴ素子が形成される。

【００１２】ＴＦＴ素子は、アモルファスシリコンなど
から成る半導体層、金属から成る導体配線層およびＳｉ
Ｏ₂などから成る層間絶縁体層を含んで構成されてお
り、ＴＦＴ素子の形成には、成膜工程に用いられるスパ
ッタリング装置およびプラズマＣＶＤ（Chemical Vapor
Deposition；化学気相成長）装置、ドライエッチング
装置、ウエットエッチング装置、露光装置、レジスト被
膜を塗布する塗布装置、現像装置、洗浄装置、焼成装
置、ならびにドーピング装置などが用いられる。

【００１３】これらの装置の多くは、基板および反応室
内をたとえば約２００〜３００℃の高温状態にして各処
理を行うので、常温から処理温度まで昇温してその処理
温度を処理が済むまで維持する加熱工程および自然冷却
などによって処理温度から常温まで降温する冷却工程が
必要であり、それらの工程に時間がかかり、また温度制
御などが必要である。また、これらの装置を用いて製造
される液晶表示装置は、高温状態に耐え得る透明基板を
用いなければならない。

【００１４】図１３は、高温および真空状態において各
処理を行う装置の処理手順を示すフローチャートであ
る。成膜工程に用いられるスパッタリング装置およびプ
ラズマＣＶＤ装置、ならびにエッチング工程に用いられ
るドライエッチング装置などは、基板を真空および高温
状態の反応室に収容して各処理を行う。

【００１５】ステップｄ１では、反応室を、大気圧状態
から真空引きし、真空状態に保つ。

【００１６】ステップｄ２では、反応室を予備加熱し、
反応室内の温度を一定化し、高温状態に保つ。

【００１７】ステップｄ３では、基板を加熱し、基板温
度を一定化させる。

【００１８】ステップｄ４では、高温および真空状態の
反応室内において、成膜またはエッチング処理を行う。

【００１９】ステップｄ５では、反応室を開放し、大気
圧状態に戻し、また基板を自然冷却する。このように、
スパッタリング装置、プラズマＣＶＤ装置およびドライ
エッチング装置などは、予熱時間、加熱時間および自然
冷却などの冷却時間に加えて、大気圧状態から真空状態
へ真空引きする時間および真空状態から大気圧状態へ大
気を反応室に開放する時間が必要であり、また真空引き
装置および大気開放装置などが必要である。

【００２０】従来の液晶表示装置の透明基板の多くは、
ガラス基板であるので、各処理装置への搬送時または処
理工程途中において、透明基板に衝撃が加わった場合に
亀裂が生じるなど破損しやすい。また、ガラス基板を有
する液晶表示装置は、その厚みを薄くできないなど形状
が制約される。

【００２１】

【発明が解決しようとする課題】液晶表示装置の透明基
板として、ガラス基板の代わりに、たとえばポリエチレ
ンテレフタレートなどの有機高分子材料から成る高分子
基板を用いた従来技術が特開平６−２８９３７６号公報
に示されている。この従来技術の液晶表示装置では、ガ
ラスから成る透明基板に比べて、透明基板の破損および
透明基板による形状の制約が低減されるが、ＴＦＴ素子
の製造方法は、上述した方法と変わらないので、高温お
よび真空状態における製造によって生じる前述の問題は
解決されない。

【００２２】また、高分子の分野において、電気絶縁性
材料、半導体性材料および導電性材料に関する研究が行
われ、それらの電界効果トランジスタ（ＦＥＴ）への適
用が検討されている。高分子材料を用いた電界効果トラ
ンジスタ（ＦＥＴ）に関する書籍には、「導電性高分
子」（緒方直哉編著，１９９０年）および「高分子エレ
クトロニクス」（吉野勝美，小野田光宣共著，１９９６
年）などがあり、論文には「有機高分子デバイス」（肥
塚裕至著，機能材料１９８８年５月号）などがある。

【００２３】図１４は、導電性高分子２４を用いた電界
効果トランジスタ２６の基本構造を示す断面図である。
この導電性高分子２４を用いた電界効果トランジスタ２
６の基本構造は、論文「Jpn.J.Appl.Phys..30(1991)L61
0」（Y.Ohmori,H.Takahashi,K.Muro,T.Kawai and K.Yos
hino）および書籍「高分子エレクトロニクス」（吉野勝
美，小野田光宣共著，１９９６年）に掲載されている。

【００２４】図１４に示す導電性高分子２４は、半導体
として機能し、ソース電極２１とドレイン電極２２との
間に配置される。電界効果トランジスタ２６は、ソース
電極２１、ドレイン電極２２および導電性高分子２４
と、ゲート電極２３との間に層間絶縁体層２５が配置さ
れ、電界効果トランジスタとしての機能を実現すること
ができる。

【００２５】図１５は、ポリチオフェンを半導体層とし
て用いたＦＥＴ素子の構造と、その特性を示すグラフで
ある。図１６は、ポリチオフェンを半導体層として、ま
たポリピロールを導体配線層として用いたＦＥＴ素子の
構造と、その特性とを示すグラフである。図１５および
図１６に示すグラフは、横軸にソース・ドレイン間電圧
Ｖ_DS、左縦軸にソース・ドレイン間電流Ｉ_S、右縦軸に
ゲート電圧Ｖ_Gをとり、各ＦＥＴ素子の特性を示す。図
１５に示すＦＥＴ素子の特性は、論文「Appl.Phys.Let
t..49.1210(1986)」（A.Tsumura et al）に開示されて
おり、図１５および図１６に示す各ＦＥＴ素子の特性
は、論文「有機高分子デバイス」（肥塚裕至著，機能材
料１９８８年５月号）に掲載されている。

【００２６】図１５に示すＦＥＴ素子は、ゲート電極と
してｎ型シリコンウエハ上のＧａ−Ｉｎ合金を用い、ｎ
型シリコンの上にＳｉＯ₂から成る層間絶縁層を形成
し、さらにこの層間絶縁層上に、ソースおよびドレイン
電極として機能するＡｕから成る薄膜を形成し、ドレイ
ンおよびソース電極上に電解重合によってポリチオフェ
ン膜を形成して、合成したポリチオフェン膜をＦＥＴ素
子として優れた特性を示すまで電気化学的に脱ドーピン
グを行い作成される。

【００２７】図１６に示すＦＥＴ素子は、半導体層にポ
リチオフェンを用い、ソースおよびドレイン電極にポリ
ピロールを適用している。ポリピロールおよびポリチオ
フェンは電解重合によって形成される。

【００２８】図１５および図１６に示すＦＥＴ素子は、
ゲート電圧Ｖ_Gを印加しないときには、ソース・ドレイ
ン間電圧Ｖ_DSを印加してもソース・ドレイン間電流Ｉ_S
はほとんど変化しないが、負のゲート電圧Ｖ_Gを印加す
ると、ソース・ドレイン間電流Ｉ_Sは、ソース・ドレイ
ン間電圧Ｖ_DSと共に急激に増加し、電界効果トランジス
タとして機能することがわかる。

【００２９】しかしながら、図１５および図１６に示す
ＦＥＴ素子は、電解重合によって半導体層となる高分子
膜が形成されているので、小型のＦＥＴ素子としては実
現可能であるが、液晶表示装置のＴＦＴ素子に応用する
場合には、大面積の透明基板上への高分子薄膜の形成が
非常に困難である。

【００３０】高分子材料を用いた液晶表示装置のＴＦＴ
素子に関する従来技術が、特開平６−２７３８１１号公
報に開示されている。この従来技術による液晶表示装置
は、ＴＦＴ素子の半導体層が、有機高分子材料をたとえ
ばスピンコート法によって塗布して形成されている。し
かしながら、この液晶表示装置は、導体配線層が金属材
料から形成されており、層間絶縁層が酸化シリコンから
形成されているので、真空および高温状態における処理
工程が必要であり、前述したように製造に長時間かかる
といった問題を有する。

【００３１】またこの液晶表示装置は、透明基板として
ガラス基板を用いているので、前述したように透明基板
が破損しやすく、形状が制約される。

【００３２】本発明の目的は、生産効率の良い半導体装
置の製造方法、ならびに破損の低減、小型化および軽量
化することができる半導体装置を提供することである。

【００３３】

【課題を解決するための手段】本発明は、絶縁性高分子
材料、半導体性高分子材料、および導電性高分子材料を
選択的に用いて、予め定める回路配線を有する高分子薄
膜を形成し、この高分子薄膜を、絶縁性高分子材料から
成る基板に積層状態に貼着することを特徴とする半導体
装置の製造方法である。

【００３４】本発明に従えば、回路配線を有する高分子
薄膜を基板上に常温および大気圧状態において貼着し半
導体装置を製造する。

【００３５】従来の製造方法では、洗浄工程、成膜工
程、エッチング工程およびアニーリング工程などで、基
板温度を上昇させて各処理を行っており、安定した品質
の製品を得るためには、処理中の基板温度を一定状態に
する必要がある。このため、従来の製造方法では、各装
置内の予熱および温度一定化に数時間かかり、また各装
置内温度安定後には、基板温度の一定化に数分間かか
る。しかしながら、本発明による製造方法では、常温に
て高分子薄膜を貼合わせることによって、半導体装置を
製造することができるので、予熱時間、基板温度の一定
化にかかる時間、冷却時間および加熱の制御が省ける。

【００３６】また従来のスパッタリング装置またはプラ
ズマＣＶＤ装置を用いる成膜工程およびドライエッチン
グ装置を用いるエッチング工程などでは、装置内を真空
状態にして各処理を行うので、大気圧から真空圧に減圧
する真空引き装置、真空圧から大気圧にする大気開放装
置、真空排気時間および大気開放時間を必要とする。し
かしながら、本発明による製造方法では、大気圧状態に
おいて半導体装置を製造できるので、真空引き装置、大
気開放装置、真空排気時間および大気開放時間が省け
る。

【００３７】以上のように、本発明による製造方法は、
常温および大気圧状態において、また少ない工程数で半
導体装置を製造でき、製造時間が短縮でき、生産効率が
向上する。

【００３８】また本発明は、絶縁性高分子材料から成る
基板に、絶縁性高分子材料、半導体性高分子材料、およ
び導電性高分子材料を選択的に積重して、予め定める回
路配線を有する配線層を形成することを特徴とする半導
体装置の製造方法である。

【００３９】本発明に従えば、高分子材料から半導体装
置を製造するので、従来のスパッタリング装置およびプ
ラズマＣＶＤ装置などを用いる真空および高温状態にお
ける成膜工程を、大気圧および常温状態において高分子
薄膜を基板上に貼着する工程に置き換えることができ、
製造時間が短縮する。

【００４０】また本発明は、前記半導体性高分子材料
は、絶縁性高分子材料を所定の電導度にドーピングして
形成されることを特徴とする。

【００４１】本発明に従えば、高分子材料の中には、ド
ーピング技術によって、その電導度を絶縁体領域から導
体領域に至る幅広い範囲にわたって、制御することがで
きるものがある。このように電導度を変化させることが
できる絶縁性高分子材料を、半導体領域までドーピング
することによって、半導体性高分子材料を形成すること
が可能である。

【００４２】また本発明は、絶縁性高分子材料、半導体
性高分子材料、および導電性高分子材料を選択的に用い
て、予め定める回路配線を有する高分子薄膜が形成さ
れ、この高分子薄膜は、絶縁性高分子材料から成る基板
に積層状態に貼着されることを特徴とする半導体装置で
ある。

【００４３】本発明に従えば、基板が絶縁性高分子材料
から形成されているので、ガラスなどから成る基板に比
べて、柔軟であり、割れにくく、厚みを薄くすることが
でき、半導体装置の小型化および軽量化を図ることがで
きる。

【００４４】また本発明は、絶縁性高分子材料から成る
基板に、絶縁性高分子材料、半導体性高分子材料、およ
び導電性高分子材料を選択的に積重して、予め定める回
路配線を有する配線層が形成されることを特徴とする半
導体装置である。

【００４５】本発明に従えば、基板が絶縁性高分子材料
から形成されているので、ガラスなどから成る基板に比
べて、柔軟であり、割れにくく、厚みを薄くすることが
でき、半導体装置の小型化および軽量化を図ることがで
きる。

【００４６】また本発明は、前記半導体性高分子材料
は、絶縁性高分子材料を所定の電導度にドーピングして
形成されることを特徴とする。

【００４７】本発明に従えば、電導度を変化させること
ができる絶縁性高分子材料を、半導体領域までドーピン
グすることによって、半導体性高分子材料が形成され
る。

【００４８】

【発明の実施の形態】図１は、本発明の実施の一形態で
あるＴＦＴ素子１基板を示す断面図である。

【００４９】半導体装置の一例として、電界効果トラン
ジスタ（Field Effect Transistor；略称ＦＥＴ）の１
つである液晶表示装置に用いられる薄膜トランジスタ
（ThinFilm Transistor；略称ＴＦＴ）素子について説
明する。液晶表示装置は、ＴＦＴ素子１などが形成され
る一方基板と、カラーフィルタ、透明電極および導体配
線層などが形成される他方基板とが、各基板間に一定の
間隔をあけて貼合わされ、２枚の基板の間に液晶が充填
されて封止されている。ＴＦＴ素子１は、導体配線層、
層間絶縁体層、半導体層および透明電極層を有し、電界
効果トランジスタとして機能する。

【００５０】液晶表示装置に用いられるＴＦＴ素子の多
くは、ＭＯＳ型の電界効果トランジスタである。ＭＯＳ
型の電界効果トランジスタとは、Metal（ゲート、ソー
スおよびドレイン電極としての金属）、Oxide（層間絶
縁体層としてのＳｉＯ₂）、Semiconductor（半導体）を
基本構成要素とする電界効果トランジスタのことであ
る。

【００５１】ＴＦＴ素子１は、たとえばアリルジグリコ
ールカーボネイトなどの透明な絶縁性高分子材料から成
る透明基板９上に形成される。透明基板９は、絶縁性高
分子材料から成るので、従来の破損しやすく、柔軟性の
ないガラス基板に比べて、液晶表示装置の製造途中およ
び使用中に割れにくく、製造工程の簡便性を高めること
ができ、また透明基板９の厚みを薄くでき、液晶表示装
置の小型化および軽量化が図れる。

【００５２】ＴＦＴ素子１は、透明基板９上に形成され
る半導体高分子２、半導体高分子２上に形成される層間
絶縁体高分子３および導体高分子４、層間絶縁体高分子
３上に形成される導体高分子５、導体高分子４上に形成
される透明導体高分子６、ならびに絶縁体高分子７を含
んで構成される。

【００５３】半導体高分子２は、たとえば

【００５４】

【化１】

【００５５】で示されるポリアセチレンなどの絶縁性高
分子材料にドーピング処理を行って、電気抵抗値を低下
させ、電導度を半導体領域まで変化させ形成される薄膜
パターンである。ドーピング処理の方法としては、たと
えば絶縁性高分子材料を化学雰囲気にさらして熱を加え
る拡散法、またはドーピング材料をイオン化させ、イオ
ン加速機を用いて、そのイオンに電磁気を加えて運動量
を与え、高速の運動量にてイオンを拡散させて絶縁性高
分子材料に打ち込むイオン打ち込み法（イオン注入法）
などがある。

【００５６】層間絶縁体高分子３は、たとえばアリルジ
グリコールカーボネイトなどの絶縁性高分子材料からな
る薄膜パターンであり、ソースおよびドレイン電極であ
る２つの導体高分子４の間に形成される。

【００５７】導体高分子４，５は、たとえばポリアセチ
レン、または

【００５８】

【化２】

【００５９】で示されるポリピロールなどの絶縁性高分
子材料にドーピング処理を行って、電気抵抗値を低下さ
せ、電導度を導体領域まで変化させ形成される薄膜パタ
ーンである。導体高分子４は、半導体高分子２に一部接
しており、ソースおよびドレイン電極として機能し、導
体高分子５は、層間絶縁体高分子３に接しており、ゲー
ト電極として機能する。

【００６０】半導体高分子２、導体高分子５および層間
絶縁体高分子３の大小関係は、大きいものから半導体高
分子２、層間絶縁体高分子３、導体高分子５の順であ
る。

【００６１】透明導体高分子６は、たとえばポリ（ｏ−
トリメチルシリルフェニルアセチレン）などの透明な絶
縁性高分子材料にドーピング処理を行って、電気抵抗値
を低下させ、電導度を導体領域まで変化させ形成される
薄膜パターンであり、導体高分子４に一部接しており、
透明電極として機能する。

【００６２】絶縁体高分子７は、たとえばアリルジグリ
コールカーボネイトなどの絶縁性高分子材料から成る薄
膜パターンであり、他の各薄膜パターン２，３，４，
５，６の配置を助け、また各薄膜パターン２，３，４，
５，６を保護する役割を果す。

【００６３】このように構成されるＴＦＴ素子１は、保
護膜である絶縁体高分子８によって覆われている。絶縁
体高分子８は、たとえばアリルジグリコールカーボネイ
トなどの透明な絶縁性高分子材料から成る薄膜である。

【００６４】次に、ＴＦＴ素子１基板の製造方法につい
て説明する。図２は、ＴＦＴ素子１基板の製造手順の一
例を示すフローチャートであり、図３および図４は、Ｔ
ＦＴ素子１基板の製造手順の一例を示す断面図である。

【００６５】まず図２に従って製造手順の流れについて
説明する。ステップａ１では、基板を洗浄し、ステップ
ａ２では、洗浄した基板上に、支持体フィルム上に形成
された、予め定める回路配線を有する高分子薄膜を、位
置合わせをして重合わせて、たとえば油圧プレス機によ
って圧縮して貼着し、支持体フィルムを剥がす。

【００６６】基板と予め定める回路配線を有する高分子
薄膜との位置合わせは、たとえばそれぞれに設けられる
アライメントマーク（位置合わせ用印）を合わせる方法
によって行われる。

【００６７】このステップａ１に示す洗浄とステップａ
２に示す圧着とを繰り返すことによって、各高分子薄膜
３０〜３３は貼着され、ＴＦＴ素子１は製造される。

【００６８】次に図３および図４に従って、各高分子薄
膜３０〜３３およびその貼着順序について説明する。図
３の（１）では、まず透明基板９を洗浄し、図３の
（２）では、洗浄した透明基板９上に予め定める回路配
線を有する高分子薄膜３１を重ね合わせる。

【００６９】予め定める回路配線を有する高分子薄膜３
０は、支持体フィルム３０ａ上にパターン形成される半
導体高分子２および絶縁体高分子７を有する。高分子薄
膜３０は、たとえば予め支持体フィルム３０ａ上に液体
材料を均一に塗布し乾燥させて薄膜を形成し、その薄膜
上に一部にマスクが形成されるマスク版を重ね、紫外線
または可視光を照射し、光硬化させ薄膜パターンを形成
し、これを繰り返すことによって形成される。

【００７０】液体材料の塗布方法としては、たとえばス
ピンコータを用いて遠心力によって均一に液体材料を塗
布するスピンコート法、または支持体フィルムとの間隔
が一定に保たれるはけを用いて均一に塗布するスクリー
ン法などがある。

【００７１】なお、上述した薄膜パターンの形成方法
は、塗布した液体材料が光硬化性材料である場合の方法
であり、前記液体材料が光硬化性材料でない場合は、た
とえば、レジスト被膜を塗布し、露光および現像し、エ
ッチングし、その後レジスト被膜を除去する手順によっ
て薄膜パターンを形成する。

【００７２】このように形成される高分子薄膜３０を、
前述した貼着方法と同様に透明基板９上に圧縮して貼着
する。図３の（３）では、洗浄した高分子薄膜３０上に
予め定める回路配線を有する高分子薄膜３１を重ね合わ
せ、図３の（４）に示すように、高分子薄膜３０上に、
前述した貼着方法と同様に高分子薄膜３１を圧縮し貼着
する。高分子薄膜３１は、絶縁体高分子７、導体高分子
４および層間絶縁体高分子３を含んで構成され、高分子
薄膜３０と同様に支持体フィルム３１ａ上に予め形成さ
れている。

【００７３】図４の（１）では、洗浄した高分子薄膜３
１上に、前述した貼着方法と同様に高分子薄膜３２を圧
縮して貼着する。高分子薄膜３２は、絶縁体高分子７、
導体高分子５および透明導体高分子６を含んで構成さ
れ、高分子薄膜３０と同様に支持体フィルム３２ａ上に
予め形成されている。

【００７４】図４の（２）では、洗浄した高分子薄膜３
２上に、高分子薄膜３３を重ね合わせ、図４の（３）で
は、高分子薄膜３０上に、前述した貼着方法と同様に高
分子薄膜３１を圧縮して貼着する。高分子薄膜３３は、
ＴＦＴ素子１の保護膜である絶縁体高分子８を含んで構
成され、高分子薄膜３０と同様に支持体フィルム３３ａ
上に予め形成されている。

【００７５】以上のように、図２〜図４に示す製造方法
では、洗浄と圧着とを繰り返すことによって、簡単にＴ
ＦＴ素子１基板を製造することができ、図１２に示す従
来の製造方法に比べ、工程作業数が少なく、また図１３
に示す従来の処理手順のように、基板を高温および真空
状態にする必要がない。

【００７６】従来の製造方法では、洗浄工程、成膜工
程、エッチング工程およびアニーリング工程などにおい
て、基板温度を上昇させて各処理を行っており、安定し
た品質の製品を得るためには、処理中の基板温度を一定
状態にする必要がある。このため、従来の製造方法で
は、各装置内の予熱および温度一定化に数時間かかり、
また各装置内温度安定後には、基板温度の一定化に数分
間必要である。

【００７７】しかしながら、図２〜図４に示す製造方法
では、常温にて高分子薄膜３０〜３３を圧縮して貼合わ
せることによって、ＴＦＴ素子１を製造することができ
るので、予熱時間、基板温度一定化にかかる時間、冷却
時間および加熱の制御が省ける。

【００７８】また従来のスパッタリング装置またはプラ
ズマＣＶＤ装置を用いる成膜工程およびドライエッチン
グ装置を用いるエッチング工程では、装置の反応室内を
真空状態にして各処理を行うので、大気圧から真空圧に
減圧する真空引き装置、真空圧から大気圧にする大気開
放装置、真空排気時間および大気開放時間を必要とす
る。

【００７９】しかしながら、図２〜図４に示す製造方法
では、大気圧状態において高分子薄膜３０〜３３を圧縮
して貼合わせることによって、ＴＦＴ素子１を製造する
ことができるので、真空引き装置、大気開放装置、真空
排気時間および大気開放時間が省ける。

【００８０】以上のように、図２〜図４に示す製造方法
では、常温および大気圧状態においてＴＦＴ素子１基板
を製造できるので、製造時間が短縮でき、生産効率が向
上する。

【００８１】図５は、ＴＦＴ素子１基板の他の製造手順
を示すフローチャートである。図６〜図１１は、ＴＦＴ
素子１基板の他の製造手順を示す断面図である。まず図
５に従って製造手順の流れついて説明する。ステップｂ
１では、まず基板を洗浄する。

【００８２】ステップｂ２では、予め支持体フィルム上
に形成されたパターン形成されていない高分子薄膜を、
たとえば油圧プレス装置などの圧縮機によって基板上に
圧縮して貼合わせ、支持体フィルムを剥がす。支持体フ
ィルムは、たとえばロール状のフィルムまたは板状のフ
ィルムであり、支持体フィルム上の高分子薄膜は、たと
えば液体材料をスピンコータまたはロールコータなどを
用いて塗布し乾燥することによって形成される。

【００８３】ステップｂ３では、感光性樹脂を、ロール
コータまたはスピンコータなどを用いて貼着した高分子
薄膜上に塗布し、乾燥させてレジスト被膜を形成する。

【００８４】ステップｂ４では、所定のパターンのマス
クが形成されるマスク版を介して、レジスト被膜上に紫
外線を照射して露光する。

【００８５】ステップｂ５では、レジスト被膜を現像液
に浸して現像し、レジストパターンを形成する。

【００８６】ステップｂ６では、ドライエッチング装置
またはウエットエッチング装置を用いて、レジストパタ
ーンが形成されていない部分の高分子薄膜をエッチング
する。

【００８７】ステップｂ７では、レジスト被膜を剥離液
によって取り除き、ＴＦＴ素子１の薄膜パターンを形成
する。上述の図５のステップｂ１〜ステップｂ７の工程
によって、各薄膜パターン２，３，４，５，６，７，８
は形成され、ステップｂ１〜ステップｂ７の工程を繰り
返すことによってＴＦＴ素子１が形成される。

【００８８】次に、各薄膜パターン２，３，４，５，
６，７，８の製造順序を図６〜図１０に従って説明す
る。図６の（１）では、まず透明基板９を洗浄する。図
６の（２）では、透明基板９上に半導体高分子薄膜２ａ
を貼合わせる。図６の（３）では、半導体高分子薄膜２
ａをパターニングして半導体高分子２を形成する。

【００８９】図６の（４）では、透明基板９および半導
体高分子２上に絶縁体高分子薄膜７ａを貼合わせる。図
６の（５）では、絶縁体高分子薄膜７ａをパターニング
して絶縁体高分子７を形成する。

【００９０】図７の（１）では、半導体高分子２および
絶縁体高分子７上に絶縁体高分子薄膜７ａを貼合わせ
る。図７の（２）では、絶縁体高分子薄膜７ａをパター
ニングして絶縁体高分子７および層間絶縁体高分子３を
形成する。

【００９１】図７の（３）では、洗浄した絶縁体高分子
７、層間絶縁体高分子３および半導体高分子２上に導体
高分子薄膜４ａを貼合わせる。図７の（４）では、導体
高分子薄膜４ａをパターニングして導体高分子４を形成
する。

【００９２】図８の（１）では、洗浄した絶縁体高分子
７、層間絶縁体高分子３および導体高分子４上に絶縁体
高分子薄膜７ａを貼合わせる。図８の（２）では、絶縁
体高分子薄膜７ａをパターニングして絶縁体高分子７を
形成する。

【００９３】図８の（３）では、洗浄した絶縁体高分子
７および層間絶縁体高分子３上に導体高分子薄膜５ａを
貼合わせる。図９の（１）では、導体高分子薄膜５ａを
パターニングして導体高分子５を形成する。

【００９４】図９の（２）では、絶縁体高分子７の一部
を剥離する。図９の（３）では、洗浄した絶縁体高分子
７、導体高分子４および導体高分子５上に透明導体高分
子６ａを貼合わせる。図１０の（１）では、透明導体高
分子薄膜６ａをパターニングして透明導体高分子６を形
成する。

【００９５】図１０の（２）では、洗浄した絶縁体高分
子７、導体高分子５および透明導体高分子６上に、絶縁
体高分子８を貼合わせ薄膜の貼合わせを完了する。

【００９６】図５〜図１０に示す製造方法では、従来の
スパッタリング装置またはプラズマＣＶＤ装置による高
温および真空状態における成膜工程を、常温および大気
圧状態において成膜可能な、支持体フィルム上の高分子
薄膜を基板に圧縮して貼合わせる工程に置き換えること
ができ、製造時間を短縮することができる。なお、各薄
膜パターン２，３，４，５，６，７，８を構成する材料
として、光硬化性材料を用いる場合には、ステップｂ３
のレジスト塗布工程、ステップｂ６のエッチング工程お
よびステップｂ７のレジスト剥離工程が要らなくなる。

【００９７】また、高分子薄膜のエッチング処理をウエ
ットエッチング方法によって行えば、すべての工程を大
気圧状態にて行うことが可能であり、真空引き装置、大
気開放装置、真空引き時間および大気開放時間が必要で
なくなる。

【００９８】図１１は、本発明によるＴＦＴ素子基板を
有する液晶表示装置の応用例である表示装置１０を概略
的に示す斜視図である。表示装置１０は、２つの液晶表
示装置１４，１５を有し、たとえば地図およびＣＡＤ
（Computer Aided Design）の階層表示を各液晶表示装
置１４，１５に表示することができ、図１１の１点鎖線
によって示すベース表示１２を液晶表示装置１４に表示
し、斜線領域によって示すポイント表示１１を液晶表示
装置１５に表示することができ、２つの表示１１，１２
を重ねて見ることができる。

【００９９】各液晶表示装置１４，１５の各透明基板に
は、高分子材料が用いられている。高分子材料から成る
透明基板は、割れにくく、厚みを薄くすることができ、
柔軟性を有するので、一辺１３が接合されている表示装
置１０の各液晶表示装置１４，１５は、ノートおよび手
帳のように重合わせることおよびめくることができる。

【０１００】以上液晶表示装置のＴＦＴ素子について説
明したが、本発明はこれに限られず、電算機のＦＥＴ素
子などに実施できる。

【０１０１】

【発明の効果】以上のように本発明によれば、予め回路
配線を有する高分子薄膜を基板上に貼着することによっ
て半導体装置を製造する。本発明による製造方法では、
常温において半導体装置を製造することができるので、
予熱時間、基板温度一定化にかかる時間、冷却時間およ
び加熱の制御が省ける。また本発明による製造方法で
は、大気圧状態において半導体装置を製造できるので、
真空引き装置、大気開放装置、真空排気時間および大気
開放時間が省ける。したがって、本発明による製造方法
は、常温および大気圧状態において半導体装置を少ない
工程数で製造でき、製造時間が短縮でき、生産効率が向
上する。

【０１０２】また本発明によれば、高分子材料を積重す
ることによって半導体装置を製造するので、従来のスパ
ッタリング装置およびプラズマＣＶＤ装置などを用いる
真空および高温状態における成膜工程を、高分子薄膜を
基板に大気圧および常温状態において貼着する工程に置
き換えることができ、製造時間が短縮できる。

【０１０３】また本発明によれば、高分子材料の中に
は、ドーピング技術によって、その電導度を絶縁体領域
から導体領域に至る幅広い範囲にわたって、制御するこ
とができるものがある。このように電導度を変化させる
ことができる絶縁性高分子材料を、半導体領域までドー
ピングすることによって、半導体性高分子材料を形成す
る。

【０１０４】また本発明によれば、基板が絶縁性高分子
から形成されているので、ガラスなどから成る基板に比
べて、柔軟であり、割れにくく、厚みを薄くすることが
でき、半導体装置の小型化および軽量化を図ることがで
きる。

【０１０５】また本発明によれば、基板が絶縁性高分子
から形成されているので、ガラスなどから成る基板に比
べて、柔軟であり、割れにくく、厚みを薄くすることが
でき、半導体装置の小型化および軽量化を図ることがで
きる。

【０１０６】また本発明によれば、電導度を変化させる
ことができる絶縁性高分子材料を、半導体領域までドー
ピングすることによって、半導体性高分子材料が形成さ
れる。

【図面の簡単な説明】

【図１】本発明の実施の一形態であるＴＦＴ素子１基板
を示す断面図である。

【図２】ＴＦＴ素子１基板の製造手順の一例を示すフロ
ーチャートである。

【図３】ＴＦＴ素子１基板の製造手順の一例を示す断面
図である。

【図４】ＴＦＴ素子１基板の製造手順の一例を示す断面
図である。

【図５】ＴＦＴ素子１基板の他の製造手順を示すフロー
チャートである。

【図６】ＴＦＴ素子１基板の他の製造手順を示す断面図
である。

【図７】ＴＦＴ素子１基板の他の製造手順を示す断面図
である。

【図８】ＴＦＴ素子１基板の他の製造手順を示す断面図
である。

【図９】ＴＦＴ素子１基板の他の製造手順を示す断面図
である。

【図１０】ＴＦＴ素子１基板の他の製造手順を示す断面
図である。

【図１１】本発明によるＴＦＴ素子基板を有する液晶表
示装置の応用例である表示装置１０を概略的に示す斜視
図である。

【図１２】従来のＴＦＴ素子のフォトリソグラフィ法に
よる製造方法を示すフローチャートである。

【図１３】高温および真空状態において各処理を行う装
置の処理順序を示すフローチャートである。

【図１４】導電性高分子２４を用いた電界効果トランジ
スタ２６の基本構造を示す断面図である。

【図１５】ポリチオフェンを半導体層として用いたＦＥ
Ｔ素子の構造と、その特性とを示すグラフである。

【図１６】ポリチオフェンを半導体層として、またポリ
ピロールを導体配線層として用いたＦＥＴ素子の構造
と、その特性とを示すグラフである。

【符号の説明】

１ ＴＦＴ素子 ２ 半導体高分子 ３ 層間絶縁体高分子 ４，５ 導体高分子 ６ 透明導体高分子 ７，８ 絶縁体高分子 ９ 透明基板 １０ 表示装置 １４，１５ 液晶表示装置

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F110 AA16 AA30 BB02 CC02 DD01 EE01 EE41 EE47 EE48 FF01 FF21 FF35 GG05 GG37 GG41 GG52 GG55 GG57 HJ13 HJ17 HJ21 HK01 HK31 HK41 HL27 HL30 NN02 NN27 NN36 NN39 NN72 QQ04 QQ05 QQ06 QQ16 QQ17

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁性高分子材料、半導体性高分子材
   料、および導電性高分子材料を選択的に用いて、予め定
   める回路配線を有する高分子薄膜を形成し、この高分子
   薄膜を、絶縁性高分子材料から成る基板に積層状態に貼
   着することを特徴とする半導体装置の製造方法。
2. 【請求項２】 絶縁性高分子材料から成る基板に、絶縁
   性高分子材料、半導体性高分子材料、および導電性高分
   子材料を選択的に積重して、予め定める回路配線を有す
   る配線層を形成することを特徴とする半導体装置の製造
   方法。
3. 【請求項３】 前記半導体性高分子材料は、絶縁性高分
   子材料を所定の電導度にドーピングして形成されること
   を特徴とする請求項１または２記載の半導体装置の製造
   方法。
4. 【請求項４】 絶縁性高分子材料、半導体性高分子材
   料、および導電性高分子材料を選択的に用いて、予め定
   める回路配線を有する高分子薄膜が形成され、この高分
   子薄膜は、絶縁性高分子材料から成る基板に積層状態に
   貼着されることを特徴とする半導体装置。
5. 【請求項５】 絶縁性高分子材料から成る基板に、絶縁
   性高分子材料、半導体性高分子材料、および導電性高分
   子材料を選択的に積重して、予め定める回路配線を有す
   る配線層が形成されることを特徴とする半導体装置。
6. 【請求項６】 前記半導体性高分子材料は、絶縁性高分
   子材料を所定の電導度にドーピングして形成されること
   を特徴とする請求項４または５記載の半導体装置。