JP4149793B2 - 有機半導体装置およびその製造方法 - Google Patents
有機半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4149793B2 JP4149793B2 JP2002365378A JP2002365378A JP4149793B2 JP 4149793 B2 JP4149793 B2 JP 4149793B2 JP 2002365378 A JP2002365378 A JP 2002365378A JP 2002365378 A JP2002365378 A JP 2002365378A JP 4149793 B2 JP4149793 B2 JP 4149793B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- semiconductor device
- polyimide
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、ポリイミドと金属材料の混合物からなるゲート絶縁膜を有する高性能な有機半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
有機半導体を用いた電界効果トランジスタ(FET)などの半導体装置は、フレキシブルディスプレイなどへの応用が期待されている。このようなフレキシブルディスプレイに用いるFETは、有機半導体層とゲート絶縁膜とに挟持されたゲート電極に電圧を印加し、有機半導体層の空乏層を変調し、ソース電極とドレイン電極に流れる電流を変化させることにより駆動する。
【0003】
従来、FETのゲート絶縁膜は、SiNやSiO2などのセラミック材料を用いて形成されていた。しかし、フレキシブルディスプレイに応用するためには、ゲート絶縁膜の柔軟性が要求され、有機材料を用いたゲート絶縁膜が開発されている。
例えば、特開平5−110069号公報(特許文献1)には、ポリイミドなどの絶縁性の有機材料からなるゲート絶縁膜を有するFETが開示されている。
【0004】
【特許文献1】
特開平5−110069号公報
【0005】
【発明が解決しようとする課題】
一般に、FETの特性は、ゲート絶縁膜の誘電率や膜厚に大きな影響を受けることが知られている。すなわち、高性能なFETを得るためには、誘電率は大きい方が好ましく、膜厚は薄い方が好ましい。
しかしながら、絶縁性の有機材料は、その比誘電率が通常2〜4であり、セラミック材料に比べて低く、有効な絶縁膜になり難いという問題がある。
【0006】
また、有機材料からなるゲート絶縁膜の膜厚を100nm以下にすると、均一性に問題が生じ、例えば、スピンコート法で有機材料からなるゲート絶縁膜を形成した場合、その形成限界の膜厚は、100nm程度である。
このように、絶縁性の有機材料を用いたゲート絶縁膜は、比誘電率が低く、膜厚を薄くできないため、FETの特性を向上できないという問題がある。
【0007】
そこで、本発明は、ポリイミドと金属材料の混合物からなるゲート絶縁膜を有する高性能な有機半導体装置およびその製造方法を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、ポリイミドのハードベーク(「ポストベーク」ともいう)時に生じる蒸発成分がゲート電極表面に堆積して形成されるゲート電極の金属材料との混合物が、ゲート絶縁膜として利用できること、およびその混合物が有機半導体層との馴染み(密着性)が良好であり、かつ薄く形成でき、高性能な有機半導体装置を提供できることを見出し、本発明を完成するに到った。
【0009】
かくして、本発明によれば、有機半導体からなる活性層、金属材料からなるゲート電極およびゲート電極上に形成されたポリイミドと金属材料の混合物からなるゲート絶縁膜を含むことを特徴とする有機半導体装置が提供される。
【0010】
また、本発明によれば、上記の有機半導体装置の製造方法であって、
(a)金属材料を用いてゲート電極を形成した基板上の全面にポリイミドの前駆体を塗布し、プリベークを行い、ポリイミド層を形成する工程、
(b)ゲート電極上のポリイミド層の一部に開口部を形成する工程、および
(c)不活性ガス雰囲気中でハードベークを行い、開口部のゲート電極上にポリイミドの蒸発成分を堆積させて、ポリイミドと金属材料の混合物からなるゲート絶縁膜を形成する工程
を含むことを特徴とする有機半導体装置の製造方法が提供される。
【0011】
【発明の実施の形態】
本発明の有機半導体装置は、有機半導体からなる活性層、金属材料からなるゲート電極およびゲート電極上に形成されたポリイミドと金属材料の混合物からなるゲート絶縁膜を含むことを特徴とする。ここで、「ポリイミドと金属材料の混合物」とは、例えば、ポリイミドのハードベーク時に生じる蒸発成分がゲート電極表面に堆積して形成されるゲート電極の金属材料との混合物であり、これはポリイミドと金属が反応して、ゲート電極として好適な物性(絶縁性など)を有する化合物を形成しているものと考えられる。
ポリイミド以外の窒素成分を含まない揮発成分の場合、例えば、ノボラック樹脂や、PMMAなどをハードベークすることにより生じる再堆積物は、酸素プラズマ中、150℃で15分間処理することにより除去される。
【0012】
ゲート電極以外の部分に堆積したポリイミドの蒸発成分は、0.5Torrの酸素圧下、50Wのマイクロ波によって形成された酸素プラズマ中、150℃で15分間処理することにより除去されるのに対して、本発明の「ポリイミドと金属材料の混合物」は、上記の酸素プラズマによる処理でも除去されないことを本発明者は実験により確認している。このような事実からも、本発明の「ポリイミドと金属材料の混合物からなるゲート電極」は、ゲート電極上に堆積されたポリイミド層、ポリイミドとゲート電極の金属材料とが強固な結合をつくる層、ポリイミドの一部または全部と金属材料との反応性生物層のいずれであってもよい。以下、本発明の有機半導体装置の構成およびその製造方法を具体的に説明するが、これらの説明により本発明が限定されるものではない。
【0013】
実施形態1
図1は、本発明の有機半導体装置(実施形態1)の概略断面図(A)および概略平面図(B)である。
この有機半導体装置は、基板100上にゲート電極101が形成され、ゲート電極101の両側は、ポリイミド層102によって覆われている。ポリイミド層102上には、ソース電極103とドレイン電極104が形成され、これらの一部に重なるように、ゲート電極101上に有機半導体層105が形成されている。また、ゲート電極101と有機半導体層105の間には、ポリイミドの蒸発成分が堆積して形成されるゲート電極の金属材料との混合物からなるゲート絶縁膜106が存在する。
【0014】
図2は、本発明の有機半導体装置(実施形態1)の製造工程を示す概略断面図である。
まず、工程(A)において、リフトオフ法などの公知の方法により、基板200上の一部に金属材料を用いてゲート電極201を形成する(図2(A))。
基板としては、有機半導体装置の形成が可能な基板であれば特に限定されず、具体的には、半導体基板、ガラス基板、プラスチック基板などが挙げられる。
基板としてプラスチック基板を用いることにより、ゲート電極(金属電極)以外を全て有機材料で構成することができ、フレキシブルディスプレイやカードICに応用されるフレキシブル有機半導体装置を実現できる。
【0015】
ゲート電極を形成する金属材料としては、公知の電極材料が挙げられ、金、白金、アルミニウム、チタン、タングステンおよびタングステン窒化物から選択される少なくとも1種が特に好ましい。ここで、タングステン窒化物は、窒素ガス中で、タングステンターゲットからのスパッタを行うことにより得られる反応性スパッタの生成物で、タングステンと窒素がほぼ1対1の割合で存在するものである。これらの金属材料の中でも、後記するゲート絶縁膜との結合性および得られるゲート絶縁膜の性状などの観点から、金、白金およびタングステン窒化物が特に好ましい。
ゲート電極の膜厚は、通常、50〜200nm程度である。
ゲート電極としては、例えば、膜厚10nmのチタンと膜厚90nmの金とを順次形成した積層膜が挙げられる。
【0016】
次に、工程(B)では、スピンコート法などの公知の方法により、ゲート電極201を形成した基板上の全面にポリイミドの前駆体を塗布し、プリベークを行い、ポリイミド層202を形成する(図2(B))。
ポリイミドの前駆体とは、最終的加熱反応を行う前の化合物であり、イオン結合性の前駆体構造をもつもの、エステル系前駆体構造をもつものなどが挙げられる。前駆体の構造により、後記する工程(D)のハードベークで発生する蒸発成分(窒素を含有したヤニ成分やポリイミド前駆体)の種類や量が異なるが、イオン結合性の前駆体構造をもつポリイミドは、蒸発成分が多く、好ましい。具体的には、感光性のポリイミドが挙げられる。ポリイミドの前駆体には、基板との密着性を向上させるために、シランカップリング剤などの密着剤が添加されていてもよい。
塗布後のプリベークの条件は、通常、80〜100℃程度で20〜40分間程度であり、例えば、90℃の30分間が挙げられる。
ポリイミド層の膜厚は、プリベーク終了時で、1.0〜2.0μm程度である。
【0017】
次に、工程(C)では、パターン露光および現像などの公知の方法により、ゲート電極201上のポリイミド層202の一部に開口部を形成する。図2(C)の図番203は、パターン形成されたポリイミド層を示す(図2(C))。
開口部の形成においては、パターン形成されたポリイミド層が、ゲート電極端を少し覆うようにするのが好ましい。これによりゲート電極の耐圧不良などの問題が生じ難くなる。
パターン形成されたポリイミド層端とゲート電極端との重なりは、1〜10μmの範囲が好ましく、3〜5μmが特に好ましい。この重なりが1μm未満の場合には、アライメント精度が低下したり、ポリイミド層のハードベーク時の縮小時に端部が覆われず、歩留りが低下するので好ましくない。また、10μmを超える場合には、ゲート電極と、ソース電極やドレイン電極との重なりが増え、容量成分が増加するため、素子としての高速応答性能を損なうことがあるので好ましくない。
【0018】
次に、工程(D)では、不活性ガス雰囲気中でハードベークを行い、開口部のゲート電極201上にポリイミドの蒸発成分を堆積させて、ゲート絶縁膜205を形成する。図2(D)の図番204は、ハードベーク後のポリイミド層を示す(図2(D))。
不活性ガス雰囲気としては、窒素、アルゴンなどの雰囲気が挙げられ、堆積物の形成に大きな差はないが、コストの観点から、窒素雰囲気が特に好ましい。
また、ハードベークは、通常、低温から高温まで多段階に行うのが好ましい。ハードベークの最高温度の条件は、250〜350℃で20〜60分間が好ましい。例えば、窒素雰囲気中で、150℃で30分間、200℃で30分間および300℃で30分間の条件で、連続して段階的に処理するのが好ましい。
【0019】
本発明の有機半導体装置のゲート絶縁膜は、ポリイミドのハードベークで発生した蒸発成分がゲート電極表面に堆積(付着)して形成されるゲート電極の金属材料との混合物である。
通常のポリイミドのハードベークは、蒸発成分の付着を防止するために、不活性ガスを循環させ、かつ蒸発成分を補足する冷却機構を備えた系内で行われている。本発明においては、蒸発成分の付着を促進するために、不活性ガスを循環させない系で行うのが好ましい。
【0020】
ポリイミドの蒸発成分とゲート電極の金属材料は、強固な結合を有する化合物(反応生成物)を形成しているものと考えられる。その化合物は、金属材料の種類により異なるものと考えられ、上記の金属材料が特に好ましい。ポリイミド以外の窒素成分を含まない揮発成分の場合、例えば、ノボラック樹脂や、PMMAなどをハードベークすることにより生じる再堆積物は、酸素プラズマ中、150℃で15分間処理することにより除去されることから、例えば、金属材料が金の場合、揮発成分に含まれるポリイミド前駆体の窒素化合物と金に結合が生じ、金窒素化合物を形成しているものと考えられる。
ゲート絶縁膜の膜厚は、金属材料の種類とハードベークの条件に依存し、ハードベーク温度が高いほど厚くなる。本発明者らが行った試験によれば、表1のような結果が得られた。
【0021】
【表1】
【0022】
金属材料としてアルミニウム、チタン、タングステンを用いてゲート電極を形成した場合には、通常、大気中または製造装置内に存在する酸素によって、ゲート電極の表面に、用いた金属の酸化膜が形成される。このような金属酸化膜は、耐圧が低く、破壊しやすいが、その表面にポリイミドの蒸発成分が堆積することにより、金属酸化膜が補強され、耐圧特性に優れたゲート絶縁膜が得られる。
【0023】
ポリイミド層は、ハードベークにより収縮するが、通常、その膜厚は、0.2〜1.5μm程度である。
また、ポリイミド層は、図2(D)に示すように、収縮と共に、そのエッジ部分が緩やかな角度に変形することがある。このような変形は、その上に堆積する有機半導体層が、段切れを起こさず、段差を滑らかにするため、パッシベーションが有効に作用するなどの観点から好ましい。しかし、用いるポリイミドの種類によっては、膜厚は収縮するものの、エッジ部分が変形しないものもある。その場合には、工程(C)の開口部の形成において、例えば、パターン露光のフォーカスをぼかすことによって、緩やかな角度に変形したエッジ部分を形成することできる。
【0024】
次に、工程(E)では、ハードベーク後のポリイミド層204上に、ソース電極206およびドレイン電極207をそれぞれ形成する(図2(E))。
ソース電極およびドレイン電極は、公知の電極材料を用い、レジストを用いたリフトオフ法などの公知の方法により形成することができ、チタンと金の多層電極、チタンと白金の多層電極が好適に用いられる。接触層との密着性の観点から、チタンはポリイミド層側に、金や白金は有機半導体層側に形成するのが好ましい。
【0025】
また、p型の有機半導体層の場合には、酸素の存在によって、アクセプタ準位が増加し、ドーピングされたような効果が生じ、電流が流れ易くなる。したがって、金属酸化物を用いてソース電極およびドレイン電極を形成すると、有機半導体層との接触部分が、酸素の存在によりドーピングされたようになり、電流が流れ易くなるので好ましい。金属酸化物としては、ルテニウムやイリジウムの酸化物が挙げられる。
ソース電極およびドレイン電極の膜厚は、通常、100〜200nm程度である。
ソース電極およびドレイン電極としては、例えば、膜厚10nmのチタンと膜厚90nmの金とを順次形成した積層膜が挙げられる。
【0026】
最後に、工程(F)では、ソース電極206、ドレイン電極207およびハードベーク後のポリイミド層204に接触するように、ゲート絶縁膜205上に有機半導体層208を形成する(図2(F))。
有機半導体層は、ペンタセンのような公知の材料を用い、金属ステンシルなどのマスクを用いた公知の方法により形成することができる。その膜厚は、50〜200nm程度である。
【0027】
実施形態2
本発明の有機半導体装置は、その構成層を覆うパッシベーション有機絶縁膜を有するのが好ましい。
このような有機半導体装置は、工程(F)の後、(G)ポリイミド層を含む基板上の全面にパッシベーション有機絶縁膜を形成する工程により得ることができる。
【0028】
この付加工程(G)を経て得られる本発明の有機半導体装置(実施形態2)の概略断面図を図4に示す。
この有機半導体装置は、ポリイミド層を含む基板上の全面にパッシベーション有機絶縁膜が設けられていること以外は、基本的に実施形態1の有機半導体装置と同様である。具体的には、基板400上にゲート電極401が形成され、ゲート電極401の両側は、ポリイミド層402によって覆われている。ポリイミド層402上には、ソース電極403とドレイン電極404が形成され、これらの一部に重なるように、ゲート電極401上に有機半導体層405が形成されている。また、ゲート電極401と有機半導体層405の間には、ポリイミドの蒸発成分が堆積して形成されるゲート電極の金属材料との混合物からなるゲート絶縁膜406が存在し、ポリイミド層402を含む基板400上の全面にパッシベーション有機絶縁膜407が設けられている。このパッシベーション有機絶縁膜は、下地層との密着性が良好であり、装置内への酸素や水分の進入を効果的に防止する。
【0029】
工程(G)では、実施形態1に引き続いて、スピンコート法のような公知の方法ならびに熱および/または光重合のような公知の方法により、ポリイミド層402を含む基板400上の全面にパッシベーション有機絶縁膜407を形成する。その膜厚は、100〜300nm程度である。
パッシベーション有機絶縁膜は、クロロメチル化ポリスチレンなどのハロゲンメチル化ポリスチレン、ノボラック樹脂、ポリメタクリル酸メチル(PMMA)などのアクリレート系樹脂およびその誘導体から選択される材料で形成されるのが好ましい。これらの材料は、有機半導体装置の用途および求められる性能により適宜選択すればよい。
【0030】
ハロゲンメチル化ポリスチレンは、遠紫外光(D−UV)照射により重合反応が生じ、強固なパッシベーション有機絶縁膜を形成する。また、重合反応により発生するハロゲンが、有機半導体層405に拡散し、ドーピング効果が生じ、有機半導体装置の性能が向上する点で好ましい。
ノボラック樹脂は、加熱や紫外光(UV)照射により架橋反応を生じ、強固なパッシベーション有機絶縁膜を形成する。また、この膜は熱に強い点で好ましい。
【0031】
PMMAは、D−UV照射により重合反応が生じると共に、部分的に分解されるという欠点を有するものの、高い透明度を示すので、本発明の有機半導体装置をディスプレイ用途に用いる場合に有効である。
【0032】
上記の工程により得られる本発明の有機半導体装置は、絶縁性の有機材料を用いた、膜厚の薄いゲート絶縁膜を有するので、優れた特性を有し、かつフレキシブルディスプレイに応用することができる。
【0033】
本発明の有機半導体装置の製造方法は、(a)金属材料を用いてゲート電極を形成した基板上の全面にポリイミドの前駆体を塗布し、プリベークを行い、ポリイミド層を形成する工程(上記の工程(B)に対応する)、
(b)ゲート電極上のポリイミド層の一部に開口部を形成する工程(上記の工程(C)に対応する)、および
(c)不活性ガス雰囲気中でハードベークを行い、開口部のゲート電極上にポリイミドの蒸発成分を堆積させて、ポリイミドと金属材料の混合物からなるゲート絶縁膜を形成する工程(上記の工程(D)に対応する)
を含むことを特徴とする。
【0034】
【実施例】
本発明を実施例および比較例によりさらに具体的に説明するが、これらの実施例により本発明が限定されるものではない。
【0035】
実施例1
図2の製造工程により、図1の有機半導体装置を作製した。
まず、リフトオフ法により、ガラス基板200上の一部に、膜厚10nmのチタンと膜厚90nmの金とを順次形成し、この積層膜をゲート電極201とした(図2(A))。
次いで、スピンコート法により、ゲート電極201を形成した基板上の全面に感光性のポリイミドを塗布し、90℃で30分間プリベークを行い、膜厚0.8μmのポリイミド層202を得た(図2(B))。
【0036】
次いで、パターン露光および現像により、ゲート電極201上のポリイミド層202の一部に開口部を形成した(図2(C))。なお、パターン形成されたポリイミド層203とゲート電極201との重なりは、3μm程度であった。
次いで、窒素雰囲気中(但し、ガス循環なし)、150℃で30分間、引き続き200℃で30分間、さらに300℃で30分間の条件でハードベークを行い、開口部のゲート電極201上にポリイミドの蒸発成分を堆積させて、膜厚が30nmのゲート絶縁膜205を形成した(図2(D))。なお、ハードベーク後のポリイミド層204の膜厚は、0.4μmに収縮していた。
【0037】
次いで、リフトオフ法により、ハードベーク後のポリイミド層204上に、それぞれ膜厚10nmのチタンと膜厚90nmの金とを順次形成し、この積層膜をソース電極206およびドレイン電極207とした(図2(E))。
最後に、金属ステンシルのマスクを用いた方法により、ソース電極206、ドレイン電極207およびハードベーク後のポリイミド層204に接触するように、ゲート絶縁膜205上に、有機半導体層208として、膜厚150nm程度のペンタセン層を形成し(図2(F))、図1の有機半導体装置を得た。
得られた有機半導体装置を評価したところ、この有機半導体装置は、ドレイン電圧が5Vで、ドレイン電流のON/OFF比が7桁を示す優れた性能を有していた。
【0038】
実施例2および比較例1
工程(D)のポリイミド層のハードベーク時に、窒素ガスを循環させる場合と、循環させない場合における有機半導体装置の性能を比較した。
まず、実施例1と同様にして、有機半導体装置を得た(実施例2)。
また、ハードベーク時に窒素ガスを循環させないこと以外は、実施例2と同様にして、有機半導体装置を得た(比較例1)。
得られた有機半導体装置について、逆方向耐圧を評価した。すなわち、ソース電極およびドレイン電極を共通にグランドとし、ゲート電極に対して、電圧をプラスに印加した際の破壊した電圧(ゲート耐圧)を測定した。得られた結果を図3に示す。
【0039】
図3は、本発明の有機半導体装置におけるゲート耐圧とポリイミドのハードベーク時の雰囲気との関係を示す図である。図中、301(□)は、ハードベーク時に窒素ガスを循環させなかった場合(実施例2)、302(○)は、ハードベーク時に窒素ガスを窒素循環させた場合(比較例1)を示す。
図3の結果から、実施例2の有機半導体装置は40V以上の耐圧を有することがわかる。一方、比較例1の殆どの有機半導体装置がショート状態で、ごく一部しかゲート逆方向耐圧を形成していないことがわかる。
したがって、ポリイミド層のハードベーク時に、窒素ガスを循環させない方が、ゲート絶縁膜の付着が促進され、逆耐圧に優れたゲート絶縁膜を形成できることがわかる。
【0040】
実施例3〜5および比較例2
図2の製造工程および実施形態2の付加工程(G)により、図4の有機半導体装置を作製した。
まず、実施例1と同様にして、工程(A)〜(F)により図1の有機半導体装置を得た。なお、ゲート絶縁膜の膜厚は30nmであった。
【0041】
次いで、スピンコート法による塗布および熱および/または光重合により、ポリイミド層402を含む基板400上の全面に、膜厚100nm程度のパッシベーション有機絶縁膜407を形成し、図4の有機半導体装置を得た。
パッシベーション有機絶縁膜407の形成材料としては、PMMA(実施例3)、ノボラック樹脂(実施例4)およびクロロメチル化ポリスチレン(実施例5)を用いた。
また、ポリイミドの堆積物とゲート電極の金属材料との混合物およびポリイミドの代わりに、プラズマ ケミカル ベーパー デポジション(PCVD)によって堆積させたシリコン酸化膜を用いること以外は、実施例3と同様にして、図4の有機半導体装置を得た(比較例2)。
【0042】
得られた有機半導体装置について、耐湿性試験を行った。すなわち、有機半導体装置を125℃の水蒸気雰囲気(約2気圧)に放置し、室温まで冷却した後に大気中に取り出し、24時間放置後に、有機半導体装置の特性を測定し、試験後に動作しているものの歩留まりを評価した。得られた結果を図5に示す。
【0043】
図5は、本発明の有機半導体装置における耐湿試験時間と素子歩留りとの関係を示す図である。図中、501(○)は、ポリイミドを使わない有機半導体装置で、PMMAでパッシベーション有機絶縁膜を形成した場合(比較例2)、502(■)は、ポリイミドを用いた有機半導体装置で、PMMAでパッシベーション有機絶縁膜を形成した場合(実施例3)、503(●)は、ポリイミドを用いた有機半導体装置で、ノボラック樹脂でパッシベーション有機絶縁膜を形成した場合(実施例4)、504(□)は、ポリイミドを用いた有機半導体装置で、クロロメチル化ポリスチレンでパッシベーション有機絶縁膜を形成した場合(実施例5)を示す。
【0044】
図5の結果から、ポリイミドを用いた有機半導体装置(実施例3)は、ポリイミドを使わない有機半導体装置(比較例2)に比べて、優れた耐湿性能を有し、かつ効果的なパッシベーションを実現していることがわかる。また、ポリイミドを用いた有機半導体装置では、パッシベーション有機絶縁膜の形成材料によってその効果が異なり、PMMA(実施例3)、ノボラック樹脂(実施例4)、クロロメチル化ポリスチレン(実施例5)の順に、パッシベーションの効果が高くなることがわかる。
【0045】
実施例6〜8
ガラス基板の代わりにプラスチック基板を用いること以外は、実施例3〜5と同様にして、図4の有機半導体装置を得た。
得られた有機半導体装置を評価したところ、これらの有機半導体装置は、基板を曲げても壊れずに動作し、ドレイン電圧が5Vで、ドレイン電流のON/OFF比が6桁を示す優れた性能を有していた。
また、これらの有機半導体装置は、プラスチック基板を用いているので、フレキシブル有機半導体装置として用いることができる。
【0046】
【発明の効果】
本発明によれば、ポリイミドと金属材料の混合物からなるゲート絶縁膜を有する高性能な有機半導体装置およびその製造方法を提供することができる。具体的には、ゲート電極の電圧の変化に対して、有機半導体層の空乏層の広がりを容易に変調できる有機半導体装置を提供することができる。
つまり、本発明の有機半導体装置のゲート絶縁膜は、有機材料と相性がよく、かつ薄いので、高性能な有機半導体装置が得られる。また、ポリイミドのハードベーク工程によりゲート絶縁膜を形成するので、新たなゲート絶縁膜の形成工程を設ける必要がなく、製造工程を短縮することができる。さらに、ポリイミドを用いることにより、有機材料を用いた、有効なパッシベーション有機絶縁膜を使用できるので、フレキシブルな基板の上に、安定な有機半導体装置を形成することができる。
【図面の簡単な説明】
【図1】本発明の有機半導体装置(実施形態1)の概略断面図(A)および概略平面図(B)である。
【図2】本発明の有機半導体装置(実施形態1)の製造工程を示す概略断面図である。
【図3】本発明の有機半導体装置におけるゲート耐圧とポリイミドのハードベーク時の雰囲気との関係を示す図である。
【図4】本発明の有機半導体装置(実施形態2)の概略断面図である。
【図5】本発明の有機半導体装置における耐湿試験時間と素子歩留りとの関係を示す図である。
【符号の説明】
100、200、400 基板(ガラス基板)
101、201、401 ゲート電極
102、202、402 ポリイミド層(感光性ポリイミド)
103、206、403 ソース電極
104、207、404 ドレイン電極
105、208、405 有機半導体層
106、406 ゲート絶縁膜
203 パターン形成されたポリイミド層
204 ハードベーク後のポリイミド層
205 ゲート絶縁膜
301 窒素循環させなかった場合
302 窒素循環させた場合
407 パッシベーション有機絶縁膜
501 ポリイミドを使わない有機半導体装置で、PMMAでパッシベーション有機絶縁膜を形成した場合
502 ポリイミドを用いた有機半導体装置で、PMMAでパッシベーション有機絶縁膜を形成した場合
503 ポリイミドを用いた有機半導体装置で、ノボラック樹脂でパッシベーション有機絶縁膜を形成した場合
504 ポリイミドを用いた有機半導体装置で、クロロメチル化ポリスチレンでパッシベーション有機絶縁膜を形成した場合
Claims (6)
- 有機半導体からなる活性層、金属材料からなるゲート電極および前記ゲート電極上に形成されたポリイミドと前記金属材料の混合物からなるゲート絶縁膜を含むことを特徴とする有機半導体装置。
- 前記金属材料が、金、白金、アルミニウム、チタン、タングステンおよびタングステン窒化物から選択される少なくとも1種である請求項1に記載の有機半導体装置。
- 前記有機半導体装置が、その構成層を覆うパッシベーション有機絶縁膜を有する請求項1または2に記載の有機半導体装置。
- 前記パッシベーション有機絶縁膜が、クロロメチル化ポリスチレン、ノボラック樹脂、ポリメタクリル酸メチル(PMMA)およびその誘導体から選択される材料で形成されてなる請求項3に記載の有機半導体装置。
- 請求項1〜4の有機半導体装置の製造方法であって、
(a)金属材料を用いてゲート電極を形成した基板上の全面にポリイミドの前駆体を塗布し、プリベークを行い、ポリイミド層を形成する工程、
(b)前記ゲート電極上のポリイミド層の一部に開口部を形成する工程、および
(c)不活性ガス雰囲気中でハードベークを行い、前記開口部のゲート電極上にポリイミドの蒸発成分を堆積させて、ポリイミドと前記金属材料の混合物からなるゲート絶縁膜を形成する工程
を含むことを特徴とする有機半導体装置の製造方法。 - 前記工程(c)におけるハードベークを、不活性ガスを循環させない系で行う請求項5に記載の有機半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365378A JP4149793B2 (ja) | 2002-12-17 | 2002-12-17 | 有機半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365378A JP4149793B2 (ja) | 2002-12-17 | 2002-12-17 | 有機半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200304A JP2004200304A (ja) | 2004-07-15 |
JP4149793B2 true JP4149793B2 (ja) | 2008-09-17 |
Family
ID=32762945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365378A Expired - Fee Related JP4149793B2 (ja) | 2002-12-17 | 2002-12-17 | 有機半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4149793B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695013B1 (ko) | 2005-07-25 | 2007-03-16 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
JP2007115986A (ja) * | 2005-10-21 | 2007-05-10 | Sharp Corp | 薄膜デバイス及びその製造方法 |
US7800101B2 (en) * | 2006-01-05 | 2010-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor having openings formed therein |
JP2009105258A (ja) * | 2007-10-24 | 2009-05-14 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 |
-
2002
- 2002-12-17 JP JP2002365378A patent/JP4149793B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004200304A (ja) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101186740B1 (ko) | 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터 | |
US7969520B2 (en) | Liquid crystal display device and dielectric film usable in the liquid crystal display device | |
KR101774278B1 (ko) | 플렉서블 표시장치의 제조방법 | |
US8101947B2 (en) | System and method for manufacturing a thin-film device | |
US8017431B2 (en) | Method for manufacturing semiconductor device | |
TW471027B (en) | Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step | |
US7626197B2 (en) | Semiconductor device including conductive network of protective film molecules and fine particles | |
US20110147735A1 (en) | Thin film transistor and method of forming the same | |
JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
US20070085090A1 (en) | Active matrix driving display device and method of manufacturing the same | |
JPH0523057B2 (ja) | ||
JP2006019697A (ja) | 半導体素子及びその製造方法 | |
US9711602B2 (en) | Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby | |
US20090278134A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP2007027525A (ja) | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 | |
JP4149793B2 (ja) | 有機半導体装置およびその製造方法 | |
CN101419944B (zh) | 平板显示器的制备方法 | |
JP2006147613A (ja) | 半導体装置及びその製造方法 | |
TWI257702B (en) | Method of forming wiring pattern and method of manufacturing TFT substrate using the same | |
JPH1079510A (ja) | 半導体装置およびその製造方法 | |
JP4525928B2 (ja) | 半導体装置の製造方法 | |
CN1577894A (zh) | 晶体管制造方法和电光装置以及电子仪器 | |
JP2001168420A (ja) | 半導体装置およびその製造方法 | |
JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100828967B1 (ko) | 유기 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |