JP2001085237A - 積層インダクタアレイ - Google Patents
積層インダクタアレイInfo
- Publication number
- JP2001085237A JP2001085237A JP26398199A JP26398199A JP2001085237A JP 2001085237 A JP2001085237 A JP 2001085237A JP 26398199 A JP26398199 A JP 26398199A JP 26398199 A JP26398199 A JP 26398199A JP 2001085237 A JP2001085237 A JP 2001085237A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- face
- inductors
- coil conductors
- spiral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
- H01F5/003—Printed circuit coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
ス値のばらつきが小さい積層インダクタアレイを得る。 【解決手段】 積層インダクタアレイ31は、四つの螺
旋状インダクタL1〜L4が積層体45の内部に、積層
体45の左端面45aから右端面45bに向かって一列
に整列されている。そして、螺旋状インダクタL1〜L
4の整列方向において、積層体45の左端部に位置する
インダクタL1の左端面45a側のコイル導体数と、積
層体45の右端部に位置するインダクタL4の右端面4
5b側のコイル導体数とが等しくなっている。
Description
が内蔵された積層インダクタアレイに関する。
イとして、図9に示すものが知られている。この積層イ
ンダクタアレイ1は、コイル導体3a〜6eをそれぞれ
表面に設けた磁性体シート2等で構成されている。コイ
ル導体3a〜3eは、磁性体シート2に設けたビアホー
ル12を介して電気的に直列に接続され、螺旋状インダ
クタL1とされる。同様に、コイル導体4a〜4e,5
a〜5e,6a〜6eも、それぞれ磁性体シート2に設
けたビアホール12を介して電気的に直列に接続され、
螺旋状インダクタL2,L3,L4とされる。
順に積み重ねられ、その上下に予め表面に導体を設けな
いカバー用磁性体シート(図示せず)を配置した後、一
体的に焼成され、図10に示すような積層体15とされ
る。積層体15の手前側及び奥側の側面には、それぞれ
インダクタL1〜L4の外部電極21a〜24a並びに
外部電極21b〜24bが設けられている。
層インダクタアレイ1において、小型化を図るため各イ
ンダクタL1〜L4を積層体15内に近接させて配置す
ると、インダクタL1〜L4の磁路の独立性が低下して
インダクタL1〜L4相互の磁気結合が無視できなくな
る。この結果、積層体15内のインダクタL1〜L4の
各インダクタンスは、異なる値になることが多い。
ぞれ位置する螺旋状インダクタL1,L4は、その磁路
が積層体15の端面部で狭くなるため、インダクタンス
値が低くなる。特に、螺旋状インダクタL4のように、
図11において左側のコイル導体数はコイル導体6b,
6c,6dの三つ、右側のコイル導体数はコイル導体6
a,6b,6d,6eの四つであり、コイル導体数が多
い方が積層体15の端面側になっていると、インダクタ
ンス値の低下は大きく、インダクタL1とL4のインダ
クタンス値は異なってしまう。各インダクタL1〜L4
はコイル導体数の多い方でインダクタンスを多く得てお
り、インダクタL4のようにコイル導体数の多い方の磁
路の有効面積が小さくなると、インダクタンス低下率も
大きくなるからである。
れた複数のインダクタのインダクタンス値のばらつきが
小さい積層インダクタアレイを提供することにある。
め、本発明に係る積層インダクタアレイは、(a)複数
の磁性体層と複数のコイル導体を積み重ねて構成した積
層体と、(b)前記コイル導体を電気的に接続して構成
され、かつ、前記積層体内に一列に整列された複数の螺
旋状インダクタと、(c)前記積層体の表面に設けら
れ、複数の前記螺旋状インダクタのそれぞれの引出し端
部に電気的に接続された外部電極とを備え、(d)前記
螺旋状インダクタの整列方向において、前記積層体の一
端面部に位置する螺旋状インダクタの一端面側コイル導
体数と、前記積層体の他端面部に位置する螺旋状インダ
クタの他端面側コイル導体数とを等しくしたこと、を特
徴とする。
は、螺旋状インダクタの整列方向において、少なくと
も、積層体の一端面部に位置する螺旋状インダクタのコ
イル導体のパターンと、積層体の他端面部に位置する螺
旋状インダクタのコイル導体のパターンが、線対称であ
る。
イは、螺旋状インダクタの整列方向において、積層体の
一端面部及び他端面部にそれぞれ位置する螺旋状インダ
クタの一方の引出し端部が、各螺旋状インダクタの中央
部から引き出されている。
ダクタの磁路の有効面積は、積層体の端面側において小
さくなる。ところが、積層体の一端面部に位置する螺旋
状インダクタの一端面側コイル導体数と、前記積層体の
他端面部に位置する螺旋状インダクタの他端面側コイル
導体数とを等しくしているため、積層体の両端部に位置
する二つの螺旋状インダクタのインダクタンス低下率は
略等しくなり、両者のインダクタンス値は略等しくな
る。
タアレイの実施形態について添付図面を参照して説明す
る。
ように、積層インダクタアレイ31は、コイル導体33
a〜36a,33b〜36b,33c〜36c,33d
〜36d,33e〜36eをそれぞれ表面に設けた矩形
の磁性体シート32等で構成されている。コイル導体3
3a〜36eは印刷やスパッタリングや蒸着等の方法に
より、磁性体シート32の表面に形成されている。コイ
ル導体33a〜36eの材料としては、Ag,Ag−P
d,Cu,Ni等が用いられる。磁性体シート32の材
料としては、フェライト等の磁性体材料が使用される。
ト32に設けたビアホール42を介して電気的に直列に
接続され、3.5ターンの螺旋状インダクタL1を構成
している。同様に、コイル導体34a〜34e,35a
〜35e,36a〜36eも、それぞれ磁性体シート3
2に設けたビアホール42を介して電気的に直列に接続
され、3.5ターンの螺旋状インダクタL2,L3,L
4を構成している。
時計回り方向に巻回し、螺旋状インダクタL3,L4は
時計回り方向に巻回している。つまり、インダクタL
1,L2を構成しているコイル導体33a〜33e,3
4a〜34eのパターンと、インダクタL3,L4を構
成しているコイル導体35a〜35e,36a〜36e
のパターンとは、シート32上で線対称になるように配
置されている。
体33aに接続された引出し導体38a)はシート32
の手前の辺の左側に露出し、他端部(コイル導体33e
に接続された引出し導体38b)はシート32の奥の辺
の左側に露出している。インダクタL2の一端部(コイ
ル導体34aに接続された引出し導体39a)はシート
32の手前の辺の中央左寄りの位置に露出し、他端部
(コイル導体34eに接続された引出し導体39b)は
シート32の奥の辺の中央左寄りの位置に露出してい
る。インダクタL3の一端部(コイル導体35aに接続
された引出し導体40a)はシート32の手前の辺の中
央右寄りの位置に露出し、他端部(コイル導体35eに
接続された引出し導体40b)はシート32の奥の辺の
中央右寄りの位置に露出している。インダクタL4の一
端部(コイル導体36aに接続された引出し導体41
a)はシート32の手前の辺の右側に露出し、他端部
(コイル導体36eに接続された引出し導体41b)は
シート32の奥の辺の右側に露出している。
うに、順に積み重ねられ、その上下に予め表面に導体を
設けないカバー用磁性体シート(図示せず)を配置した
後、一体的に焼成され図2に示すような積層体45とさ
れる。積層体45の手前側及び奥側の側面には、それぞ
れインダクタL1〜L4の外部電極46a〜49a並び
に外部電極46b〜49bが設けられている。外部電極
46a〜49aはそれぞれインダクタL1〜L4の一方
の側の引出し導体38a〜41aに電気的に接続され、
外部電極46b〜49bはそれぞれインダクタL1〜L
4の他方の側の引出し導体38b〜41bに電気的に接
続されている。これらの外部電極46a〜49a,46
b〜49bは、Ag,Ag−Pd,Cu,Ni等の導電
性ペーストを塗布後、焼付けたり、あるいは更に湿式め
っきしたりすることによって形成される。
31は、図3に示すように、四つの螺旋状インダクタL
1〜L4が積層体45の内部に、積層体45の左端面4
5aから右端面45bに向かって一列に整列されてい
る。そして、螺旋状インダクタL1〜L4の整列方向に
おいて、積層体45の左端部に位置するインダクタL1
の左端面45a側のコイル導体数と、積層体45の右端
部に位置するインダクタL4の右端面45b側のコイル
導体数とが等しくなっている。より具体的には、インダ
クタL1の左端面45a側のコイル導体数はコイル導体
33b,33c,33dの三つであり、その反対側のコ
イル導体数はコイル導体33a,33b,33d,33
eの四つである。一方、インダクタL4の右端面45b
側のコイル導体数はコイル導体36b,36c,36d
の三つであり、その反対側のコイル導体数はコイル導体
36a,36b,36d,36eの四つである。
効面積は、積層体45の左端面45a側において小さく
なり、螺旋状インダクタL4の磁路の有効面積は、積層
体45の右端面45b側において小さくなる。しかし、
インダクタL1の左端面45a側のコイル導体数とイン
ダクタL4の右端面45b側のコイル導体数とが等しい
ので、二つのインダクタL1とL4のインダクタンス低
下率は略等しくなり、両者のインダクタンス値は略等し
くなる。この結果、インダクタL1〜L4のインダクタ
ンス値のばらつきが小さい積層インダクタアレイ31を
得ることができる。
すように、第2実施形態の積層インダクタアレイ51
は、図1〜図3に示した前記積層インダクタアレイ31
において、インダクタL1,L2を構成しているコイル
導体33a〜33e,34a〜34eのパターンと、イ
ンダクタL3,L4を構成しているコイル導体35a〜
35e,36a〜36eのパターンとが、シート32上
で点対称になるように配置されたものと同様のものであ
る。
a)はシート32の奥の辺の中央右寄りの位置に露出
し、他端部(引出し導体40b)はシート32の手前の
辺の中央右寄りの位置に露出している。インダクタL4
の一端部(引出し導体41a)はシート32の奥の辺の
右側に露出し、他端部(引出し導体41b)はシート3
2の手前の辺の右側に露出している。そして、螺旋状イ
ンダクタL1〜L4は全て反時計回り方向に巻回してい
る。
51は、前記第1実施形態の積層インダクタアレイ31
と同様の作用効果を奏する。
すように、積層インダクタアレイ61は、コイル導体6
3a〜66a,63b〜66b,63c〜66c,63
d〜66d,63e〜66eをそれぞれ表面に設けた矩
形の磁性体シート62等で構成されている。コイル導体
63a〜63eは、磁性体シート62に設けたビアホー
ル72を介して電気的に直列に接続され、3.5ターン
の螺旋状インダクタL1を構成している。同様に、コイ
ル導体64a〜64e,65a〜65e,66a〜66
eも、それぞれ磁性体シート62に設けたビアホール7
2を介して電気的に直列に接続され、3.5ターンの螺
旋状インダクタL2,L3,L4を構成している。
時計回り方向に巻回している。つまり、インダクタL
1,L2,L3,L4を構成しているコイル導体63a
〜63e,64a〜64e,65a〜65e,66a〜
66eは、シート62上で同一方向に配置されている。
体63aに接続された引出し導体68a)はシート62
の手前の辺の左側に露出し、他端部(コイル導体63e
に接続された引出し導体68b)はシート62の奥の辺
の左側に露出している。インダクタL2の一端部(コイ
ル導体64aに接続された引出し導体69a)はシート
62の手前の辺の中央左寄りの位置に露出し、他端部
(コイル導体64eに接続された引出し導体69b)は
シート62の奥の辺の中央左寄りの位置に露出してい
る。インダクタL3の一端部(コイル導体65aに接続
された引出し導体70a)はシート62の手前の辺の中
央右寄りの位置に露出し、他端部(コイル導体65eに
接続された引出し導体70b)はシート62の奥の辺の
中央右寄りの位置に露出している。インダクタL4の一
端部(コイル導体66aに接続された引出し導体71
a)はシート62の手前の辺の右側に露出し、他端部
(コイル導体66eに接続された引出し導体71b)は
シート62の奥の辺の右側に露出している。
うに、順に積み重ねられ、その上下に予め表面に導体を
設けないカバー用磁性体シート(図示せず)を配置した
後、一体的に焼成され積層体75とされる。積層体75
の両側面には、前記図2に示したのと同様に、それぞれ
インダクタL1〜L4の外部電極46a〜49a並びに
外部電極46b〜49bが設けられている。外部電極4
6a〜49aはそれぞれインダクタL1〜L4の一方の
側の引出し導体68a〜71aに電気的に接続され、外
部電極46b〜49bはそれぞれインダクタL1〜L4
の他方の側の引出し導体68b〜71bに電気的に接続
されている。
61は、図7に示すように、四つの螺旋状インダクタL
1〜L4が積層体75の内部に、積層体75の左端面7
5aから右端面75bに向かって一列に整列されてい
る。そして、インダクタL1〜L4の引出し導体68a
〜71aは各インダクタL1〜L4の中央部から引き出
されている。これにより、積層体75の左端部に位置す
るインダクタL1の左端面75a側のコイル導体数と、
積層体75の右端部に位置するインダクタL4の右端面
75b側のコイル導体数とが等しくなる。より具体的に
は、インダクタL1の左端面75a側のコイル導体数は
コイル導体63b,63c,63dの三つであり、その
反対側のコイル導体数はコイル導体63b,63d,6
3eの三つである。一方、インダクタL4の右端面75
b側のコイル導体数はコイル導体66b,66d,66
eの三つであり、その反対側のコイル導体数はコイル導
体66b,66c,66dの三つである。
効面積は、積層体75の左端面75a側において小さく
なり、螺旋状インダクタL4の磁路の有効面積は、積層
体75の右端面75b側において小さくなる。しかし、
インダクタL1の左端面75a側のコイル導体数とイン
ダクタL4の右端面75b側のコイル導体数とが等しい
ので、二つのインダクタL1とL4のインダクタンス低
下率は略等しくなり、両者のインダクタンス値は略等し
くなる。この結果、インダクタL1〜L4のインダクタ
ンス値のばらつきが小さい積層インダクタアレイ61を
得ることができる。
68a〜71aを、各インダクタL1〜L4の中央部か
ら引き出すことにより、同一シート62上に同一形状の
コイル導体33a〜36a,…,33e〜36eを規則
正しく配置することができ、ビアホール72を等間隔に
形成することができる。そのため、金型等でビアホール
72を形成するとき、ビアホール72間の距離に限界値
があるが、等間隔に形成できることにより、等間隔でな
い場合と比較して、より小型のインダクタアレイにまで
対応可能である。さらに、同一形状のコイル導体33a
〜36a,…,33e〜36eが規則正しく配置される
ため、コイル導体33a〜36a,…,33e〜36e
を同一シート62上に印刷する際、コイル導体33a〜
36a等間での印刷のばらつき(にじみや印刷ずれ等)
を抑えることができる。
〜66eを、図9〜図11に示した従来のインダクタア
レイ1のコイル導体3a〜6eと比較すると、異なるの
は、引出し導体68a〜71aに接続されたコイル導体
63a〜66aのみである。従って、コイル導体3a〜
6aを変更するだけで、それ以外のコイル導体は従来の
設計をそのまま利用することができる。
インダクタアレイは前記実施形態に限定するものではな
く、その要旨の範囲内で種々に変更することができる。
旋状インダクタの一端面側コイル導体数と、積層体の他
端面部に位置する螺旋状インダクタの他端面側コイル導
体数とを等しくするものであるから、前記第1実施形態
の積層インダクタアレイ31のように、インダクタL
1,L2とL3,L4とを必ずしも線対称に配置する必
要はなく、図8に示した積層インダクタアレイ81のよ
うに、積層体の両端面部にそれぞれ位置するインダクタ
L1とL4のみを線対称に配置するものであってもよ
い。
は、四つの他に、二つ、三つ、あるいは、五つ以上であ
ってもよい。
ンが形成された磁性体シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
磁性体シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタアレイを作
成してもよい。印刷等の方法によりペースト状の磁性体
材料にて磁性体層を形成した後、その磁性体層の表面に
ペースト状の導電性パターン材料を塗布して任意のパタ
ーンを形成する。次に、ペースト状の磁性体材料を前記
パターンの上から塗布してパターンが内蔵された磁性体
層とする。同様にして、順に重ね塗りすることにより積
層構造を有するインダクタアレイが得られる。
層インダクタアレイ31(サンプルA)、図4及び図5
に示した積層インダクタアレイ51(サンプルB)、図
6及び図7に示した積層インダクタアレイ61(サンプ
ルC)及び図8に示した積層インダクタアレイ81(サ
ンプルD)のインダクタンス値のばらつきを表1に示
す。表1には、比較のため、図9〜図11に示した従来
の積層インダクタアレイ1(従来例)のインダクタンス
値のばらつきも併せて記載している。なお、表1の従来
例及びサンプルAについては、螺旋状インダクタの巻回
数が異なる試作品を製作してインダクタンス値を実測
し、この実測値を、巻回数が3.5ターンの場合に合わ
せて補正した。サンプルB,C,Dについては、前記従
来例及びサンプルAの試作品の実測値をもとにインダク
タンス値を推定した値である。
きは、以下の式で計算した。 {(Lmax−Lmin)/Lx}×100 Lmax:インダクタンス値の最大値 Lmin:インダクタンス値の最小値 Lx:インダクタンス値の平均値 表1より、サンプルA〜Dは従来例と比較して、インダ
クタンス値のばらつきが大幅に改善されていることがわ
かる。
よれば、積層体の一端面部に位置する螺旋状インダクタ
の一端面側コイル導体数と、前記積層体の他端面部に位
置する螺旋状インダクタの他端面側コイル導体数とを等
しくしたので、積層体の両端部に位置する二つの螺旋状
インダクタのインダクタンス低下率を略等しくでき、両
者のインダクタンス値は略等しくなる。この結果、イン
ダクタ結合係数や信頼性を犠牲にすることなく、限られ
た寸法の積層体内に配設された複数のインダクタのイン
ダクタンス値のばらつきを小さくできる。さらに、イン
ダクタ間でコイル導体の長さやパターン幅の変更を行わ
ないので、インダクタの直流抵抗のばらつきを悪化させ
ることもない。
部を、螺旋状インダクタの中央部から引き出すようにす
れば、引出し端部のパターンを変更するだけで、その他
のパターンは従来の設計をそのまま利用することができ
る。さらに、ビアホールやコイル導体が同一磁性体層上
に規則正しく並ぶため、より小型のインダクタアレイに
まで適用可能となる。
形態の構成を示す分解斜視図。
図。
形態の構成を示す分解斜視図。
形態の構成を示す分解斜視図。
斜視図。
視図。
Claims (3)
- 【請求項1】 複数の磁性体層と複数のコイル導体を積
み重ねて構成した積層体と、 前記コイル導体を電気的に接続して構成され、かつ、前
記積層体内に一列に整列された複数の螺旋状インダクタ
と、 前記積層体の表面に設けられ、複数の前記螺旋状インダ
クタのそれぞれの引出し端部に電気的に接続された外部
電極とを備え、 前記螺旋状インダクタの整列方向において、前記積層体
の一端面部に位置する螺旋状インダクタの一端面側コイ
ル導体数と、前記積層体の他端面部に位置する螺旋状イ
ンダクタの他端面側コイル導体数とを等しくしたこと、 を特徴とする積層インダクタアレイ。 - 【請求項2】 前記螺旋状インダクタの整列方向におい
て、少なくとも、前記積層体の一端面部に位置する螺旋
状インダクタのコイル導体のパターンと、前記積層体の
他端面部に位置する螺旋状インダクタのコイル導体のパ
ターンが、線対称であることを特徴とする請求項1記載
の積層インダクタアレイ。 - 【請求項3】 前記螺旋状インダクタの整列方向におい
て、前記積層体の一端面部及び他端面部にそれぞれ位置
する螺旋状インダクタの一方の引出し端部が、各螺旋状
インダクタの中央部から引き出されていることを特徴と
する請求項1記載の積層インダクタアレイ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26398199A JP3508644B2 (ja) | 1999-09-17 | 1999-09-17 | 積層インダクタアレイ |
TW089119036A TW460879B (en) | 1999-09-17 | 2000-09-16 | Laminated inductor array |
US09/664,594 US6480087B1 (en) | 1999-09-17 | 2000-09-18 | Laminated inductor array |
KR1020000054634A KR100343323B1 (ko) | 1999-09-17 | 2000-09-18 | 적층 인덕터 어레이 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26398199A JP3508644B2 (ja) | 1999-09-17 | 1999-09-17 | 積層インダクタアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085237A true JP2001085237A (ja) | 2001-03-30 |
JP3508644B2 JP3508644B2 (ja) | 2004-03-22 |
Family
ID=17396900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26398199A Expired - Lifetime JP3508644B2 (ja) | 1999-09-17 | 1999-09-17 | 積層インダクタアレイ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6480087B1 (ja) |
JP (1) | JP3508644B2 (ja) |
KR (1) | KR100343323B1 (ja) |
TW (1) | TW460879B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064643B2 (en) | 2002-08-26 | 2006-06-20 | Matsushita Electric Industrial Co., Ltd. | Multi-phasemagnetic element and production method therefor |
JP2011029862A (ja) * | 2009-07-24 | 2011-02-10 | Kyocera Corp | 積層型誘電体フィルタ |
JP2017022584A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
JPWO2017010265A1 (ja) * | 2015-07-10 | 2018-02-15 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
JP2019075537A (ja) * | 2017-10-16 | 2019-05-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | インダクタアレイ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6675462B1 (en) * | 1998-05-01 | 2004-01-13 | Taiyo Yuden Co., Ltd. | Method of manufacturing a multi-laminated inductor |
US6998952B2 (en) * | 2003-12-05 | 2006-02-14 | Freescale Semiconductor, Inc. | Inductive device including bond wires |
KR100683866B1 (ko) * | 2004-12-03 | 2007-02-15 | 삼성전자주식회사 | 감광성 필름 및 공동(空洞)을 이용하여 제조된 인덕터 및그 제조방법 |
US7524731B2 (en) * | 2006-09-29 | 2009-04-28 | Freescale Semiconductor, Inc. | Process of forming an electronic device including an inductor |
CN103608877A (zh) * | 2012-04-17 | 2014-02-26 | 株式会社村田制作所 | 电感器阵列式芯片以及dc-dc转换器 |
JP6678292B2 (ja) * | 2015-02-19 | 2020-04-08 | パナソニックIpマネジメント株式会社 | コモンモードノイズフィルタ |
US10937584B2 (en) * | 2016-10-05 | 2021-03-02 | Panasonic Intellectual Property Management Co., Ltd. | Common mode noise filter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2601666Y2 (ja) * | 1992-05-08 | 1999-11-29 | 株式会社村田製作所 | 積層型コイル |
JPH1116738A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | チップ型インダクタアレイ |
JPH1116760A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | 電子部品の外部電極形成方法 |
JP3371812B2 (ja) * | 1998-07-02 | 2003-01-27 | 株式会社村田製作所 | 積層型インダクタアレイ |
-
1999
- 1999-09-17 JP JP26398199A patent/JP3508644B2/ja not_active Expired - Lifetime
-
2000
- 2000-09-16 TW TW089119036A patent/TW460879B/zh not_active IP Right Cessation
- 2000-09-18 KR KR1020000054634A patent/KR100343323B1/ko active IP Right Grant
- 2000-09-18 US US09/664,594 patent/US6480087B1/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064643B2 (en) | 2002-08-26 | 2006-06-20 | Matsushita Electric Industrial Co., Ltd. | Multi-phasemagnetic element and production method therefor |
US7401398B2 (en) | 2002-08-26 | 2008-07-22 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a magnetic element for multi-phase |
US7425883B2 (en) | 2002-08-26 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Magnetic element for multi-phase and method of manufacturing the same |
JP2011029862A (ja) * | 2009-07-24 | 2011-02-10 | Kyocera Corp | 積層型誘電体フィルタ |
JP2017022584A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
JPWO2017010265A1 (ja) * | 2015-07-10 | 2018-02-15 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
JP2019075537A (ja) * | 2017-10-16 | 2019-05-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | インダクタアレイ |
JP7327753B2 (ja) | 2017-10-16 | 2023-08-16 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | インダクタアレイ |
Also Published As
Publication number | Publication date |
---|---|
JP3508644B2 (ja) | 2004-03-22 |
KR20010067188A (ko) | 2001-07-12 |
TW460879B (en) | 2001-10-21 |
US6480087B1 (en) | 2002-11-12 |
KR100343323B1 (ko) | 2002-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6157285A (en) | Laminated inductor | |
JP2001085230A (ja) | インダクタ | |
JP3164000B2 (ja) | 積層型インダクタ | |
KR950011634B1 (ko) | 적층형 다층구조의 복합전기부품 | |
US6590486B2 (en) | Multilayer inductor | |
KR101843283B1 (ko) | 코일 전자 부품 | |
JP3371812B2 (ja) | 積層型インダクタアレイ | |
JP2003060463A (ja) | 積層型lc複合部品およびその製造方法 | |
KR20080022505A (ko) | 적층 콘덴서 | |
JP2001085237A (ja) | 積層インダクタアレイ | |
KR100692281B1 (ko) | 칩 인덕터 및 그 제조 방법 | |
JP3446681B2 (ja) | 積層インダクタアレイ | |
US6977573B1 (en) | Laminated coil array | |
KR19980087297A (ko) | 다층코일 및 그 제조 방법 | |
KR100644788B1 (ko) | 적층 세라믹 전자부품 | |
JP3161455B2 (ja) | コモンモードチョークコイル | |
JP2002343649A (ja) | 積層セラミックチップ部品 | |
JP2002043130A (ja) | 積層インダクタ | |
JP4813007B2 (ja) | 積層型電子部品アレイ | |
JP2000216024A (ja) | 積層型インダクタ | |
JP3204249B2 (ja) | 積層型インダクタ | |
JPH05190364A (ja) | 積層チップコモンモードチョークコイル | |
JPH11144957A (ja) | 積層型インダクタアレイ | |
JP2002373809A (ja) | 積層型コモンモードチョークコイル | |
JP3245835B2 (ja) | 積層型インダクタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3508644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |