CN103608877A

CN103608877A - 电感器阵列式芯片以及dc-dc转换器

Info

Publication number: CN103608877A
Application number: CN201280030002.4A
Authority: CN
Inventors: 久保田义大; 野间隆嗣
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-04-17
Filing date: 2012-11-14
Publication date: 2014-02-26
Also published as: JPWO2013157161A1; WO2013157161A1; US9748032B2; US20150221428A1; US20140055120A1

Abstract

本发明提供一种电感器阵列式芯片以及DC-DC转换器，所述电感器阵列式芯片在烧制时不容易产生结构缺陷且能够稳定地制造。电感器阵列式芯片（40）具备磁性体层层叠体（41）和多个电感器L1、L2。磁性体层层叠体（41）具有被层叠的多个磁性体层（42）。多个电感器L1、L2被配置在磁性体层层叠体（41）内。多个电感器L1、L2的电感值相互不同。多个电感器L1、L2分别具有多个螺旋状导体（43a、43b）和通孔导体（44a、44b）。多个螺旋状导体（43a、43b）分别被配置在磁性体层（42）间。通孔导体（44a、44b）电连接多个螺旋状导体（43a、43b）。多个电感器L1、L2包括多个螺旋状导体（43a、43b）的厚度不同的多个电感器。

Description

电感器阵列式芯片以及DC-DC转换器

技术领域

本发明涉及电感器阵列式芯片以及具备该电感器阵列式芯片的DC-DC转换器。

背景技术

以往，作为具有输出与输入功率不同的电压功率等的功能的元件，已知DC-DC转换器（例如参照专利文献1）。专利文献1记载的DC-DC转换器具备设置有电感器的电感器芯片、和设置在电感器芯片上的控制芯片以及电容器芯片。

专利文献1：日本专利第4325747号公报

另外，对于DC-DC转换器，期望能够从一个DC-DC转换器输出电流以及电压的至少一方不同的多种功率。作为对应这种期望的DC-DC转换器，考虑了具有多个转换部的转换器。在DC-DC转换器设置输出功率的电压以及电流的至少一方不同的多种转换部的情况下，为了使各转换部的特性最佳化，优选能够按每一转换部调整电感器的特性（例如电感值、Rdc值）。

例如在专利文献1记载的DC-DC转换器那样，使用设置有电感器的电感器芯片的情况下，可考虑将螺旋状导体的层叠数较大不同的多种电感器设置在一个电感器芯片内。然而，将螺旋状导体的层叠数不同的多种电感器设置在一个电感器芯片内的情况下，在电感器芯片的烧制时，在磁性体层层叠体内容易产生结构缺陷（裂缝等）。因此，存在难以稳定地制造设置有螺旋状导体的层叠数不同的多种电感器的电感器阵列式芯片这样的问题。

发明内容

本发明主要的目的在于提供在烧制时不容易产生结构缺陷且容易稳定地制造的电感器阵列式芯片。

本发明涉及的电感器阵列式芯片具备磁性体层层叠体和多个电感器。磁性体层层叠体具有被层叠的多个磁性体层。多个电感器被配置在磁性体层层叠体内。在多个电感器中，电感值相互不同。多个电感器分别具有多个螺旋状导体、和通孔导体。多个螺旋状导体分别被配置在磁性体层间。通孔导体电连接多个螺旋状导体。多个电感器包括多个螺旋状导体的粗细不同的多个电感器。

在本发明涉及的电感器阵列式芯片的一特定方面中，多个螺旋状导体的粗细相对较小的电感器具有比多个螺旋状导体的粗细相对较大的电感器大的电感值。

在本发明涉及的电感器阵列式芯片的另一特定方面中，多个螺旋状导体的粗细相对较小的电感器具有比多个螺旋状导体的粗细相对较大的电感器小的电感值。

在本发明涉及的电感器阵列式芯片的再一特定方面中，在多个螺旋状导体的粗细不同的多个电感器中，螺旋状导体的线圈径相互不同。

在本发明涉及的电感器阵列式芯片的又另一特定方面中，多个螺旋状导体的粗细相对较小的电感器具有比多个螺旋状导体的粗细相对较大的电感器小的线圈径。

在本发明涉及的电感器阵列式芯片的其他再一特定方面中，多个螺旋状导体的粗细相对较小的电感器具有比多个螺旋状导体的粗细相对较大的电感器大的线圈径。

在本发明涉及的电感器阵列式芯片的其他另一特定方面中，多个电感器具有相互相同数量的螺旋状导体。

本发明涉及的电感器阵列式芯片的又一特定方面中，在多个电感器的至少一个中，通孔导体将多个螺旋状导体电连接成该电感器具有并联连接的多个电感器部。

在本发明涉及的电感器阵列式芯片的另一特定方面中，多个电感器包括具有多个电感器部的多个电感器。在具有多个电感器部的多个电感器中，多个电感器部的连接方式相互不同。

本发明涉及的DC-DC转换器具备本发明涉及的电感器阵列式芯片。

根据本发明，能够提供在烧制时不容易产生结构缺陷且容易稳定地制造的电感器阵列式芯片。

附图说明

图1是第一实施方式涉及的DC-DC转换器的示意图的电路图。

图2是第一实施方式涉及的DC-DC转换器的示意图的俯视图。

图3是第一实施方式中的电感器阵列式芯片的示意性的截面图。

图4是第一实施方式中的电感器阵列式芯片的一部分的示意性的分解立体图。

图5是第二实施方式中的电感器阵列式芯片的示意性的俯视图。

图6是第三实施方式中的电感器阵列式芯片的示意性的俯视图。

图7是第四实施方式中的电感器芯片阵列的示意图的电路图。

图8是第五实施方式中的电感器芯片阵列的示意图的电路图。

具体实施方式

以下，对实施本发明的优选方式的一个例子进行说明。其中，下述的实施方式仅是例示。本发明并不局限于下述实施方式中的任何一个。

此外，在实施方式等中参照的各附图中，针对实质上具有相同功能的构件使用相同的附图标记进行参照。此外，在实施方式等中参照的附图是示意性地记载的附图，有时在附图中描绘的物体的尺寸的比率等与现实的物体的尺寸的比率等不同。在附图相互间有时物体的尺寸比率等不同。具体的物体的尺寸比率等应该参照以下的说明来判断。

（第一实施方式）

图1是本实施方式涉及的DC-DC转换器的示意图的电路图。首先，参照图1对DC-DC转换器1的电路构成进行说明。

DC-DC转换器1具有多个转换部。具体而言，DC-DC转换器1具有两个转换部10a、10b。两个转换部10a、10b可以被连接于相同电源，也可以被连接于不同电源。对于转换部10a的输出功率和转换部10b的输出功率而言，电流以及电压的至少一方不同。具体而言，在本实施方式中，两个转换部10a、10b分别被输入相同的输入电压Vin的功率。转换部10a输出第一输出电压Vout1的功率。转换部10b输出第二输出电压Vout2的功率。

转换部10a、10b具有输入端子11a、11b、输出端子12a、12b、第一接地端子13a、13b以及第二接地端子14a、14b。

在将输入端子11a、11b与输出端子12a、12b连结的布线上的点15a、15b、和将第一接地端子13a、13b与第二接地端子14a、14b连结的布线上的点16a、16b之间，分别连接有输入侧电容器17a、17b。在将点15a、15b与输出端子12a、12b连结的布线上的点18a、18b、和将点16a、16b与第二接地端子14a、14b连结的布线上的点19a、19b之间，分别连接有输出侧电容器20a、20b。

转换部10a、10b具有控制器23a、23b。控制器23a、23b接通或断开点15a、15b与点21a、21b之间的连接，并且接通或断开将点15a、15b与点18a、18b连结的布线上的点21a、21b、和将点16a、16b与点19a、19b连结的布线上的点22a、22b之间的连接。具体而言，控制器23a、23b选择性地切换第一状态和第二状态，第一状态是指，接通点15a、15b与点21a、21b之间的连接并断开点21a与点22a之间的连接的状态；第二状态是指，断开点15a、15b与点21a、21b之间的连接并接通点21a与点22a之间的连接的状态。

在点21a、21b与点18a、18b之间连接有电感器L1、L2。如上述那样，第一输出电压Vout1与第二输出电压Vout2不同。因此，为了使各转换器的特性最佳化，而将电感器L1的电感值和电感器L2的电感值设计成不同。

接下来，主要参照图2对DC-DC转换器1的具体构成进行说明。DC-DC转换器1具备电感器阵列式芯片40、IC芯片30以及电容器芯片31a、31b、32a、32b。电感器阵列式芯片40构成为电感器内置基板，并构成了如图1所示的电感器L1、L2。IC芯片30以及电容器芯片31a、31b、32a、32b分别配置在电感器阵列式芯片40上。IC芯片30包含控制器23a、23b以及作为开关元件的FET（没有编号）。电容器芯片31a、31b构成输入侧电容器17a、17b。电容器芯片32a、32b构成输出侧电容器20a、20b。

图3是第一实施方式中的电感器阵列式芯片40的示意性截面图。图4是第一实施方式中的电感器阵列式芯片40的一部分的示意性分解立体图。其中，在图4中，省略了构成电感器阵列式芯片40的外层部的磁性体层的描绘。

如图3以及图4所示，电感器阵列式芯片40具备磁性体层层叠体41。磁性体层层叠体41具有被层叠的多个磁性体层42。磁性体层42例如能够由铁氧体等磁性体陶瓷等构成。构成磁性体层层叠体41的磁性体层42的层数能够根据对电感器阵列式芯片40要求的特性等而适当地设定。构成磁性体层层叠体41的磁性体层42的层数例如能够是8～12层左右。磁性体层42的厚度还能够根据对电感器阵列式芯片40要求的特性等而适当地设定。各磁性体层42的厚度例如能够是3～50μm左右。

在磁性体层层叠体41内设置有电感器L1、L2。电感器L1、L2分别具有多个螺旋状导体43a、43b和通孔导体44a、44b（参照图4）。电感器L1和电感器L2具有相互相同数量的螺旋状导体43a、43b。然而，在本发明中，在多个电感器中，螺旋状导体的数量（层叠数）不是必须是全部相同的。即，电感器L1、L2中的螺旋状导体的层叠数优选为相同的（例如都是10层），但是可以是任意一方为8～9层或者11～12层（即±20％），只要各螺旋状导体的层叠数几乎相同即可。此外，各螺旋状导体的匝数不是必须全部为1匝。此外，在图4中，示意性地用虚线描绘出通孔导体44a、44b。

螺旋状导体43a、43b在厚度方向上被配置在相邻磁性体层42之间。多个螺旋状导体43a、43b由通孔导体44a、44b电连接。

螺旋状导体43a、43b与通孔导体44a、44b可以由适当的导电材料构成。螺旋状导体43a、43b与通孔导体44a、44b由相同的材料构成，例如，可以由以银、铜为代表的金属膏构成。

另外，在一个电感器阵列式芯片设置电感值相互不同的多个电感器的情况下，可考虑在多个电感器间使螺旋状导体的数量不同。即，可考虑在多个电感器间使卷数不同。然而，在多个电感器间使卷数不同的情况下，包含用于构成螺旋状导体以及通孔导体的导电剂的部分会分布不均。在包含用于构成螺旋状导体以及通孔导体的导电剂部分、和用于构成磁性体层的磁性体生片中，在烧制时的收缩率不同。因此，在烧制时容易产生结构缺陷。

与此相对地，在电感器阵列式芯片40中，通过使螺旋状导体43a、43b的厚度（横截面面积）不同，来使电感器L1的电感值与电感器L2的电感值不同。因此，能够使电感器L1具有的螺旋状导体43a的数量与电感器L2具有的螺旋状导体43b的数量之差减少。由此，包含用于构成螺旋状导体43a、43b以及通孔导体44a、44b的导电剂的部分的分布不均度降低。因此，电感器阵列式芯片40不容易在烧制时产生裂缝等结构缺陷、表面凹凸、隆起，容易稳定地制造。

此外，对于电感器L1中包含的多个螺旋状导体43a的全部和在电感器L2中包含的多个螺旋状导体43b的全部而言，并非必须厚度相互不同。只要在电感器L1中包含的至少一个螺旋状导体43a的厚度与在电感器L2中包含的至少一个螺旋状导体43b的厚度不同即可。例如，在电感器L1的电感值与电感器L2的电感值近似的情况下，可以使多个螺旋状导体43a的一部分与多个螺旋状导体43b的一部分厚度不同，其余的螺旋状导体43a的厚度与剩余的螺旋状导体43b的厚度相同。换言之，只要使构成电感器L1的多个螺旋状导体的平均厚度与构成电感器L2的多个螺旋状导体的平均厚度不同即可。

此外，在电感器L1中包含的通孔导体44a的厚度可以与在电感器L2中包含的通孔导体44b的厚度相同也可以不同。

在电感器阵列式芯片40中，多个螺旋状导体43a的厚度相对较小的电感器L1具有比多个螺旋状导体43b的厚度相对较大的电感器L2大的电感值。因此，在控制器23a的动作频率低于控制器23b的情况、Vout1的输出电流较少的情况等下，能够构成高效率的DC-DC转换器。

其中，本发明并不局限于该构成。例如，多个螺旋状导体43a的厚度相对较小的电感器L1可以具有比多个螺旋状导体43b的厚度相对较大的电感器L2小的电感值。在控制器23a的动作频率高于控制器23b的情况、Vout1的输出电流较少的情况等下，优选使用该构成。

此外，作为使多个螺旋状导体43a的厚度相对较小的电感器L1的电感值比多个螺旋状导体43b的厚度相对较大的电感器L2的电感值小的方法，例如可以举出增加螺旋状导体的粗细的方法。即，“厚度”由线宽度、线厚度定义。

在多个螺旋状导体43a的厚度相对较小的电感器L1和多个螺旋状导体43b的厚度相对较大的电感器L2中，螺旋状导体43a、43b的线圈径可以相互相同，也可以相互不同。例如，螺旋状导体43a的线圈径可以比螺旋状导体43b的线圈径大。该情况下，电感器L1的电感值大于电感器L2。例如，螺旋状导体43a的线圈径也可以比螺旋状导体43b的线圈径小。该情况下，电感器L1的电感值小于电感器L2。

此外，螺旋状导体的线圈径是指，在经过螺旋状导体的中心的直线上螺旋状导体宽度的最粗处的内径。

以下，对本发明优选的实施方式的其他例子进行说明。在以下的说明中，对与上述第一实施方式实质上具有通用功能的构件使用通用的附图标记，并省略说明。

（第二以及第三实施方式）

图5是第二实施方式中的电感器阵列式芯片的示意性的俯视图。图6是第三实施方式中的电感器阵列式芯片的示意性的俯视图。

在第一实施方式中，对DC-DC转换器1具有两个转换部10a、10b，电感器阵列式芯片40具有两个电感器L1、L2的例子进行了说明。然而，本发明并不局限于该构成。

例如，在DC-DC转换器具备三个以上的转换部的情况下，可以在电感器阵列式芯片设置三个以上的电感器。

例如，在使用具有四个转换部的DC-DC转换器的情况下，如图5所示，可以在电感器阵列式芯片40设置四个电感器L11、L12、L13、L14。该情况下，只要使在电感器L11、L12、L13、L14中的至少两个电感器中螺旋状导体的粗细不同即可。也可以使在所有电感器L11、L12、L13、L14中螺旋状导体的粗细不同。在图5所示的电感器阵列式芯片40中，例如，通电情况如下：电感器L11＝800mA、电感器L12＝400mA、电感器L13＝800mA、电感器L14＝200mA的电流时，电感器L11中的螺旋状导体的粗细S11、电感器L12中的螺旋状导体的粗细S12、电感器L13中的螺旋状导体的粗细S13以及电感器L14中的螺旋状导体的粗细S14优选满足下述条件。

S14＜S12＜S11＝S13

例如，在使用具有六个转换部的DC-DC转换器的情况下，如图6所示，可以在电感器阵列式芯片40设置六个电感器L21、L22、L23、L24、L25、L26。该情况下，只要在电感器L21、L22、L23、L24、L25、L26中的至少两个电感器中螺旋状导体的粗细不同即可。也可以使在所有电感器L21、L22、L23、L24、L25、L26中螺旋状导体的粗细不同。在图6所示的电感器阵列式芯片40中，例如通电情况如下：电感器L21、L24＝800mA、电感器L22＝600mA、电感器L23、L25、L26＝500mA的电流时，电感器L21中的螺旋状导体的粗细S21，电感器L22中的螺旋状导体的粗细S22，电感器L23中的螺旋状导体的粗细S23、电感器L24中的螺旋状导体的粗细S24、电感器L25中的螺旋状导体的粗细S25以及电感器L26中的螺旋状导体的粗细S26优选满足下述的条件。

S23＝S25＝S26＜S22＜S21＝S24

（其它的实施方式）

可以通过在烧制前，在用于构成螺旋状导体的至少一个导电性膏层上设置由碳等构成的消失层，来在至少一个螺旋状导体上形成空洞。该情况下，在多个电感器中，可以使其上设置有空洞的螺旋状导体的数量不同。换言之，可以通过使其上设置有空洞的螺旋状导体的数量不同来使电感器的电感值不同。通常，其上设置有空洞的螺旋状导体的数量越多，电感器的电感值越大。

在第一实施方式中，对在相邻的磁性体层间，仅设置一个构成一个电感器的螺旋状导体的例子进行了说明。但是，本发明并不局限于该构成。例如，可以在相邻的磁性体层间，设置多个构成一个电感器的螺旋状导体。通过如此这样，例如，能够使设置有螺旋状导体的层数相同，且使在电感器中包含的螺旋状导体的数量变化，使电感值变化。

此外，在多个电感器间，可以使至少一个螺旋状导体的卷数不同。该情况下，优选使相对较细的螺旋状导体的卷数比相对较粗的螺旋状导体的卷数多。

（第四以及第五实施方式）

图7是第四实施方式中的电感器芯片阵列的示意图的电路图。图8是第五实施方式中的电感器芯片阵列的示意图的电路图。

在第四以及第五实施方式中，在电感器L1、L2的至少一个中，通孔导体电将多个螺旋状导体电连接成该电感器具有并联连接的多个电感器部。

具体而言，在第四实施方式中，如图7所示，电感器L2由单一的电感器部构成。另一方面，电感器L1具有多个电感器部L1a、L1b。电感器部L1a与电感器部L1b并联连接。由构成电感器L1的多个螺旋状导体43a中的一部分螺旋状导体43a和将上述一部分螺旋状导体43a串联连接的通孔导体44a构成电感器L1a，由其余的螺旋状导体43a和将上述剩余的螺旋状导体43a串联连接的通孔导体44a构成了电感器L1b。

在第五实施方式中，如图8所示，电感器L2由单一的电感器部构成。另一方面，电感器L1具有电感器部L1c～L1g。电感器部L1c与电感器部L1d并联连接。电感器部L1f与电感器部L1g并联连接。电感器部L1c以及电感器部L1d的并联电路与电感器部L1e、电感器部L1f以及电感器部L1g的并联电路被串联连接。由在构成电感器L1的多个螺旋状导体43a中包含的至少一个第一螺旋状导体43a构成电感器部L1c，由至少一个第二螺旋状导体43a构成电感器部L1d，由至少一个第三螺旋状导体43a构成电感器部L1e，由至少一个第四螺旋状导体43a构成电感器部L1f，由至少一个第五螺旋状导体43a构成电感器部L1g。

通过采用第四实施方式、第五实施方式那样的构成，能够增大电感器L1的电感值与电感器L2的电感值之差。

此外，在第一以及第二实施方式中，仅对两个电感器中的一个具有多个电感器部的例子进行了说明。然而，本发明并不局限于该构成。例如，可以两个电感器部的双方都具有多个电感器部。该情况下，在具有多个电感器部的多个电感器中，优选多个电感器部的连接方式不同。例如，可以在电感器阵列式芯片设置第四实施方式中的电感器L1和第五实施方式中的电感器L1。

附图标记的说明：

1…DC-DC转换器；L1、L2、L11～L14、L21～L26…电感器；L1a～L1g…电感器部；10a、10b…转换部；11a、11b…输入端子；12a、12b…输出端子；13a、13b…第一接地端子；14a、14b…第二接地端子；15a、15b、16a、16b、18a、18b、19a、19b、21a、21b、22a、22b…点；17a、17b…输入侧电容器；20a、20b…输出侧电容器；23a、23b…控制器；30…IC芯片；31a、31b、32a、32b…电容器芯片；40…电感器阵列式芯片；41…磁性体层层叠体；42…磁性体层；43a、43b…螺旋状导体；44a、44b…通孔导体。

Claims

1.一种电感器阵列式芯片，其中，

具备：

磁性体层层叠体，其具有被层叠的多个磁性体层；和

多个电感器，它们被配置在所述磁性体层层叠体内，且电感值相互不同，

所述多个电感器分别具有：

配置在所述磁性体层间的多个螺旋状导体；和

将所述多个螺旋状导体电连接的通孔导体，

所述多个电感器包括所述多个螺旋状导体的粗细不同的多个电感器。

2.根据权利要求1所述的电感器阵列式芯片，其中，

所述多个螺旋状导体的粗细相对较小的电感器具有比所述多个螺旋状导体的粗细相对较大的电感器大的电感值。

3.根据权利要求1所述的电感器阵列式芯片，其中，

所述多个螺旋状导体的粗细相对较小的电感器具有比所述多个螺旋状导体的粗细相对较大的电感器小的电感值。

4.根据权利要求1～3中任意一项所述的电感器阵列式芯片，其中，

在所述多个螺旋状导体的粗细不同的多个电感器中，所述螺旋状导体的线圈径相互不同。

5.根据权利要求4所述的电感器阵列式芯片，其中，

所述多个螺旋状导体的粗细相对较小的电感器具有比所述多个螺旋状导体的粗细相对较大的电感器小的线圈径。

6.根据权利要求4所述的电感器阵列式芯片，其中，

所述多个螺旋状导体的粗细相对较小的电感器具有比所述多个螺旋状导体的粗细相对较大的电感器大的线圈径。

7.根据权利要求1～6中任意一项所述的电感器阵列式芯片，其中，

所述多个电感器具有相互相同数量的所述螺旋状导体。

8.根据权利要求1～7中任意一项所述的电感器阵列式芯片，其中，

在所述多个电感器的至少一个中，所述通孔导体将所述多个螺旋状导体电连接成该电感器具有并联连接的多个电感器部。

9.根据权利要求8所述的电感器阵列式芯片，其中，

所述多个电感器包含具有多个电感器部的多个电感器，

在具有所述多个电感器部的多个电感器中，所述多个电感器部的连接方式相互不同。

10.一种DC-DC转换器，其中

具备权利要求1～9中任意一项所述的电感器阵列式芯片。