JP2001028345A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001028345A
JP2001028345A JP11201211A JP20121199A JP2001028345A JP 2001028345 A JP2001028345 A JP 2001028345A JP 11201211 A JP11201211 A JP 11201211A JP 20121199 A JP20121199 A JP 20121199A JP 2001028345 A JP2001028345 A JP 2001028345A
Authority
JP
Japan
Prior art keywords
dummy layer
impurity
distribution
process simulation
impurity ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11201211A
Other languages
English (en)
Inventor
Takeshi Kobayashi
岳史 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11201211A priority Critical patent/JP2001028345A/ja
Publication of JP2001028345A publication Critical patent/JP2001028345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 注入エネルギーの低下によらなくても基板表
面近傍の浅い位置に不純物イオンを注入することがで
き、しかもその不純物イオンの注入を行う際の条件を効
率良く決定できるようにする。 【解決手段】 半導体装置を製造するのにあたって、プ
ロセスシミュレーションによって少なくとも半導体装置
の基板表面に形成するダミー層の厚さ、前記基板に注入
する不純物イオンの注入エネルギーおよびそのドーズ量
のうちのいずれか一つを決定する工程と、前記プロセス
シミュレーションによる決定結果を基に前記基板表面に
ダミー層を形成してその上から不純物イオンを注入た後
に当該ダミー層を除去する工程とを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばMOS(Me
tal Oxide Semiconductor)トランジスタといった半導体
装置の製造方法に関し、特にプロセスシミュレーション
を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】一般に、半導体装置の製造工程では、半
導体装置のシリコン基板中に所望の不純物分布を作るた
め、そのシリコン基板に対しイオン注入法によって不純
物イオンを注入し、その後に酸化・拡散といった熱処理
を行うようになっている。このようにして注入された不
純物は、そのシリコン基板内において例えば図3に示す
ような歪んだ釣鐘型の分布をしており、さらにはその釣
鐘型の山の頂上部分の位置がほぼイオン注入のエネルギ
ーに比例することが知られている。
【0003】ところで、近年、半導体装置に対しては、
その素子の微細化の進展に伴って、シリコン基板中の不
純物を、よりシリコン基板の表面近傍に、かつ、より高
濃度に分布させることが要求されている。すなわち、素
子の微細化は、シリコン基板中の不純物の分布を例えば
図4に示すようにその表面近傍に限定することを要求し
ている。
【0004】このような不純物の分布形状を実現する最
も簡単な方法は、図5からも明らかなように、不純物イ
オンの注入エネルギーを下げることである。このことか
ら、イオン注入工程においては、不純物の分布をシリコ
ン基板の表面の極めて近くに限定したいという要求に応
じるべく、不純物イオンの注入エネルギーが低下する傾
向にある。
【0005】
【発明が解決しようとする課題】しかしながら、注入エ
ネルギーの低下によって不純物の分布をシリコン基板の
表面近傍に限定するのでは、以下に述べるような問題点
が生じてしまう。その一つは、注入エネルギーの低下に
つれ、イオンビームのエネルギー制御が難しくなり、い
わゆるコヒーレント性が劣化し、ビーム中のイオンのエ
ネルギーのばらつきが大きくなることにより、シャープ
な釣鐘型の不純物分布を得るのが難しくなる、という点
である(例えば図6参照)。そもそも、シリコン基板の
表面近傍に集中した不純物の分布を実現するために注入
エネルギーを下げているのであるから、この問題は非常
に深刻である。つまり、注入エネルギーの低下により、
例えばイオンビームの収束性など、注入エネルギーの制
御が困難になってしまう。
【0006】また、他の一つは、注入エネルギーが低下
すると、コヒーレント性も劣化するため、注入イオンが
シリコン基板の表面からその内部に侵入できず、ドーズ
の一部分しか基板内に注入されなくなり、結果として充
分な性能を実現できない、といった難点が生じてしまう
ことである。つまり、注入エネルギーを低下すると、注
入イオンがシリコン基板表面で跳ね返され、注入しよう
としたイオンの一部分しか基板内に注入されない、とい
った現象が起きてしまう。
【0007】これらのことから、注入エネルギーの低下
によって所望の不純物分布を得るのにはある一定の限度
があり、結果としてシリコン基板表面近傍の充分に浅い
位置にpn接合を形成することが困難になってしまう。
【0008】そこで、本発明は、注入エネルギーの低下
によらなくても基板表面近傍の浅い位置に不純物イオン
を注入することができ、しかもその不純物イオンの注入
を行う際の条件を効率良く決定することのできる半導体
装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために案出された半導体装置の製造方法で、プロ
セスシミュレーションによって少なくとも半導体装置の
基板表面に形成するダミー層の厚さ、前記基板に注入す
る不純物イオンの注入エネルギーおよびそのドーズ量の
うちのいずれか一つを決定する工程と、前記プロセスシ
ミュレーションによる決定結果を基に前記基板表面にダ
ミー層を形成してその上から不純物イオンを注入た後に
当該ダミー層を除去する工程とを行うことを特徴とす
る。
【0010】上記の半導体装置の製造方法によれば、不
純物イオンの注入エネルギーを低下させなくても、ダミ
ー層の除去後には、不純物が基板内の表面近傍に高濃度
に分布することになる。すなわち、ダミー層を除去する
ことによって所望の不純物分布を形成し得る。しかも、
そのときのダミー層の厚さ、不純物イオンの注入エネル
ギー、そのドーズ量はプロセスシミュレーションによっ
て決定されるので、実際にダミー層の形成や不純物イオ
ンの注入等を行ってみるといった試行錯誤を繰り返すこ
となく、所望の不純物分布が得られるようになる。
【0011】
【発明の実施の形態】以下、図面に基づき本発明に係る
半導体装置の製造方法について説明する。図1は、本発
明の一実施形態におけるプロセスシミュレーションの手
順を示すフローチャートであり、図2はその実施形態に
て形成される不純物分布の一例を示す説明図である。
【0012】先ず、本発明に係る半導体装置の製造方法
(以下、単に「本製造方法」という)の概要について説
明する。本製造方法では、不純物イオンの注入時にシリ
コン基板表面にダミー層を置くことで、イオン注入分布
の奥部を利用してシリコン基板の充分に浅い位置にpn
接合を形成するようになっている。
【0013】詳しくは、イオン注入工程の前に、シリコ
ン基板の表面上にダミー層を形成する。このダミー層
は、例えば化学的気相成長(CVD;Chemical Vapor D
eposition)法によって、シリコン基板表面上に酸化シリ
コン膜(SiO2)層を堆積することで形成する。ただし、
ダミー層は、熱酸化によって形成したものであってもよ
い。そして、ダミー層を形成すると、イオン注入法によ
ってそのダミー層の上から不純物イオンを注入する。こ
れにより、ダミー層が形成されたシリコン基板内には、
図2(a)に示すように、山の頂上部分がダミー層に位
置するような釣鐘型で不純物が分布することになる。そ
の後、シリコン基板表面上に形成されたダミー層を、例
えば希フッ酸溶液によるウェットエッチングによって除
去すれば、ダミー層が除去されたシリコン基板内では、
図2(b)に示すように、シリコン基板の表面近傍に集
中した不純物の分布が得られるので、結果としてシリコ
ン基板の充分に浅い位置にpn接合を形成し得るように
なる。
【0014】ところで、本製造方法では、上述したダミ
ー層の形成および不純物イオンの注入を行うのに先立
ち、半導体プロセスシミュレーションを行い、そのプロ
セスシミュレーションによってダミー層の厚さ、不純物
イオンの注入エネルギーおよびそのドーズ量といった条
件を決定するようになっている。
【0015】半導体プロセスシミュレーションとは、不
純物分布を検証するために行うシミュレーションであ
る。このプロセスシミュレーションは、主としてコンピ
ュータによるプログラム処理で実行される。
【0016】ここで、このプロセスシミュレーションに
ついて、図1のフローチャートを参照しながら詳しく説
明する。
【0017】プロセスシミュレーションに際しては、先
ずはじめに、イオン注入後の不純物プロファイル、すな
わちイオン注入後に期待する不純物分布を設定する(ス
テップ101、以下ステップをSと略す)。
【0018】なお、設定された不純物プロファイルは、
例えばプロセスシミュレーションを行うコンピュータに
付設されたデータベース装置(以下、単に「DB」と略
す)にて、リファレンスとなるデータとしてx,yデー
タ形式等で保持される。このDBには、不純物プロファ
イルのx,yデータ等といったプロセスシミュレーショ
ンの結果に関する情報と、その結果の元となる条件(ダ
ミー層の厚さ等)に関する情報とが、それぞれ対応付け
られて保持されるようになっており、予め代表的な条件
でのシミュレーション結果が保存されているものとす
る。
【0019】不純物プロファイルが設定されると、その
不純物プロファイルに対しては、その設定内容がDBで
扱える範囲内にあるか否かが判断される(S102)。
この判断は、例えば、設定された不純物プロファイルの
x,yデータが、DB内に保持されているx,yデータ
の上限値と下限値との間にあるか否かによって行えばよ
い。
【0020】この判断の結果、不純物プロファイルがD
Bで扱える範囲内にあれば、プロセスシミュレーション
を行うコンピュータは、付設されたDB内に保持されて
いる情報を基に、例えばRSM(Response Surface Met
hodology)法を用いて、期待する不純物分布に最も近い
分布を与えるダミー層の厚さ、不純物イオンの注入エネ
ルギーおよびそのドーズ量を予測する(S103)。
【0021】一方、不純物プロファイルがDBで扱える
範囲内にないような新規条件の場合には、DB内から最
も近い条件のものを選択した後に(S104)、それを
初期条件としてコンピュータがフィッティングシミュレ
ーションを行う(S105)。すなわち、ダミー層の厚
み、注入イオンのエネルギー、ドーズ量の三つをパラメ
ータにしてプロセスシミュレーションを行って、期待す
る不純物分布に最も近い分布が得られる条件を求める。
そして、これを最適な条件が得られるまで繰り返す(S
106)。
【0022】このようにして特定されたダミー層の厚
さ、不純物イオンの注入エネルギーおよびそのドーズ量
は、コンピュータがこれらを条件としたプロセスシミュ
レーションを行うことによって確認される(S10
7)。つまり、そのダミー層の厚さ、不純物イオンの注
入エネルギーおよびそのドーズ量によって、期待する不
純物分布が得られるか否かが確認される。そして、この
確認の後に、RSM法による予測またはフィッティング
シミュレーションによって得られたダミー層の厚さ、不
純物イオンの注入エネルギーおよびそのドーズ量を、そ
の後に行うダミー層の形成および不純物イオンの注入の
条件として決定する(S108)。
【0023】なお、RSM法による予測、フィッティン
グシミュレーションおよびプロセスシミュレーションの
詳細については、周知技術を利用したものであるため、
ここではその説明を省略するものとする。
【0024】このようにして、ダミー層の厚さ、不純物
イオンの注入エネルギーおよびそのドーズ量を決定する
と、これらの決定した条件は、既に説明したステップ
(S101)にてDB内に保持された不純物プロセスと
対応付けられて、そのDB内に保存され(S109)、
それ以後に行われる条件決定(ダミー層の厚さ等の決
定)に利用されることになる。
【0025】以上のように、本製造方法では、請求項1
に記載の発明の如く、イオン注入工程に先立ち、プロセ
スシミュレーションによってダミー層の厚さ、不純物イ
オンの注入エネルギーおよびそのドーズ量を決定し、そ
のプロセスシミュレーションによる決定結果を基にダミ
ー層の形成、不純物イオンの注入およびダミー層の除去
を順次行うようになっている。
【0026】したがって、本製造方法によれば、不純物
イオンの注入エネルギーを低下させなくても、ダミー層
の除去後にはシリコン基板内の表面近傍に不純物が高濃
度に分布することになる。つまり、不純物分布を基板表
面近傍に限定させる場合であっても、イオンビームの収
束性など注入エネルギーの制御が困難になったり、ドー
ズの一部分しか基板内に注入されない、といった問題を
招くおそれがない。
【0027】また、シリコン基板にイオン注入を行う場
合にはチャネリング等の現象が起こり浅いイオン注入の
実現の障害になってしまうが、この現象の原因はシリコ
ン基板の結晶性に起因しており高ドーズ化することによ
ってシリコン基板表面がアモルファス化されれば低減す
ることが知られているので、本製造方法によれば、ダミ
ー層というシリコン基板と異なる材質を組み合わせるこ
とにより、結晶性の効果を低減することができるように
なる。さらには、ダミー層を除去してイオン注入分布の
奥部を利用するという性質上、従来のように注入エネル
ギーを低下させる場合に比べて高いドーズ量を用いるこ
とができるので、適切な条件を見い出すことにより、良
好な浅いイオン注入分布が確実に得られるようになる。
【0028】しかも、そのときの適切な条件、詳しくは
ダミー層の厚さ、不純物イオンの注入エネルギー、その
ドーズ量といった条件は、プロセスシミュレーションに
よって決定されるので、実際にダミー層の形成や不純物
イオンの注入等を行ってみるといった試行錯誤を繰り返
すことなく、所望の不純物分布が得られる。つまり、例
えば実際に試行錯誤を繰り返して決定する場合に比べ
て、ダミー層の厚さ等の条件決定を効率良く、迅速に、
かつ、正確に行えるようになる。
【0029】また、本製造方法では、請求項2に記載の
発明の如く、予め代表的な条件でのシミュレーション結
果を保存しているDBを利用してプロセスシミュレーシ
ョンを行うようになっている。したがって、本製造方法
によれば、プロセスシミュレーションを行うために、ダ
ミー層の厚さ、不純物イオンの注入エネルギーおよびそ
のドーズ量を予測する必要があっても、その予測を短時
間で行うことができ、しかもその予測精度を向上させる
ことができる。
【0030】なお、上述した実施の形態では、ダミー層
の形成および不純物イオンの注入を行うのに先立ち、プ
ロセスシミュレーションによってダミー層の厚さ、不純
物イオンの注入エネルギーおよびそのドーズ量をそれぞ
れ決定する場合を例に挙げて説明したが、本発明はこれ
に限定されるものではない。すなわち、少なくともダミ
ー層の厚さ、不純物イオンの注入エネルギーおよびその
ドーズ量のうちのいずれか一つを決定するものであれば
よい。また、これら以外にも、プロセスシミュレーショ
ンに際し、例えばダミー層の材質やその形成方法(CV
Dまたは熱酸化等)を決定することも考えられる。
【0031】
【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法によれば、不純物イオンの注入エネルギ
ーを低下させなくても、ダミー層の除去後にはシリコン
基板内の表面近傍に不純物が高濃度に分布することにな
るので、そのシリコン基板内で良好な浅いイオン注入分
布を確実に実現することができる。しかも、そのときの
条件、詳しくは少なくともダミー層の厚さ、不純物イオ
ンの注入エネルギー、そのドーズ量のうちのいずれか一
つを、プロセスシミュレーションによって決定するの
で、実際にダミー層の形成や不純物イオンの注入等を行
ってみるといった試行錯誤を繰り返すことなく、所望の
不純物分布を得ることができる。したがって、例えば実
際に試行錯誤を繰り返して決定する場合に比べて、ダミ
ー層の厚さ等の条件決定を効率良く、迅速に、かつ、正
確に行えるようになる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の実施の形
態の一例におけるプロセスシミュレーションの手順を示
すフローチャートである。
【図2】本発明に係る半導体装置の製造方法にて形成さ
れる不純物分布の一例を示す説明図であり、(a)はダ
ミー層除去前の不純物分布を示す図、(b)はダミー層
除去後の不純物分布を示す図である。
【図3】従来の半導体装置の基板内における不純物分布
の一例を示す説明図である。
【図4】従来の半導体装置の基板内における不純物分布
の他の例を示す説明図である。
【図5】不純物イオンの注入エネルギーと基板内の不純
物分布との関係を示す説明図である。
【図6】不純物イオンの注入エネルギーを低下させた場
合における基板内の不純物分布を示す説明図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プロセスシミュレーションによって少な
    くとも半導体装置の基板表面に形成するダミー層の厚
    さ、前記基板に注入する不純物イオンの注入エネルギー
    およびそのドーズ量のうちのいずれか一つを決定する工
    程と、 前記プロセスシミュレーションによる決定結果を基に前
    記基板表面にダミー層を形成してその上から不純物イオ
    ンを注入た後に当該ダミー層を除去する工程とを行うこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記プロセスシミュレーションに関する
    条件およびその条件から得られる結果を予めデータベー
    ス化して保持しておき、これを利用して前記プロセスシ
    ミュレーションを行うことを特徴とする請求項1記載の
    半導体装置の製造方法。
JP11201211A 1999-07-15 1999-07-15 半導体装置の製造方法 Pending JP2001028345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11201211A JP2001028345A (ja) 1999-07-15 1999-07-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11201211A JP2001028345A (ja) 1999-07-15 1999-07-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001028345A true JP2001028345A (ja) 2001-01-30

Family

ID=16437200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11201211A Pending JP2001028345A (ja) 1999-07-15 1999-07-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001028345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347420A (ja) * 2004-06-01 2005-12-15 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347291A (ja) * 1999-06-07 2000-12-15 Seiko Epson Corp 投写型表示装置
JP2007114655A (ja) * 2005-10-24 2007-05-10 Olympus Corp 均一照明装置
JP2008211138A (ja) * 2007-02-28 2008-09-11 Anritsu Corp ガスセル型原子発振器
JP2009164332A (ja) * 2008-01-07 2009-07-23 Epson Toyocom Corp 原子発振器
JP2010206160A (ja) * 2009-02-06 2010-09-16 Seiko Epson Corp 量子干渉装置、原子発振器、および磁気センサー
JP2010226282A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 量子干渉装置、及び原子発振器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347291A (ja) * 1999-06-07 2000-12-15 Seiko Epson Corp 投写型表示装置
JP2007114655A (ja) * 2005-10-24 2007-05-10 Olympus Corp 均一照明装置
JP2008211138A (ja) * 2007-02-28 2008-09-11 Anritsu Corp ガスセル型原子発振器
JP2009164332A (ja) * 2008-01-07 2009-07-23 Epson Toyocom Corp 原子発振器
JP2010206160A (ja) * 2009-02-06 2010-09-16 Seiko Epson Corp 量子干渉装置、原子発振器、および磁気センサー
JP2010226282A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp 量子干渉装置、及び原子発振器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347420A (ja) * 2004-06-01 2005-12-15 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN110620040B (zh) 一种用于提高生产中工艺稳定性的方法
JPS58210634A (ja) 半導体装置の製造方法
JP2001332614A (ja) トレンチ型素子分離構造の製造方法
JP3544622B2 (ja) 二重酸化膜の形成方法
US5894059A (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
CN110941046A (zh) 一种soi硅光栅的制作方法
JP2001028345A (ja) 半導体装置の製造方法
JP2006351866A (ja) 被処理層の処理方法
US20050227495A1 (en) Method for forming isolation layer in semiconductor device
CN109904115B (zh) 一种侧墙结构的形成方法
KR100567062B1 (ko) 정렬패턴 형성방법
JPH07135247A (ja) 半導体装置の製造方法
CN111834204B (zh) 半导体结构的制备方法
JPH09181077A (ja) 半導体装置およびその製造方法
KR20070069982A (ko) 포토레지스트 패턴의 임계치수 제어 방법
KR100835407B1 (ko) 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법
CN104900514B (zh) 侧墙的形成方法
JP2005517285A (ja) 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法
CN114121631A (zh) Sgt的屏蔽栅的制作方法
KR100361517B1 (ko) 반도체장치 콘택홀 형성방법
JP2003229496A (ja) 半導体装置の製造方法
JPH11297813A (ja) 半導体装置及びその製造方法
JPH03280429A (ja) 半導体装置の製造方法
CN113140500A (zh) 半导体结构的制作方法
KR19990005216A (ko) 트랜지스터의 스페이서 제조 방법