JP2005347420A - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005347420A JP2005347420A JP2004163711A JP2004163711A JP2005347420A JP 2005347420 A JP2005347420 A JP 2005347420A JP 2004163711 A JP2004163711 A JP 2004163711A JP 2004163711 A JP2004163711 A JP 2004163711A JP 2005347420 A JP2005347420 A JP 2005347420A
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial film
- transistor
- manufacturing apparatus
- gate length
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 成膜条件決定部130が、第1の記憶部126に格納されたゲート電極104の形状を走査型電子顕微鏡などの測定部124を用いて測定して得られたゲート寸法のデータと、第2の記憶部128に格納されたテーブルデータ160とを読み込み、比較参照することにより、SDエクステンション領域やポケット領域への不純物注入エネルギーや不純物注入量などを変更することなくO2プラズマ処理時間を決定し、成膜処理装置制御部132が成膜処理装置134にO2プラズマ処理をさせることによって、プラズマ処理時間を調整することにより、不純物注入前にシリコン酸化膜106(犠牲膜)を制御性良く形成することができる。
【選択図】 図1
Description
図1は、本実施形態に係るトランジスタ製造装置150の機能ブロック図である。
102 素子分離領域
103 ゲート酸化膜
104 ゲート電極
105 酸素ラジカル
106 シリコン酸化膜
107 不純物
108 不純物拡散領域
120 プロセス制御部
122 エッチング装置
124 測定部
126 第1の記憶部
128 第2の記憶部
130 成膜条件決定部
131 成膜部
132 成膜処理装置制御部
134 成膜処理装置
150 トランジスタ製造装置
160 テーブルデータ
Claims (7)
- ゲート電極の周囲に犠牲膜を形成した後、該犠牲膜を介してシリコン基板中に不純物をイオン注入し不純物拡散領域を形成する工程を含むトランジスタの製造プロセスを実行する半導体製造装置であって、
前記ゲート電極のゲート長を測定する測定部と、
前記測定部により得られたゲート長測定値が格納される第1の記憶部と、
前記ゲート長測定値と、そのゲート長を有する前記トランジスタの所定の特性値とが関連づけられて格納されるとともに、犠牲膜形成条件と、その犠牲膜形成条件を採用したときに得られる前記所定の特性値とが関連づけられて格納される第2の記憶部と、
前記トランジスタの前記所定の特性値を設計範囲内の値に調整するための犠牲膜形成条件を決定する成膜条件決定部と、
決定された前記犠牲膜形成条件に基づいて犠牲膜を形成する成膜部と、
を備え、
前記成膜条件決定部は、前記第1の記憶部にアクセスして前記ゲート長測定値を取得するとともに、前記第2の記憶部にアクセスして、前記ゲート長測定値に対応する前記犠牲膜形成条件を取得する
ことを特徴とする半導体製造装置。 - 請求項1に記載の半導体製造装置において、
膜を加工することにより前記ゲート電極を形成するゲート電極形成部をさらに備え、
前記ゲート電極の前記ゲート長が前記測定部により測定されることを特徴とする半導体製造装置。 - 請求項1または2に記載の半導体製造装置において、
前記所定の特性値が前記トランジスタのオン電流値であることを特徴とする半導体製造装置。 - 請求項1乃至3いずれかに記載の半導体製造装置において、
前記成膜部が、酸素プラズマ処理装置であることを特徴とする半導体製造装置。 - 請求項1乃至3いずれかに記載の半導体製造装置において、
前記成膜部が、CVD処理装置であることを特徴とする半導体製造装置。 - 請求項1乃至3いずれかに記載の半導体製造装置において、
前記成膜部が、熱酸化処理装置であることを特徴とする半導体製造装置。 - ゲート電極の周囲に犠牲膜を形成する工程と、該犠牲膜を介してシリコン基板中に不純物をイオン注入し不純物拡散領域を形成する工程とを含む半導体装置の製造方法であって、
前記犠牲膜を形成する工程は、
前記ゲート電極のゲート長を測定する工程と、
前記工程により得られたゲート長測定値とそのゲート長を有するトランジスタの所定の特性値とが関連づけられたデータと、犠牲膜形成条件とその犠牲膜形成条件を採用したときに得られる所定の特性値とが関連づけられたデータと、に基づいて、そのゲート長を有する前記トランジスタの前記所定の特性値を設計範囲内の値に調整するための前記犠牲膜形成条件を決定する工程と、
前記工程において決定された前記犠牲膜形成条件に基づいて前記犠牲膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004163711A JP2005347420A (ja) | 2004-06-01 | 2004-06-01 | 半導体製造装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004163711A JP2005347420A (ja) | 2004-06-01 | 2004-06-01 | 半導体製造装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347420A true JP2005347420A (ja) | 2005-12-15 |
Family
ID=35499529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004163711A Pending JP2005347420A (ja) | 2004-06-01 | 2004-06-01 | 半導体製造装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005347420A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186640A (ja) * | 1989-01-13 | 1990-07-20 | Clarion Co Ltd | 半導体装置の製造方法 |
JPH08288504A (ja) * | 1995-04-14 | 1996-11-01 | Sony Corp | 半導体装置の製造方法 |
JPH098288A (ja) * | 1995-06-14 | 1997-01-10 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH10163080A (ja) * | 1996-11-27 | 1998-06-19 | Matsushita Electron Corp | 半導体製造システム |
JP2001028345A (ja) * | 1999-07-15 | 2001-01-30 | Sony Corp | 半導体装置の製造方法 |
JP2001308317A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2002083958A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | イオン注入条件の設定方法および半導体装置の製造方法 |
JP2002198410A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造システム |
JP2003023148A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 集積回路におけるトランジスタ特性の合わせ込み方法 |
-
2004
- 2004-06-01 JP JP2004163711A patent/JP2005347420A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186640A (ja) * | 1989-01-13 | 1990-07-20 | Clarion Co Ltd | 半導体装置の製造方法 |
JPH08288504A (ja) * | 1995-04-14 | 1996-11-01 | Sony Corp | 半導体装置の製造方法 |
JPH098288A (ja) * | 1995-06-14 | 1997-01-10 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH10163080A (ja) * | 1996-11-27 | 1998-06-19 | Matsushita Electron Corp | 半導体製造システム |
JP2001028345A (ja) * | 1999-07-15 | 2001-01-30 | Sony Corp | 半導体装置の製造方法 |
JP2001308317A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2002083958A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | イオン注入条件の設定方法および半導体装置の製造方法 |
JP2002198410A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造システム |
JP2003023148A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 集積回路におけるトランジスタ特性の合わせ込み方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7544572B2 (en) | Multi-operational mode transistor with multiple-channel device structure | |
US7319061B2 (en) | Method for fabricating electronic device | |
JP5037791B2 (ja) | スレッショルド電圧調節が可能な電子素子の製造方法とこれに使用されるイオン注入器調節器及びイオン注入システム | |
US6780730B2 (en) | Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation | |
US20070166902A1 (en) | Method to control the gate sidewall profile by graded material composition | |
JP2001308317A (ja) | 半導体装置の製造方法 | |
US6544853B1 (en) | Reduction of negative bias temperature instability using fluorine implantation | |
JP2001196580A (ja) | 電界効果トランジスタの製造方法 | |
JP2003318124A (ja) | トランジスタ特性の補正方法およびトランジスタの製造方法 | |
US7232731B2 (en) | Method for fabricating transistor of semiconductor device | |
JP2005347420A (ja) | 半導体製造装置および半導体装置の製造方法 | |
US9082660B2 (en) | Method of controlling threshold voltage and method of fabricating semiconductor device | |
CN113206012B (zh) | 半导体器件的制作方法 | |
US7361562B2 (en) | Method of manufacturing semiconductor device | |
US11455452B2 (en) | Variable implant and wafer-level feed-forward for dopant dose optimization | |
KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
TWI566310B (zh) | 控制臨界電壓的方法及半導體元件的製造方法 | |
JPH098288A (ja) | 半導体装置の製造方法 | |
KR960005048B1 (ko) | 마스크 롬의 제조방법 | |
TWI296834B (en) | Automatic process control of after-etch-inspection critical dimension | |
JP2011243908A (ja) | 半導体装置の製造方法 | |
KR20040069859A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
JP2010056239A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004039849A (ja) | 半導体集積回路装置の製造方法 | |
JPH07193229A (ja) | 半導体装置製造プロセス設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |